專(zhuān)利名稱(chēng)：：具有高熱導(dǎo)率的半導(dǎo)體晶片的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明一般涉及一種半導(dǎo)體晶片及其制造方法。更具體地，本發(fā)明涉及一種半導(dǎo)體晶片，其具有改善的熱導(dǎo)率特性，當(dāng)用作高速處理器器件的襯底時(shí)提供優(yōu)勢(shì)。
背景技術(shù)：
：在半導(dǎo)體產(chǎn)業(yè)內(nèi)，總的按比例縮放趨勢(shì)已經(jīng)通過(guò)增加晶體管密度和處理器器件上的操作頻率而增加硅功率密度。然而，從設(shè)計(jì)和工藝改進(jìn)獲得的功率減小不足以補(bǔ)償伴隨增加的功率密度的較高操作溫度。而且，在較高操作溫度下，半導(dǎo)體的電性能和可靠性明顯地退化，降低了半導(dǎo)體處理器的速度和壽命。同樣地，降低跨過(guò)該結(jié)構(gòu)的半導(dǎo)體結(jié)溫日益重要，特別是避免在較高功率密度下運(yùn)行的區(qū)域中的局部熱斑。目前，大多數(shù)高性能處理器器件制造在薄(約2-4nm)的、輕摻雜(約lxio'、lxio'6載流子/c^)的外延硅層上，該外延硅層生長(zhǎng)在重?fù)诫s(約io'9載流子/cm3)的硅襯底晶片之上，其中優(yōu)選硼作為摻雜劑。這種類(lèi)型的晶片通常稱(chēng)作p/p+十外延晶片或p/p+外延晶片。諸如這些的外延硅層典型地通過(guò)化學(xué)氣相沉積工藝生長(zhǎng)，其中在氣態(tài)的硅化合物從該晶片表面經(jīng)過(guò)的同時(shí)加熱襯底以發(fā)生熱解或分解。在器件層之下的重?fù)诫s珪襯底旨在提供保護(hù)，以免遭受多種常見(jiàn)的器件失效^L理，例如器件閂鎖失效、與擴(kuò)散泄漏電流有關(guān)的失效或一些與輻射效應(yīng)有關(guān)的失效。例如，閂鎖失效指的是一種在寄生結(jié)處導(dǎo)致完全短路的電子聚集現(xiàn)象，但是可以使用特別是關(guān)鍵摻雜設(shè)計(jì)來(lái)避免閂鎖失效。因此，在重?fù)诫s硅襯底上的輕摻雜器件層的設(shè)置提供理想的閂鎖和低擴(kuò)散電流特性。使用重捧雜硅襯底的一個(gè)缺點(diǎn)是其與輕摻雜器件層相比的差的導(dǎo)熱性；據(jù)報(bào)導(dǎo)，輕摻雜硅的熱導(dǎo)率比重?fù)诫s硅的熱導(dǎo)率高約20%，且可能更高。例如參見(jiàn)P.Komarovetal.,2>fl"si^77ler附0-ieyZe"awceAfCfl〃/zerf7Vfl^//*fl/awd/sC0/7Zcfl〃j;-戶(hù)wre57//cow，34MicroelectronicsJournalNo.12，1115-1118頁(yè)(2003)。熱導(dǎo)率的差異是顯著的，這是因?yàn)樵诒∑骷又挟a(chǎn)生的熱量的大部分借由通過(guò)珪襯底的散逸而傳遞到周?chē)h(huán)境，且較小的熱導(dǎo)率傾向于降低效率和可靠性。為了改善從器件層的排熱，以前的努力集中在改善使用期間從硅襯底背面經(jīng)由封裝(packaging)向外界的熱傳遞特性。雖然封裝材料的設(shè)計(jì)和熱沉已經(jīng)降低了在該界面處的熱阻以保持較低的芯片溫度，這種努力沒(méi)有解決器件層中在熱斑處的局部加熱的問(wèn)題。當(dāng)重?fù)诫s襯底與輕摻雜器件層集成時(shí)，另一個(gè)普遍遇到的問(wèn)題是背面自動(dòng)摻雜，即，摻雜劑原子從襯底的背部或側(cè)面向器件層中的移動(dòng)。限制這種效應(yīng)的一個(gè)常規(guī)手段是在高摻雜襯底上形成背面氧化密封。然而，在雙面拋光的晶片的情況下，該氧化密封不能集成到外延硅結(jié)構(gòu)中。當(dāng)將具有輕摻雜外延層的重?fù)诫s襯底用于其中希望有背面照明技術(shù)的CMOS圖像傳感器應(yīng)用中時(shí)，還提出了挑戰(zhàn)。當(dāng)前，商業(yè)可用的圖像傳感器是從器件側(cè)照明的。對(duì)于典型的器件側(cè)照明的應(yīng)用，CMOS圖^象傳感器硅晶片包括凈皮摻雜到P+或？++濃度的襯底以及被摻雜到P濃度的外延層。器件側(cè)照明的7>知應(yīng)用不能滿(mǎn)足按比例縮放趨勢(shì)和在這種應(yīng)用中的目標(biāo)，其包括通過(guò)先進(jìn)的金屬互連而減小了象素尺寸且提高了電路的功能性。相信背面照明可以實(shí)現(xiàn)這些目標(biāo)，同時(shí)還提高器件的填充因數(shù)和量子效率。這些條件被用作測(cè)量實(shí)際上能夠照明圖像傳感器的光能的凈額的不同方式。填充因數(shù)，其指的是圖像傳感器的能夠暴露于光的百分比或部分，在傳統(tǒng)的器件側(cè)照明器件中，由于日益復(fù)雜的金屬化層和膜以及先進(jìn)的器件形貌而被降低了。隨著填充因數(shù)的降低，衡量投射光能夠產(chǎn)生活性電子載流子的效率如何的量子效率也降低了。使用背面照明技術(shù)可以使這些所期望的對(duì)圖像傳感器性能的改進(jìn)成為可能，這是因?yàn)槠骷?cè)的特征，例如器件圖形、金屬化層、互連和膜不會(huì)妨礙照明過(guò)程。結(jié)果是接近100%的填充因數(shù)、改進(jìn)的抗反射涂層的靈活性以及增加了的量子效率。而且，背面照明允許先進(jìn)的器件體系結(jié)構(gòu)和互連的集成。然而，背面照明必須在器件側(cè)光電二極管的幾個(gè)孩i米內(nèi)執(zhí)行，以將可見(jiàn)光有效地轉(zhuǎn)換成電信號(hào)。這就需要從原始的所形成的硅結(jié)構(gòu)的背面一致地且均勻地去除材料，以產(chǎn)生光滑的背面表面，其要求所述珪結(jié)構(gòu)從幾百微米減薄到僅幾個(gè)微米，例如小于約15fim。而且，背面表面必須能夠祐純化，防止在所述表面處的光生栽流子的復(fù)合，同時(shí)還能利用在圖像傳感器器件內(nèi)的電場(chǎng)，將這些光生載流子引導(dǎo)至收集光電二極管。使用常規(guī)的機(jī)械或化學(xué)手段來(lái)減薄所述硅結(jié)構(gòu)不容易得到這些特征。在這樣小的尺寸下，機(jī)械的減薄手段是不可行的，同時(shí)在圖像傳感器的物理特征的容差內(nèi)控制化學(xué)去除率也是困難的。
發(fā)明內(nèi)容在本發(fā)明的不同方面中，提供一種硅半導(dǎo)體晶片，其具有良好的熱傳遞特性，同時(shí)提供對(duì)常見(jiàn)的半導(dǎo)體失效機(jī)理的抵抗力。因此，簡(jiǎn)而言之，本發(fā)明旨在一種半導(dǎo)體晶片，其包括硅器件層、襯底以及硅保護(hù)層，所述硅保護(hù)層設(shè)置在所述器件層和所述襯底之間。所述襯底具有中心軸、通常垂直于所述中心軸的前表面和后表面、圓周邊緣、以及從所述中心軸延伸到所述圓周邊緣的半徑。所述保護(hù)層具有至少約0.5pm的厚度且被摻雜，所述保護(hù)層中的摻雜劑的濃度在約6.0xio'7載流子/，3和約1.(^102。載流子/，3之間。所述襯底和所述器件層也被摻雜，其中所述襯底和器件層中的摻雜劑濃度小于約l.Oxio'7栽流子/，3。本發(fā)明還旨在一種制備這種半導(dǎo)體晶片的方法。其它目的和特征將在下文中部分地明顯和部分地指出。圖l是本發(fā)明的半導(dǎo)體晶片的示意性截面圖。圖2是本發(fā)明的半導(dǎo)體晶片自頂而下的示意圖，其中圖2中的軸與圖1中的軸一致。圖3是具有高摻雜保護(hù)層和輕摻雜襯底的半導(dǎo)體晶片的載流子濃度分布的圖示。圖4是在實(shí)例1中詳細(xì)描述的具有輕摻雜器件層和高摻雜襯底的半導(dǎo)體晶片的載流子濃度分布的圖示。圖5是具有高摻雜襯底的250jmi半導(dǎo)體晶片的局部加熱下的散熱熱圖表。圖6是具有高摻雜保護(hù)層和輕摻雜襯底的250nm半導(dǎo)體晶片的局部加熱下的散熱熱圖表。圖7是具有高摻雜襯底的500nm半導(dǎo)體晶片的局部加熱下的散熱熱圖表。圖8是具有高摻雜保護(hù)層和輕摻雜襯底的500nm半導(dǎo)體晶片的局部加熱下的散熱熱圖表。圖9是示出在實(shí)例2中詳細(xì)描述的多個(gè)半導(dǎo)體結(jié)構(gòu)隨著溫度變化的熱導(dǎo)率的曲線圖。圖10是用于圖像傳感器應(yīng)用的半導(dǎo)體晶片的載流子濃度分布的圖示。在所有的附圖中，對(duì)應(yīng)的附圖標(biāo)記表示對(duì)應(yīng)的部分。具體實(shí)施例方式現(xiàn)在參考圖1，在本發(fā)明的不同方面中，提供一種半導(dǎo)體晶片1，其具有改善的熱導(dǎo)率。半導(dǎo)體晶片1具有前表面F、后表面B以及假想的中心軸A，在上下文中使用的術(shù)語(yǔ)"前，，和"后"僅僅區(qū)分晶片的兩個(gè)主要的、通常為平坦的表面。半導(dǎo)體晶片l還包括硅器件層3、硅保護(hù)層5和襯底7。為了抑制各種公知的器件失效機(jī)理，襯底7的熱導(dǎo)率優(yōu)選比保護(hù)層5的熱導(dǎo)率至少大5%(在不超過(guò)125。C的溫度下)。更優(yōu)選地，襯底7的熱導(dǎo)率比保護(hù)層5的熱導(dǎo)率至少大10。/。(在不超過(guò)125。C的溫度下)。例如，在某些實(shí)施例中，在不超過(guò)125。C的溫度下，襯底7的熱導(dǎo)率將比保護(hù)層5的熱導(dǎo)率至少大15%、至少大20%或甚至至少大25%。現(xiàn)在參考圖2，半導(dǎo)體晶片1具有假想的半徑R，其從軸A延伸到半導(dǎo)體晶片1的邊緣E。因?yàn)楸景l(fā)明的半導(dǎo)體晶片用作器件制造工藝的初始材料，所以通常優(yōu)選器件層3和硅保護(hù)層5實(shí)質(zhì)上延伸跨過(guò)晶片的直徑。也就是說(shuō)，通常優(yōu)選器件層3和硅保護(hù)層5合并且關(guān)于軸A對(duì)稱(chēng)地設(shè)置，并且從該軸至半導(dǎo)體晶片邊緣E延伸半徑R的長(zhǎng)度的至少卯％。更優(yōu)選地，器件層3和硅保護(hù)層5合并且關(guān)于軸A對(duì)稱(chēng)地設(shè)置，并且從該軸至半導(dǎo)體晶片邊緣E延伸半徑R的長(zhǎng)度的至少99%?，F(xiàn)在參考圖3，示例了本發(fā)明的示例性半導(dǎo)體晶片的載流子濃度分布。如所示出的，半導(dǎo)體晶片的器件層(晶片的從深度為0到約2nm的區(qū)域)具有約1.0xio'6原子/縮3的摻雜劑濃度，硅保護(hù)層(晶片的深度為約3到約5nm的區(qū)域)具有1.0xio'9原子/，3的摻雜劑濃度，襯底(晶片的深度大于約6nm的區(qū)域)具有約1.0xio'5原子/cm3的摻雜劑濃度。根據(jù)本發(fā)明，當(dāng)選擇半導(dǎo)體材料用于襯底時(shí)，可以將P型或N型摻雜劑用于摻雜器件層32、保護(hù)層33和襯底34中的每一個(gè)。I.襯底通常，襯底包括一材料，該材料上可以形成另外的層，且該材料典型地具有至少約120W/m.K的熱導(dǎo)率。襯底可以包括材料的單個(gè)層，或其可以包括多個(gè)層。然而，典型地，襯底是從才艮據(jù)例如Czochralski("Cz")或區(qū)熔法的已知技術(shù)中的一種生長(zhǎng)的單晶硅錠切割來(lái)的。因此，為了示例的目的，這里利用單晶硅晶片作為參考。因此，在一個(gè)應(yīng)用中，用于本發(fā)明晶片的初始材料是從根據(jù)Cz晶體生長(zhǎng)方法生長(zhǎng)的單晶錠切下的珪襯底，其典型地具有150mm、200mm、300mm或更大的標(biāo)稱(chēng)直徑。該襯底可以被拋光，或可替換地，被研磨和刻蝕而不凈皮拋光。在例如FumioShimura，SemiconductorSiliconCrystalTechnology(1989)和SiliconChemicalEtching(JosefGrabmaiered.，1982)中公開(kāi)了這種方法以及標(biāo)準(zhǔn)的硅切割技術(shù)。優(yōu)選地，通過(guò)本領(lǐng)域技術(shù)人員公知的標(biāo)準(zhǔn)方法拋光和清潔襯底。例如參見(jiàn)HandbookofSemiconductorSiliconTechnology(WilliamC.O，Maraetal.eds.，19卯)。通常，單晶硅襯底被輕摻雜，以便其成為P-或N-硅，這些符號(hào)表示被常規(guī)地用于本領(lǐng)域中且描述于此。也就是說(shuō)，對(duì)于P型摻雜應(yīng)用，硅襯底通常具有小于約lxio"載流子/，3，例如小于約5xi0's栽流子/cm3。而且，襯底典型地包含至少約5xi0"載流子/c^以最小化在較低摻雜水平下觀察到的不期望的現(xiàn)象，例如有關(guān)氧的熱施主產(chǎn)生。例如，P摻雜的單晶硅襯底典型地具有在約5xi0"載流子/，3和約1Xl0'6栽流子/cm3之間。對(duì)于N型摻雜應(yīng)用，珪襯底通常具有小于約5xi0'5載流子/cm3，例如小于約lxi0'5栽流子/cm3。在另一方面中，硅襯底具有比P十+或N十+硅的熱導(dǎo)率至少大出約5%的熱導(dǎo)率，這些術(shù)語(yǔ)常規(guī)地用于本領(lǐng)域中且描述于此。通常，摻雜的硅的熱導(dǎo)率與摻雜水平和大氣溫度相反地相關(guān)；即，摻雜的珪的熱導(dǎo)率隨著摻雜劑濃度和大氣溫度增加而降低。采集的數(shù)據(jù)表明，在室溫下，P十+或N++硅顯示出小于約114W/m*K的熱導(dǎo)率。因此，硅襯底的熱導(dǎo)率大于約120W/m.K。更典型地，硅襯底的熱導(dǎo)率大于約130W/m.K，例如大于約135W/m.K。在某些應(yīng)用中，熱導(dǎo)率將大于約140W/m'K，或甚至大于約150W/m.K。單晶硅襯底包含至少一種摻雜劑，以使襯底具有各種所希望的性質(zhì)。例如，襯底可以包括P型摻雜劑(即選自元素周期表的3族的元素，例如，硼、鋁、鎵和銦)或N型摻雜劑(即選自元素周期表的5族的元素，例如磷、砷、銻)。當(dāng)希望P型摻雜時(shí)，摻雜劑優(yōu)選為硼。當(dāng)希望N型摻雜時(shí)，摻雜劑優(yōu)選為磷。II.保護(hù)層保護(hù)層典型地包括高摻雜的硅來(lái)提供保護(hù)，以免遭受常見(jiàn)的器件失效機(jī)理，例如閂鎖和低擴(kuò)散電流失效。根據(jù)應(yīng)用，上文提及的合適的P型或N型摻雜劑中的任何一種都可以用于形成保護(hù)層。通常，保護(hù)層典型地包括大于約lxi0'8載流子/c^。例如，對(duì)于p型摻雜應(yīng)用，高摻雜的硅保護(hù)層包括在約lxiO'8載流子/c^和約lxio"載流子/c^之間。當(dāng)摻雜劑濃度#^征為P+十時(shí)，通常的范圍包括在約8.5乂1018載流子/，3和約2.0xio'9栽流子/，3之間，而當(dāng)摻雜劑濃度#^征為P+時(shí)，通常的范圍包括在約3.2xio'8載流子/纖3和約8.5xio'9載流子/，3之間。在一個(gè)優(yōu)選實(shí)施例中，保護(hù)層的摻雜劑濃度在約1.(^10'9載流子/，3和約1.25xio'9載流子/cm3之間。對(duì)于N型摻雜應(yīng)用，高摻雜的硅保護(hù)層包括在約6.(^1017載流子/，3和約5xio'9載流子/讚3之間。當(dāng)摻雜劑濃度^^征為N+十時(shí)，通常的范圍包括在約1.2xio'9栽流子/，3和約3.5xio'9載流子/纖3之間，而當(dāng)摻雜劑濃度,a征為N+時(shí)，通常的范圍包括在約6.0xio'7載流子/c^和約4.5xio'8栽流子/c^之間。另一方面，保護(hù)層的特征在于熱導(dǎo)率低于襯底的熱導(dǎo)率。也就是說(shuō)，保護(hù)層的特征在于，在室溫下，熱導(dǎo)率小于約114W/m.K。例如，保護(hù)層的特征在于，在室溫下，熱導(dǎo)率小于約110W/m.K,或甚至小于約100W/mK。根據(jù)以上提及的襯底的熱導(dǎo)率，襯底具有大于約120W/m'K的熱導(dǎo)率且保護(hù)層具有小于約114W/m.K的熱導(dǎo)率。例如，在一個(gè)應(yīng)用中，襯底的熱導(dǎo)率大于130W/m'K，且保護(hù)層的熱導(dǎo)率小于約114W/m'K。在另一應(yīng)用中，襯底的熱導(dǎo)率大于135W/m'K,且保護(hù)層的熱導(dǎo)率小于約110W/nrK。保護(hù)層的電阻率是另一種評(píng)估栽流子濃度的方法。保護(hù)層的電阻率通常在約2.5mQ.cm和約25mft.cm之間，其中通常的范圍是在約5mn'cm和約10mn.cm之間以及在約10mft'cm和約20mft'cm之間。在一個(gè)優(yōu)選實(shí)施例中，保護(hù)層的電阻率為約8mn'cm。通常，保護(hù)層足夠厚以提供所希望的保護(hù)，但是應(yīng)盡可能薄以促進(jìn)熱量從器件層傳遞到高熱導(dǎo)率襯底。典型地，保護(hù)層為至少約lnm厚，例如在約lnm和約10nm之間。更典型地，保護(hù)層的厚度將在約lnm和約5pm之間；且對(duì)于某些應(yīng)用，保護(hù)層的厚度將在約lfim和約3^im之間。用于在硅襯底上形成重?fù)诫s硅保護(hù)層的任何公知技術(shù)都可以用于形成保護(hù)層。例如，保護(hù)層可以通過(guò)利用外延沉積、離子注入以及氣相摻雜加高溫?cái)U(kuò)散來(lái)形成。這些技術(shù)中的每一種都是公知的且進(jìn)一步詳細(xì)描述于本領(lǐng)域技術(shù)人員可以容易獲得的參考文獻(xiàn)中，例如StanleyWolf&R.N.Tauber,SiliconProcessingfortheVLSIEra-ProcessTechnology(1sted.1986)和StephenA.Campbell,TheScienceandEngineeringofMicroelectronicFabrication(2nded.2001)。外延層可以通過(guò)本領(lǐng)域通常已知的手段，例如描述于美國(guó)專(zhuān)利5789309中的外延生長(zhǎng)工藝而沉積或生長(zhǎng)在上述襯底的表面上。典型地，通過(guò)化學(xué)氣相沉積實(shí)現(xiàn)外延層的生長(zhǎng)，因?yàn)檫@是用于在半導(dǎo)體材料上生長(zhǎng)外延層的最靈活和最具成本效率的方法之一。通過(guò)外延沉積形成保護(hù)層的一個(gè)優(yōu)點(diǎn)在于，在外延生長(zhǎng)期間，現(xiàn)有的外延生長(zhǎng)反應(yīng)器可以與直接摻雜劑供給聯(lián)合使用。例如，當(dāng)用硼摻雜硅時(shí)，高濃度的乙硼烷源氣體可以與栽氣混合，用于摻雜外延生長(zhǎng)的保護(hù)層。在另一實(shí)施例中，將離子注入技術(shù)用于迫使摻雜劑原子進(jìn)入到單晶硅襯底中。在又一實(shí)施例中，將氣相摻雜技術(shù)用于迫使摻雜劑原子^到單晶硅襯底中。當(dāng)使用離子注入或氣相摻雜技術(shù)時(shí)，在升高的溫度下執(zhí)行該技術(shù)，或隨后執(zhí)行高溫退火，以使摻雜劑原子擴(kuò)散到襯底中而形成保護(hù)層。與用于形成高摻雜的硅保護(hù)層的特定技術(shù)無(wú)關(guān)地，由高摻雜的保護(hù)層到輕摻雜的襯底之間的過(guò)渡產(chǎn)生的摻雜劑分布還產(chǎn)生電場(chǎng)，該電場(chǎng)將過(guò)量的電荷載流子從該界面導(dǎo)入到襯底中。通過(guò)產(chǎn)生使電荷載流子從保護(hù)層移走并因此從器件層移走的電場(chǎng)，保護(hù)層還有效地降低輻射引起的效應(yīng)或失效的影響。III.器件層通常，器件層足夠厚以包括至少一個(gè)級(jí)(level)的電器件。器件層可以包括多于一個(gè)級(jí)的電器件；因此，厚度可以根據(jù)特定應(yīng)用所需的級(jí)數(shù)而變化。器件層的厚度通常小于約25jun。例如，器件層的厚度將典型地在約lum和約25pm之間。對(duì)于某些應(yīng)用，器件層的厚度將在約ljun和約20nm之間。在其它應(yīng)用中，器件層的厚度將在約ljim和約10pm之間。在另外的其它應(yīng)用中，例如在高速^t處理器器件中，器件層的厚度將在約lpm和約5nm之間。可替換地，對(duì)于某些應(yīng)用，例如功率器件，器件層的厚度將在約5nm和約20nm之間。為了產(chǎn)生器件層，半導(dǎo)體晶片可以經(jīng)歷如上所述的任何合適的外延沉積技術(shù)。執(zhí)行生長(zhǎng)的時(shí)間足以在外延生長(zhǎng)反應(yīng)器中形成希望厚度的器件層。器件層可以在生長(zhǎng)外延層之后或與其生長(zhǎng)的同時(shí)被摻雜。當(dāng)在生長(zhǎng)期間摻雜器件層時(shí)，可以采用直接摻雜劑供給；例如在用硼摻雜硅時(shí)，可以使用乙硼烷源氣體。摻雜劑水平與常規(guī)硅器件層一致，以便其典型地稱(chēng)作P、P-、N或N-。即，器件層典型地包括在約7.5xio"載流子/cW和約2.5xio'6載流子/，3之間。例如，器件層典型地包括在約1><10'5載流子/，3和約lxio'6載流子/，3之間。根據(jù)應(yīng)用，可以使用上述合適的P型(例如硼)或N型摻雜劑(例如磷)中的任何一種。用P型摻雜劑摻雜的器件層的典型應(yīng)用包括例如高速微處理器器件，例如存儲(chǔ)器和邏輯應(yīng)用。用N型摻雜劑摻雜的器件層的典型應(yīng)用包括例如功率器件。IV.所產(chǎn)生的晶片特性和應(yīng)用A.背面自動(dòng)摻雜的防止在一個(gè)實(shí)施例中，利用本發(fā)明形成？/+/^-半導(dǎo)體結(jié)構(gòu)，即，本發(fā)明可以用于形成具有高摻雜的P+保護(hù)層以及中度摻雜的P器件層的輕摻雜P-襯底。這種半導(dǎo)體結(jié)構(gòu)可以用在其中需要避免背面自動(dòng)摻雜的應(yīng)用中，例如其中不希望有氧化物密封的具有輕摻雜器件層的重?fù)诫s襯底，正如具有雙面拋光的結(jié)構(gòu)的情況一樣。通過(guò)根據(jù)本發(fā)明形成P/P+ZP-半導(dǎo)體結(jié)構(gòu)，實(shí)現(xiàn)了從器件層到保護(hù)層的P到P+過(guò)渡的功能等價(jià)，另一益處是避免了由于襯底的較低摻雜水平而使摻雜劑原子從結(jié)構(gòu)的背面遷移到器件層。在該應(yīng)用中，襯底具有約lxio'6載流子/c^以下的摻雜劑水平，P+保護(hù)層具有在約3.2xio'8載流子/cm3和約8.5xio'8載流子/，3之間的摻雜劑水平，且器件層具有在約lX10'4載流子/c^和約4X10'6載流子/，3之間的摻雜劑水平。保護(hù)層還可以是P+十層，其具有在約8.5xio's栽流子/c^和約2.0xi(^載流子/cw3之間。而且，P+保護(hù)層的厚度典型地在約lnm和約10nm之間，而器件層的厚度典型地在約2jun和約5nm之間。B.背面照明應(yīng)用另外，根據(jù)本發(fā)明形成的？^++^-的半導(dǎo)體結(jié)構(gòu)有利于制造用于背面照明應(yīng)用例如改進(jìn)的CMOS圖像傳感器器件中的薄硅結(jié)構(gòu)。圖16示出在該應(yīng)用中用于典型的？^++^-半導(dǎo)體結(jié)構(gòu)的典型載流子濃度分布。在形成卩"++^-半導(dǎo)體結(jié)構(gòu)之后，P-襯底的后表面暴露于堿性刻蝕劑一段時(shí)間，該時(shí)間段足以基本上去除所有襯底材料并獲得具有高度均勻厚度的均勻減薄的P/P+十硅結(jié)構(gòu)。即，在本發(fā)明的該應(yīng)用中，高摻雜P++(或甚至是P+++)保護(hù)層作為堿性刻蝕劑的刻蝕停止層。典型的刻蝕劑包括例如適當(dāng)濃度的四甲基氫氧化銨(TMAH)、氫氧化鉀(KOH)和氫氧化鈉(NaOH)的化合物。在一個(gè)優(yōu)選應(yīng)用中，將TMAH用于堿性刻蝕劑中，其中TMAH的一個(gè)優(yōu)選濃度是約25wt%。高摻雜的保護(hù)層作為使用堿性刻蝕劑的刻蝕停止層，這是因?yàn)镻-襯底以比？++保護(hù)層的刻蝕速率快約10倍到約20倍的刻蝕速率被刻蝕。例如，圖10圖示了可以怎樣將堿性刻蝕劑用于將材料學(xué)去除到至少在約10nm處所示的垂直虛線，以及可能地將材料去除到在約6nm處所示的垂直虛線。為該應(yīng)用執(zhí)行的刻蝕可以可選地發(fā)生在電化學(xué)電池中，其將增加刻蝕速率且在刻蝕之后促進(jìn)可選擇的電化學(xué)鈍化步驟?？蛇x擇地，在將P-襯底的剩余后表面暴露于堿性化學(xué)刻蝕劑之前，采用機(jī)械手段，例如研磨或拋光，來(lái)去除P-襯底的后表面的大部分(substantialportion)。在這種情況下，在采用堿性刻蝕劑之前，使用機(jī)械手段去除P-襯底厚度的大于約75%，例如去除襯底厚度的大于約80%、90。/?；蛏踔链笥诩s95%。例如，再次參考圖10,機(jī)械手段可以用于將材料去除到至少在約10nm處所示的垂直虛線，且接著堿性刻蝕劑可以用于將另外的材料去除到在約6nm處所示的垂直虛線。而且，可選擇地，由襯底的去除所暴露的？++表面暴露于酸性刻蝕劑，以進(jìn)一步減?。縙++硅結(jié)構(gòu)和進(jìn)一步平滑化P十+表面。在一個(gè)應(yīng)用中，例如，酸性刻蝕劑包括氫氟酸、硝酸和乙酸的溶液(HNA)。再次參考圖10，酸性刻蝕劑可以用于去除從在約6jim處所示的垂直虛線到在約3nm處所示的垂直虛線的材料。在該應(yīng)用中，襯底具有約lxio"載流子/c^以下的摻雜劑水平，保護(hù)層14具有大于約lxi0"載流子/，3，例如在約lxio"載流子/c^和約1.0xi()M載流子/價(jià)3之間的摻雜劑水平。例如，保護(hù)層可以具有在約5.0xi0"載流子/o^和約1.(^102°載流子/，3之間。以這樣的濃度摻雜的硅通常稱(chēng)作高摻雜P十+或甚至P+十+硅層。而且，在該應(yīng)用中限制保護(hù)層的厚度，其中較高的摻雜濃度對(duì)應(yīng)于較薄的保護(hù)層。例如，作為刻蝕停止層的保護(hù)層的典型厚度小于約5nm,例如小于2nm，小于約lnm或甚至小于約0.5nm。在一個(gè)應(yīng)用中，保護(hù)層進(jìn)一步包括Ge，以作為晶格應(yīng)變緩和物(reliever),該晶格應(yīng)變緩和物允許高摻雜的保護(hù)層具有比以上報(bào)導(dǎo)的更大的厚度。最后，器件層的厚度典型地在約2nm和約15nm之間，例如厚度在約2jim和約lOpm之間。在一個(gè)應(yīng)用中，器件層是在約2nm和約5fim之間。所得到的P/P十+硅結(jié)構(gòu)的背面P+十表面是平滑的，這最小化了背面照明期間的光散射。而且，由從器件層到保護(hù)層的過(guò)渡而形成的摻雜梯度產(chǎn)生電場(chǎng)，該電場(chǎng)促進(jìn)電子從背面照明的表面遷移出來(lái)且朝向器件層遷移，這在圖^象傳感器器件中是有利的，因?yàn)樵诠怆姸L管結(jié)處量子效率增大。已經(jīng)詳細(xì)描述了本發(fā)明，在不脫離所附的權(quán)利要求限定的本發(fā)明的范圍的情況下，顯然可以進(jìn)行^修改和變化。實(shí)例提供下列非限制性實(shí)例以進(jìn)一步示例本發(fā)明。實(shí)例1準(zhǔn)備兩種類(lèi)型的半導(dǎo)體晶片，第一種類(lèi)型具有P-襯底，代表本發(fā)明的示例性半導(dǎo)體晶片，以及第二種類(lèi)型具有P+十襯底，代表本領(lǐng)域已知的半導(dǎo)體晶片。P型摻雜劑用于每一種類(lèi)型的半導(dǎo)體晶片。具有P-襯底的半導(dǎo)體晶片具有這樣的栽流子濃度分布，其中濃度為約lxio'6載流子/c^的器件層延伸到晶片中約2nm,濃度為約lxio'9載流子/，3的保護(hù)層延伸到晶片中是約3到約5nm的深度，以及濃度為約lxio'5載流子/，3的襯底從約6nm延伸穿過(guò)晶片的深度。具有P+十襯底的半導(dǎo)體晶片具有這樣的載流子濃度分布，其中濃度為約lxio'6載流子/cV的器件層延伸到晶片中約2nm，以及濃度為約lxio'9栽流子/，3的襯底從約3nm延伸穿過(guò)晶片的深度。每種類(lèi)型的半導(dǎo)體晶片的摻雜分布分別在圖3和4中示出。值得注意地，圖3和4顯示，與每種類(lèi)型的半導(dǎo)體晶片相關(guān)聯(lián)的載流子摻雜劑分布都是約化m的相同深度，即，兩種類(lèi)型的晶片都在從晶片的前表面約2到3nm處有P/P+十過(guò)渡。這種過(guò)渡證明器件失效保護(hù)存在于本發(fā)明的示例性半導(dǎo)體晶片的器件/保護(hù)層界面處。而且，在重?fù)诫s的保護(hù)層和輕摻雜的襯底之間的界面處的摻雜梯度產(chǎn)生電場(chǎng)，該電場(chǎng)進(jìn)一步減小了在器件層之下的襯底中產(chǎn)生的電荷載流子的聚集，從而改善了本發(fā)明的示例性半導(dǎo)體晶片中的保護(hù)層的保護(hù)功能。然后，在均勻加熱和局部熱斑的兩種條件下，對(duì)在圖3和4中所示的晶片執(zhí)行熱建才莫(thermalmodeling)。使用在輕摻雜P-和重?fù)诫sP十+襯底之間的公認(rèn)的(accepted)20%熱導(dǎo)率差異產(chǎn)生模擬。利用分布到代表理論上的芯片的20mmx20mm柵格的功率來(lái)建模兩種條件，該理論上的芯片被分成lmmxlmm的柵格方塊。為了在均勻加熱^H牛下建^f莫晶片，160W的工作功率;^皮均勻地分歉在20mmx20mm的柵格上。為了利用局部熱斑建模晶片，增大為IO倍的局部功率(即1600W)集中在兩個(gè)分離的lmmxlmm的柵格方塊中以才莫擬熱斑，同時(shí)保持相同的總芯片工作功率。在兩種條件下對(duì)250pm和500nm的芯片厚度執(zhí)行建模。熱建模的結(jié)果在下面示于表格1和2中，分別對(duì)應(yīng)于均勻加熱條件和局部熱斑條件。建才莫還假定在襯底的底部處的熱傳遞系數(shù)是0.84kW/m2K，該值M于文獻(xiàn)中所公開(kāi)的數(shù)值。表l<table>tableseeoriginaldocumentpage16</column></row><table>表2<table>tableseeoriginaldocumentpage17</column></row><table>熱建模的結(jié)果顯示，在均勻功率分布的情況下，兩個(gè)晶片提供相似的熱耗散。具體地，表1顯示，與對(duì)應(yīng)的？++襯底樣品相比，兩個(gè)p-襯底樣品達(dá)到的最大芯片溫度為，對(duì)于250jim樣品僅低0.2。C以及對(duì)于500nm樣品僅低0.3。C。這種熱耗散的小的提升表明在均勻加熱條件下，給定晶片的襯底的摻雜濃度對(duì)熱耗散具有很'J、的影響。但是在局部熱斑的模型中，表2顯示，具有P-襯底的半導(dǎo)體晶片M部熱斑更有效地散熱。具體地，P-襯底晶片樣品的結(jié)果是，與對(duì)應(yīng)的P++襯底晶片的最大芯片溫度相比，對(duì)于250nm樣品，最大芯片溫度低約5。C，而對(duì)于500nm樣品，最大芯片溫度低約4.4。C。還生成了等溫線圖，以由熱斑模擬進(jìn)一步示例晶片之間的差異。圖5和6涉及具有約250nm總厚度的晶片，其中圖5示出具有P十+襯底的晶片的等溫線圖，以及圖6示出具有P-襯底的晶片的等溫線圖。相似地，圖7和8涉及具有約500nm總厚度的晶片，其中圖7示出具有P十+襯底的晶片的等溫線圖，以及圖8示出具有P-襯底的晶片的等溫線圖。所有這四幅等溫線圖顯示，在具有P-襯底的晶片中，lmmxlmm柵格方塊熱斑的溫度沒(méi)有在具有P十+襯底的晶片中的那么強(qiáng)烈。實(shí)例2除了在實(shí)例1中形成的兩個(gè)半導(dǎo)體晶片，如下所述，形成七個(gè)另外的具有不同襯底的半導(dǎo)體晶片。除了下述樣品95以外，所有的樣品都是才艮據(jù)CZ生長(zhǎng)方法形成的。為了該實(shí)例的目的，將從實(shí)例l形成的具有P-襯底的半導(dǎo)體晶片稱(chēng)作樣品91，而將具有P+十襯底的半導(dǎo)體晶片稱(chēng)作樣品92。此外，樣品93是這樣的半導(dǎo)體晶片，其實(shí)質(zhì)上由P+材料，即，以本發(fā)明的保護(hù)層和襯底之間的水平例如約5xio"載流子/cW摻雜的材料構(gòu)成。樣品94是這樣的半導(dǎo)體晶片，其實(shí)質(zhì)上由同時(shí)摻雜有P-和N-摻雜水平的硅材料，即，包括小于約lxio'6p型載流子/c^和小于約ixW6N型栽流子/，3，例如每種摻雜劑約lxio'5載流子/^的材料構(gòu)成。樣品95是這樣的半導(dǎo)體晶片，其實(shí)質(zhì)上由根據(jù)區(qū)熔法形成且摻雜成如對(duì)于樣品94所定義的P-材料的硅材料構(gòu)成。樣品96是這樣的半導(dǎo)體晶片，其實(shí)質(zhì)上由摻雜成如對(duì)于樣品94所定義的P-材料且具有低濃度的氧填隙子的硅材料構(gòu)成。樣品97是這樣的半導(dǎo)體晶片，其實(shí)質(zhì)上由摻雜成如對(duì)于樣品94所定義的P-材料且具有高濃度的氧填隙子的硅材料構(gòu)成。樣品98是這樣的半導(dǎo)體晶片結(jié)構(gòu)，其具有摻雜成如對(duì)于樣品94所定義的P-的P-材料的襯底和形成于襯底上的P-材料的外延層。P-外延層約IO拜厚。樣品99是這樣的半導(dǎo)體晶片結(jié)構(gòu)，其具有摻雜成如對(duì)于樣品94所定義的P-的P-材料的襯底和形成于襯底上的P-材料的外延層。P-外延層約50,厚。在25。C、50°C、75°C、100。C和125。C下，對(duì)樣品91-99進(jìn)行熱導(dǎo)率測(cè)量。結(jié)果圖示在圖15中，其示出，與溫度無(wú)關(guān)地，樣品92的熱導(dǎo)率最低，且樣品91和94-99的熱導(dǎo)率最高。樣品91和94-99都顯示出基本上相似的熱導(dǎo)率分布的事實(shí)表明，這些樣品之間變化的變量對(duì)它們的熱導(dǎo)率影響很小。此外，樣品93顯示出介于樣品92與樣品組91和94-"之間的熱導(dǎo)率。這證明硅結(jié)構(gòu)的摻雜濃度是對(duì)熱導(dǎo)率的影響最大的變量。而且，這些數(shù)據(jù)顯示，在約25。C下，熱導(dǎo)率從樣品92到樣品91和94-99增加了約23%,而在約125。C下，熱導(dǎo)率從樣品92到樣品91和94-99增加了約13%。這證明，如在此所述的本發(fā)明的半導(dǎo)體結(jié)構(gòu)顯示出在約25。C和約125。C之間的溫度下，熱導(dǎo)率增加了至少5%。當(dāng)在此使用涉及摻雜劑的術(shù)語(yǔ)"摻雜劑"、"輕摻雜"、"重?fù)诫s"或其它術(shù)語(yǔ)和短語(yǔ)時(shí)，應(yīng)理解，除非另外明確說(shuō)明，其是指P型或N型摻雜劑。當(dāng)介紹本發(fā)明的要素或本發(fā)明的優(yōu)選實(shí)施例時(shí)，冠詞"一"、"該"和"所述"意指表示存在一個(gè)或多個(gè)要素。術(shù)語(yǔ)"包括"、"包含"和"具有"旨在非遍舉的，且表示可以存在除了所列的要素之外的其它要素。綜上所述，可以看出，實(shí)現(xiàn)了本發(fā)明的幾個(gè)目標(biāo)且獲得了其它有利的結(jié)果。由于在不脫離本發(fā)明的范圍的情況下，可以對(duì)上述產(chǎn)品和方法作出各種改變，以上描述中所包含的和附圖中所示出的所有內(nèi)容都旨在解釋為示例性的而非限制性的。權(quán)利要求1.一種半導(dǎo)體晶片，包括襯底，其具有中心軸、通常垂直于所述中心軸的前表面和后表面、圓周邊緣、以及從所述中心軸延伸至所述圓周邊緣的半徑，其中所述襯底具有約1×1017載流子/cm3以下的摻雜劑濃度；硅器件層；以及硅保護(hù)層，其被設(shè)置在所述器件層和所述襯底之間，所述硅保護(hù)層以約6.0×1017載流子/cm3和約1×1020載流子/cm3之間的摻雜劑濃度被摻雜，且具有至少約0.5μm的厚度。2.根據(jù)權(quán)利要求1的半導(dǎo)體晶片，其中所述保護(hù)層具有約lnm和約5pm之間的厚度。3.根據(jù)權(quán)利要求1的半導(dǎo)體晶片，其中所述保護(hù)層以約8.5xio's載流子/，3和約2.0xio"載流子/c^之間的摻雜劑濃度被摻雜。4.根據(jù)權(quán)利要求1的半導(dǎo)體晶片，其中所述保護(hù)層以約3，2xio's栽流子/，3和約8.5X10'8載流子/cm3之間的摻雜劑濃度被摻雜。5.根據(jù)權(quán)利要求3的半導(dǎo)體晶片，其中所述村底具有約5xio"載流子/價(jià)3和約lxio"載流子/c^之間的摻雜劑濃度。6.根據(jù)權(quán)利要求1的半導(dǎo)體晶片，其中所述器件層被摻雜有P型摻雜劑。7.根據(jù)權(quán)利要求l的半導(dǎo)體晶片，其中所述器件層被摻雜有硼。8.根據(jù)權(quán)利要求1的半導(dǎo)體晶片，其中所述襯底^皮摻雜有約5xio"載流子/c^和約^10|6載流子/，3之間的濃度的P型摻雜劑；所述保護(hù)層被摻雜有約3.2xio's載流子/，3和約2.0xio'9載流子/c^之間的濃度的P型摻雜劑，且具有約lnm和約10nm之間的厚度；以及所述器件層^皮摻雜有約lxio"栽流子/c^和約4xio"載流子/cW之間的濃度的P型摻雜劑。9.根據(jù)權(quán)利要求1的半導(dǎo)體晶片，其中所述保護(hù)層^皮摻雜有高于約1.0><10|9載流子/，3和約1.0xi(^載流子/，3的濃度的P型摻雜劑，且具有小于約5jtm的厚度；以及所述器件層的厚度在約2jim和約15ftm之間。10.根據(jù)權(quán)利要求9的半導(dǎo)體晶片，其中所述保護(hù)層具有小于約2nm的厚度，且所述器件層的厚度在約2jim和約5nm之間。11.一種制備半導(dǎo)體晶片的方法，所述半導(dǎo)體晶片包括襯底，所述襯底具有中心軸、通常垂直于所述中心軸的前表面和后表面、圓周邊緣、以及從所述中心軸延伸至所述圓周邊緣的半徑，其中所述襯底具有約lxio'7載流子/，3以下的摻雜劑濃度，所述方法包括以下步驟在所述襯底的所述前表面上形成保護(hù)層，所述保護(hù)層以約6.0xio'7載流子/，3和約1.0xio2。載流子/，3之間的摻雜劑濃度被摻雜，且具有至少約0.5nm的厚度；以及在所述保護(hù)層的與所述襯底的所述前表面平行的暴露表面上形成器件層，所述器件層以約lxio卩載流子/c^以下的摻雜劑濃度被摻雜。12.根據(jù)權(quán)利要求ll的方法，其中所述保護(hù)層通過(guò)將所述襯底的所述表面暴露于包括硅和摻雜劑的氣氛而形成，以沉積硅外延層。13.根據(jù)權(quán)利要求ll的方法，其中所述保護(hù)層通過(guò)在所述襯底的所述表面中注入摻雜劑離子而形成。14.根據(jù)權(quán)利要求ll的方法，其中通過(guò)將所述村底的所述表面暴露于包括摻雜劑的氣體而形成第一層，以形成氣相摻雜層。15.根據(jù)權(quán)利要求11的方法，其中所述保護(hù)層具有約lnm和約5jtm之間的厚度。16.根據(jù)權(quán)利要求11的方法，其中所述保護(hù)層以約8.5xio'8載流子/cm3和約2.0xio"載流子/c^之間的摻雜劑濃度被摻雜。17.根據(jù)權(quán)利要求11的方法，其中所述保護(hù)層以約3.2xi(T栽流子/cm3和約8.5xio'8載流子/，3之間的摻雜劑濃度被摻雜。18.根據(jù)權(quán)利要求16的方法，其中所述襯底具有約5xio"栽流子/，3和約lxiO's載流子/c^之間的摻雜劑濃度。19.根據(jù)權(quán)利要求11的方法，其中所述器件層被摻雜有P型摻雜劑。20.根據(jù)權(quán)利要求ll的方法，其中所述器件層被摻雜有硼。21.根據(jù)權(quán)利要求ll的方法，其中所述襯底被摻雜有約5xio'4栽流子/c^和約lxio"栽流子/cW之間的濃度的P型摻雜劑；所述保護(hù)層被摻雜有約3.2xio'8載流子/c/^和約2.(^10|9載流子/，3之間的濃度的P型摻雜劑，且具有約ljim和約10nm之間的厚度；以及所述器件層被摻雜有約lxio"載流子/，3和約4xio'6載流子/，3之間的濃度的P型摻雜劑。22.根據(jù)權(quán)利要求11的方法，其中所述村底被摻雜有約5xiO"載流子/cW和約^1()16載流子/，3之間的濃度的P型摻雜劑；所述保護(hù)層被摻雜有約1.0xi(T載流子/c一和約1.(^102。載流子/，3之間的濃度的P型摻雜劑，且具有小于約3nm的厚度；所述器件層具有約2nm和約15nm之間的厚度；以及所述方法還包括第一刻蝕步驟，其中所述襯底的所述后表面暴露于堿性刻蝕劑一段時(shí)間，所述時(shí)間段足以去除基本上所有的所述襯底，暴露所述保護(hù)層。23.根據(jù)權(quán)利要求22的方法，其中所述刻蝕劑包括選自氫氧化鉀、氫氧化鈉、四曱基氫氧化銨及其組合中的一種化合物。24.根據(jù)權(quán)利要求22的方法，其中所述方法還包括將通過(guò)所述第一刻蝕暴露的所述保護(hù)層暴露于第二刻蝕步驟，其中所述保護(hù)層暴露于酸性刻蝕劑。25.根據(jù)權(quán)利要求24的方法，其中所述酸性刻蝕劑包括氫氟酸、硝酸和乙酸的溶液。26.根據(jù)權(quán)利要求22的方法，其中所述保護(hù)層具有小于約2nm的厚度，且所述器件層的厚度在約2nm和約5nm之間。全文摘要本發(fā)明一般涉及一種外延硅半導(dǎo)體晶片，其具有增加了的熱導(dǎo)率，以將熱量從器件層傳遞走，同時(shí)還具有對(duì)例如閂鎖失效和輻射效應(yīng)失效的常見(jiàn)失效機(jī)理的抵抗力。所述半導(dǎo)體晶片包括輕摻雜器件層、高摻雜保護(hù)層以及輕摻雜襯底。本發(fā)明還涉及一種形成這種外延硅晶片的方法。文檔編號(hào)H01L27/02GK101410977SQ200780011360公開(kāi)日2009年4月15日申請(qǐng)日期2007年1月26日優(yōu)先權(quán)日2006年1月31日發(fā)明者M(jìn)·R·西克瑞斯特申請(qǐng)人:Memc電子材料有限公司