專利名稱：用于在加電模式中感測(cè)芯片上電壓的方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)。更特定來說，本發(fā)明涉及用于在集成電路加電期間感 測(cè)模擬信號(hào)的芯片上電路。
背景技水
有時(shí)需要在整個(gè)電路起作用的時(shí)間之前在集成電路加電期間感測(cè)存在于集成電
路中的模擬信號(hào)。在某些情況下，可提供額外i/o墊以提供用于執(zhí)行此功能的功率。
然而，隨著集成電路的功能的復(fù)雜性提高，集成電路I/0可用性變得更受限制且用于 提供例如外部電源電位施加等功能性的額外1/0可能不可用。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面， 一種用于感測(cè)集成電路中內(nèi)部節(jié)點(diǎn)上的電壓的方法包
括感測(cè)所述集成電路上的第一I/0墊上存在大于閾值的啟動(dòng)電壓；從所述啟動(dòng)電壓 產(chǎn)生用于設(shè)置在所述集成電路上并耦合到所述內(nèi)部節(jié)點(diǎn)的感測(cè)電路的功率電位；及僅
在所述第一i/o墊上存在所述啟動(dòng)電壓時(shí)才將所述感測(cè)電路的輸出耦合到所述集成電
路上的第二I/0墊。當(dāng)未發(fā)生感測(cè)所述內(nèi)部節(jié)點(diǎn)上的電壓時(shí)，第一及第二I/0墊可具 有其它功能。
根據(jù)本發(fā)明的第二方面，揭示用于感測(cè)集成電路中的內(nèi)部節(jié)點(diǎn)上的電壓的電路。 響應(yīng)于感測(cè)到所述集成電路的第一I/0墊上的以上閾值電壓的存在，電路從中產(chǎn)生功 率電位并將其提供到電壓感測(cè)電路。所述電路還將所述電壓感測(cè)電路的輸出耦合到所
述集成電路上的第二i/o墊。
在一個(gè)實(shí)施例中，用于感測(cè)集成電路中的內(nèi)部節(jié)點(diǎn)上的電壓的電路包括第一及第 二I/0墊，及所述集成電路上的電壓感測(cè)器功率節(jié)點(diǎn)。電壓感測(cè)器電路具有耦合到所 述內(nèi)部節(jié)點(diǎn)的輸入且具有耦合到所述電壓感測(cè)器功率節(jié)點(diǎn)的功率連接。耦合到所述第
一 I/O墊及所述電壓感測(cè)器功率節(jié)點(diǎn)的電路經(jīng)配置以在所述第一 I/O墊上存在大于閾
值的電壓時(shí)將電壓感測(cè)器電源電位置于所述電壓感測(cè)器功率節(jié)點(diǎn)上。將開關(guān)耦合在所述電壓感測(cè)器電路的輸出與所述第二 I/O墊之間。所述開關(guān)的控制元件耦合到所述電
壓感測(cè)器功率節(jié)點(diǎn)且經(jīng)配置以在所述電壓感測(cè)器功率節(jié)點(diǎn)上存在所述電壓感測(cè)器電
源電位時(shí)接通所述第一開關(guān)。當(dāng)所述電壓感測(cè)器電路并非現(xiàn)用時(shí)，所述第一及第二 I/O 墊可具有其它功能。


圖1是根據(jù)本發(fā)明的原理的電路的例示性實(shí)施例的示意圖。
圖2是顯示集成電路中各個(gè)電路節(jié)點(diǎn)中作為時(shí)間的函數(shù)的電壓的圖表。
具體實(shí)施例方式
所屬技術(shù)領(lǐng)域中的技術(shù)人員應(yīng)認(rèn)識(shí)到本發(fā)明的以下說明僅為例示性而不以任何 方式限制本發(fā)明。本發(fā)明的其它實(shí)施例將容易地為所屬技術(shù)領(lǐng)域中的技術(shù)人員所了 解。
首先參照?qǐng)D1，示意圖顯示根據(jù)本發(fā)明的原理的電壓感測(cè)電路的例示性具體實(shí)施 例。集成電路10包括耦合到功能電路14、的輸入墊12。功能電路14可以是任何電路 并經(jīng)顯示以圖解說明本發(fā)明。功能電路1、4耦合到輸出電路16，所述輸出電路的輸出 既定在集成電路10的正常操作期間存在于輸出墊18上。在集成電路10的正常操作 期間，經(jīng)由vdd輸入墊20將電力供應(yīng)到所述集成電路。
集成電路IO還包括內(nèi)部信號(hào)節(jié)點(diǎn)22。需要在集成電路10的加電完成之前的時(shí) 間感測(cè)內(nèi)部信號(hào)節(jié)點(diǎn)22上的電壓。在需要進(jìn)行感測(cè)時(shí)，無法確保完全操作電壓存在 于集成電路10各處。然而，在某些情況下，可將所述集成電路的I/O墊專用于供應(yīng) 電源電位以給電壓感測(cè)電路供電的功能，在許多情況下此舉不可行。
根據(jù)本發(fā)明，1/0墊12可用于暫時(shí)地供應(yīng)電源電位以用于給集成電路IO上的電 壓感測(cè)電路供電。因此，電壓感測(cè)電路包括運(yùn)算放大器24，其配置為電壓隨耦器或 單位增益運(yùn)算放大器，其中其輸出連接到其反相輸入。運(yùn)算放大器24的輸出反射內(nèi) 部信號(hào)節(jié)點(diǎn)22處的電壓并經(jīng)由n溝道MOS晶體管26耦合到輸出墊18。從圖1的檢 査可看出，輸出電路16的輸出經(jīng)由p溝道MOS晶體管28耦合到輸出墊18。 n溝道 MOS晶體管26及p溝道MOS晶體管28的柵極一起耦合到參考編號(hào)30所指示的電 源淺AVdd。運(yùn)算放大器24的電力由電源線30供應(yīng)。
與弱耗盡型n溝道MOS晶體管34串聯(lián)的串聯(lián)二極管32串耦合在I/O墊12與接 地之間。每一二極管均可從二極管連接的MOS晶體管配置且每一二極管下降約IV， 如圖1中所指示。所述耗盡型晶體管具有約0V的Vt。所屬技術(shù)領(lǐng)域中的技術(shù)人員應(yīng) 了解，當(dāng)輸入墊12處的電壓小于6 V時(shí)，AVDD線30將處于零伏特。此狀況是在集 成電路10的正常操作期間遇到，在此期間輸入墊12處的電壓將遠(yuǎn)遠(yuǎn)低于6V。在此 條件下，將關(guān)斷n溝道MOS晶體管26而且將接通p溝道MOS晶體管28，從而將輸出電路16的輸出連接到輸出墊18且關(guān)斷運(yùn)算放大器24并將其輸出從輸出墊18斷開。 當(dāng)需要操作本發(fā)明的電壓感測(cè)電路時(shí)，將具有大于6V的量值的電壓(例如，8V) 置于輸入引腳12上。在此條件下，avdd線30將處于約2V。在此條件下，將接通n 溝道MOS晶體管26且將關(guān)斷p溝道MOS晶體管28，從而將輸出電路16的輸出從 輸出墊18斷開，且接通運(yùn)算放大器24并將其輸出連接到輸出墊18。出現(xiàn)在內(nèi)部信 號(hào)節(jié)點(diǎn)22處的信號(hào)將因此由運(yùn)算放大器24加以緩沖并存在于輸出墊18上。所有信 號(hào)均可參考I/O墊34處的接地。
現(xiàn)在參照?qǐng)D2，圖表顯示輸入墊12、 VDD輸入墊20、內(nèi)部信號(hào)節(jié)點(diǎn)22、 AVDD 線30及輸出墊18處的作為時(shí)間的函數(shù)的電壓。第一跡線代表Vdd愉入塾20處的電 壓，第二跡線代表輸入墊12處的電壓，第三跡線代表AVDD線30處的電壓，第四跡 線代表內(nèi)部信號(hào)節(jié)點(diǎn)22處的電壓，第五跡線代表反射內(nèi)部信號(hào)節(jié)點(diǎn)22處的電壓的運(yùn) 算放大器24的輸出處的電壓，且第六跡線代表輸出墊18處的電壓。從圖2可以看出， 在VDD節(jié)點(diǎn)處的電壓尚未上升到其標(biāo)稱值時(shí)，感測(cè)內(nèi)部節(jié)點(diǎn)22處的電壓。
雖然已顯示并說明本發(fā)明的實(shí)施例及應(yīng)用，但所屬技術(shù)領(lǐng)域中的技術(shù)人員應(yīng)明了 可在不背離本文中的發(fā)明概念的情況下進(jìn)行比上述修改更多的修改。因此，本發(fā)明僅 受所附權(quán)利要求書的精神的限制。
權(quán)利要求
1、一種用于感測(cè)集成電路中的內(nèi)部節(jié)點(diǎn)上的電壓的電路，所述電路包括第一I/O墊，其在所述集成電路上；第二I/O墊，其在所述集成電路上；電壓感測(cè)器功率節(jié)點(diǎn)；電壓感測(cè)器電路，其具有耦合到所述內(nèi)部節(jié)點(diǎn)的輸入且具有耦合到所述電壓感測(cè)器功率節(jié)點(diǎn)的功率連接，所述電壓感測(cè)器電路還具有輸出；電力供應(yīng)電路，其耦合到所述第一I/O墊及所述電壓感測(cè)器功率節(jié)點(diǎn)，所述電力供應(yīng)電路經(jīng)配置以在所述第一I/O墊上存在大于閾值的電壓時(shí)將電壓感測(cè)器電源電位置于所述電壓感測(cè)器功率節(jié)點(diǎn)上；及第一開關(guān)，其耦合在所述電壓感測(cè)器電路的所述輸出與所述第二I/O墊之間，所述第一開關(guān)具有控制元件，所述控制元件耦合到所述電壓感測(cè)器功率節(jié)點(diǎn)且經(jīng)配置以在所述電壓感測(cè)器功率節(jié)點(diǎn)上存在所述電壓感測(cè)器電源電位時(shí)接通所述第一開關(guān)。
2、 如權(quán)利要求l所述的電路，其中所述電力供應(yīng)電路包括串聯(lián)二極管串，其耦合在所述第一I/0墊與所述電壓感測(cè)器功率節(jié)點(diǎn)之間；及 弱耗盡模式n溝道MOS晶體管，其耦合在所述電壓感測(cè)器功率節(jié)點(diǎn)與接地之間。
3、 如權(quán)利要求2所述的電路，其中 所述串聯(lián)二極管串包括六個(gè)二極管；且所述電壓感測(cè)器電源電位大于六伏特。
4、 如權(quán)利要求l所述的電路，其中所述第一開關(guān)包含n溝道MOS晶體管，所 述晶體管具有耦合到所述電壓感測(cè)器電路的所述輸出的第一源極/漏極端子；耦合 到所述第二 I/O墊的第二源極/漏極端子；及耦合到所述電壓感測(cè)器功率節(jié)點(diǎn)的柵極。
5、 如權(quán)利要求l所述的電路，其進(jìn)一步包括功能電路，其設(shè)置于所述集成電路上且具有耦合到所述第一 I/O墊的輸入及輸出；第二開關(guān)，其耦合在所述功能電路的所述輸岀與所述第二I/0墊之間，所述第二 開關(guān)具有控制元件，所述控制元件耦合到所述電壓感測(cè)器功率節(jié)點(diǎn)且經(jīng)配置以在所述 電壓感測(cè)器功率節(jié)點(diǎn)上存在所述電壓感測(cè)器電源電位時(shí)接通所述第二開關(guān)。
6、 如權(quán)利要求5所述的電路，其中所述電力供應(yīng)電路包括串聯(lián)二極管串，其耦合在所述第一I/0墊與所述電壓感測(cè)器功率節(jié)點(diǎn)之間；及弱耗盡模式n溝道MOS晶體管，其耦合在所述電壓感測(cè)器功率節(jié)點(diǎn)與接地之間。
7、 如權(quán)利要求5所述的電路，其中所述第二開關(guān)包含p溝道MOS晶體管，所 述晶體管具有耦合到所述電壓感測(cè)器電路的所述輸出的第一源極/漏極端子；耦合 到所述第二 I/O墊的第二源極/漏極端子；及耦合到所述電壓感測(cè)器功率節(jié)點(diǎn)的柵極。
8、 一種用于感測(cè)集成電路中的內(nèi)部節(jié)點(diǎn)上的電壓的方法，其包括 在所述集成電路上的第一1/0墊上提供大于閾值的啟動(dòng)電壓；從所述啟動(dòng)電壓產(chǎn)生用于設(shè)置在所述集成電路上并耦合到所述內(nèi)部節(jié)點(diǎn)的感測(cè) 電路的功率電位；及僅在所述第一 I/O墊上存在所述啟動(dòng)電壓時(shí)才將所述感測(cè)電路的輸出耦合到所 述集成電路上的第二I/0墊。
9、 如權(quán)利要求8所述的方法，其中將所述感測(cè)電路的所述輸出耦合到所述第二I/O墊包括接通耦合在所述感測(cè)電路的所述輸出與所述第二 I/O墊之間的n溝道MOS 晶體管。
10、 如權(quán)利要求8所述的方法，其進(jìn)一步包括在將所述感測(cè)電路的所述輸出耦合 到所述第二 I/O墊的同時(shí)，將所述集成電路中的功能電路的輸出從所述第二 I/O墊斷 開。
11、 如權(quán)利要求10所述的方法，其中將所述集成電路中的所述功能電路的所述 輸出從所述第二 I/O墊斷開包括關(guān)斷耦合在所述功能電路的所述輸出與所述第二 I/O 墊之間的p溝道MOS晶體管。
全文摘要
本發(fā)明揭示一種用于感測(cè)集成電路中的內(nèi)部節(jié)點(diǎn)上的電壓的方法，其包括將大于閾值的電壓施加到第一墊；從啟動(dòng)電壓產(chǎn)生用于感測(cè)電路且耦合到所述內(nèi)部節(jié)點(diǎn)的電位；及在所述第一墊上存在所述啟動(dòng)電壓時(shí)將所述感測(cè)電路的輸出耦合到所述集成電路上的第二墊。感測(cè)電路包括第一及第二墊、具有耦合到內(nèi)部節(jié)點(diǎn)的輸入及耦合到感測(cè)器功率節(jié)點(diǎn)的功率連接的電壓感測(cè)器電路。電路經(jīng)配置以在閾值在所述第一墊上時(shí)將供電電位置于所述感測(cè)器功率節(jié)點(diǎn)上。當(dāng)所述供電電位在所述電壓感測(cè)器功率節(jié)點(diǎn)上時(shí)，耦合在所述感測(cè)電路與所述第二墊之間的開關(guān)接通。
文檔編號(hào)H01L23/62GK101416312SQ200780012117
公開日2009年4月22日 申請(qǐng)日期2007年4月2日 優(yōu)先權(quán)日2006年4月6日
發(fā)明者約翰尼·陳, 菲利普·額 申請(qǐng)人:愛特梅爾公司