專利名稱：通過利用低k間隔物來減小互連線間電容的方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例一般涉及半導(dǎo)體處理，更具體地說，涉及通過利
用低k間隔物來減小互連線間電容的方法。
背景技術(shù)：
一些半導(dǎo)體器件的性能會因為器件內(nèi)的諸如密封蝕刻停止層和 金屬層的相鄰層而具有后端線間電容。目前，通過減小蝕刻停止層的 介電常數(shù)或通過減小內(nèi)層電介質(zhì)的介電常數(shù)來減小線間電容 蝕刻停 止層的介電常數(shù)的減小可以通過減小蝕刻停止層的密度來實現(xiàn)，而這 會使薄膜變得不太密封并折損蝕刻停止層作為充足的銅擴(kuò)散屏障的 性能。內(nèi)層電介質(zhì)的介電常數(shù)的減小可能需要重建整個后端，由于低 k介電材料(dielectric material)的化學(xué)和機(jī)械穩(wěn)定性較差，所以這會具 有實質(zhì)的集成挑戰(zhàn)和可靠性風(fēng)險。


附圖中的各圖舉例而非限制性地示出本發(fā)明的實施例，其中類似 的附圖標(biāo)記指示類似的元件，并且
圖1是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的后端的橫截面 圖，該半導(dǎo)體器件特有導(dǎo)電層、覆蓋層、間隔層和蝕刻停止層；
圖2是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的后端的橫截面 圖，該半導(dǎo)體器件特有導(dǎo)電層、覆蓋層、和間隔/蝕刻停止復(fù)合層；
圖3是本發(fā)明的形成實施例的兩種方法的流程圖4A-4F是根據(jù)本發(fā)明的一個實施例的形成半導(dǎo)體器件的方法， 該半導(dǎo)體器件包括覆蓋層、間隔層和蝕刻停止層；
圖5A-5D是根據(jù)本發(fā)明的一個實施例的形成半導(dǎo)體器件的方法，該半導(dǎo)體器件包括覆蓋層、間隔層和蝕刻停止層。
具體實施例方式
凈爭有用于減小互連線間電容(interconnect line to line capacitance)
如下文將更詳細(xì)地描述，間隔層設(shè)置在導(dǎo)電層與蝕刻停止層之間 以減小半導(dǎo)體器件的后端中的互連線間電容。該間隔層可以幫助蝕刻 停止層來氣密封導(dǎo)電層以使其與外部元件和材料隔離。但是，間隔層 可以起到足夠的作用，而無需蝕刻停止層所需的相對較高的介電常 數(shù)。包括間隔和蝕刻停止層的材料性質(zhì)的復(fù)合層可以取代各個間隔和 蝕刻停止層來充分地密封導(dǎo)電層并減小互連線間電容。
圖1是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的橫截面圖。如圖 所示，器件100包括第一、第二和第三介電材料區(qū)域IOI、 102、 110、 通路109、第一和第二導(dǎo)電層106、 107、和粘附層105。第一、第二 和第三介電材料區(qū)域101、 102、 110可以包括二氧化硅、氮化硅、或 任何不導(dǎo)電的材料。第一、第二和第三介電材料區(qū)域101、 102、 110 可以包括相同的材料，或者也可以包括不同的材料。第一和第二導(dǎo)電 層106、 107嵌入在第一和第二介電材料區(qū)域中，并且可以允許在器 件100中傳送電流。第一和第二導(dǎo)電層106、 107可以包括銅、鋁、 或任何能夠允許傳送電流的材料。粘附層105可以環(huán)繞第一和第二導(dǎo) 電層106、 107的周邊的一部分以將該導(dǎo)電材料與第一、第二和第三 介電材料區(qū)域IOI、 102、 110隔離。粘附層105可以包括鈦、氮化鈦、 或任何可以粘附第一和第二導(dǎo)電層106、 107的材料。
圖1還示出根據(jù)本發(fā)明的一個實施例設(shè)置在第一導(dǎo)電層106上的 覆蓋層108。在一個實施例中，覆蓋層108可以改善導(dǎo)電層106的導(dǎo) 電材料的金屬電遷移。例如，當(dāng)?shù)谝粚?dǎo)電層106包括銅時，覆蓋層108 可以改善銅在器件100中為第一導(dǎo)電層106定義的區(qū)域內(nèi)的擴(kuò)散。覆 蓋層108還可用于包含第一導(dǎo)電層106的上周邊(t叩perimeter),從而防止與相鄰或緊鄰第一導(dǎo)電層106的隨后圖案化的層相互作用。覆蓋 層108的橫截面厚度可以在5-100納米范圍內(nèi)以足夠包含第一導(dǎo)電層 106的上周邊，在一個實施例中，覆蓋層108的橫截面厚度可為50納 米。覆蓋層108可以包括任何能夠包含第一導(dǎo)電層106的上周邊的材 料。例如，覆蓋層108可以包含諸如但不限于鎢、鈦、鉭或鉿的難熔 材料。在一個實施例中，覆蓋層108包括鎢。
沖艮據(jù)本發(fā)明的一個實施例，可以在器件100內(nèi)的第一導(dǎo)電層106 上方設(shè)置蝕刻停止層104。蝕刻停止層104可以在器件100內(nèi)起作用 以在諸如第一導(dǎo)電層106的導(dǎo)電層的圖案化期間用作蝕刻屏障。蝕刻 停止層104還可用作氣密封以防止蝕刻停止層104上方的材料暴露給 下方的材料。在一個實施例中，蝕刻停止層104的密度應(yīng)當(dāng)足以密封 第一導(dǎo)電層106以使其免于暴露給其它材料、水分或外部元件。諸如 蝕刻停止層104的大多數(shù)材料的密度與它們的介電常數(shù)性質(zhì)有關(guān)。例 如，具有高密度的材料通常具有高介電常數(shù)，而具有低密度的材料通 常具有低介電常數(shù)。類似地，蝕刻停止層104具有高介電常數(shù)，以使 得其介電常數(shù)約等于或大于4.5。在一個實施例中，蝕刻停止層104 的介電常數(shù)約等于4.5。
蝕刻停止層104可以包括具有大于4.5的介電常數(shù)的任何材料， 如氮化硅、碳摻雜氮化硅、碳化硅、或氮摻雜碳化硅。在一個實施例 中，蝕刻停止層104包括碳化硅。蝕刻停止層104還必須具有足夠的 厚度以在導(dǎo)電層期形成間用作蝕刻屏障和/或密封導(dǎo)電層以使其與周 圍的元件隔離。蝕刻停止層104的厚度可以在7.5-100 nm范圍內(nèi)。在 一個實施例中，蝕刻停止層104的厚度約等于25納米。
圖1中還示出，可以在覆蓋層108、導(dǎo)電層106、和第一介電材 料區(qū)域102上設(shè)置間隔層103。根據(jù)本發(fā)明的一個實施例，間隔層103 可以將蝕刻停止層104與第一導(dǎo)電層106隔開，由此可以減小器件100 內(nèi)的線間電容。間隔層103可以具有任何適于顯著減小器件100內(nèi)的 線間電容的厚度。例如，間隔層103的厚度可以在50-100納米范圍內(nèi)。在一個實施例中，間隔層103的厚度約為50納米。間隔層103不能 太厚，以免蝕刻停止層104足夠靠近第二導(dǎo)電層107而導(dǎo)致器件100 內(nèi)的線間電容。
間隔層103可以包括適于隔開蝕刻停止層104和導(dǎo)電層106的任 何材料，如二氧化硅、氮化硅、碳摻雜氧化物、或氟摻雜氧化物，在 一個實施例中，間隔層103包括碳摻雜氧化物材料。間隔層103還可 幫助蝕刻停止層104密封第一導(dǎo)電層106以使其免于暴露給相鄰材 料。雖然間隔層103的介電常數(shù)不如蝕刻停止層104的介電常數(shù)高， 但是由于蝕刻停止層104的幫助，也可以充分地密封導(dǎo)電層106。例 如，間隔層103的介電常數(shù)可以約為3.9或更小，在一個實施例中， 間隔層103的介電常數(shù)可以約等于3.9。
在如圖2所示的實施例中，器件200具有復(fù)合層203 ，該復(fù)合層 203包括間隔物和蝕刻停止材料的梯度(gradient)。在一個實施例中， 復(fù)合層203的間隔物部分208與覆蓋層206相鄰，并且蝕刻停止部分 211與第二導(dǎo)電層207相鄰。在一個實施例中，復(fù)合層203可以用作 間隔層103和蝕刻停止層104的雙重目的。復(fù)合層203可以具有適于 在銅形成期間用作屏障、基本密封第一導(dǎo)電層205、并將蝕刻停止部 分211與第一導(dǎo)電層205隔開以減小器件200內(nèi)的線間電容的橫截面 厚度。例如，復(fù)合層203的厚度可以在約60-200納米范圍內(nèi)。在一個 實施例中，復(fù)合層203的厚度約為100納米。除了復(fù)合層203之外， 器件200還包括第一、第二和第三介電材料區(qū)域201、 202、 210、第 一和第二導(dǎo)電層205、 207、粘附層204、覆蓋層206和通路209。
復(fù)合層203內(nèi)的蝕刻停止部分211和間隔物部分208可以有多種 分布(distribution)。例如，蝕刻停止部分211的分布可以在復(fù)合層203 內(nèi)的30-70%范圍內(nèi)。在一個實施例中，蝕刻停止部分211和間隔物部 分208的分布分別約為70%和30%。
復(fù)合層203也可具有由材料的介電常數(shù)性質(zhì)表征的材料梯度。例 如，蝕刻停止部分211的介電常數(shù)可以大于或等于4.5，而間隔物部分208的介電常數(shù)可以小于或等于3.9，在一個實施例中，蝕刻停止 部分211的介電常數(shù)約等于4.5,而間隔物部分208的介電常數(shù)約等 于3.9。
在本發(fā)明的一個實施例中，器件100可以通過任何使得器件100 包括 沒置在第一導(dǎo)電層106上的間隔層103和蝕刻停止層104的適合 工藝(process)來制造。在如圖3所示的實施例中，器件100可以通過 如流程圖300所示的兩種工藝中的一種工藝來形成。第一種工藝在流 程圖300中定義為包括步驟301、 302、 303和304,第二種工藝可以 定義為包括步驟301、 302和305。
在如圖4A-4F所示的實施例中，器件100可以才艮據(jù)流程圖300中 定義的第一種工藝來制造。圖4A示出流程圖300中定義的第一種工 藝的開始，其示出第一介電材料區(qū)域101。在一個實施例中，第一介 電材料區(qū)域101可以包括二氧化硅或任何能夠隔離導(dǎo)電材料的介電材 料。在一個實施例中，第一介電材料區(qū)域IOI可以通過沉積工藝來形 成，沉積工藝?yán)绲幌抻诨瘜W(xué)氣相沉積(CVD)、等離子增強(qiáng)化學(xué) 氣相沉積(PECVD)、或高密度等離子化學(xué)氣相沉積(HDPCVD)。 根據(jù)一個實施例，在第一介電材料區(qū)域IOI內(nèi)設(shè)置粘附層105和第一 導(dǎo)電層106。
粘附層105和導(dǎo)電層106可以通過本領(lǐng)域中已知的任何方法來制 造。例如，粘附層105可以通過蒸發(fā)、賊射或CVD工藝來形成。導(dǎo) 電層106可以通過減蝕刻或鑲嵌工藝來形成。在一個實施例中，粘附 層105通過濺射形成，而導(dǎo)電層106通過鑲嵌工藝形成。
接著，在如圖4B所示的實施例中，在第一導(dǎo)電層106上形成覆 蓋層108。覆蓋層108可以通過本領(lǐng)域中已知的任何合適的工藝來形 成，該工藝?yán)绲幌抻谡舭l(fā)、濺射或無電沉積工藝，在一個實施例 中，覆蓋層108可以通過無電沉積工藝形成，以使得覆蓋層108主要 在第一導(dǎo)電層106上形成而不是在第一介電材料區(qū)域101上形成。
如圖4C所示，可以在覆蓋層108、第一介電材料區(qū)域IOI、粘附層105和第一導(dǎo)電層106上形成間隔層103。間隔層103可以通過蒸 發(fā)、'踐射或CVD工藝形成，在一個實施例中，間隔層103可以通過 CVD工藝形成。
接著，在如圖4D所示的實施例中，可以在間隔層103上形成蝕 刻停止層104。蝕刻停止層104可以通過本領(lǐng)域中已知的任何合適的 工藝形成，該工藝?yán)绲幌抻诳焖贌崽幚砘蚧瘜W(xué)氣相沉積。在一個 實施例中，通過化學(xué)氣相沉積工藝形成蝕刻停止層104，以便在間隔 層103上設(shè)置約25納米的蝕刻停止層104。
可以在器件100內(nèi)形成多個導(dǎo)電層。在一個實施例中，可以在蝕 刻停止層104上形成第二介電材料區(qū)域102。第二介電材料區(qū)域102 可以通過與用于形成第一介電材料區(qū)域IOI的工藝技術(shù)類似的工藝技 術(shù)形成，在一個實施例中，通過CVD工藝形成第二介電材料區(qū)域102。
接著，如圖4F所示，可以在第二介電材料區(qū)域102中形成第二 導(dǎo)電層107,在一個實施例中，可以通過鑲嵌(damascene)工藝在第二 介電材料區(qū)域102中形成第二導(dǎo)電層107。如圖4F所示，首先在第二 介電材料區(qū)域102中形成通路109。通路(via)109可以通過蝕刻穿過第 二介電材料區(qū)域102到上表面導(dǎo)電層106的開口以使得可以如圖所示 蝕刻覆蓋層108的一部分來形成。在一個實施例中，先在通路109中 形成粘附層105，隨后，在通路109的剩余區(qū)域中形成導(dǎo)電材料。通 路109可以包括任何能夠電耦合第一和第二導(dǎo)電層106、 107的材料， 例如但不限于鵠。
在一個實施例中，在通路109和第二介電材料區(qū)域102上形成第 三介電材料區(qū)域110。在一個實施例中，可以通過用于形成第一和第 二介電材料區(qū)域106、 107的類似的工藝技術(shù)來形成第三介電材料區(qū) 域110，在一個實施例中，可以通過化學(xué)氣相沉積工藝來形成第三介 電材料區(qū)域IIO。
在形成第三介電材料區(qū)域110之后，可以通過鑲嵌工藝形成第二 導(dǎo)電層107。在第三介電材料區(qū)域109中形成之后，可以通過化學(xué)機(jī)械拋光技術(shù)將第二導(dǎo)電層107平面化。
在圖5A-5D中，可以通過在流程圖300中定義的第二種工藝來制 造器件200。圖5A-5B與圖4A-4B基本類似，它們示出第一介電材料 區(qū)域IOI、粘附層105、第一導(dǎo)電層106和覆蓋層108的形成。
但是，如圖5C所示，第二種工藝與第一種工藝的不同之處在于， 在覆蓋層108上形成包括蝕刻停止部分211和間隔物部分208的復(fù)合 層203。復(fù)合層203可以通過任何使得復(fù)合層203包括蝕刻停止和間 隔材料的梯度的適合工藝形成。復(fù)合層203可以通過快速熱處理技術(shù) 來形成。例如，在RTP室(chamber)中，可以將碳和二氧化硅引入到器 件200中，以便形成碳摻雜氧化物材料作為間隔物部分208。在形成 間隔物部分208之后，可以從室中除去氧氣，以便在間隔物部分208 上形成碳化硅材料作為蝕刻停止部分202。
在形成復(fù)合層203之后，流程圖300中定義的第二種工藝與第一 種工藝會合。如圖5D所示，隨后形成粘附層204、第二和第三介電 材料區(qū)域202、 210、第二導(dǎo)電層207和通路209。
在以上說明書中，描述了本發(fā)明的具體示例性實施例。但是，很 顯然，可以對此做出各種修改和改變。因此，應(yīng)將本說明書和附圖視 為是具說明性而不是限制性意義。
權(quán)利要求
1. 一種器件，包括第一導(dǎo)電層；設(shè)置在所述第一導(dǎo)電層上的覆蓋層；設(shè)置在所述覆蓋層上的間隔層；以及設(shè)置在所述間隔層上的蝕刻停止層。
2. 如權(quán)利要求1所述的器件，其中所述覆蓋層基本設(shè)置在所述第 一導(dǎo)電層上。
3. 如權(quán)利要求1所述的器件，其中所述覆蓋層的橫截面厚度在5 nm到100nm范圍內(nèi)。
4. 如權(quán)利要求1所述的器件，其中所述間隔層的介電常數(shù)值小于 或等于3.9。
5. 如權(quán)利要求l所述的器件，其中所述間隔層是從由二氧化硅、 碳摻雜氧化物、氮化硅和氟摻雜氧化物組成的組中選出的。
6. 如權(quán)利要求1所述的器件，其中所述間隔層的橫截面厚度在 50nm到100 nm范圍內(nèi)。
7. 如權(quán)利要求1所述的器件，其中所述蝕刻停止層的介電常數(shù)值 大于或等于約4.5。
8. 如權(quán)利要求1所述的器件，其中所述蝕刻停止層是從由氮化 硅、碳摻雜氮化硅、碳化硅和氮摻雜碳化硅組成的組中選出的。
9. 如權(quán)利要求1所述的器件，其中所述蝕刻停止層的橫截面厚度 在7.5 nm到100 nm范圍內(nèi)。
10. —種器件，包括 第一導(dǎo)電層；以及設(shè)置在所述第一導(dǎo)電層上的復(fù)合層，其中所述復(fù)合層包括第一材 料和第二材料的梯度，其中所述第一材料的所述介電常數(shù)小于所述第二材料的介電常數(shù)。
11. 如權(quán)利要求10所述的器件，其中所述復(fù)合層的所述第一材料部分與所述第一導(dǎo)電層相鄰。
12. 如權(quán)利要求10所述的器件，其中所述復(fù)合層包括所述第一材 料和所述第二材料的基本相等的分布。
13. 如權(quán)利要求IO所述的器件，其中所述第一材料的介電常數(shù)值 小于或等于3.9,而所述第二材料的介電常數(shù)值大于或等于4.5。
14. 如權(quán)利要求IO所述的器件，其中所述復(fù)合層的橫截面厚度約 為60 nm。
15. —種方法，包括在第一介電材料區(qū)域中形成第一導(dǎo)電層；以及 在所述第一導(dǎo)電層上形成復(fù)合層，其中所述復(fù)合層包括第一材料 和第二材料的梯度。
16. 如權(quán)利要求15所述的方法，還包括在形成所述導(dǎo)電層之后并 在形成所述復(fù)合層之前形成覆蓋層。
17. 如權(quán)利要求15所述的方法，其中形成所迷覆蓋層包括無電沉 積工藝。
18. 如權(quán)利要求15所述的方法，其中所述第一材料和所述第二材 料是通過化學(xué)氣相沉積工藝形成的。
19. 如權(quán)利要求15所述的方法，其中所述第一材料和所述第二材 料是在單個沉積室中形成的。
20. 如權(quán)利要求15所述的方法，其中所述梯度包括所述第一材料 的部分大于所述第二材料的部分。
全文摘要
描述一種用于減小半導(dǎo)體器件內(nèi)的線間電容的方法及其示范器件。該器件包括設(shè)置在蝕刻停止材料與導(dǎo)電層之間的間隔層。通過間隔層將蝕刻停止層與導(dǎo)電層隔開可以顯著減小半導(dǎo)體器件中的線間電容。
文檔編號H01L21/31GK101416285SQ200780012167
公開日2009年4月22日 申請日期2007年3月29日 優(yōu)先權(quán)日2006年3月31日
發(fā)明者J·何, K·J·費(fèi)希爾 申請人:英特爾公司