專(zhuān)利名稱(chēng)：具有埋置應(yīng)變層和減少的浮體效應(yīng)的soi晶體管及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明大體有關(guān)于集成電路的形成，且更特別的是有關(guān)于通過(guò)使
用漏極和源極區(qū)內(nèi)的埋置應(yīng)變層來(lái)形成具有應(yīng)變信道區(qū)(stmined channel region)的晶體管以增進(jìn)MOS晶體管之信道區(qū)內(nèi)的電荷載子移 動(dòng)率(charge carrier mobility)。
背景技術(shù)：
集成電路的制造需要根據(jù)指定的電路布局在給定的芯片面積上形 成大量的電路組件。 一般而言，目前已實(shí)施復(fù)數(shù)個(gè)工藝技術(shù)，其中， 對(duì)于復(fù)雜的電路，例如微處理器、儲(chǔ)存芯片、及其類(lèi)似物，由于從操 作速度及/或耗電量及/或成本效率的角度看來(lái)有優(yōu)異的特性，CMOS技 術(shù)為目前最有前景的方法之一。在使用CMOS技術(shù)制造復(fù)雜的集成電 路期間，有數(shù)百萬(wàn)個(gè)晶體管，亦即，N型信道晶體管與P型信道晶體 管，形成于包含結(jié)晶半導(dǎo)體層的基板上。不論所考量的是N型信道晶 體管還是P型信道晶體管，MOS晶體管都含有所謂的PN結(jié)，其系由 以下兩者的界面形成高度摻雜的漏極/源極區(qū)、配置于該漏極區(qū)及該 源極區(qū)之間的反向摻雜信道區(qū)。
用形成于信道區(qū)附近且通過(guò)薄絕緣層與該信道區(qū)隔離的柵極電極 來(lái)控制信道區(qū)的導(dǎo)電率(亦即，導(dǎo)電信道的驅(qū)動(dòng)電流能力)。在施加適當(dāng) 的控制電壓于柵極電極來(lái)形成導(dǎo)電信道后，信道區(qū)的導(dǎo)電率則取決于 摻質(zhì)濃度、多數(shù)電荷載子的移動(dòng)率，且對(duì)于信道區(qū)在晶體管寬度方向 的給定延伸部分而言，其系取決于源極區(qū)與漏極區(qū)之間的距離，該距 離也被稱(chēng)作信道長(zhǎng)度。所以，結(jié)合在施加控制電壓于柵極電極后即可 在絕緣層下方快速產(chǎn)生導(dǎo)電信道的能力，信道區(qū)的整體導(dǎo)電率實(shí)質(zhì)上 決定了 MOS晶體管的效能。因此，為了實(shí)現(xiàn)提高集成電路的操作速度， 減少信道長(zhǎng)度，以及減少與信道長(zhǎng)度有關(guān)的信道電阻率，使得信道長(zhǎng) 度成為主要的設(shè)計(jì)準(zhǔn)則。持續(xù)縮減晶體管尺寸會(huì)產(chǎn)生復(fù)數(shù)個(gè)與此相關(guān)聯(lián)的問(wèn)題而必須加以 處理以免過(guò)度地抵消掉逐歩減少M(fèi)OS晶體管信道長(zhǎng)度所得到的優(yōu)點(diǎn)。 由于持續(xù)減少關(guān)鍵尺寸(亦即，晶體管的柵極長(zhǎng)度)需要調(diào)適而且可能的 話(huà)還要開(kāi)發(fā)新的高度復(fù)雜的工藝技術(shù)，為了使晶體管組件的信道導(dǎo)電 率也增強(qiáng)，有人已提出可通過(guò)增加信道區(qū)對(duì)于給定信道長(zhǎng)度的電荷載 子移動(dòng)率，從而提供實(shí)現(xiàn)改善效能的潛力，而能與未來(lái)技術(shù)節(jié)點(diǎn)的進(jìn)
展匹敵，同時(shí)避免或至少延遲許多與器件縮放尺寸(device scaling)相關(guān) 聯(lián)的工藝調(diào)適所遭遇的許多問(wèn)題。用來(lái)增加電荷載子移動(dòng)率的一個(gè)有 效機(jī)構(gòu)是修改信道區(qū)中的晶格結(jié)構(gòu)，例如通過(guò)在信道區(qū)附近產(chǎn)生拉伸 (tensile)或壓縮(compressi ve)應(yīng)力以在信道區(qū)中產(chǎn)生對(duì)應(yīng)的應(yīng)變(strain) 分別用來(lái)修改電洞移動(dòng)率與電子移動(dòng)率。例如，在信道區(qū)中產(chǎn)生壓縮 應(yīng)變(compressive strain)可增加電洞的移動(dòng)率，從而提供提高P型晶體 管之效能的潛力。集成電路的制造導(dǎo)入應(yīng)力或應(yīng)變工程技術(shù)為極有前 景而可用于下一個(gè)器件世代(devicegeneration)的方法，因?yàn)?，例如，?yīng) 變硅(strainedsilicon)可視為是"新型"的半導(dǎo)體材料，這使得制造快速 有力的半導(dǎo)體器件成為有可能而不需要昂貴的半導(dǎo)體材料，同時(shí)仍可 使用許多廣為接受的制造技術(shù)。
因此，有一個(gè)方法是，通過(guò)在晶體管之漏極/源極區(qū)中形成應(yīng)變硅/ 鍺層來(lái)增強(qiáng)PMOS晶體管的電洞移動(dòng)率，其中壓縮應(yīng)變的漏極和源極 區(qū)會(huì)在鄰近的硅信道區(qū)中產(chǎn)生應(yīng)變。為此目的，基于離子注入來(lái)形成 PMOS晶體管的漏極和源極延伸區(qū)。之后，為了在隨后的制造階段中 界定深漏極和源極結(jié)與金屬硅化物(silicide)，按需要形成各個(gè)側(cè)壁間隔 物于柵極電極處。在形成深漏極和源極結(jié)之前，基于所述側(cè)壁間隔物 而選擇性地使這些區(qū)域凹陷，同時(shí)屏蔽(mask)所述NMOS晶體管。隨 后，用外延生長(zhǎng)(epitaxialgrowth)技術(shù)在PMOS晶體管中選擇性地形成 高度摻雜的硅/鍺層。通常，在外延生長(zhǎng)期間提供有某一程度之"溢出" 的應(yīng)變硅/鍺以減少所欲應(yīng)變硅/鍺材料在硅化工藝(silicidation process) 期間的消耗量，該硅化工藝系用來(lái)在漏極和源極區(qū)內(nèi)形成金屬硅化物 以便得到減少之接觸電阻。基于習(xí)知注入技術(shù)，在N型信道晶體管中 選擇性成長(zhǎng)工藝及形成各個(gè)漏極和源極區(qū)后，可進(jìn)行退火工藝以活化 摻雜物，且使注入引發(fā)的損傷(implantation-induceddamage)再結(jié)晶。此外，在退火工藝期間，也使應(yīng)變硅/鍺層內(nèi)的摻雜物擴(kuò)散，從而在應(yīng)變 硅/鍺層外和在毗鄰的硅材料內(nèi)形成各自的PN結(jié)。
圖1示意地圖標(biāo)于各個(gè)退火工藝108期間在基體(bulk)基板101上 形成的對(duì)應(yīng)之P型信道晶體管100。在此制造階段中，晶體管100可包 含柵極電極104，該柵極電極104系包含側(cè)壁間隔物結(jié)構(gòu)106且形成于 使柵極電極104與本體區(qū)102隔開(kāi)的柵極絕緣層105上，在施加適當(dāng) 的控制電壓于柵極電極104時(shí)，可在本體區(qū)102中建立導(dǎo)電信道。在 本體區(qū)102附近，延伸區(qū)103可位于包含有適當(dāng)高之濃度之P型摻雜 物的地方。緊鄰在延伸區(qū)103旁形成高度P型摻雜的應(yīng)變硅/鍺區(qū)107。
如前述，可基于廣為接受的技術(shù)形成晶體管100。在退火工藝108 期間，如箭頭所示，在延伸區(qū)103及應(yīng)變區(qū)107內(nèi)的摻雜物可擴(kuò)散以 最終得到完全位于硅基區(qū)(silicon-basedregion)102內(nèi)的各個(gè)PN結(jié)109。 之后，基于廣為接受之硅化技術(shù)，可在應(yīng)變硅/鍺區(qū)107的過(guò)剩部分 (excessportion) 107A內(nèi)和柵極電極104內(nèi)形成金屬硅化物(未圖標(biāo))。
這種工藝技術(shù)可為基體器件提供顯著的優(yōu)點(diǎn)，在此可深蝕刻用于 容納應(yīng)變硅/鍺材料的各個(gè)凹洞(cavity)而且可在硅材料內(nèi)配置PN結(jié)， 藉此提供低漏電結(jié)(low leakage junction)。不過(guò)，結(jié)果證明，對(duì)于絕緣 層上覆硅(SOI)器件，由于硅層的厚度有限而且在晶體管架構(gòu)沒(méi)有額外 的本體接觸(body contact)時(shí)浮體效應(yīng)會(huì)增加，這種策略的效率可能會(huì)較 差。
鑒于上述情形，亟須一種改良技術(shù)可利用應(yīng)變半導(dǎo)體材料來(lái)提高 SOI晶體管的效能，同時(shí)實(shí)質(zhì)避免或至少減少一個(gè)或多個(gè)上述問(wèn)題。

發(fā)明內(nèi)容
以下提出本發(fā)明的概要以提供基本了解本發(fā)明的某些態(tài)樣。此概 要并非述盡本發(fā)明的概觀(guān)。也不是旨在識(shí)別本發(fā)明的關(guān)鍵或重要組件 或者是描繪本發(fā)明的范疇。唯一的目的是要以簡(jiǎn)要的形式提出一些概 念作為以下更詳細(xì)之說(shuō)明的前言。
一般而言，本發(fā)明是針對(duì)一種提供有增強(qiáng)效能之SOI晶體管的技 術(shù)，該SOI晶體管在各自漏極和源極區(qū)中包含用來(lái)在信道區(qū)中產(chǎn)生所 需之應(yīng)變的應(yīng)變硅/鍺材料，其中，在一個(gè)態(tài)樣中，對(duì)應(yīng)的應(yīng)變硅/鍺材料的位置與柵極電極靠得很近。此外，浮體效應(yīng)，如沒(méi)有額外本體接 觸件的部分空乏SOI晶體管常會(huì)遭遇者，可通過(guò)定位各自PN結(jié)之一
部分于應(yīng)變硅/鍺材料內(nèi)而顯著減少，藉此增加各自結(jié)漏電(junction leakage),因?yàn)榕c硅相比，硅/鍺具有大約100毫伏特(millivolt)的價(jià)帶偏 移(valence band offset),因此增加各自本體/漏極/源極二極管電流和結(jié) 漏電。結(jié)果，通常累積于浮體中的少數(shù)電荷載子可更有效地被放電 (discharge),從而使任何臨界電壓變化顯著減少。根據(jù)一個(gè)態(tài)樣，與習(xí) 知技術(shù)相反，基于注入技術(shù)，可在應(yīng)變硅/鍺材料中有效地形成PN結(jié)， 其中由于關(guān)于缺陷產(chǎn)生之預(yù)期到的困難，因此在選擇性外延生長(zhǎng)工藝 期間，使漏極和源極區(qū)有高摻雜物濃度。
根據(jù)本發(fā)明之一個(gè)例示實(shí)施例， 一種半導(dǎo)體器件包含形成于埋藏 絕緣層(buried insulating layer)上的含硅半導(dǎo)體層與形成于該含硅半導(dǎo) 體層上方的柵極電極，其中通過(guò)柵極絕緣層來(lái)隔開(kāi)該柵極電極與該含 硅半導(dǎo)體層。該半導(dǎo)體器件更包含形成于柵極電極之側(cè)壁的側(cè)壁間隔 物(sidewall spacer)以及在與該側(cè)壁間隔物毗鄰之半導(dǎo)體層中形成的應(yīng) 變硅/鍺材料。此外，漏極區(qū)及源極區(qū)系部分地形成于該應(yīng)變硅/鍺材料 內(nèi)，其中該漏極區(qū)與該源極區(qū)于其之間界定浮體區(qū)。所述漏極和源極 區(qū)形成為以該浮體區(qū)界定各自PN結(jié)，其中所述PN結(jié)之一部分位于該 應(yīng)變硅/鍺材料內(nèi)。
根據(jù)本發(fā)明之另一例示實(shí)施例， 一種方法包含形成與柵極電極 結(jié)構(gòu)毗鄰的凹處，該柵極電極結(jié)構(gòu)包含在半導(dǎo)體層內(nèi)的側(cè)壁間隔物， 該半導(dǎo)體層形成于埋藏絕緣層上。該方法更包含在該凹處中形成應(yīng) 變硅/鍺材料。此外，通過(guò)離子注入工藝與退火工藝形成與該柵極電極 結(jié)構(gòu)毗鄰的漏極和源極區(qū)，其中所述漏極和源極區(qū)以浮體區(qū)界定各自 PN結(jié)，以及其中所述漏極和源極區(qū)形成使得所述PN結(jié)之一部分是位 在該應(yīng)變硅/鍺材料內(nèi)。
根據(jù)本發(fā)明之又一例示實(shí)施例， 一種方法包含形成與柵極電極
結(jié)構(gòu)毗鄰的凹處，該柵極電極結(jié)構(gòu)包含在半導(dǎo)體層內(nèi)的側(cè)壁間隔物， 該半導(dǎo)體層形成于埋藏絕緣層上。此外，在該凹處中形成第一應(yīng)變硅/ 鍺材料，且之后在該第一應(yīng)變硅/鍺材料上形成包含p型摻雜物材料的 第二應(yīng)變硅/鍺材料。此外，通過(guò)離子注入工藝形成與該柵極電極結(jié)構(gòu)毗鄰的漏極和源極延伸區(qū)，以及進(jìn)行退火工藝用于以浮體區(qū)界定各自 PN結(jié)，其中所述PN結(jié)之一部分是位在應(yīng)變硅/鍺材料內(nèi)。


參考以下結(jié)合附圖的說(shuō)明可了解本發(fā)明，圖中類(lèi)似的組件用相同 的組件符號(hào)表示，且其中
圖1系根據(jù)習(xí)知技術(shù)示意地圖標(biāo)呈基體配置之P型信道晶體管的
剖面圖，其中提供應(yīng)變硅/鍺材料且通過(guò)外擴(kuò)散(out-diffosing)P型摻雜
物來(lái)形成各個(gè)PN結(jié)，藉此配置完全在硅材料里面的各個(gè)PN結(jié)；
圖2a至圖2f系根據(jù)本發(fā)明的例示實(shí)施例示意地圖標(biāo)有浮體區(qū)之 SOI晶體管處于各種制造階段的剖面圖，其中系以離子注入形成深漏極 和源極區(qū)；
圖3a至圖3f系根據(jù)本發(fā)明的另一例示實(shí)施例示意地圖標(biāo)有浮體區(qū) 之SOI晶體管處于各種制造階段的剖面圖，其中系基于可拋棄 (disposable)間隔物使應(yīng)變硅/鍺材料與信道區(qū)靠得很近；以及
圖4a至圖4e根據(jù)本發(fā)明的另一例示實(shí)施例示意地圖標(biāo)有浮體區(qū) 之SOI晶體管的剖面圖，其中系基于原位摻雜和適當(dāng)?shù)耐嘶鸸に囀共?分PN結(jié)位于應(yīng)變硅/鍺材料內(nèi)。
盡管本發(fā)明容許各種修改和替代形式，本文仍以附圖為例圖標(biāo)本 發(fā)明的特定實(shí)施例且詳述于本文。然而，應(yīng)了解本文所描述的特定實(shí) 施例不是想要把本發(fā)明限制成為所揭示的特定形式，相反地，本發(fā)明 是要涵蓋落入由附上申請(qǐng)專(zhuān)利范圍所界定之本發(fā)明精神及范疇內(nèi)的所 有修改、等效及替代者。
具體實(shí)施例方式
以下描述本發(fā)明的例示實(shí)施例。為了清楚說(shuō)明，本專(zhuān)利說(shuō)明書(shū)沒(méi) 有描述實(shí)際實(shí)作的所有特征。當(dāng)然，應(yīng)了解，在開(kāi)發(fā)任何此種實(shí)際實(shí) 施例時(shí)，必需做許多實(shí)作特定的決策以達(dá)成開(kāi)發(fā)人員的特定目標(biāo)，例 如符合與系統(tǒng)相關(guān)及商務(wù)有關(guān)的限制，這些都會(huì)隨著每一個(gè)具體實(shí)作 而有所不同。此外，應(yīng)了解，此類(lèi)開(kāi)發(fā)既復(fù)雜又花時(shí)間，但對(duì)本技術(shù) 領(lǐng)域中具有通常知識(shí)者而言，在閱讀本揭示內(nèi)容后將會(huì)像是例行工作
9一般。
現(xiàn)在根據(jù)附圖來(lái)描述本發(fā)明。示意地圖標(biāo)于附圖的各種結(jié)構(gòu)、系 統(tǒng)及器件均僅作解釋目的且藉此使本發(fā)明不被熟習(xí)該技藝者所習(xí)知的 細(xì)節(jié)混淆。然而，仍納入附圖用來(lái)描述及解釋本發(fā)明的例示范例。應(yīng) 理解及解釋本文所用的字匯及詞組的意思都與相關(guān)技藝技術(shù)人員所理 解的一致。沒(méi)有特別定義的術(shù)語(yǔ)或詞組(亦即，不同于熟習(xí)該技藝者所 理解之一般及業(yè)界慣用意義的定義)想要用一貫使用的本文術(shù)語(yǔ)或詞組 來(lái)暗示。在想要術(shù)語(yǔ)或詞組有特定的意思的程度上，亦即，不同于熟 習(xí)該技藝者所理解的意思，此特定的定義會(huì)在本專(zhuān)利說(shuō)明書(shū)中以直接 明白地提供該術(shù)語(yǔ)或詞組之定義的方式清楚地陳述。
本發(fā)明大體有關(guān)于帶有浮體區(qū)的絕緣層上覆硅(SOI)晶體管架構(gòu)， 其中在部分漏極和源極區(qū)中以及在部分浮體區(qū)中以埋置硅/鍺材料的形
式提供有高度效率的應(yīng)變引發(fā)機(jī)構(gòu)(stmin-inducingmechanism)。形成所 述漏極和源極區(qū)以致于各個(gè)PN結(jié)有一部分(亦即，浮體區(qū)與高度P型 摻雜的漏極/源極區(qū)之間的邊界)是在應(yīng)變硅/鍺材料內(nèi)。與硅材料相比， 由于硅/鍺材料的能帶隙(band gap)減少而導(dǎo)致結(jié)漏電流增加(這被認(rèn)為 不宜用于基體器件)，對(duì)于浮體區(qū)內(nèi)的累積電荷載子可提供有效的泄漏 路徑(leakage path)，從而可顯著減少對(duì)應(yīng)的操作取決 (operation-dependent)的電位變化，這也被稱(chēng)作滯后效應(yīng)(hysteresis effect)。
通過(guò)適當(dāng)?shù)卦O(shè)計(jì)制造過(guò)程，亦即，通過(guò)控制用來(lái)形成對(duì)應(yīng)凹洞或 凹處的各個(gè)蝕刻工藝，適當(dāng)?shù)剡x擇用于后續(xù)用以形成深漏極和源極區(qū) 之注入工藝的注入?yún)?shù)以及適當(dāng)?shù)耐嘶鸺夹g(shù)，可有效調(diào)整設(shè)于應(yīng)變硅/ 鍺材料內(nèi)之各個(gè)PN結(jié)的面積，藉此也可提供能用來(lái)調(diào)適結(jié)漏電流的 所需程度的控制機(jī)構(gòu)。與習(xí)知在可容忍之缺陷率(defect rate)下提供高摻 雜濃度必須基于原位摻雜應(yīng)變硅/鍺材料的教導(dǎo)相反，以注入方式形成 的PN結(jié)能夠?qū)е陆Y(jié)漏電流顯著增加，從而可顯著減少浮體效應(yīng)同時(shí) 仍能保持通過(guò)提供應(yīng)變硅/鍺材料所得到的改良驅(qū)動(dòng)電流能力。在其它 的實(shí)施例中，通過(guò)使用可拋棄間隔物來(lái)配置靠近信道區(qū)的應(yīng)變半導(dǎo)體 材料仍可增加有浮體區(qū)之SOI晶體管的效能，其中可調(diào)整應(yīng)變硅/鍺材 料的偏移而與其它的器件要求無(wú)關(guān)，例如在漏極/源極區(qū)中形成金屬硅化物的器件要求。結(jié)果，甚至可進(jìn)一步增加位于應(yīng)變硅/鍺材料內(nèi)之PN 結(jié)的各個(gè)部分，從而提供進(jìn)一步減少浮體效應(yīng)的可能性。此外，應(yīng)變 硅/鍺材料不一定要有用來(lái)容納金屬硅化物的過(guò)剩高度以免使信道區(qū)附 近的應(yīng)變材料過(guò)度松弛，這在習(xí)知技術(shù)通常會(huì)這樣，因?yàn)樵趯?shí)質(zhì)上呈 平坦配置的漏極和源極區(qū)中形成金屬硅化物仍會(huì)在信道區(qū)與金屬硅化 物之間留下有高度應(yīng)變的硅/鍺材料。結(jié)果，若于各個(gè)金屬硅化物區(qū)上
方可提供應(yīng)力被覆層(stressed overlayer)時(shí)，可進(jìn)一步增強(qiáng)由應(yīng)力被覆層 轉(zhuǎn)移應(yīng)力至各個(gè)信道區(qū)。
此外，在本發(fā)明之一些實(shí)施例中，各個(gè)PN結(jié)有一部分可在應(yīng)變硅 /鍺材料內(nèi)，且通過(guò)適當(dāng)?shù)亟M合注入順序和應(yīng)變硅/鍺材料的摻雜及無(wú)摻 雜之外延生長(zhǎng)技術(shù)而使應(yīng)變硅/鍺材料內(nèi)產(chǎn)生的注入引發(fā)損傷減少。
現(xiàn)在根據(jù)附圖更詳細(xì)地描述本發(fā)明進(jìn)一步的例示實(shí)施例。圖2a示 意地圖標(biāo)半導(dǎo)體器件200的剖面圖，該器件為帶有浮體區(qū)的SOI晶體 管。該晶體管200在此制造階段可包含含有基材(base materia1)210和形 成于其上之埋藏絕緣層211的基板201。例如，基板201可代表硅基板， 其中有基材210，而再于其上形成二氧化硅層或任何其它合適的絕緣材 料作為埋藏絕緣層211 。形成于埋藏絕緣層211上的是含硅結(jié)晶層202， 其中與層202的任何其它成份相比，硅含量有50原子百分比的硅或更 多。半導(dǎo)體層202具有用來(lái)形成部分或完全空乏之SOI晶體管所需要 的厚度，其中，在一些例示實(shí)施例中，半導(dǎo)體層202的厚度大約是在 10至100奈米的范圍內(nèi)。此外，在半導(dǎo)體層202上方形成柵極電極204 且通過(guò)柵極絕緣層205來(lái)與它隔開(kāi)。例如，在一個(gè)例示實(shí)施例中，在 此制造階段，柵極電極204可由慘雜或未摻雜的多晶硅(polysilicon)構(gòu) 成，其中柵極電極204的長(zhǎng)度(亦即，圖2a中柵極電極的水平延伸部分) 大約為IOO奈米及明顯更短，例如約50奈米及以下。柵極絕緣層205 可代表任何合適的電介質(zhì)材料，例如二氧化硅、氮化硅、高K的電介 質(zhì)材料、彼等之組合、及其類(lèi)似物。柵極電極204可在其上表面上形 成由例如氮化硅或任何其它合適材料構(gòu)成的覆蓋層212。此外，在柵極 電極204之側(cè)壁可設(shè)置包含間隔物213與襯里(liner)214(如有必要)的側(cè) 壁間隔物結(jié)構(gòu)。可形成有適當(dāng)高之濃度之P型摻雜物的各個(gè)注入?yún)^(qū)203 于包含間隔物結(jié)構(gòu)213的柵極電極204附近，而可為仍待形成的深漏極和源極區(qū)的漏極和源極延伸區(qū)。
如圖2a所示，用于形成晶體管200的典型工藝流程可包含以下工 藝。在提供其上可能已形成含硅層202的基板201后，可進(jìn)行廣為接 受的工藝(如有必要)，包括形成隔離結(jié)構(gòu)(未圖標(biāo))以及在層202中建立 特定的垂直摻質(zhì)分布(dopantprofile)。之后，可由基于氧化及/或沉積技 術(shù)所形成的各個(gè)材料層來(lái)圖案化柵極電極204、覆蓋層202與門(mén)極絕緣 層205，接著實(shí)施精密的微影及蝕刻技術(shù)。之后，如有必要，可用例如 氧化法形成襯里214，隨后通過(guò)沉積介電層和非等向性蝕刻該介電層來(lái) 形成間隔物213。接下來(lái)，可進(jìn)行注入工藝215以產(chǎn)生漏極和源極延伸 區(qū)203，其中根據(jù)仿真、實(shí)驗(yàn)及其類(lèi)似方法可輕易建立各個(gè)注入?yún)?shù)。
圖2b示意地圖標(biāo)處于下一個(gè)制造階段的晶體管200。根據(jù)器件要 求，在柵極電極204之側(cè)壁上形成另一側(cè)壁間隔物結(jié)構(gòu)206，其中間隔 物結(jié)構(gòu)206的寬度的選擇與在形成深漏極和源極區(qū)用之后續(xù)注入工藝 期間的屏蔽效應(yīng)(masking effect)有關(guān)，也與金屬硅化物形成工藝期間的 屏蔽效應(yīng)有關(guān)。此外，在鄰近間隔物結(jié)構(gòu)206的半導(dǎo)體層202中形成 各個(gè)凹處或凹洞216。基于廣為接受的技術(shù)可形成間隔物結(jié)構(gòu)206，如 有必要，包括共形(conformal)沉積襯里材料，例如二氧化硅及其類(lèi)似物， 以及隨后沉積間隔物材料，例如氮化硅及其類(lèi)似物，接著進(jìn)行非等向 性蝕刻工藝以移除先前所沉積之間隔物層的水平部分，其中各個(gè)襯里 (若有的話(huà))可用作有效的蝕刻中止層。應(yīng)了解，在用于形成凹處216的 蝕刻工藝217之前，可屏蔽其它的器件面積，這包括例如N型信道晶 體管?；趶V為接受的配方，可進(jìn)行蝕刻工藝217，其中可適當(dāng)?shù)卣{(diào)整 工藝參數(shù)(例如，高分子產(chǎn)生劑(polymergenerator)的濃度、離子轟擊的 方向、離子的輻射流密度(fluxdensity)及其類(lèi)似者)，以便使間隔物結(jié)構(gòu) 206有某一程度的蝕刻不足(under-etching)。此外，由于層202的厚度 有限，停止蝕刻工藝217以便留下某一數(shù)量的結(jié)晶體材料給后續(xù)的選 擇性外延生長(zhǎng)工藝用。
圖2c示意地圖標(biāo)選擇性外延生長(zhǎng)工藝218期間在凹處216中成長(zhǎng) 應(yīng)變硅/鍺材料207時(shí)的半導(dǎo)體器件200。在外延生長(zhǎng)工藝218期間， 用覆蓋層212與間隔物結(jié)構(gòu)206可靠地覆蓋柵極電極204。在一個(gè)例示 實(shí)施例中，如同習(xí)知技術(shù)，以不添加P型慘雜物材料的方式實(shí)質(zhì)地執(zhí)行選擇性外延生長(zhǎng)工藝218，藉此可提供應(yīng)變硅/鍺材料207作為實(shí)質(zhì)
上無(wú)摻雜的材料。結(jié)果，可顯著降低外延生長(zhǎng)工藝218的工藝復(fù)雜度，
因?yàn)橐赃m當(dāng)高之摻雜程度來(lái)原位摻雜硅/鍺材料可能需要精密穩(wěn)定地控
制各個(gè)工藝參數(shù)，例如各個(gè)沉積大氣中之前驅(qū)物(precursor)與載體氣體 (carriergas)的濃度、各自壓力、基板的溫度及其類(lèi)似者。此外，可在應(yīng) 變硅/鍺材料207上方提供過(guò)剩部分207A,亦即，在一些實(shí)施例中，應(yīng) 變半導(dǎo)體材料207可延伸高于由柵極絕緣層205的上表面205S所界定 的高度。在一些例示實(shí)施例中，由于后面的制造階段會(huì)消耗過(guò)剩部分 207A從而將它轉(zhuǎn)變成金屬硅化物，過(guò)剩部分207A的數(shù)量可實(shí)質(zhì)上對(duì) 應(yīng)于半導(dǎo)體材料的數(shù)量。在其它的例示實(shí)施例中，可以硅材料的形式 來(lái)提供過(guò)剩部分207A,因此可提高在部分207A中形成金屬硅化物的 彈性。就此情形而言，可使用復(fù)數(shù)個(gè)廣為接受的硅化技術(shù)，而硅/鍺材 料207的存在對(duì)此實(shí)質(zhì)上不會(huì)有影響。
圖2d示意地圖標(biāo)注入工藝219期間的晶體管200，以形成向下延 伸至埋藏絕緣層211的高度P型摻雜深漏極和源極區(qū)220。應(yīng)了解，可 基于數(shù)種工藝參數(shù)進(jìn)行注入工藝219以便保持應(yīng)變硅/鍺材料207中至 少有一部分(如207B所示)實(shí)質(zhì)上未被摻雜，或進(jìn)行分開(kāi)的注入步驟(例 如，環(huán)狀注入(halo implantation)及其類(lèi)似者)以便在部分207B中產(chǎn)生各 個(gè)想要的N型摻雜面積。如先前所述，通過(guò)在蝕刻工藝217期間產(chǎn)生 某一程度的非等向性(圖2b)，可保證在注入工藝219期間部分207仍 被屏蔽著，其中在想要減少部分207B的大小時(shí)，通過(guò)在注入219期間 選定適當(dāng)?shù)膬A斜角度也可調(diào)整部分207B的大小。另一方面，如果想要 部分207B有更顯著的PN結(jié)，可用相對(duì)于用來(lái)形成深漏極和源極區(qū)220 之P型摻雜物為相反的摻雜物(counter dopant)來(lái)進(jìn)行各個(gè)傾斜式環(huán)狀 注入工藝。
圖2e示意地圖標(biāo)退火工藝208期間用于活化延伸區(qū)203及深漏極 和源極區(qū)220中之摻雜物的晶體管200。如箭頭225所示，區(qū)域203 及220的P型摻雜物正在擴(kuò)散，同時(shí)可實(shí)質(zhì)上使結(jié)晶體被注入215(圖 2a)及219(圖2d)損傷的地方再結(jié)晶?？蛇m當(dāng)選定退火工藝208的參數(shù) 以便得到有想要形狀的PN結(jié)209，其中在應(yīng)變硅/鍺材料內(nèi)形成彼之一 部分(以209A表示)。例如，可選定退火工藝208的溫度與持續(xù)時(shí)間使得P型摻雜物的平均擴(kuò)散長(zhǎng)度小于在注入工藝219所沉積的各個(gè)PN結(jié)
與應(yīng)變硅/鍺材料207的邊界之間的距離。就此情形而言，能使PN結(jié) 209的部分209A可靠地保持在應(yīng)變硅/鍺材料207內(nèi)。例如，如先前所 述，于形成凹處216期間與工藝219之注入?yún)?shù)結(jié)合的非等向程度可 產(chǎn)生充分的偏移以允許有效的摻雜物活化和再結(jié)晶，同時(shí)仍保持部分 209A于材料207內(nèi)。由于可輕易調(diào)查及/或計(jì)算應(yīng)變硅/鍺材料中之P 型摻雜物的擴(kuò)散行為，基于各個(gè)結(jié)果可建立一組合適的工藝參數(shù)。結(jié) 果，基于上述程序，能可靠地控制部分209A的面積(亦即，圖2e剖面 的長(zhǎng)度)，從而也能調(diào)整結(jié)漏電流量以及由浮體區(qū)(實(shí)質(zhì)上由最終得到的 PN結(jié)209界定)移除累積電荷載子的效率。結(jié)果，基于注入技術(shù)，在部 分應(yīng)變硅/鍺材料內(nèi)可有效地形成各個(gè)漏極和源極區(qū)220，同時(shí)可控制 結(jié)漏電流的程度以便顯著地減少浮體效應(yīng)。
圖2f示意地圖標(biāo)處于下一個(gè)制造階段的晶體管200，其中在過(guò)剩 部分207A與柵極電極204中都形成金屬硅化物區(qū)222。如前述，取決 于過(guò)剩部分207A內(nèi)含之材料的類(lèi)型，可使用合適的硅化技術(shù)。例如， 如果以硅的形式來(lái)提供過(guò)剩部分207A，任何合適的材料(例如，鉬、鎳、 鈷、或彼等的組合)都可用來(lái)形成各個(gè)金屬硅化物。由于金屬硅化物222 實(shí)質(zhì)上局限于過(guò)剩部分207A，因此實(shí)質(zhì)上不會(huì)造成區(qū)域207的應(yīng)變松 弛，從而在本體區(qū)221內(nèi)可提供有效的應(yīng)變產(chǎn)生機(jī)構(gòu)(strain generating mechanism)。
此時(shí)，參考圖3a至圖3f，更詳細(xì)地描述本發(fā)明的其它例示實(shí)施例， 與用圖2a至圖2f所圖標(biāo)及描述的實(shí)施例相比，在此應(yīng)變硅/鍺材料的 位置更為靠近柵極電極。
圖3a中，晶體管300包含基板301，該基板301包含基材310與 于其上已形成半導(dǎo)體層302的埋藏絕緣層311。關(guān)于所述組件的性質(zhì)， 適用與先前描述圖2a所用的標(biāo)準(zhǔn)。此外，處于此制造階段時(shí)，晶體管 300包含柵極電極304，該柵極電極304形成于半導(dǎo)體層302上方且通 過(guò)柵極絕緣層305而與該半導(dǎo)體層302隔開(kāi)。覆蓋柵極電極304的上 表面的覆蓋層312和各個(gè)有特定寬度313W的間隔物結(jié)構(gòu)313結(jié)合襯 里314 —起用來(lái)囊封柵極電極304。在一個(gè)例示實(shí)施例中，包含襯里 314之間隔物313的寬度可約為IO奈米或明顯更小，而且在一些例示實(shí)施例中，甚至約為2奈米及以下?；趯?shí)質(zhì)上與先前根據(jù)圖2a所描 述的相同的工藝技術(shù)，可形成如圖3a所示之晶體管300。應(yīng)了解，基 于共形沉積技術(shù)和接著進(jìn)行廣為接受的非等向性蝕刻工藝，可形成間 隔物結(jié)構(gòu)313?；谘趸に?，可形成襯里314。
圖3b示意地圖標(biāo)蝕刻工藝317期間的晶體管300，該工藝系用來(lái) 在鄰近間隔物結(jié)構(gòu)313的半導(dǎo)體層302中形成各個(gè)凹處或凹洞316。取 決于間隔物寬度313W和想要的蝕刻不足程度，可適當(dāng)控制蝕刻工藝 317的非等向性程度。亦即，對(duì)于低間隔物寬度313W，可將蝕刻工藝 317設(shè)計(jì)成實(shí)質(zhì)上呈非等向的蝕刻工藝以實(shí)質(zhì)上避免在柵極絕緣層305 附近造成不適當(dāng)?shù)奈g刻破壞(etch attack)。以高度非等向方式用來(lái)蝕刻 硅材料的對(duì)應(yīng)蝕刻配方在本技術(shù)領(lǐng)域中是廣為接受的，這些配方可選 擇例如氮化硅、二氧化硅、及其類(lèi)似物。
圖3c示意地圖標(biāo)選擇性外延生長(zhǎng)工藝318期間的晶體管300，該 工藝318用來(lái)在凹處316中形成應(yīng)變硅/鍺材料307。在外延生長(zhǎng)工藝 318期間，可成長(zhǎng)無(wú)摻雜的硅/鍺材料，從而如先前所解釋的，與包含 原位摻雜的習(xí)知策略相比，可放寬工藝控制的限制。此外，在一個(gè)例 示實(shí)施例中，可形成應(yīng)變硅/鍺材料307到達(dá)柵極絕緣層305所界定的 高度，因?yàn)榭赡懿恍枰腥菁{金屬硅化物的過(guò)剩高度，對(duì)此隨后會(huì)加 以說(shuō)明。之后，例如當(dāng)覆蓋層312與間隔物313大體由氮化硅組成時(shí)， 基于以熱磷酸為基礎(chǔ)之高度選擇性的濕式化學(xué)蝕刻配方，可選擇性移 除間隔物313與覆蓋層312。
圖3d示意地圖標(biāo)注入工藝315期間的晶體管300，該注入工藝315 系用來(lái)在層302與部分應(yīng)變硅/鍺材料307中形成各個(gè)延伸區(qū)303。取 決于延伸區(qū)303相對(duì)于柵極電極304的必要偏移，可在柵極電極304 的側(cè)壁上形成額外的偏移間隔物(未圖標(biāo))。
圖3e示意地圖標(biāo)處于下一個(gè)制造階段的晶體管300。在此，柵極 電極304上已形成另一個(gè)間隔物結(jié)構(gòu)306，如有必要，它可包含任何合 適數(shù)目的個(gè)別間隔物組件與各個(gè)襯里材料，以使深漏極和源極區(qū)320 有想要的側(cè)向及垂直輪廓(profiling)。為此目的，使器件300暴露于注 入工藝而用于以必要的高摻雜濃度導(dǎo)入P型摻雜物。應(yīng)了解，如果需 要更加復(fù)雜的深漏極和源極區(qū)320之側(cè)向輪廓，可以間歇方式進(jìn)行間隔物結(jié)構(gòu)306的形成和注入工藝的個(gè)別步驟。在圖標(biāo)的范例中，間隔
物結(jié)構(gòu)306中可提供單一間隔物組件，它可基于廣為接受的間隔物技 術(shù)來(lái)形成，之后可進(jìn)行注入以得到如圖標(biāo)的深漏極和源極區(qū)320。接下
來(lái)，基于適當(dāng)選定的工藝參數(shù)(例如，持續(xù)時(shí)間、溫度、以熱傳遞的類(lèi) 型)，以便適當(dāng)?shù)厥棺⑷胍l(fā)的損傷再結(jié)晶并且活化由注入工藝導(dǎo)入的 摻雜物。應(yīng)了解，在其它的例示實(shí)施例中，取決于工藝策略，在注入
315后以及在形成深漏極和源極區(qū)320之前，可分開(kāi)退火所述延伸區(qū) 303。此外，如先前參照器件200所解釋的，在注入315之前或之后以 及在用于形成漏極和源極區(qū)320的注入工藝之前，可進(jìn)行其它的注入 工藝，例如環(huán)狀注入及其類(lèi)似者。
如先前所解釋的，可事前決定各個(gè)P型摻雜物材料的擴(kuò)散率以便 適當(dāng)?shù)剡x定各個(gè)退火參數(shù)，其中，就此情形而言，由于在靠近柵極電 極304的地方形成各個(gè)凹洞316，可使實(shí)質(zhì)上無(wú)摻雜或被反摻雜之應(yīng)變 硅/鍺材料的部分307B顯著增加。因此，在退火工藝308期間，起動(dòng)P 型摻雜物的擴(kuò)散以便最終形成各個(gè)PN結(jié)309，而PN結(jié)309而它有明 顯的部分309A是在應(yīng)變硅/鍺材料307內(nèi)。結(jié)果，器件300包含浮體 區(qū)321，而有一部分(亦即，部分307B)是由靠近本體區(qū)321之區(qū)域的應(yīng) 變硅/鍺材料構(gòu)成，其中信道可在器件300操作后形成。結(jié)果，由于應(yīng) 變硅/鍺材料與本體區(qū)321的各個(gè)信道部分靠得很近，而各自可以高度 有效的方式得到其中的應(yīng)變。此外，如上述的工藝策略可導(dǎo)致部分307B 明顯增加，從而使位于應(yīng)變硅/鍺材料內(nèi)之PN結(jié)309的部分309A增加。 結(jié)果，可使結(jié)漏電流增加，從而進(jìn)一步減少任何浮體效應(yīng)。因此，器 件300可提供增加的驅(qū)動(dòng)電流能力和減少的浮體效應(yīng)。
基于蝕刻工藝317以及基于寬度313W與深漏極和源極區(qū)320有 另一側(cè)向輪廓(可用一個(gè)或多個(gè)間隔物組件結(jié)合各個(gè)注入工藝來(lái)實(shí)現(xiàn))， 可輕易控制部分309A的大小。此外，適當(dāng)?shù)耐嘶鸸に噮?shù)也可用來(lái)控 制P型摻雜物的外擴(kuò)散程度以使部分309A有想要的大小。例如，在一 些例示實(shí)施例中，可使用精密的退火技術(shù)，其中可使用基于雷射或基 于快閃(flash-based)的工藝，其中可對(duì)器件300照射短脈沖(short durationpulse)輻射以便以極為局部的方式加熱半導(dǎo)體層302。因此，可 實(shí)現(xiàn)高度的摻雜物活化，同時(shí)由于活化過(guò)程的持續(xù)時(shí)間短而使摻雜物的擴(kuò)散顯著減少。另一方面，如有必要，以大約600至800。C范圍內(nèi) 的降低后的溫度進(jìn)行熱處理，可使注入引發(fā)的損傷再結(jié)晶。以此方式， 可顯著減少摻雜物材料的擴(kuò)散同時(shí)仍可達(dá)成高度的晶格再結(jié)晶。應(yīng)注
意，結(jié)合根據(jù)圖2a至圖2e所描述的實(shí)施例，也可有效使用對(duì)應(yīng)的先 進(jìn)退火技術(shù)。
圖3f示意地圖標(biāo)處于下一個(gè)制造階段的晶體管300。在此階段， 晶體管300更包含形成于應(yīng)變硅/鍺材料307之上半部和柵極電極304 內(nèi)的金屬硅化物區(qū)322。如先前所述，可形成金屬硅化物322于材料 307內(nèi)而不提供過(guò)剩部分，由于部分307C中仍有應(yīng)變硅/鍺材料，因此 在位于柵極絕緣層305下方的信道區(qū)321C中可提供有效的應(yīng)變引發(fā)機(jī) 構(gòu)。在一些例示實(shí)施例中，晶體管300可進(jìn)一步包含壓縮應(yīng)力被覆層 323，它可由例如氮化硅組成，基于電漿增強(qiáng)化學(xué)氣相沉積(PECVD)技 術(shù)可使它具有高壓縮應(yīng)力，從而進(jìn)一歩提高信道區(qū)321C內(nèi)的應(yīng)變。此 外，由于金屬硅化物區(qū)322相對(duì)于柵極絕緣層305實(shí)質(zhì)上有平坦的配 置，與圖1及圖2f的設(shè)計(jì)相比，可實(shí)現(xiàn)由被覆層323到信道區(qū)321C 的更有效的應(yīng)力轉(zhuǎn)移，其中實(shí)質(zhì)上松弛的金屬硅化物部分會(huì)減少應(yīng)力 通過(guò)對(duì)應(yīng)的側(cè)壁間隔物結(jié)構(gòu)轉(zhuǎn)移的有效性。結(jié)果，由于基于應(yīng)變部分 307C而有極有效的應(yīng)變產(chǎn)生機(jī)構(gòu)以及通過(guò)被覆層323而得到增強(qiáng)的應(yīng) 力轉(zhuǎn)移機(jī)構(gòu)，如圖3f所示的配置可提供高驅(qū)動(dòng)電流能力，另外，同時(shí) PN結(jié)309A有良好可控性及增加的大小因而可提供高結(jié)漏電流，從而 可使浮體區(qū)321的電位變化顯著減少。
此時(shí)，參考圖4a至圖4e，更詳細(xì)地描述本發(fā)明的其它例示實(shí)施例， 其中可結(jié)合注入技術(shù)和原位摻雜的外延生長(zhǎng)技術(shù)用來(lái)減少應(yīng)變硅/鍺材 料的注入引發(fā)的損傷。
圖4a中，SOI晶體管400可包含基板401，該基板401系包含基 材410與埋藏絕緣層411，其中有半導(dǎo)體層402形成于該埋藏絕緣層 411上。此外，柵極電極404可形成于柵極絕緣層405上且可包含側(cè)壁 間隔物結(jié)構(gòu)406與覆蓋層412。此外，處于此制造階段時(shí)，在半導(dǎo)體層 402中可形成延伸區(qū)403。關(guān)于各種組件和用于形成所述組件的任何工 藝技術(shù)，可參考于先前依據(jù)圖2a至圖2f所描述的實(shí)施例。此外，在一 個(gè)例示實(shí)施例中，可使晶體管400暴露于用來(lái)形成深漏極和源極區(qū)420的注入工藝419。藉此，選定注入?yún)?shù)使得對(duì)應(yīng)的深漏極和源極區(qū)420 可在想要的蝕刻深度下方延伸，如圖中虛線(xiàn)所示，用來(lái)形成后續(xù)填滿(mǎn) 應(yīng)變硅/鍺材料的各個(gè)凹處或凹洞。
圖4b示意地圖標(biāo)處于下一個(gè)制造階段的晶體管400，其中系進(jìn)行 選擇性外延生長(zhǎng)工藝418，其中在工藝418A的第一期時(shí)，成長(zhǎng)實(shí)質(zhì)上 無(wú)摻雜的應(yīng)變硅/鍺材料407A，隨后添加合適的摻雜物前驅(qū)物材料于沉 積大氣以便提供含有高濃度之P型摻雜物材料的第二應(yīng)變硅/鍺材料 407B。如先前所述，特別是由于硅/鍺材料的固有性質(zhì)，可高度精準(zhǔn)地 控制用于形成實(shí)質(zhì)上未慘雜之應(yīng)變材料407A的第一期。結(jié)果，可提供 有高的P型摻雜濃度的部分407C，同時(shí)在毗鄰面積中，無(wú)摻雜的材料 407A就在具有實(shí)質(zhì)上無(wú)P型摻雜物材料的鄰近硅材料旁邊。因此，在 深漏極和源極區(qū)420附近，以及延伸區(qū)403附近，對(duì)應(yīng)之無(wú)摻雜材料 407A的兩側(cè)被高度P型摻雜的半導(dǎo)體材料包圍，同時(shí)在深漏極和源極 區(qū)420與延伸區(qū)403之間的面積中，固有部分407A中只有一個(gè)"鄰居" 包含高的P型摻雜濃度。結(jié)果，在后續(xù)的退火工藝期間，可達(dá)成至對(duì) 應(yīng)于延伸區(qū)403與深漏極和源極區(qū)420之無(wú)摻雜材料407A的增加的擴(kuò) 散作用，同時(shí)可使部分407C附近的擴(kuò)散作用明顯減少。結(jié)果，在延伸 區(qū)403與深漏極和源極區(qū)420附近，增加的摻雜物擴(kuò)散可"跨過(guò)(bridge)" 實(shí)質(zhì)上未摻雜的部分407A，同時(shí)在部分407A附近可建立各自的PN 結(jié)于實(shí)質(zhì)上無(wú)摻雜部分407A內(nèi)。應(yīng)了解，適當(dāng)選定用于工藝418的參 數(shù)(亦即，實(shí)質(zhì)上無(wú)摻雜部分407A的厚度)，結(jié)合適當(dāng)選定的退火參數(shù)， 可使得PN結(jié)有一部分能可靠地在應(yīng)變硅/鍺材料內(nèi)形成。
圖4c示意地圖標(biāo)上述退火工藝完成后的晶體管400。因此，這時(shí) 對(duì)應(yīng)的深漏極和源極區(qū)420可繼續(xù)向下延伸到埋藏絕緣層411而且延 伸區(qū)403也可與深漏極和源極區(qū)420相連，從而形成各個(gè)PN結(jié)409， 同時(shí)其仍有一部分(以409A表示)位于應(yīng)變硅/鍺材料407A/407B內(nèi)。應(yīng) 了解，在其它的例示實(shí)施例中，當(dāng)增加之結(jié)電容較不要緊時(shí)，注入419 可省略而且在各自之退火工藝后可得到實(shí)質(zhì)上完全是在實(shí)質(zhì)上無(wú)摻雜 區(qū)407A內(nèi)的結(jié)409。
圖4d示意地圖標(biāo)根據(jù)另一例示實(shí)施例的晶體管400，其中基于適 當(dāng)設(shè)計(jì)過(guò)的間隔物413，在柵極電極404附近已形成各個(gè)凹處416以便得到凹處416相對(duì)于柵極電極404有減少的偏移。此外，在較早的制
造階段，可能己形成延伸區(qū)403，當(dāng)對(duì)應(yīng)之注入工藝是在后面階段時(shí)，
亦即在形成外延生長(zhǎng)的硅/鍺材料之后，這被認(rèn)為是不適宜的。此外，
在此階段可進(jìn)行注入419，藉此在半導(dǎo)體層402的其余部分中導(dǎo)入P 型摻雜物，其中減少的摻雜濃度與減少的注入能量在其余的硅部分中 可導(dǎo)致程度明顯減少的晶體損傷。在其它的例示實(shí)施例中，在對(duì)應(yīng)之 蝕刻工藝之前可進(jìn)行注入419，如同先前在說(shuō)明圖4a時(shí)所描述的。之 后，如同先前在說(shuō)明工藝418時(shí)所描述的，可進(jìn)行對(duì)應(yīng)的外延生長(zhǎng)工 藝。
圖4e示意地圖標(biāo)各個(gè)外延生長(zhǎng)工藝完成后的晶體管400。因此， 形成實(shí)質(zhì)上未摻雜的硅/鍺材料407A于深漏極和源極區(qū)420上方，接 著是高度原位摻雜的材料407B。之后，如先前所解釋的，可進(jìn)行對(duì)應(yīng) 的退火工藝以形成各個(gè)漏極和源極區(qū)和各個(gè)PN結(jié)409，其中各個(gè)PN 結(jié)有一部分也都仍在應(yīng)變硅/鍺材料407A、 407B內(nèi)。之后，可繼續(xù)其 它的處理用來(lái)移除各個(gè)間隔物413與覆蓋層412而且形成額外的側(cè)壁 間隔物供后續(xù)的硅化工藝用。結(jié)果，以上用圖4a至圖4e描述的實(shí)施 例可提供應(yīng)變硅/鍺材料，其中各個(gè)PN結(jié)有一部分系在硅/鍺材料內(nèi)， 同時(shí)由于結(jié)合用于形成實(shí)質(zhì)上本質(zhì)及高度摻雜之應(yīng)變半導(dǎo)體材料的外 延生長(zhǎng)工藝而可顯著減少應(yīng)變硅/鍺材料中的注入引發(fā)的損傷。
結(jié)果，本發(fā)明提供一種改良技術(shù)可用來(lái)形成有浮體區(qū)的SOI晶體 管，其中系結(jié)合高度有效率的應(yīng)變引發(fā)機(jī)構(gòu)和增加之結(jié)漏電流以顯著 減少浮體效應(yīng)。為此目的，在一些態(tài)樣中，注入工藝可用來(lái)取代應(yīng)變 硅/鍺材料的原位摻雜，因此對(duì)于各個(gè)PN結(jié)的設(shè)計(jì)可提供高度彈性， 其中能可靠地保證各個(gè)PN結(jié)有一部分是在應(yīng)變半導(dǎo)體材料內(nèi)，從而提 供想要增加之結(jié)漏電流。例如，在如圖3a至圖3f所述的實(shí)施例中， 在相同的晶體管參數(shù)下，與如圖1所示的習(xí)知整合方案相比，結(jié)漏電 流的增加可達(dá)6個(gè)數(shù)量級(jí)。與習(xí)知整合方案相比，如圖2a至圖2f所述 的實(shí)施例也可提供約有2個(gè)數(shù)量級(jí)的結(jié)漏電流之顯著增加。另外，可 使應(yīng)變半導(dǎo)體材料接近柵極電極，其中可達(dá)成大約2奈米及甚至更少 的偏移，從而也能提高各個(gè)信道區(qū)內(nèi)的應(yīng)變而可各自對(duì)應(yīng)地轉(zhuǎn)換成驅(qū) 動(dòng)電流能力的增加。在其它態(tài)樣中，可結(jié)合應(yīng)變硅/鍺材料的注入、原位摻雜、以及本質(zhì)外延生長(zhǎng)(intrinsic epitaxial growth)以降低應(yīng)變半導(dǎo)體 材料的整體缺陷率。
顯然熟習(xí)該技藝者在藉助于本文的教導(dǎo)后可以不同但為等效的方 式來(lái)修改及實(shí)施本發(fā)明，故以上所揭示的特定實(shí)施例都僅供例示用。 例如，可用不同的順序進(jìn)行以上所提及的工藝步驟。此外，不希望限 制本文所示之構(gòu)造或設(shè)計(jì)的細(xì)節(jié)，除了以下的申請(qǐng)專(zhuān)利范圍所述者。 因此，顯然可改變或修改以上所揭示的特定實(shí)施例而應(yīng)將所有此類(lèi)變 體視為仍在本發(fā)明的范疇與精神內(nèi)。因此，在此尋求的保護(hù)范圍系如 以下提出的申請(qǐng)專(zhuān)利范圍。
權(quán)利要求
1、一種半導(dǎo)體器件(200、300、400)，包括含硅半導(dǎo)體層(202、302、402)，形成于埋藏絕緣層(211、311、411)上；柵極電極(204、305、405)，形成于該含硅半導(dǎo)體層(202、302)上方且通過(guò)柵極絕緣層(205、305、405)而與該含硅半導(dǎo)體層隔開(kāi)；側(cè)壁間隔物(206、306、313、406、413)，形成于該柵極電極(204、304、404)的側(cè)壁；應(yīng)變硅/鍺材料(207、307、407)，形成在與該側(cè)壁間隔物(206、306、313、406、413)毗鄰的該半導(dǎo)體層(202、302、402)中；以及漏極區(qū)與源極區(qū)(220、320、420)，部分地形成于該應(yīng)變硅/鍺材料(207、307、407)內(nèi)，該漏極區(qū)與該源極區(qū)(220、320、420)在其之間界定浮體區(qū)(221、321)，形成所述漏極與源極區(qū)(220、320、420)從而以該浮體區(qū)(221、321)界定各自的PN結(jié)(209、309、409)，該P(yáng)N結(jié)的一部分(209A、309A、409A)位于該應(yīng)變硅/鍺材料(207、307、407)內(nèi)。
2、 如權(quán)利要求1所述的半導(dǎo)體器件(200)，進(jìn)一步包括在與該側(cè)壁間隔 物(206)毗鄰的所述漏極與源極區(qū)(220)中形成的金屬硅化物(222)，該金 屬硅化物(222)延伸超過(guò)由該柵極絕緣層(205)的上表面(205S)界定的高度。
3、 如權(quán)利要求2所述的半導(dǎo)體器件(200)，其中，該金屬硅化物(222) 包括鍺。
4、 如權(quán)利要求1所述的半導(dǎo)體器件(300)，進(jìn)一步包括在與該側(cè)壁間隔 物(306)毗鄰的所述漏極與源極區(qū)(320)中形成的金屬硅化物(322)，該金 屬硅化物(322)實(shí)質(zhì)上延伸到由該柵極絕緣層(305)界定的高度。
5、 如權(quán)利要求1所述的半導(dǎo)體器件(400)，其中，該應(yīng)變硅/鍺材料(407)在該浮體區(qū)內(nèi)的一部分(407A)實(shí)質(zhì)上為未摻雜的硅/鍺。
6、 如權(quán)利要求2、 3或4所述的半導(dǎo)體器件(200、 300、 400)，進(jìn)一步 包括在該金屬硅化物區(qū)(222、 322)上方形成的壓縮應(yīng)力介電層(323)。
7、 一種方法，包括下列步驟形成與柵極電極結(jié)構(gòu)(204、 304、 404)毗鄰的凹處(216、 316、 416)， 該柵極電極結(jié)構(gòu)(204、 304、 404)包含在半導(dǎo)體層(202、 302、 402)內(nèi) 的側(cè)壁間隔物(206、 306、 313、 406、 413)，該半導(dǎo)體層形成于埋藏 絕緣層(21K 311、 411)上；在該凹處(216、 316、 416)中形成第一應(yīng)變硅/鍺材料(207、 307、 407);以及通過(guò)離子注入工藝與退火工藝形成與該柵極電極結(jié)構(gòu)(204、304、 404)毗鄰的漏極與源極區(qū)(220、 320、 420)，所述漏極與源極區(qū)(220、 320、 420)以浮體區(qū)(221、 321)界定各自的PN結(jié)(209、 309、 409)， 所述PN結(jié)的一部分(209A、 309A、 409A)位于該第一應(yīng)變硅/鍺材料 (207、 307、術(shù))內(nèi)。
8、 如權(quán)利要求7所述的方法，進(jìn)一步包括在該第一應(yīng)變硅/鍺材料(207、 407)上形成過(guò)剩半導(dǎo)體材料(207A、 407)以得到高度延伸超過(guò)由柵極絕 緣層(205、 405)界定的高度，該柵極絕緣層形成于該柵極電極(204、 404) 與該半導(dǎo)體層(202、 402)之間。
9、 如權(quán)利要求8所述的方法，其中，該過(guò)剩半導(dǎo)體材料形成為第二 應(yīng)變硅/鍺材料(207A、 407)。
10、 如權(quán)利要求8所述的方法，其中，該過(guò)剩半導(dǎo)體材料形成為硅材 料。
11、 如權(quán)利要求8所述的方法，其中，通過(guò)選擇性外延生長(zhǎng)工藝(218、 318、 418)將該第一應(yīng)變硅/鍺材料(207、 307、 407)形成為實(shí)質(zhì)上無(wú)摻雜 的硅/鍺材料。
12、 如權(quán)利要求7所述的方法，進(jìn)一步包括在形成該凹處(216、 316、 416)之前，通過(guò)離子注入法形成漏極與源極延伸區(qū)(203、 403)。
13、 如權(quán)利要求7所述的方法，進(jìn)一歩包括 在形成該凹處(316、 416)之后以及在形成該第一應(yīng)變硅/鍺材料(307、 407)之后，移除該側(cè)壁間隔物(313、 413);以及在該柵極電極(304、 404)的側(cè)壁形成器件間隔物結(jié)構(gòu)(306、 406)， 其中，基于該器件間隔物結(jié)構(gòu)(306、 406)來(lái)形成所述漏極與源極區(qū)(307、 407)。
14、 如權(quán)利要求7所述的方法，進(jìn)一步包括在該應(yīng)變硅/鍺材料(407) 上形成第二應(yīng)變硅/鍺材料(407B)，該第二應(yīng)變硅/鍺材料(407B)包括P 型摻雜物。
15、 如權(quán)利要求14所述的方法，進(jìn)一步包括在形成該第一應(yīng)變硅/鍺 材料(407A)之前，在該半導(dǎo)體層的底面導(dǎo)入P型摻雜物于該半導(dǎo)體層 (402)中。
全文摘要
通過(guò)在有浮體架構(gòu)的SOI晶體管(200，300，400)中之應(yīng)變硅/鍺材料(207，307，407)內(nèi)形成一部分(209A，309A，409A)的PN結(jié)(209，309，409)，可明顯增加結(jié)漏電，從而減少浮體效應(yīng)?？苫谧⑷爰巴嘶鸺夹g(shù)來(lái)實(shí)現(xiàn)定位PN結(jié)(209，309，409)之一部分(209A，309A，409A)于應(yīng)變硅/鍺材料(207，307，407)內(nèi)，這與外延生長(zhǎng)于原位摻雜之硅/鍺來(lái)形成深漏極和源極區(qū)的習(xí)知方法相反。結(jié)果，可將高驅(qū)動(dòng)電流能力與減少之浮體效應(yīng)結(jié)合。
文檔編號(hào)H01L29/78GK101432859SQ200780014957
公開(kāi)日2009年5月13日 申請(qǐng)日期2007年3月29日 優(yōu)先權(quán)日2006年4月28日
發(fā)明者A·魏, J·亨奇爾, M·霍斯特曼, T·卡姆勒 申請(qǐng)人:先進(jìn)微裝置公司