專利名稱：包括雙應(yīng)力源的n溝道m(xù)osfet及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有增強(qiáng)的載流子遷移率的互補(bǔ)金屬-氧化物-半導(dǎo)體 (CMOS)器件。更具體而言，本發(fā)明涉及n溝道金屬-氧化物-半導(dǎo)體場(chǎng) 效應(yīng)晶體管(n-MOSFET)，所述n-MOSFET具有用于提高這樣的 n-MOSFET的溝道區(qū)域中的電子遷移率的雙應(yīng)力源(stressor)。
背景技術(shù)：
可以使用半導(dǎo)體器件襯底內(nèi)的機(jī)械應(yīng)力調(diào)整器件性能。例如，在硅中， 當(dāng)硅膜處于壓縮應(yīng)力下時(shí)，會(huì)提高空穴遷移率，而當(dāng)硅膜處于適當(dāng)?shù)睦?應(yīng)力下時(shí)，會(huì)提高電子遷移率。因此，可以在p-MOSFET或n-MOSFET 的溝道區(qū)域中有利地產(chǎn)生壓縮應(yīng)力或拉伸應(yīng)力，以^更提高這樣器件的性能。
一種用于產(chǎn)生希望的應(yīng)力硅溝道區(qū)域的常規(guī)方法是直接在應(yīng)力誘導(dǎo)緩 沖層的頂上形成這樣的溝道區(qū)域。例如，可以通過直接在厚的、弛豫 (relaxed)的SiGe緩沖層之上外延生長(zhǎng)硅來形成拉伸應(yīng)力硅溝道層。鍺 的晶格常數(shù)比硅的晶格常數(shù)大4.2%，并且硅-鍺合金的晶格常數(shù)與合金的 鍺濃度成線性。所以，具有百分之二十原子百分比的鍺的SiGe合金的晶 格常數(shù)比硅的晶格常數(shù)大約0.8%。直接在這樣的SiGe緩沖層的頂上外延 生長(zhǎng)硅將產(chǎn)生處于拉伸應(yīng)力下的硅溝道，并且下面的SiGe緩沖層基本上
未應(yīng)變或是"弛豫的"。
使用這樣的應(yīng)變誘導(dǎo)SiGe層具有幾個(gè)固有的缺點(diǎn)(1)弛豫SiGe 緩沖層的形成依賴于缺陷的形成，所以SiGe材料具有高的缺陷密度，其 傳播擴(kuò)散到SiGe緩沖層之上的硅溝道層并對(duì)器件應(yīng)用造成顯著的挑戰(zhàn)， 例如，泄漏電流和器件成品率的控制，以及(2)存在直接位于溝道之下的SiGe層產(chǎn)生了處理問題，例如，鍺不利地?cái)U(kuò)散到應(yīng)變的硅溝道中、高電阻 硅化物形成以及改變的摻雜劑擴(kuò)散。
持續(xù)需要包含高性能MOSFET元件的改善的半導(dǎo)體器件。

發(fā)明內(nèi)容
本發(fā)明提供了一種n-溝道場(chǎng)效應(yīng)晶體管(n-FET),其包括用于將希 望的拉伸應(yīng)力施加到所述n-FET的溝道區(qū)域的雙應(yīng)力源。本發(fā)明的所述 n-FET中的所述雙應(yīng)力源在所述n-FET的所述溝道區(qū)域中提供了改善的 應(yīng)力分布(profile)而沒有折衷所述n-FET的器件性能。
在一方面，本發(fā)明涉及一種包括至少一個(gè)n-溝道場(chǎng)效應(yīng)晶體管 (n-FET)的半導(dǎo)體器件。所述至少一個(gè)n-FET特別地包括第一和第二構(gòu) 圖的應(yīng)力源層，所述第一和第二構(gòu)圖的應(yīng)力源層均包括碳替位和拉伸應(yīng)力 的單晶半導(dǎo)體。所述第一構(gòu)圖的應(yīng)力源層具有第一替位碳濃度并位于所述 n-FET的源極和漏極(S/D)擴(kuò)展區(qū)域中。所述第二構(gòu)圖的應(yīng)力源層具有 第二較高的替位碳濃度并位于所述n-FET的S/D區(qū)域中。
優(yōu)選但非必須，所述第一替位碳濃度的范圍為約0.2原子％至約2.5 原子％，以及所述第二較高的替位碳濃度的范圍為約0.5原子％至約4原 子％。更優(yōu)選地，所述第一替位碳濃度的范圍為約0.5原子％至約2原子 % ，并且所述第二較高的替位碳濃度的范圍為約0.8原子％至約3原子％ 。
所述笫一和第二構(gòu)圖的應(yīng)力源層分別位于S/D擴(kuò)展區(qū)域和S/D區(qū)域中 并處于基本上相同的深度或顯著不同的深度處。在本發(fā)明的一個(gè)特定的實(shí) 施例中，所述第一構(gòu)圖的應(yīng)力源層位于所述S/D擴(kuò)展區(qū)域中的第一相對(duì)淺 的深度處，并且所述第二構(gòu)圖的應(yīng)力源層位于所述S/D區(qū)域中的第二相對(duì) 深的深度處。在本發(fā)明的可選的實(shí)施例中，所述第一構(gòu)圖的應(yīng)力源層位于 所述S/D擴(kuò)展區(qū)域中的第 一相對(duì)深的深度處，而所述第二構(gòu)圖的應(yīng)力源層 位于所述S/D區(qū)域的第二相對(duì)淺的深度處。在本發(fā)明的又一可選的實(shí)施例 中，所述第一和第二構(gòu)圖的應(yīng)力源層分別位于所述S/D擴(kuò)展區(qū)域和所述S/D 區(qū)域中的基本上相同的深度處。所述第 一構(gòu)圖的應(yīng)力源層優(yōu)選位于所述n-FET的所述S/D擴(kuò)展區(qū)域的 第一深度處，所述第一深度的范圍為約5nm至約80nm并且更優(yōu)選為約 10nm至約50nm。所述第二構(gòu)圖的應(yīng)力源層優(yōu)選位于所述n-FET的所述 S/D區(qū)域中的第二深度處，所述第二深度的范圍為約10nm至約150nm并 且更優(yōu)選為約20nm至約80nm。
所述第 一和第二構(gòu)圖的應(yīng)力源層可以包括任何適宜的碳替位和拉伸應(yīng) 力的單晶半導(dǎo)體。優(yōu)選地，所述第一和第二構(gòu)圖的應(yīng)力源層均包括在其中 具有替位碳原子的拉伸應(yīng)力的單晶硅。
在另一方面，本發(fā)明涉及一種形成半導(dǎo)體器件的方法，包括以下步驟 在包括單晶半導(dǎo)體的襯底之上形成構(gòu)圖的柵極疊層； 使用所述構(gòu)圖的柵極疊層作為掩模，在所述襯底中形成第一組非晶區(qū) 域，其中所述第一組非晶區(qū)域包括n-型源極和漏極(S/D)擴(kuò)展注入，并 且其中所述第 一組非晶區(qū)域還包括第 一碳濃度的注入的碳離子； 沿所述構(gòu)圖的柵極疊層的側(cè)壁形成一個(gè)或多個(gè)掩蔽結(jié)構(gòu)； 使用所述構(gòu)圖的柵極疊層和所述一個(gè)或多個(gè)掩蔽結(jié)構(gòu)作為掩模，在所 述襯底中形成第二組非晶區(qū)域，其中所述第二組非晶區(qū)域包括n-型S/D注 入，并且其中所述第二組非晶區(qū)域還包括第二較高的碳濃度的注入的碳離 子；以及
退火所述襯底以重結(jié)晶所述第一和第二組非晶區(qū)域，從而形成包括 S/D擴(kuò)展區(qū)域和S/D區(qū)域的n-溝道場(chǎng)效應(yīng)晶體管(n-FET)，其中所述S/D 擴(kuò)展區(qū)域包括第 一構(gòu)圖的應(yīng)力源層，所述第 一構(gòu)圖的應(yīng)力源層包括碳替位 和拉伸應(yīng)力的單晶半導(dǎo)體材料并具有第一替位碳濃度，并且其中所述S/D 區(qū)域包括第二構(gòu)圖的應(yīng)力源層，所述第二構(gòu)圖的應(yīng)力源層同樣包括所述碳 替位和拉伸應(yīng)力的單晶半導(dǎo)體材料但卻具有第二較高的替位碳濃度。
在另一方面，本發(fā)明涉及一種用于形成半導(dǎo)體器件的方法，包括以下 步驟
在包括單晶半導(dǎo)體的村底之上形成構(gòu)圖的柵極疊層；
進(jìn)行第 一掩蔽的預(yù)非晶化注入以在所述襯底中形成第 一組非晶區(qū)域；在所述第一組非晶區(qū)域處進(jìn)行n-型源極和漏極(S/D)擴(kuò)展注入； 進(jìn)行第一碳注入以將第一劑量的碳離子注入到所述第一組非晶區(qū)域
中；
沿所述構(gòu)圖的柵極疊層的側(cè)壁形成一個(gè)或多個(gè)間隔物； 進(jìn)行第二掩蔽的預(yù)非晶化注入以在所述襯底中形成第二組非晶區(qū)域； 在所述第二組非晶區(qū)域處進(jìn)行n-型S/D注入；
進(jìn)行第二碳注入以將第二較大劑量的碳離子注入到所述第二組非晶區(qū) 域中；以及
退火所述襯底以重結(jié)晶所述第一和第二組非晶區(qū)域，從而形成包括源 ^漏極(S/D)擴(kuò)展區(qū)域和S/D區(qū)域的n-溝道場(chǎng)效應(yīng)晶體管(n-FET)， 其中所述S/D擴(kuò)展區(qū)域包括第一構(gòu)圖的應(yīng)力源層，所述第一構(gòu)圖的應(yīng)力源 層包括碳替位和拉伸應(yīng)力的單晶半導(dǎo)體材料并具有第 一替位碳濃度，并且 其中所述S/D區(qū)域包括第二構(gòu)圖的應(yīng)力源層，所述第二構(gòu)圖的應(yīng)力源層同 樣包括所述碳替位和拉伸應(yīng)力的單晶半導(dǎo)體材料但卻具有第二較高的替位 碳濃度。
可以以近似相同的能量水平或以顯著不同的能量水平實(shí)施所述第 一和 第二碳注入步驟。在本發(fā)明的一個(gè)特定的實(shí)施例中，以第一相對(duì)低的能量 水平實(shí)施所述第一碳注入步驟，而以第二相對(duì)高的能量水平實(shí)施所述第二 碳注入步驟。在本發(fā)明的可選的實(shí)施例中，以第一相對(duì)高的能量水平實(shí)施 所述第一碳注入步驟，而以第二相對(duì)低的能量水平實(shí)施所述第二碳注入自 治了。在本發(fā)明的又一可選的實(shí)施例中，以近似相同的能量水平實(shí)施所述 第一和第二碳注入步驟。
優(yōu)選地但非必須，以范圍為約0.5KeV至約15KeV的第一能量水平進(jìn) 行所述第一碳注入步驟，而以范圍為約1KeV至約25KeV的第二能量水平 進(jìn)行所述第二碳注入步驟。更優(yōu)選地，所述第一能量水平的范圍為約1KeV 至約10KeV，而所述第二能量水平的范圍為約1KeV至約15KeV。
所述第一劑量的碳離子的范圍為約lxlO"/ci^至約lxl0"/cm2，而所 述第二較高劑量的碳離子的范圍為約5xl0"/ci^至約2xl016/cm2。更優(yōu)選地，所述第一劑量的范圍為約5xlO力ci^至約5xl015/cm2，而所述第二較 高劑量的范圍為約lxl0力cm2至約lxl016/cm2。
通過隨后的>5^開和所附權(quán)利要求，本發(fā)明的其它方面、特征和優(yōu)點(diǎn)將 變得更為顯而易見。


圖1示出了才艮據(jù)本發(fā)明的一個(gè)實(shí)施例的包括雙Si:C應(yīng)力源的示例性 n-FET的截面圖；以及
圖2-4示出了示例了用于形成圖1的n-FET的示例性處理步驟的截面圖。
具體實(shí)施例方式
在下面的描述中，闡述了許多特定的細(xì)節(jié)，例如特定的結(jié)構(gòu)、部件、 材料、尺寸、處理步驟和技術(shù)，以便提供對(duì)本發(fā)明的全面理解。然而，本 領(lǐng)域的技術(shù)人員將理解到，沒有這些特定的細(xì)節(jié)也可以實(shí)施本發(fā)明。換句 話說，未詳細(xì)描述公知的結(jié)構(gòu)或處理步驟以避免模糊本發(fā)明。
應(yīng)該理解，當(dāng)將層、區(qū)域或襯底的部件描述為"在另一部件上"時(shí)， 其可以直接在其它部件上或者也可以存在中間元件。相反，當(dāng)將部件描述 為"直接在另一部件上"時(shí)，則不存在中間部件。還應(yīng)該理解，當(dāng)將部件 描述為"連接"或"耦合"到另一部件時(shí)，其可以直接連接或耦合到其它 部件或者也可以存在中間部件。相反，當(dāng)將部件描述為"直接連接"或"直 接耦合"到另一部件時(shí)，則不存在中間部件。
在此使用的術(shù)語"Si:C"或"碳替位的單晶硅"代表具有位于其中的 替位碳原子的單晶硅。碳替位的單晶硅可以包含或不包含間隙碳原子(下 文將詳細(xì)解釋替位碳原子與間隙碳原子之間的差別)。Si:C中的替位碳原 子與硅原子形成硅-碳合金，其仍是半導(dǎo)體材料。因此本發(fā)明使用的Si:C 區(qū)別于碳化硅，碳化硅是包含碳-硅化合物的介質(zhì)材料。類似地，在此使用 的"Ge:C"或"碳替位的單晶鍺"代表鍺-碳合金，鍺-碳合金包含其中具有替位的碳原子的單晶鍺，而不是化合物形式的碳化鍺。
通過參考附圖1-4，將更為詳細(xì)地描述本發(fā)明的改善的FET器件以及 用于制造該改善的FET器件的示例性處理步驟。
首先參考圖1，其示出了 n-FET，該n-FET具有源極區(qū)域22、漏極區(qū) 域24、源極擴(kuò)展區(qū)域26、漏極擴(kuò)展區(qū)域28和位于半導(dǎo)體襯底10中的溝道 區(qū)域30。虛線21表示源極和漏極(S/D)擴(kuò)展區(qū)域26和28的摻雜水平， 而線23表示S/D區(qū)域22和24的摻雜水平。柵極介質(zhì)層32直接位于n-FET 的溝道區(qū)域30之上，而柵極導(dǎo)體34直接位于柵極介質(zhì)層32之上。n-FET 還可以包括在S/D區(qū)域22和24之上的硅化物接觸層22A和24A,以及在 柵極導(dǎo)體34之上的柵極硅化物接觸層34A。沿柵極導(dǎo)體34的側(cè)壁以及在 n-FET的S/D擴(kuò)展區(qū)域26和28之上，可以提供，但不是必須地，可選的 間隔物35和36。
半導(dǎo)體襯底10可以包括任何的半導(dǎo)體材料，其包括但不局限于Si、 SiC、 SiGe、 SiGeC、 Ge、 GaAs、 InAs、 InP,以及其它III-V或II-VI族 化合物半導(dǎo)體。半導(dǎo)體襯底10還包括有機(jī)半導(dǎo)體或分層的半導(dǎo)體，例如 Si/SiGe、絕緣體上珪(SOI)或絕緣體上SiGe ( SGOI)。在本發(fā)明的一 些實(shí)施例中，優(yōu)選半導(dǎo)體襯底由包含硅的半導(dǎo)體材料構(gòu)成，即，包括硅的 半導(dǎo)體材料。半導(dǎo)體襯底IO可以是摻雜的、未摻雜的或者其中包含摻雜的 和未摻雜的區(qū)域。半導(dǎo)體襯底10可以包括一個(gè)或多個(gè)摻雜的器件區(qū)域(未 示出)，其可以具有相同或不同的導(dǎo)電性和/或摻雜濃度。摻雜的器件區(qū)域 典型地稱為"阱"。
半導(dǎo)體襯底IO可以是應(yīng)變的、非應(yīng)變的，或其中包含應(yīng)變的和非應(yīng)變 的半導(dǎo)體材料的區(qū)域。而且，半導(dǎo)體襯底10可以具有單一晶體表面取向或 多個(gè)晶體表面取向。
典型地將一個(gè)或多個(gè)隔離區(qū)域12形成到半導(dǎo)體村底10中，在鄰近的 器件之間提供隔離。隔離區(qū)域12可以是溝槽隔離區(qū)域或場(chǎng)氧化物隔離區(qū) 域。可以利用本領(lǐng)域的技術(shù)人員公知的常規(guī)溝槽隔離方法形成溝槽隔離區(qū) 域。例如，可以在形成溝槽隔離區(qū)域時(shí)，使用光刻、蝕刻和以溝槽介質(zhì)填充溝槽?？蛇x地，可以在溝槽填充之前在溝槽中形成村里，在溝槽填充之 后進(jìn)行致密化步驟，以及在溝槽填充之后進(jìn)行平坦化處理。利用所謂的硅 的局域氧化方法形成場(chǎng)氧化物隔離區(qū)域。
包括至少兩個(gè)隔離的部分的第一構(gòu)圖的應(yīng)力源層14 (如圖1中所示) 位于n-FET的S/D擴(kuò)展區(qū)域26和28中，而同樣包括至少兩個(gè)隔離的部分 的第二構(gòu)圖的應(yīng)力源層16 (如圖1中所示)位于n-FET的S/D區(qū)域22和 24中。第 一和第二構(gòu)圖的應(yīng)力源層14和16包含^iE拉伸應(yīng)力，使得n-FET 的溝道區(qū)域30的兩端被這兩個(gè)應(yīng)力源層14和16 "牽拉"。從而在n-FET 的溝道區(qū)域30中產(chǎn)生希望的拉伸應(yīng)力，以便提高其中的電子遷移率。
第一和第二構(gòu)圖的應(yīng)力源層14和16包括碳替位的單晶半導(dǎo)體材料。 碳替位的單晶半導(dǎo)體材料具有比周圍的襯底材料10的晶格常數(shù)小的晶格 常數(shù)，從而歸因于該碳替位的單晶半導(dǎo)體材料與周圍的襯底材料10之間的 晶格失配，產(chǎn)生拉伸應(yīng)力。
可以進(jìn)行碳摻雜以形成碳替位的并具有拉伸應(yīng)力的單晶材料的適宜的 單晶材料，包括但不局限于硅、鍺、GaAs、 InP等等。因此，第一和第 二構(gòu)圖的應(yīng)力源層14和16可以包括選自Si:C、 Ge:C、 GaAs:C、 InP:C 等的任何合適的材料。在本發(fā)明的特別優(yōu)選實(shí)施例中，襯底材料10包括 Si,并且第一和第二構(gòu)圖的應(yīng)力源層14和16包括Si:C, Si:C具有比Si 小的晶格常數(shù)，因此歸因于Si:C與Si之間的晶格失配而具有拉伸應(yīng)力。
因?yàn)榈谝粯?gòu)圖的應(yīng)力源層14位于與n-FET的溝道區(qū)域30緊鄰的S/D 擴(kuò)展區(qū)域26和28中，與僅僅在S/D區(qū)中包含應(yīng)力源結(jié)構(gòu)的常規(guī)n-FET相 比，在本發(fā)明的n-FET的溝道區(qū)域30中可以獲得顯著地更大的電子遷移 率增強(qiáng)。
通過由非晶化注入、碳注入和退火來進(jìn)行固相外延(SPE)方法，可 以容易地獲得第一和第二構(gòu)圖的應(yīng)力源層14和16。然而，在SPE方法期 間，會(huì)在第一和笫二構(gòu)圖的應(yīng)力源層14和16中產(chǎn)生堆垛缺陷(即，晶格 缺陷)，堆垛缺陷可以對(duì)n-FET的器件性能產(chǎn)生不利影響。
本發(fā)明的發(fā)明人已發(fā)現(xiàn)，在SPE方法期間產(chǎn)生的堆垛缺陷的密度與應(yīng)力源層14和16中替位碳的濃度相關(guān)，即，替位的碳濃度越高，堆垛缺陷 的密度越高。而且，本發(fā)明的發(fā)明人還發(fā)現(xiàn)，大部分的堆垛缺陷在硅化 (silicidation)范圍之內(nèi)，即，通過形成表面硅化物接觸層，可以消耗大 部分的堆垛缺陷。
因此，本發(fā)明通過提供雙應(yīng)力源配置解決了堆垛缺陷問題，其中具有 相對(duì)低的替位碳濃度的第一構(gòu)圖的應(yīng)力源層14位于未硅化的S/D擴(kuò)展區(qū) 域26和28中，而具有相對(duì)高的替位碳濃度的第二構(gòu)圖的應(yīng)力源層16位于 硅化的S/D區(qū)22和24中。所以，歸因于層14中相對(duì)低的替位碳濃度， 在第一構(gòu)圖的應(yīng)力源層14中產(chǎn)生很少的堆垛缺陷或沒有堆垛缺陷。雖然歸 因于層16中的相對(duì)高的替位碳濃度，在第二構(gòu)圖的應(yīng)力源層16中產(chǎn)生了 較多的堆垛缺陷，但是當(dāng)形成S/D珪化物接觸層22A和24A時(shí)，大多數(shù)如 此產(chǎn)生的堆垛缺陷隨后被S/D硅化消耗。因此，通過使用這樣的雙應(yīng)力源 配置，可以在n-FET中獲得增強(qiáng)的應(yīng)力分布，而其中很少或沒有總體堆垛 缺陷產(chǎn)生。
第一構(gòu)圖的應(yīng)力源層14中的相對(duì)低的替位碳濃度優(yōu)選范圍約0，2原子 %至約2.5原子％，并且更優(yōu)選約0.5原子％至約2原子％。第二構(gòu)圖的應(yīng) 力源層16中的相對(duì)高的替位碳濃度優(yōu)選范圍為約0.5原子％至約4原子％， 并且更優(yōu)選約0.8原子％至約3原子％
此外，本發(fā)明的發(fā)明人還發(fā)現(xiàn)，在碳替位的單晶半導(dǎo)體材料中，替位 碳原子(例如，在單晶硅或鍺中取代硅或鍺原子并形成晶格的一部分的碳 原子，區(qū)別于在晶格之間間隙存在但并不構(gòu)成晶格的一部分的間隙^f、子) 的量隨總的碳濃度的增加而增加，但卻不是線性的。換句話說，當(dāng)總碳濃 度增加時(shí)，更多的碳原子存在于晶胞之間的間隙位置。在與n-FET的溝道 區(qū)分離的S/D結(jié)中存在的間隙碳原子對(duì)ii-FET器件性能具有很少或沒有不 利的影響。然而，在直接鄰接n-FET的溝道區(qū)域的S/D擴(kuò)展結(jié)中存在的間 隙碳原子將導(dǎo)致結(jié)泄漏和載流子遷移率下降。
如上所述，通過雙應(yīng)力源結(jié)構(gòu)的引入，還可以解決與間隙碳原子相關(guān) 的問題。具體地，在S/D擴(kuò)展區(qū)域26和28中提供具有相對(duì)低的總碳濃度的第一構(gòu)圖的應(yīng)力源層14，而在S/D區(qū)域22和24中提供具有相對(duì)高的總 碳濃度的笫二構(gòu)圖的應(yīng)力源層16。結(jié)果，歸因于第一構(gòu)圖的應(yīng)力源層14 中相對(duì)低的總碳濃度，在S/D擴(kuò)展區(qū)域26和28中的碳原子主要是替位碳 原子。由于第一應(yīng)力源層14鄰近溝道30，即使具有相對(duì)低的碳濃度也可 以有效地使溝道產(chǎn)生應(yīng)力。相反，歸因于第二構(gòu)圖的應(yīng)力源層中的相對(duì)高 的總的碳濃度，在S/D區(qū)域22和24中的碳原子可以包括一定量的間隙碳 原子，但是這樣的間隙碳原子位于遠(yuǎn)離溝道區(qū)域30的S/D區(qū)域22和24 中，因此對(duì)n-FET器件性能產(chǎn)生很小的不利影響或沒有不利影響。
第一和第二構(gòu)圖的應(yīng)力源層14可以在S/D擴(kuò)展區(qū)域和S/D區(qū)域中位 于任何適宜的深度。在本發(fā)明的一個(gè)特定的實(shí)施例中，第一應(yīng)力源層14 位于S/D擴(kuò)展區(qū)域中的相對(duì)淺的深度處，而第二應(yīng)力源層16位于S/D區(qū) 域中的相對(duì)深的深度處，如圖1中所示?？蛇x地，第一應(yīng)力源層14位于 S/D擴(kuò)展區(qū)中的相對(duì)深的深度處，而第二應(yīng)力源層位于S/D區(qū)中的相對(duì)淺 的深度處。另外，第一和第二應(yīng)力源層14和16可以位于S/D擴(kuò)展區(qū)域和 S/D區(qū)域中近似相同的深度處。優(yōu)選地，第一構(gòu)圖的應(yīng)力源層14位于S/D 擴(kuò)展區(qū)域26和28中的約5nm至80nm的范圍的深度處，并且更優(yōu)選約 10nm至約50nm,而第二構(gòu)圖的應(yīng)力源層16位于S/D區(qū)域22和24中的 約10nm至約150nm范圍的深度處，并且更優(yōu)選約20nm至約80nm。
因此，由本發(fā)明提供的雙應(yīng)力源配置在n-FET器件中建立了改善的應(yīng) 力分布，而沒有折衷n-FET的器件性能。
可以通過任何適宜的方法，容易地制造本發(fā)明的n-FET器件結(jié)構(gòu)。具 體地，根據(jù)本發(fā)明的特定實(shí)施例，圖2-4示例了用于制造這樣的n-FET器 件結(jié)構(gòu)的示例性的處理步驟序列。
首先，提供半導(dǎo)體襯底IO，其可以包括諸如Si、 SiC、 SiGe、 SiGeC、 Ge、 GaAs、 InAs、 InP以及III-V或II-VI族化合物半導(dǎo)體的任何適宜的 半導(dǎo)體材料。優(yōu)選地，半導(dǎo)體襯底10包括單晶形式的半導(dǎo)體材料。
然后，在半導(dǎo)體村底10中形成溝槽隔離區(qū)12以限定將要形成的n-FET 的器件區(qū)域。接下來，在半導(dǎo)體襯底10之上形成包括柵極介質(zhì)層30、柵極導(dǎo)體34和可選的間隔物35的構(gòu)圖的柵極疊層。可以使用在此未詳細(xì)描 述的常規(guī)CMOS處理步驟容易地實(shí)施溝槽隔離區(qū)域12的構(gòu)圖的柵極疊層 的形成。
然后，使用構(gòu)圖的柵極疊層作為掩模，用于隨后進(jìn)行第一掩蔽的預(yù)非 晶化注入(PAI) 、 n-型S/D擴(kuò)展注入、可選的p型暈圏(halo)注入， 和第一碳注入，從而在半導(dǎo)體襯底10中形成第一組非晶區(qū)域13,如圖2 中所示。這樣的非晶區(qū)域13包括n-型S/D擴(kuò)展注入(由S/D擴(kuò)展摻雜水 平21指出)以及所注入的碳離子?？梢允褂贸Ｒ?guī)CMOS處理步驟容易地實(shí) 施n-型S/D擴(kuò)展注入和可選的p型暈圏注入，因此在此并未詳細(xì)描述。
通過離子轟擊，實(shí)施第一預(yù)非晶化注入(PAI)，以非晶化在半導(dǎo)體 村底10的未掩蔽的區(qū)域中包含的單晶半導(dǎo)體材料，從而在鄰近構(gòu)圖的柵極 疊層的半導(dǎo)體襯底10中形成非晶區(qū)域13。任何合適的離子可以用于進(jìn)行 第一 PAI步驟，通過所使用的離子的離子轟擊能量、原子質(zhì)量和注入劑量， 基本上確定了非晶區(qū)域13的厚度。對(duì)于單晶硅，優(yōu)選使用諸如Si、 Ge、 Xe、 Si、 P、 As等的離子。然而，還可以通過其它離子轟擊半導(dǎo)體襯底IO 的未掩蔽的區(qū)域。優(yōu)選地，選擇用于第一PAI步驟的離子劑量以完全非晶 化半導(dǎo)體襯底10中的區(qū)域13，以便可以通過半導(dǎo)體襯底10上的固相外延 (SPE)重結(jié)晶非晶區(qū)域13，從而在相對(duì)低的退火溫度下重新形成單晶半 導(dǎo)體材料。當(dāng)在第一 PAI步驟期間使用鍺時(shí)，優(yōu)選采用范圍為約5xl013/cm2 至約lxlO"/ci^的鍺離子劑量。
注意，以 一定的能量水平和一定的劑量注入擴(kuò)展摻雜劑和碳原子可以 導(dǎo)致自非晶化注入的區(qū)域。在這樣的情況下，則第一PAI步驟不是必要的。
可以以任何合適的能量水平進(jìn)行第一碳注入。優(yōu)選但不必須，以范圍 約0.5 KeV到約15 KeV并且更優(yōu)選地約1 KeV到約10KeV的相對(duì)低的能 量水平進(jìn)行第一碳注入(即，與隨后的第二碳注入步驟相比)。因?yàn)樽⑷?能量水平?jīng)Q定注入深度，所以碳離子優(yōu)選但非必須地存在于非晶區(qū)域13 中的第一相對(duì)淺的深度處(即，與通過第二碳注入步驟形成的碳注入相比)。 可選地，可以以相對(duì)高的能量水平或以基本上相同的能量水平(即，與隨后的第二碳注入步驟相比)進(jìn)行第一碳注入，以便碳注入相應(yīng)地存在于非
晶區(qū)域13的相對(duì)深的深度處或近似相同的深度處(即，與通過第二碳注入 步驟形成的碳注入相比)。
典型地，以相對(duì)低的碳劑量進(jìn)行第一碳注入(即，與隨后的第二碳注 入步驟相比)，該相對(duì)低的碳劑量?jī)?yōu)選約lxlO"/cn^到約lxl016/cm2，并 且更優(yōu)選約5xl0"/cn^到約5xl0ls/cm2。因?yàn)樽⑷雱┝繘Q定注入的碳濃度， 所以碳注入以第一相對(duì)低的濃度(即，與隨后的第二碳注入步驟相比)存 在于非晶區(qū)域13中。
在形成碳替位的非晶區(qū)域13之后，可選地在半導(dǎo)體村底之上沿構(gòu)圖的 柵極疊層的側(cè)壁形成側(cè)壁間隔物36，如圖3中所示?？蛇x地，可以沿構(gòu)圖 的柵極疊層的側(cè)壁形成犧牲掩蔽結(jié)構(gòu)(未示出)，取代偏移(offset)間隔 物36或在偏移間隔物36上。隨后，在制造方法之后，從產(chǎn)生的n-FET結(jié) 構(gòu)去除這樣的犧并生掩蔽結(jié)構(gòu)。
然后^f吏用構(gòu)圖的柵極疊層和側(cè)壁間隔物36共同作為進(jìn)^f亍第二 PAI n-型S/D注入和第二碳注入的掩模，從而在半導(dǎo)體襯底10中形成第二組非 晶區(qū)域15，如圖3中所示。這樣的第二組非晶區(qū)域15包括n-型S/D注入 (由S/D摻雜水平23指示)以及所注入的碳離子。
使用常規(guī)CMOS處理步驟可以容易地實(shí)施n-型S/D注入，因此在此 并未詳述。
4吏用構(gòu)圖的柵極疊層和側(cè)壁間隔物36(或可選地，犧牲偏移掩蔽結(jié)構(gòu)) 作為掩才莫實(shí)施第二 PAI，以非晶化半導(dǎo)體襯底10的不同區(qū)域，并且在鄰近 第一組非晶區(qū)域13的半導(dǎo)體襯底10中形成第二組非晶區(qū)域15，如圖3中 所示。相同或不同的離子可以用于進(jìn)行第一和第二PAI步驟，但重要的是 應(yīng)該注意在第二組非晶區(qū)域15中注入的碳濃度比第一組非晶區(qū)域13中的 高。
優(yōu)選地，選擇用于第二 PAI步驟的離子劑量以完全非晶化半導(dǎo)體村底 10中的區(qū)域15，以4更可以通過半導(dǎo)體村底10上的固相外延(SPE)重結(jié) 晶這樣的非晶區(qū)域15，以重新形成單晶半導(dǎo)體材料。當(dāng)在第二PAI步驟期間使用鍺時(shí)，優(yōu)選采用范圍為約5xl013/cm2至約2xl015/cm2的鍺離子劑量。 注意到以一定的能量水平和一定的劑量注入S/D摻雜劑和碳原子，可 以自非晶化注入的區(qū)域。在這樣的情況下，則第二PAI步驟是不必要的。 可以以任何適宜的能量水平進(jìn)行第二碳注入。優(yōu)選但非必須，以從約 1 KeV至約25 KeV并且更優(yōu)選約1 KeV至約15 KeV的相對(duì)高的能量水平 (即，與第一碳注入步驟相比)進(jìn)行第二碳注入。因?yàn)樽⑷肽芰克經(jīng)Q定 注入深度，碳注入優(yōu)選但非必須地存在于非晶區(qū)域15中的第二相對(duì)深的深 度處(即，與通過第一碳注入步驟形成的碳注入相比)?？蛇x地，以相對(duì) 低的能量水平或基本上相同的能量水平(即，與第一碳注入步驟相比)進(jìn) 行第二碳注入，以便相應(yīng)地碳注入存在于非晶區(qū)域中相對(duì)淺的深度或近似 相同的深度處(即，與通過第一碳注入步驟形成的碳注入相比)。
典型地，以相對(duì)高的碳劑量(與第一碳注入劑量相比)進(jìn)行第二碳注 入，該相對(duì)高的碳劑量?jī)?yōu)選約5xl0"/cn^至約2xl016/cm2，并且更優(yōu)選約 lxlO"/cn^至約lxl016/cm2。如上所述，注入劑量決定注入濃度。因此， 碳注入以與非晶區(qū)域13中的濃度相比的第二相對(duì)高的濃度存在于非晶區(qū) 域15中。
在形成第一組和第二組碳替位的非晶區(qū)域13和15之后，然后通過退 火重結(jié)晶非晶區(qū)域13和15，完成固相外延(SPE)，并且在其下的襯底 10的未非晶化的區(qū)域之上的區(qū)域13和15中重新形成單晶半導(dǎo)體材料(然 而，現(xiàn)在單晶半導(dǎo)體材料是碳原子摻雜的)?？梢砸匀魏畏绞剑浒ǖ?不局限于爐退火、快速熱退火(RTA)、閃光退火、和激光退火，容易 地實(shí)施退火。在本發(fā)明的特定的優(yōu)選實(shí)施例中，實(shí)施閃光退火或激光退火 步驟，以重結(jié)晶碳替位的非晶區(qū)域13和15。
相應(yīng)地，在半導(dǎo)體襯底10中形成第一和第二構(gòu)圖的應(yīng)力源層14和16， 第一和第二構(gòu)圖的應(yīng)力源層14和16包括碳替位的單晶半導(dǎo)體材料，如圖 4中所示。具體地，第一構(gòu)圖的應(yīng)力源層14具有第一相對(duì)低的替位碳濃度， 以及第二構(gòu)圖的應(yīng)力源層16具有第二相對(duì)高的替位碳濃度。
第一和第二構(gòu)圖的應(yīng)力源層14和16可以位于半導(dǎo)體襯底10中的基本上相同的深度處或者顯著不同的深度處。在通過圖l-4示例的特定的實(shí)施 例中，第一構(gòu)圖的應(yīng)力源層位于半導(dǎo)體襯底IO中的第一相對(duì)淺的深度處， 而第二構(gòu)圖的應(yīng)力源層位于半導(dǎo)體襯底10中的第二相對(duì)深的深度處。然 而，可以很容易地理解到本發(fā)明寬泛地覆蓋其它可選的實(shí)施例，其中與第 二構(gòu)圖的應(yīng)力源層16相比，第一構(gòu)圖的應(yīng)力源層14位于半導(dǎo)體襯底10 中的相對(duì)深的深度處或者近似相同的深度處。
另夕卜，S/D注入、擴(kuò)展注入、和構(gòu)圖的柵極疊層共同確定了 n-FET，該 n-FET具有S/D區(qū)域22和24、 S/D擴(kuò)展區(qū)域26和28、溝道區(qū)域30以及 位于溝道區(qū)域30之上的構(gòu)圖的柵極疊層，如圖4中所示。第一構(gòu)圖的應(yīng)力 源14包括兩部分，該兩部分分別位于產(chǎn)生的n-FET的S/D擴(kuò)展區(qū)域26和 28。第二構(gòu)圖的應(yīng)力源16同樣包括兩部分，該兩部分分別位于產(chǎn)生的 n-FET的S/D區(qū)域22和24，如圖4所示。
此夕卜，可以實(shí)施硅化方法以形成S/D硅化物接觸層22A和22B以及柵 極硅化物接觸層34A，如圖1所示，還可以實(shí)施常規(guī)后段制程(BEOL) 處理步驟以完成n-FET器件結(jié)構(gòu)。S/D硅化物接觸層22A和22B覆蓋第二 構(gòu)圖的應(yīng)力源層16，并且其還覆蓋第一構(gòu)圖的應(yīng)力源層14的至少一部分。 珪化和BEOL方法在現(xiàn)有技術(shù)中是公知的，因此在此并未詳述。
本發(fā)明的n-FET器件使用雙應(yīng)力源結(jié)構(gòu)以將所希望的拉伸應(yīng)力施加 到ii-FET器件的溝道區(qū)域，而最小化晶體缺陷和間隙碳原子對(duì)n-FET器 件性能的潛在的不利影響。因此，在本發(fā)明的n-FET器件中實(shí)現(xiàn)了改善的 應(yīng)力結(jié)構(gòu)，而沒有折衷n-FET器件的性能。
注意，在這些未按比例繪制的附圖中，通it^目同的參考標(biāo)號(hào)表示相同 和/或相應(yīng)的部件。還應(yīng)該注意到，在附圖中，在半導(dǎo)體襯底上僅示出了一 個(gè)FET。雖然對(duì)這樣的實(shí)施例進(jìn)行了示例，但是本發(fā)明并不局限于在半導(dǎo) 體襯底上形成任何特定數(shù)目的FET。
雖然根據(jù)本發(fā)明的特定實(shí)施例，圖1-4示例性地示范了示例性的 n-FET結(jié)構(gòu)以及用于制造該n-FET結(jié)構(gòu)的示例性處理步驟，但是應(yīng)該清 楚，根據(jù)以上描述，本領(lǐng)域的普通技術(shù)人員可以容易地修改在此示例的器件結(jié)構(gòu)和方法步驟以適應(yīng)特定的應(yīng)用要求。例如，雖然圖l-4僅僅示出了 本發(fā)明的雙應(yīng)力源結(jié)構(gòu)而沒有任何其它的應(yīng)力誘導(dǎo)結(jié)構(gòu)，但是應(yīng)該理解到用該雙應(yīng)力源結(jié)構(gòu)，以進(jìn)一步改善本發(fā)明的n-FET中的電子遷移率。因此， 應(yīng)該認(rèn)識(shí)到，本發(fā)明并不局限于以上示例的特定實(shí)施例，而是可以在效用 上擴(kuò)展到任何其它的修改、變化、應(yīng)用、以及落入本發(fā)明的精神和范圍內(nèi) 的實(shí)施例。
權(quán)利要求
1. 一種半導(dǎo)體器件，其包括至少一個(gè)n-溝道場(chǎng)效應(yīng)晶體管(n-FET)，所述至少一個(gè)n-FET包括第一和第二構(gòu)圖的應(yīng)力源層，所述第一和第二構(gòu)圖的應(yīng)力源層均包括碳替位和拉伸應(yīng)力的單晶半導(dǎo)體，其中所述第一構(gòu)圖的應(yīng)力源層具有第一替位碳濃度并位于所述n-FET的源極和漏極(S/D)擴(kuò)展區(qū)域中，其中所述第二構(gòu)圖的應(yīng)力源層具有第二較高的替位碳濃度并位于所述n-FET的S/D區(qū)域中。
2. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中所述第一替位碳濃度的范圍為 約0.2原子％至約2.5原子％，以及其中所述第二較高的替位碳濃度的范圍 為約0.5原子％至約4原子％
3. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中所述第一替位碳濃度的范圍為 約0.5原子％至約2原子％，并且其中所述第二較高的替位碳濃度的范圍 為約0.8原子％至約3原子％。
4. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中所述第一構(gòu)圖的應(yīng)力源層位于 所述n-FET的所述S/D擴(kuò)展區(qū)域中的第一深度處，所述第一深度的范圍 為約5 nm至約80 nm,以及其中所述第二構(gòu)圖的應(yīng)力源層位于所述 n-FET的所述S/D區(qū)域中的第二深度處，所述第二深度的范圍為約10 nm 至約150 nm。
5. 根據(jù)權(quán)利要求4的半導(dǎo)體器件,其中所述第 一深度的范圍為約10 nm 至50nm，并且其中所述第二深度的范圍為約20 nm至約80 nm。
6. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中所述第一和第二構(gòu)圖的應(yīng)力源 層包括碳替位和拉伸應(yīng)力的單晶硅。
7. 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述至少一個(gè)n-FET的所述 源極和漏極區(qū)域包括源極和漏極硅化物層，所述源極和漏極硅化物層位于 所述第二構(gòu)圖的應(yīng)力源層之上以及可選的所述第一構(gòu)圖的應(yīng)力源層的至少 一部分之上。
8. —種用于形成半導(dǎo)體器件的方法，包括以下步驟在包括單晶半導(dǎo)體的襯底之上形成構(gòu)圖的柵極疊層； 使用所述構(gòu)圖的柵極疊層作為掩模，在所述襯底中形成第一組非晶區(qū)域，其中所述第一組非晶區(qū)域包括n-型源極和漏極(S/D)擴(kuò)展注入，并 且其中所述第 一組非晶區(qū)域還包括第 一碳濃度的注入的碳離子； 沿所述構(gòu)圖的柵極疊層的側(cè)壁形成一個(gè)或多個(gè)偏移掩蔽結(jié)構(gòu)； 使用所述構(gòu)圖的柵極疊層和所述一個(gè)或多個(gè)偏移掩蔽結(jié)構(gòu)作為掩模， 在所述襯底中形成第二組非晶區(qū)域，其中所述第二組非晶區(qū)域包括n-型 S/D注入，并且其中所述第二組非晶區(qū)域還包括第二較高的碳濃度的注入 的碳離子；以及退火所述襯底以重結(jié)晶所述第一和第二組非晶區(qū)域，從而形成包括 S/D擴(kuò)展區(qū)域和S/D區(qū)域的n-溝道場(chǎng)效應(yīng)晶體管(n-FET),其中所述S/D 擴(kuò)展區(qū)域包括第 一構(gòu)圖的應(yīng)力源層，所述第 一構(gòu)圖的應(yīng)力源層包括碳替位 和拉伸應(yīng)力的單晶半導(dǎo)體材料并具有第一替位碳濃度，并且其中所述S/D 區(qū)域包括第二構(gòu)圖的應(yīng)力源層，所述第二構(gòu)圖的應(yīng)力源層同樣包括所述碳 替位和拉伸應(yīng)力的單晶半導(dǎo)體材料但卻具有第二較高的替位碳濃度。
9. 根據(jù)權(quán)利要求8的方法，其中所述第一替位碳濃度的范圍為約0.2 原子％至約1.5原子％，并且其中所述第二較高的替位碳濃度的范圍為約 0.8原子％至約3原子％。
10. 根據(jù)權(quán)利要求8的方法，其中所述第一替位碳濃度的范圍為約0.5 原子％至約1.3原子％，并且其中所述第二較高的替位碳濃度的范圍為約 1.3原子％至約2.5原子％。
11. 才艮據(jù)權(quán)利要求8的方法，其中所述第一組非晶區(qū)域位于所述襯底 中的第一深度處，所述第一深度的范圍為約5 nm至約80 nm，并且其中 所述第二組非晶區(qū)域位于所述襯底中的第二較深的深度處，所述第二較深 的深度的范圍為約10nm至約150 nm。
12. 根據(jù)權(quán)利要求11的方法，其中所述第一深度的范圍為約10 nm 至約50 nm，并且其中所述第二深度的范圍為約20 nm至約80 nm。
13. 根據(jù)權(quán)利要求8的方法，其中所述村底包括單晶硅，并且其中所述第 一和第二構(gòu)圖的應(yīng)力源層包括碳替位和拉伸應(yīng)力的單晶硅。
14. 才艮據(jù)權(quán)利要求8的方法，還包括在所述第二構(gòu)圖的應(yīng)力源層之上 以及可選地在所述第一構(gòu)圖的應(yīng)力源層的至少一部分之上形成源極和漏極 硅化物層。
15. —種用于形成半導(dǎo)體器件的方法，包括以下步驟 在包括單晶半導(dǎo)體的襯底之上形成構(gòu)圖的柵極疊層；進(jìn)行第 一掩蔽的預(yù)非晶化注入以在所述襯底中形成第 一組非晶區(qū)域； 在所述第一組非晶區(qū)域處進(jìn)行n-型源極和漏極(S/D)擴(kuò)展注入； 進(jìn)行第 一碳注入以將第 一劑量的碳離子注入到所述第 一組非晶區(qū)域中；沿所述構(gòu)圖的柵極疊層的側(cè)壁形成一個(gè)或多個(gè)掩蔽結(jié)構(gòu)； 進(jìn)行第二掩蔽的預(yù)非晶化注入以在所述襯底中形成第二組非晶區(qū)域；在所述第二組非晶區(qū)域處進(jìn)行n-型S/D注入；進(jìn)行第二碳注入以將第二較大劑量的碳離子注入到所述第二組非晶區(qū) 域中；以及退火所述村底以重結(jié)晶所述第一和第二組非晶區(qū)域，從而形成包括源 ^漏極(S/D)擴(kuò)展區(qū)域和S/D區(qū)域的n-溝道場(chǎng)效應(yīng)晶體管(n-FET)， 其中所述S/D擴(kuò)展區(qū)域包括第 一構(gòu)圖的應(yīng)力源層，所述第 一構(gòu)圖的應(yīng)力源 層包括碳替位和拉伸應(yīng)力的單晶半導(dǎo)體材料并具有第一替位碳濃度，并且 其中所述S/D區(qū)域包括第二構(gòu)圖的應(yīng)力源層，所述第二構(gòu)圖的應(yīng)力源層同 樣包括所述碳替位和拉伸應(yīng)力的單晶半導(dǎo)體材料但卻具有第二較高的替位 碳濃度。
16. 才艮據(jù)權(quán)利要求15的方法，其中以范圍為約0.5KeV至約10KeV 的第一能量水平進(jìn)行所述第一碳注入步驟，并且其中以范圍為約1KeV至 約25 KeV的第二較高的能量水平進(jìn)行所述第二碳注入步驟。
17. 根據(jù)權(quán)利要求16的方法，其中所述第一能量水平的范圍為約1 KeV至約lO KeV，并且其中所述第二較高的能量水平的范圍為約1 KeV 至約15 KeV。
18. 根據(jù)權(quán)利要求15的方法，其中所述第一劑量的碳離子的范圍為約 lxl0"/ci^至約lxlO"/cm2,并且其中所述第二較高劑量的碳離子的范圍 為約5xl0"/cm2至約2xl016/cm2。
19. 根據(jù)權(quán)利要求15的方法，其中所述第一劑量的碳離子的范圍為約 5xl0"/cii^至約5xl015/cm2，并且其中所述第二較高劑量的碳離子的范圍 為約lxl0"/cm2至約lxl016/cm2。
20. 根據(jù)權(quán)利要求15的方法，其中所述第一替位碳濃度的范圍為約 0.2原子％至約2.5原子％，并且其中所述第二較高的替位碳濃度的范圍為 約0.5原子％至約4原子％。
21. 根據(jù)權(quán)利要求15的方法，其中所述第一替位碳濃度的范圍為約 0.5原子％至約2原子％ ，并且其中所述第二較高的替位碳濃度的范圍為約 0.8原子％至約3原子％。
22. 根據(jù)權(quán)利要求15的方法，其中所述第一構(gòu)圖的應(yīng)力源層位于所述 n-FET的所述S/D擴(kuò)展區(qū)域中的第一深度處，所述第一深度的范圍為約5 nm至約80 nm，并且其中所述第二構(gòu)圖的應(yīng)力源層位于所述n-FET的所 述S/D區(qū)域中的第二較深的深度處，所述第二較深的深度的范圍為約10 nm至約150 nm。
23. 根據(jù)權(quán)利要求22的方法，其中所述第一深度的范圍為約10 nm 至約50 nm，并且其中所述第二較深的深度的范圍為約20 nm至約80 nm。
24. 根據(jù)權(quán)利要求15的方法，其中所述襯底包括單晶硅，并且其中所 述第 一和第二構(gòu)圖的應(yīng)力源層包括碳替位和拉伸應(yīng)力的單晶硅。
25. 根據(jù)權(quán)利要求15的方法，還包括在所述第二構(gòu)圖的應(yīng)力源層之上 和可選地在所述笫一構(gòu)圖的應(yīng)力源層的至少一部分之上形成源極和漏極硅 化物層。
全文摘要
本發(fā)明涉及一種包括至少一個(gè)n-溝道場(chǎng)效應(yīng)晶體管(n-FET)的半導(dǎo)體器件。具體而言，所述n-FET包括第一和第二構(gòu)圖的應(yīng)力源層，所述第一和第二構(gòu)圖的應(yīng)力源層均包含碳替位和拉伸應(yīng)力的單晶半導(dǎo)體。所述第一構(gòu)圖的應(yīng)力源層具有第一碳濃度并位于所述n-FET的源極和漏極(S/D)擴(kuò)展區(qū)域中的第一深度處。所述第二構(gòu)圖的應(yīng)力源層具有第二較高的碳濃度并位于所述n-FET的S/D區(qū)域中的第二較深的深度處。這樣的具有不同碳濃度和不同深度的所述第一和第二構(gòu)圖的應(yīng)力源層的n-FET提供了用于增強(qiáng)所述n-FET的溝道區(qū)域中的電子遷移率的改善的應(yīng)力分布。
文檔編號(hào)H01L29/76GK101523608SQ200780018308
公開日2009年9月2日 申請(qǐng)日期2007年5月17日 優(yōu)先權(quán)日2006年5月24日
發(fā)明者A·馬登, J·H·李, N·羅韋多, Y·劉, 駱志炯 申請(qǐng)人:國際商業(yè)機(jī)器公司