專利名稱：針對合成接合線的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及集成電路(ic)封裝以及，更具體地，涉及用于
半導(dǎo)體器件的接合線的實現(xiàn)。
背景技術(shù)：
電子工業(yè)持續(xù)依賴于半導(dǎo)體技術(shù)的發(fā)展，以更緊湊的面積實現(xiàn)更 多功能的設(shè)備。對于許多應(yīng)用而言，實現(xiàn)更多功能的設(shè)備需要將大量 電子器件集成到單個硅晶片中。隨著硅晶片的每個給定面積上的電子 器件數(shù)目的增大，制造過程變得更困難。
以眾多學(xué)科中的各種應(yīng)用制造了多種半導(dǎo)體器件。基于硅的半導(dǎo)
體器件通常包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)(如p溝 道MOS (PMOS)、 n溝道MOS (NMOS)以及互補MOS (CMOS)晶 體管)、雙極晶體管、或BiCMOS晶體管。這樣的MOSFET器件包括處 于導(dǎo)電柵極與硅類(silicon-like)基板之間的絕緣材料；從而，通常 將這些器件稱作IGFET (絕緣柵極FET)。
這些半導(dǎo)體器件中的每一種通常包括半導(dǎo)體基板，在所述半導(dǎo)體 基板上形成多個有源器件。給定的有源器件的具體結(jié)構(gòu)可以隨在器件 類型而變化。例如，在MOS晶體管中，有源器件通常包括源極和漏極 區(qū)以及對源極/漏極區(qū)間的電流進行調(diào)制的柵電極。
此外，這樣的器件可以是在多個晶片制造過程中生產(chǎn)的數(shù)字或模 擬器件，例如CMOS、 BiCMOS、 Bipolar等。基板可以是硅、砷化鎵 (GaAs)、或適于在其上構(gòu)建微電子電路的其它基板。
經(jīng)過了制造過程之后，硅晶片具有預(yù)定數(shù)目的器件。測試這些器 件，收集和封裝功能性器件。
對復(fù)雜IC器件的封裝在其最終性能方面所起的作用越來越大。許 多封裝包括基板，在所述基板上，將器件晶元(device die)安裝在由
4焊盤落點(pad landing)包圍的晶元附著區(qū)域上。器件晶元自身具有 接合焊盤，以方便經(jīng)由接合線與外界連接，所述接合線從包圍晶元附 著區(qū)域的各個焊盤落點附著至相應(yīng)接合焊盤。焊盤落點通過在基板中 限定的電跡(trace)與外部觸點(contact)連接。在某些封裝類型中， 通過在合適的模塑料(molding compound)中包裝，防止組裝的器件 受到環(huán)境損壞。
隨著器件復(fù)雜度的提高，配線接合(wire bond)的數(shù)目接近成百 上千。如此復(fù)雜的產(chǎn)品包括膝上計算機(laptop)、便攜式數(shù)字助理 (PDA)、無線電話、自動電子控制模塊(automotive electronic control module)等。
在將IC器件配線接合到封裝基板的材料通常是貴金屬或其它高
成本的材料。例如，在配線接合中使用的常用材料包括金、鋁、鈀 合金(palladium-alloy)、鉑以及銀。金具有使其非常適合的多種特性， 例如它的傳導(dǎo)性、抗腐蝕性、以及延展性(malleability)。具體地，金 的延展性允許用戶將該金屬形成或拉伸成精細(xì)的形狀(fine shape), 如在IC器件中使用的、微觀上的細(xì)接合線。此外，金與各種IC器件接 合得很好。
隨著對復(fù)雜電子產(chǎn)品的需求的增多，配線接合材料的消耗也增 大。由于世界范圍內(nèi)與有限供給相關(guān)的電子和其它工業(yè)中不斷增大的 需求，材料的成本也勢必提高。

發(fā)明內(nèi)容
為致力于和解決上述問題，本發(fā)明的各個方面提出了實現(xiàn)接合線 的方法以及布置。
根據(jù)一個示例實施例，本發(fā)明提出了一種合成接合線(composite bond wire)，具有合成接合線的內(nèi)部部分以及導(dǎo)電材料外層。外層 的電阻比內(nèi)部部分的電阻低。
根據(jù)其它示例實施例，本發(fā)明提出了一種制造適合集成電路的合 成接合線的方法。將導(dǎo)電材料熔化并且與陶瓷材料混合，以產(chǎn)生導(dǎo)電 材料與陶瓷材料的混合物。使用混合物來制成合成接合線。
5對本發(fā)明的以上概括不旨在描述每個實施例或?qū)Ρ景l(fā)明的每種 實現(xiàn)。通過結(jié)合附圖參考以下詳細(xì)說明書和權(quán)利要求，本發(fā)明的優(yōu)點、 效果以及對本發(fā)明的全面理解將變得明顯并且得到認(rèn)識。


通過以下結(jié)合附圖對本發(fā)明多個實施例的詳細(xì)描述，可以更全面 地理解本發(fā)明，附圖中
圖1A-1C示出了根據(jù)本發(fā)明示例實施例的、使用接合線的集成電 路的實現(xiàn)；
圖2描述了根據(jù)本發(fā)明示例實施例的接合線的橫截面；以及 圖3是示出了根據(jù)本發(fā)明示例實施例的、制造接合線的方法的流 程圖。
具體實施例方式
本發(fā)明允許各種修改和可選形式，在附圖中以示例的方式示出了 本發(fā)明的細(xì)節(jié)并且將詳細(xì)描述本發(fā)明的細(xì)節(jié)。然而，應(yīng)該理解，目的 不在于將本發(fā)明限制在所描述的具體實施例。相反，本發(fā)明覆蓋落入 由所附權(quán)利要求所限定的本發(fā)明的范圍之內(nèi)的所有修改、等同以及可 供選擇的方案。
本發(fā)明可用于各種集成電路以及涉及接合線的方法。盡管本發(fā)明 不一定限于這樣的應(yīng)用，然而通過在這樣的環(huán)境下進行討論，最好地 得到對本發(fā)明各方面的評估。
根據(jù)本發(fā)明的示例實施例，使用一個或更多個合成接合線構(gòu)建集 成電路器件，所述合成接合線由具有高傳導(dǎo)率的材料與具有較低傳導(dǎo) 率的亞微粒子(submicron particle)的混合物形成。
本發(fā)明的另一示例實施例包括構(gòu)成合成接合線的方法。使用具有 低傳導(dǎo)率的第一材料來制成接合線。向接合線涂布一層具有高傳導(dǎo)率 的第二材料。該層的厚度是由要通過接合線傳輸?shù)男盘柕钠谕l率來 確定的。
在具體實施例中，第二層的厚度與接合線的趨膚效應(yīng)(skin effect)或趨膚深度(skin depth)的計算相對應(yīng)。導(dǎo)電體在不斷增大的頻率下 的行為被描述為趨膚效應(yīng)。趨膚效應(yīng)使得導(dǎo)體的有效電阻隨電流的頻 率而增大。
在以下示例中，無窮厚平面導(dǎo)體中電流密度J按照以下方程隨距離 表面的深度<5成指數(shù)減小
其中，d是稱作趨膚深度的常量。將這個趨膚深度定義為在導(dǎo)體 的表面以下的深度，在該深度處的電流是表面處電流(Js)的l/e (約 0.37)倍。能夠按照以下方程來計算d:
"(2)
其中，
^=導(dǎo)體的電阻
w^電流的角頻率-2;rx頻率
^=導(dǎo)體的絕對磁導(dǎo)率
(比d厚得多的)平板(flat slab)對交流電流的電阻本質(zhì)上與厚 度為d的板(plate)對直流電流的電阻相等。對于諸如配線之類的長、 薄導(dǎo)體，電阻近似為載有直流電流的、具有壁厚(wall thickness) d的 空心管的電阻。例如，對于圓形配線，AC電阻近似是
丄A』.
(3)
其中
L-導(dǎo)體長度 D-導(dǎo)體直徑
如果D〉Xi，則以上最終近似是精確的。
對于電阻在頻率f(赫茲)會增大10。/。的圓形橫截面配線的直徑Dw (mm)， (F.E. Terman提出的)方便的公式是
以下，針對銅配線，示出了各種頻率下的近似趨膚深度。表l
頻率 A
60Hz 8.57mm 10kHz 0.66mm 100kHz 0.21mm 1MHz 66, 10MHz 21拜
因此，對于給定的配線橫截面面積，在不斷增大的頻率下電流的 流動發(fā)生在距離配線表面越近的位置。使用趨膚效應(yīng)，可以減小金屬 接合線的金屬含量(metal content),這是因為，隨著頻率的增大，與 接合線的有效電阻有關(guān)的導(dǎo)線橫截面面積越少。例如，可以使用大約 0.21mm的銅包圍較低傳導(dǎo)率材料內(nèi)芯(inner core),來構(gòu)成在100KHz 下工作的配線。
關(guān)于在封裝高性能半導(dǎo)體器件時使用的、由貴金屬(如金)構(gòu)成 的接合線，本發(fā)明在減小接合線金屬含量方面是有用的。在高頻處，
可以構(gòu)成這樣的接合線該接合線具有較低傳導(dǎo)率材料的芯，所述芯
被預(yù)定厚度的較高傳導(dǎo)率材料包圍。針對較高頻率應(yīng)用，可以將較高 傳導(dǎo)率金屬的厚度制作得相對薄，或針對較低頻率應(yīng)用將所述厚度制 作得相對厚。
現(xiàn)在轉(zhuǎn)向附圖，圖l示出了根據(jù)本發(fā)明示例實施例的、使用接合
線的集成電路布置。圖1A示出了晶元108、基板112、以及合成接合線 110。圖1B和1C更詳細(xì)地示出了接合線110的多個實施例。
將晶元108安裝在基板112上，并且使用接合線110將晶元108與基 板上的焊盤(pad)電連接。圖1A中描述的集成電路布置僅僅是許多 可能的集成電路設(shè)計的一個示例，在這些集成電路設(shè)計中，接合線用 于對集成電路的各種部件進行電連接。使用配線接合的其它集成電路 的示例包括疊層(stacked)晶元布置以及晶元向下(die-down)布置。 接合線110與這里的各種教義一致。
圖1B示出了接合線110的一個示例實現(xiàn)。接合線的內(nèi)部部分114具 有低傳導(dǎo)率，而外部部分116具有較高傳導(dǎo)率。內(nèi)部和外部部分的傳導(dǎo)率以及厚度與具體應(yīng)用相對應(yīng)。對于局限于高頻信號的應(yīng)用而言，外 部部分相對較薄，內(nèi)部部分可以具有很小傳導(dǎo)率到無傳導(dǎo)性。對于局 限于較低頻率信號的應(yīng)用而言，外部部分相對較厚，內(nèi)部部分也仍然 可以具有很小傳導(dǎo)率到無傳導(dǎo)性。對于針對高頻需要低傳導(dǎo)率以及針 對直流電流需要低傳導(dǎo)率的應(yīng)用，外部部分相對薄，內(nèi)部部分具有足 夠的DC傳導(dǎo)率?？梢栽O(shè)想內(nèi)部和外部部分厚度以及傳導(dǎo)率的各種其它
組合。在具體示例中，在應(yīng)用中由接合線的期望趨膚深度來確定外層 的厚度。
能夠使用不同方法來控制接合線內(nèi)部部分的特性(例如，傳導(dǎo)率 和柔韌性)。第一種方法包括選擇展現(xiàn)期望特性的材料，并由材料形 成內(nèi)部部分。從而，可以使用導(dǎo)電材料(如銅、鋁、鎳、以及銀)以 及絕緣材料(如陶瓷)來形成內(nèi)部部分。由滿足應(yīng)用的電氣需求的材 料形成接合線的外部部分，這些電氣需求是由信號頻率和傳導(dǎo)率需求 而確定的。
第二種方法包括將較低傳導(dǎo)率材料與較高傳導(dǎo)率材料混合。該 混合物形成接合線的內(nèi)部部分。在具體示例中，較低傳導(dǎo)率材料是亞
微陶瓷粒子(submicron ceramic particle),較高傳導(dǎo)率材料是諸如金之 類的金屬。由較高成本材料的單純形式、或由混合物來形成外部部分， 與內(nèi)部部分相比，該混合物中較高傳導(dǎo)率材料與較低傳導(dǎo)率材料之比 增大了。示例性亞微陶瓷粒子包括諸如氧化物、碳化物、硼化物或氮 化物之類的材料。此外，陶瓷粒子的具體示例包括氧化鋁、氧化鈹或 滑石(steatite)?？蛇x地，可以使用導(dǎo)電亞微粒子。
圖1C示出了接合線110的另一個示例實施例。使用導(dǎo)電材料H8以 及亞微粒子120形成接合線110。在一個示例中，亞微粒子包括電特性 不是很理想的、較低成本的材料。亞微粒子的較高密度減小了接合線 中導(dǎo)電材料118的總量，從而能夠降低接合線的成本。然而，在接合線 IIO內(nèi)亞微粒子的密度還影響接合線的傳導(dǎo)率，這是因為，隨著亞微粒 子的密度的增大，接合線的傳導(dǎo)率降低。從而，有利的是在接合線的 成本與期望傳導(dǎo)率之間迸行平衡。例如，導(dǎo)電材料118可以是金，亞微 粒子120可以是與烙化的(melted)金相混合的陶瓷粉末。在某些應(yīng)用中，金超過了應(yīng)用的最小傳導(dǎo)率要求，但是仍然是最貴的有效材料。 通過將特定量的陶瓷粉末混合到金中，可以在保持最小傳導(dǎo)率要求的 同時減少特定厚度的接合線中金的量，從而降低接合線的成本。
在另一實施例中，可以給圖ic的接合線涂布高傳導(dǎo)率層，以提高
針對高頻信號的配線傳導(dǎo)率。該層可以是高頻信號的趨膚深度的函數(shù)。 此外，在配線內(nèi)部部分中，亞微粒子的密度可以是接合線的較低頻率 信號需求或直流電流需求的函數(shù)。
圖2示出了本發(fā)明的另一示例實施例。圖2描述了具有多個層206 到210的接合線的橫截面，所述多個層206到210是根據(jù)趨膚深度202和 204而配置的。示出的接合線200具有3個不同的層，然而層的數(shù)目是可 以根據(jù)應(yīng)用而變化的。層210是針對第一趨膚深度202而配置的高傳導(dǎo) 率層。該趨膚深度與高頻col相對應(yīng)。層208是具有比層210低的傳導(dǎo)率 并且具有趨膚深度204的層。趨膚深度204與第二頻率(D2相對應(yīng)。層206 是具有最低傳導(dǎo)率(如果有的話)的層，并且是針對比co2低的頻率以 及針對任何直流電流需求而選擇的層。這樣的多層尤其有用，這是因 為，許多高頻信號的精確定時裕度(timing margin)導(dǎo)致高頻信號通 常需要比低頻信號低的傳導(dǎo)率，以及一些應(yīng)用對于相同的接合線上使 用不同的信號頻率。
圖3示出了根據(jù)本發(fā)明另一示例實施例的、制造接合線的方法。 如方框302所示，熔化第一導(dǎo)電材料。例如，通過將材料加熱到超過該 材料的熔點，來將導(dǎo)電材料熔化。如方框304所示，將亞微粒子引入熔 化的材料。通過對最終接合線的期望電和物理特性進行評估，可以確 定亞微粒子的密度。亞微粒子的具體示例包括商業(yè)可獲得的陶瓷粉末。 通常這些粒子對于相對低的成本是可獲得的，并且在熔化多種金屬所 需的高熱量(high heat)下不分解(break down)。
如方框306所示，將得到的混合物形成配線。在形成配線的具體 示例中，將混合物"拉伸"或"拖拽"至期望的配線直徑，然而，其它的 配線形成技術(shù)也是可設(shè)想的。然后如方框308所示，可選地給配線涂布 一層或多層高傳導(dǎo)率材料。從而，能夠構(gòu)造附加層，以滿足更嚴(yán)格的 電特性(例如，針對較高頻率的傳導(dǎo)率)。在添加了最后的層之后，如
10方框310所示，將接合線用于集成電路中。
僅以示例的方式提供了以上描述并且在圖中示出的多個實施例， 并且不應(yīng)該將這些實施例解釋為對本發(fā)明的限制。根據(jù)以上討論和說 明，本領(lǐng)域技術(shù)人員將容易認(rèn)識到，可以對本發(fā)明進行各種修改和改 變，而不用嚴(yán)格遵循這里示出和描述的示例實施例以及應(yīng)用。例如， 除金屬和陶瓷接合線以外的應(yīng)用可以允許使用類似方式途徑的實現(xiàn)方 式。這樣的修改和改變不脫離在以下權(quán)利要求中闡述的本方面的真實 范圍。
權(quán)利要求
1、一種在集成電路中使用的、對集成電路的部件進行電連接的合成接合線，所述合成接合線包括具有電阻并用于形成內(nèi)部部分的材料；以及導(dǎo)電材料，具有比所述內(nèi)部部分低的電阻，并用于形成包圍所述內(nèi)部部分的外層。
2、 根據(jù)權(quán)利要求l的合成接合線，其中，導(dǎo)電材料外層的厚度是要施加到合成接合線的電信號的期望頻率的函數(shù)。
3、 根據(jù)權(quán)利要求l的合成接合線，其中，導(dǎo)電材料外層包含金。
4、 根據(jù)權(quán)利要求2的合成接合線，其中，導(dǎo)電材料外層的厚度約 大于趨膚深度，所述趨膚深度是根據(jù)要施加到合成接合線的電信號的 期望頻率來確定的。
5、 根據(jù)權(quán)利要求l的合成接合線，還包括在內(nèi)部部分與外層之間 的導(dǎo)電材料附加層。
6、 根據(jù)權(quán)利要求5的合成接合線，其中，導(dǎo)電材料附加層具有介于內(nèi)部部分的電阻與外層的電阻之間的電阻。
7、 根據(jù)權(quán)利要求l的合成接合線，其中，內(nèi)部部分具有約比合成 接合線的直流電阻要求小的電阻。
8、 根據(jù)權(quán)利要求l的合成接合線，其中內(nèi)部部分是金屬和亞微陶 瓷粒子的混合物。
9、 一種用于制造在集成電路中使用的合成接合線的方法，所述 方法包括熔化導(dǎo)電材料；將尺寸小于100微米的粒子材料與導(dǎo)電材料相混合，以制成混合 物；以及從混合物制成合成接合線。
10、 根據(jù)權(quán)利要求9的方法，還包括將外部導(dǎo)電材料層涂敷到 合成接合線的外部。
11、 根據(jù)權(quán)利要求10的方法，其中，外部導(dǎo)電材料具有約大于趨膚深度的厚度，所述趨膚深度是根據(jù)集成電路所使用的信號頻率來確 定的。10、根據(jù)權(quán)利要求9的方法，其中，導(dǎo)電材料是金屬。11、 根據(jù)權(quán)利要求10的方法，其中，外部導(dǎo)電材料是金。
12、 根據(jù)權(quán)利要求9的方法，其中，從混合物制成合成接合線包 括將混合物拉伸至期望的厚度。
13、 根據(jù)權(quán)利要求9的方法，其中，尺寸小于100微米的粒子是陶瓷。
全文摘要
使用多種方法實現(xiàn)用于集成電路的接合線。使用如下方法制造一種合成接合線以供在集成電路中使用。將導(dǎo)電材料熔化并且與尺寸小于100微米的粒子的材料混合，以產(chǎn)生混合物。使用混合物來制成合成接合線。還提供了一種具有內(nèi)芯以及外層的合成線，其中外層具有比內(nèi)芯更高的傳導(dǎo)率。將外層設(shè)計為比承載AC信號的工作頻率上的趨膚深度更厚。
文檔編號H01L23/49GK101454898SQ200780019026
公開日2009年6月10日 申請日期2007年5月25日 優(yōu)先權(quán)日2006年5月25日
發(fā)明者克里斯·維蘭德 申請人:Nxp股份有限公司