專利名稱：：半導體器件及其制造方法
技術(shù)領域：
：本發(fā)明涉及絕緣膜及其制造方法。此外，本發(fā)明涉及半導體器件或非易失性半導體存儲器件及其制造方法。
背景技術(shù)：
：近年來，伴隨著集成電路和各種高性能元件的發(fā)展，元件的小型化取得進步。因此，已經(jīng)考慮用作開關元件等的晶體管的柵絕緣膜的薄化。但是，在使柵絕緣膜變薄時，可能出現(xiàn)例如柵電極與半導體膜或半導體襯底之間流通的泄漏電流等缺陷，它降低半導體器件的可靠性。因此，需要具有高耐受電壓的絕緣膜。例如，專利文獻17>開一種4支術(shù)，它通過在形成氧4t膜時注入氧離子，然后通過對其進行熱處理，來提高氧化膜的耐受電壓的技術(shù)。此外，已知的是，在形成氧化膜的一般工藝中，氧化膜易于引入氫。由于被帶入氧化膜的氫，易于生成O-H鍵，它們是退化的原因，因為氧化膜中的O-H鍵成為電子陷阱，它們降低氧化膜的耐受電壓，使MIS(金屬絕緣體半導體)類型的電場效應晶體管(FET:場效應晶體管)的閾值改變，等等。因此，柵絕緣膜必須是具有極少電子陷阱的薄膜。5[專利文獻l]日本已公布專利申請H5-55200
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種制造具有優(yōu)良膜特性的絕緣膜的技術(shù)。本發(fā)明的另外的目的在于提供一種制造具有高耐受電壓的致密絕緣膜的技術(shù)。本發(fā)明的另外的目的在于提供一種制造具有極少電子陷阱的絕緣膜的技術(shù)。本發(fā)明的另外的目的在于提供一種高產(chǎn)制造極可靠的半導體器件或非易失性半導體存儲器件的技術(shù)。在本發(fā)明中，通過使用以高頻、例如通過微波所激勵的等離子體，對含氧絕緣膜進行等離子體處理。具體來說，通過使用以高頻所激勵并且電子密度為lx1011cm-s或以上以及電子溫度為1.5eV或以下的等離子體，來進行等離子體處理。通過CVD方法、'踐射方法、熱氧化方法等，形成含氧絕緣膜。例如，作為含氧絕緣膜，可使用包含氧化硅、氧氮化硅(SiOJS[y,x>y>0)、氧化氮化硅(SiNxOy,x>y>0)、氧化鋁(Al》y)、氧化鉭(TaxOy)、氧化鉿(HfOx)等的薄膜。此外，在本發(fā)明中，通過使用以高頻、例如通過^f效波所激勵的等離子體，對包含氧和氫的絕緣膜進行等離子體處理。具體來說，在使用高頻、電子密度為lx1011cn^或以上以及電子溫度為1.5eV或以6下的條件下，進行等離子體處理。可通過CVD方法、濺射方法、熱氧化方法等，來形成包含氧和氫的絕緣膜。當使用這些方法時，薄膜在形成過程中易于引入氫。因此，例如，當CVD方法、'減射方法或熱氧化方法來形成包含氧化硅、氧氮化硅(SiOxNy,x〉y〉0)、氧化氮化硅(SiNxOy，x〉y〉0)、氧化鋁(AlxOy)、氧化鉭(TaxOy)、氧化鉿(Hfa)等的薄膜時，薄膜可被形成為包含氫。通過使用以高頻、例如通過微波所激勵的等離子體，來進行等離子體處理。具體來說，在使用高頻、電子密度為1x10cm^或以上以及電子溫度為1.5eV或以下的條件下，進行等離子體處理。更具體來說，優(yōu)選地通過使用以高頻、例如通過微波(通常為2.45GHz)所激發(fā)并且電子密度為lx1011cm-3至lxl0"/cm-3以及電子溫度為0.5eV至1.5eV的等離子體，來進行等離子體處理。等離子體處理在至少包含氧的氣氛中進行。這時，除了氧之外，該氣氛優(yōu)選地還包含稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。要注意，當?shù)入x子體處理在包含稀有氣體的氣氛中進行時，等離子體處理之后的絕緣膜可包含稀有氣體。在本說明書中，在上述條件下、在包含氧的氣氛中進行的等離子體處理以下可稱作"等離子體氧化"。在本發(fā)明中，可通過對包含氫和氫的絕緣膜進行等離子體處理，來降低那個絕緣膜的氫含量(氫濃度)。例如，當?shù)入x子體處理在上述條件下進行時，可使等離子體處理之后的薄膜的氫濃度為5xl0"原子/ci^或以下(按照通過二次離子質(zhì)鐠法(SIMS)對氫濃度的測量)。此外，等離子體處理之后的含氧絕緣膜或者包含氧和氫的絕緣膜的蝕刻速率(關于0.5wt。/。氬氟酸)比該等離子體處理之前的絕緣膜慢。例如，當?shù)入x子體處理在上述條件下進行時，可使關于0.5wt。/0(質(zhì)量百分比)氫氟酸的蝕刻速率為8納米/分鐘或以下。根據(jù)本發(fā)明的特定結(jié)構(gòu)，形成半導體區(qū)域，在半導體區(qū)域之上形成包含氧和氫的第一絕緣膜，第一絕緣膜經(jīng)過使用通過微波所激勵的等離子體、在包含氧的氣氛中的等離子體處理以降低第一絕緣膜的氫含量，在第一絕緣膜之上形成浮柵電極，在浮柵電極之上形成第二絕緣膜，第二絕緣膜經(jīng)過使用通過微波所激勵的等離子體、在包含氧的氣氛中的等離子體處理，在第二絕緣膜之上形成控制柵電極，以及通過使用控制柵電極作為掩模來添加雜質(zhì)元素以便在半導體區(qū)域中形成成對的雜質(zhì)區(qū)域。根據(jù)本發(fā)明的另一種結(jié)構(gòu)，形成半導體區(qū)域，在半導體區(qū)域之上形成包含氧和氫的柵絕緣膜，柵絕緣膜經(jīng)過使用通過微波所激勵的等離子體、在包含氧的氣氛中的等離子體處理以降低柵絕緣膜的氬含量，在柵絕緣膜之上形成柵電極，以及通過使用柵電極作為掩模來添加雜質(zhì)元素以便在半導體區(qū)域中形成成對的雜質(zhì)區(qū)域。根據(jù)本發(fā)明的另一種結(jié)構(gòu)，形成包含氧和氫的絕緣膜，并且絕緣膜經(jīng)過使用通過微波所激勵的等離子體、在包含氧的氣氛中的等離子體處理以降低絕緣膜的氬含量。在上述結(jié)構(gòu)中，可通過CVD方法、濺射方法和熱氧化方法中任何方法，來形成包含氧和氫的絕緣膜。此外，可使用包括例如氧化硅、氧氮化硅、氧化氮化硅、氧化鋁、氧化鉭或氧化鉿的絕緣膜，來形成包含氧和氫的絕緣膜。在上述結(jié)構(gòu)中，可在除了氧之外還包含稀有氣體的氣氛中，對第一絕緣膜、第二絕緣膜、柵絕緣膜或者包含氧和氫的絕緣膜進行等離子體處理。此外，本發(fā)明的另一種結(jié)構(gòu)是非易失性半導體存儲器件，其中包括在相互分開形成的成對的雜質(zhì)區(qū)域之間具有溝道形成區(qū)域的半導體區(qū)域、在半導體區(qū)域之上隔著第一絕緣膜設置的浮柵電極以及在浮柵電極之上隔著第二絕緣膜設置的控制柵電極。按照通過二次離子質(zhì)譜法(SIMS)對氫濃度的測量，第一絕緣膜或第二絕緣膜的氫濃度為5xl0"原子/cmS或以下。具有上述結(jié)構(gòu)的非易失性半導體存儲器件可使用包含稀有氣體(例如He、Ne、Ar、Kr和Xe中的至少一種)的薄膜作為第一絕緣膜或第二絕緣膜。具有上述結(jié)構(gòu)的非易失性半導體存儲器件可使用關于0.5wt。/o氬氟酸具有蝕刻速率為8納米/分鐘或以下的第一絕緣膜或第二絕緣膜。本發(fā)明的另一種結(jié)構(gòu)是一種半導體器件，其中包括在相互分開形成的成對的雜質(zhì)區(qū)域之間具有溝道形成區(qū)域的半導體區(qū)域以及在半導體區(qū)域之上隔著柵絕緣膜設置的柵電極。按照通過二次離子質(zhì)i普法(SIMS)對氫濃度的測量，柵絕緣膜的氫濃度為5xl0。原子/cr^或以下。具有上述結(jié)構(gòu)的半導體器件可使用包含稀有氣體(例如He、Ne、Ar、Kr和Xe中的至少一種)的薄膜作為柵絕緣膜。具有上述結(jié)構(gòu)的半導體器件可使用關于0.5wt。/。氫氟酸具有蝕刻速率為8納米/分鐘或以下的柵絕緣膜。要注意，本說明書中的術(shù)語"半導體區(qū)域"指的是在半導體襯底中形成的區(qū)域或者在村底之上形成的半導體膜。通過使用本發(fā)明，可提供具有高耐受電壓的致密絕緣膜。通過使用本發(fā)明，可提供具有低氳含量的絕緣膜。此外，通過使用本發(fā)明，可提供具有高耐受電壓的致密柵絕緣膜。因此，可降低柵電極與在半導體襯底中形成的半導體區(qū)域或者在襯底之上形成的半導體區(qū)域(半導體膜)之間流通的泄漏電流。此外，通過使用本發(fā)明，可提供具有低氫含量和極少電子陷阱的柵絕緣膜。因此，可使得柵絕緣膜與在半導體襯底中形成的半導體區(qū)域或者在襯底之上形成的半導體區(qū)域(半導體膜)之間的界面特性是有利的。另外，通過使用本發(fā)明，可提供具有高耐受電壓的致密膜的半導體器件或者非易失性半導體存儲器件。此外，可提供具有極少電子陷阱的半導體器件或非易失性半導體存儲器件。因此，可提高半導體器件或者非易失性存儲器件的產(chǎn)率和可靠性。附圖包括圖1A至圖1C示出本發(fā)明的絕緣膜的制造方法的示例;圖2示出本發(fā)明的絕緣膜的制造方法的示例；圖3示出用于制造本發(fā)明的絕緣膜的設備的示例；圖4A至圖4D示出本發(fā)明的半導體器件的制造方法的示例；圖5A至圖5D示出本發(fā)明的半導體器件的制造方法的示例；圖6A至圖6D示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖7A至圖7C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖8A至圖8E示出本發(fā)明的半導體器件的制造方法的示例；圖9A至圖9C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖IOA至圖10C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖11示出非易失性存儲單元陣列的等效電路的示例；圖12示出"或非(NOR)"類型非易失性存儲單元陣列的等效電路的示例；圖13示出"與非(NAND)"類型非易失性存儲單元陣列的等效電路的示例；圖14A和圖14B用于說明"與非"類型非易失性存儲器的寫操作；圖15A和圖15B用于說明"與非"類型非易失性存儲器的擦除和讀操作；圖16示出在電荷積累的"o"的情況下以及在電荷被擦除的"r的情況下的非易失性存儲器的閾值電壓的變化；圖17示出非易失性半導體存儲器件的電路框圖的示例；圖18A至圖18C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖19A至圖19C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖20A至圖20C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；ii圖21A至圖21C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖22A至圖22C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖23A至圖23C示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖24A和圖24B示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖25A和圖25B示出本發(fā)明的非易失性半導體存儲器件的制造方法的示例；圖26A和圖26B示出本發(fā)明的絕緣膜的特性；圖27A和圖27B示出本發(fā)明的絕緣膜的特性；圖28示出本發(fā)明的絕緣膜的特性；圖29A和圖29B示出本發(fā)明的絕緣膜的特性；圖30A和圖30B示出本發(fā)明的絕緣膜的特性；圖31示出本發(fā)明的絕緣膜的特性；圖32A和圖32B示出本發(fā)明的絕緣膜的特性；圖33A和圖33B示出本發(fā)明的絕^彖膜的特性；圖34示出本發(fā)明的絕緣膜的特性；圖35示出本發(fā)明的絕緣膜的特性；圖36A和圖36B示出本發(fā)明的絕緣膜的特性；圖37A和圖37B示出本發(fā)明的絕緣膜的特性；圖38A至圖38C分別示出使用本發(fā)明的半導體器件的示例；圖39A至圖39E分別示出使用本發(fā)明的半導體器件的示例；以及圖40A和圖40B示出本發(fā)明的非易失性半導體存儲器件的特性。具體實施方式下面參照附圖來說明本發(fā)明的實施方式和實施例。但是，本發(fā)明并不局限于以下描述，本領域的技術(shù)人員易于理解，模式和細節(jié)能夠以各種方式進行變更，而沒有背離本發(fā)明的范圍和精神。因此，本發(fā)述。要注意，指示相同部分的參考標號在不同附圖中共同用于以下說明的本發(fā)明的結(jié)構(gòu)。(實施方式1)在本發(fā)明中，在包含氧的氣氛中對絕緣膜進行等離子體處理(等離子體氧化)。在此，參照圖1A至圖1C來說明對于在襯底之上形成的絕緣膜進行等離子體氧化的示例。在襯底10之上形成第一絕緣膜12(參見圖1A)。襯底10可以是玻璃襯底、石英襯底、藍寶石襯底、陶瓷襯底、金屬襯底等。此外，這些襯底可提供有一般半導體器件的組件，例如絕緣膜、半導體膜或柵電極。另外，可使用例如Si襯底等半導體襯底或者提供有一般半導體器件的組件的半導體襯底。此外，可使用由聚對苯二曱酸乙二酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸類(acrylic)的等制成的塑料襯底或者提供有一般半導體器件的組件的塑料襯底。第一絕緣膜12是在形成之后經(jīng)過等離子體氧化的薄膜。作為第一絕緣膜12,形成至少包含氧的薄膜。具體來說，可形成包含氧化硅、氧氮化硅(SiOxNy，x>y>0)、氧化氮化硅(SiNxOy，x>y>0)、氧化鋁(AlxOy)、氧化鉭(TaxOy)、氧化鉿(HfOx)等的薄膜。此外，可通過CVD方法(例如等離子體CVD方法或LPCVD方法)、賊射方法、熱氧化方法等，來形成第一絕緣膜12。作為示例，說明一種用于通過等離子體CVD方法來形成第一絕緣膜12的方法。圖3示出一種用于通過等離子體CVD方法來形成薄膜(這里對應于第一絕緣膜12)的設備的結(jié)構(gòu)示例。圖3所示的等離子體CVD設備包括處理室，提供有其上設置了待處理襯底331(這里對應于襯底10)的支承底座351;電極板360，具有通過其中引入氣體的小開口；高頻電力引入部分361;氣體引入部分362;以及抽氣端口353。當支承底座351提供有溫度控制部分357時，可控制待處理襯底331的溫度?？赏ㄟ^按照將在待處理襯底331之上形成的薄膜向處理室引入料氣體，來形成預期薄膜。例如，當形成氧氮化硅膜作為第一絕緣膜12時，可將硅烷(SiH4)氣體和低氧化氮(N20)氣體引入處理室。隨后，對第一絕緣膜12(參見圖1B)進行等離子體氧化，由此形成第二絕緣膜14(參見圖1C)。通過使用以高頻、例如通過^[效波(通常為2.45GHz)所激勵并且電子密度為lx1011cm-s或以上以及電子溫度為1.5eV或以下的等離子體，來進行等離子體氧化。更具體來說，優(yōu)選地使用電子密度為lx1011cm-3至lxl013cm-3以及電子溫度為0.5eV至1.5eV的等離子體。此外，在其中進行等離子體氧化的氣氛至少包含氧，并且除了氧之外還可包含稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。作為稀有氣體，例如可使用Ar。此外，Ar和Kr的混合氣體可用作稀有氣體。在包含稀有氣體的氣氛中對第一絕緣膜12進行等離子體氧化時，第一絕緣膜12可包含用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。例如，當Ar用作稀有氣體時，通過等離子體氧化所形成的第二絕緣膜14可包含Ar。圖2示出一種用于進行等離子體氧化的設備的結(jié)構(gòu)示例。圖2所示的等離子體處理設備包括支承底座88,其上設置了提供有被進行等離子體氧化的薄膜的襯底IO(對應于提供有第一絕緣膜12的襯底10，如圖1A所示)；氣體供應部分84，用于引入氣體；抽氣端口86,它與真空泵連接以便抽空氣體；天線80;介電板82;以及微波供應部分92,用于供應微波以生成等離子體。此外，當支承底座88提供有溫度控制部分90時，可控制襯底10的溫度。下面說明通過使用圖2所示的等離子體處理設備對第一絕緣膜12進行等離子體氧化的具體示例。首先，將圖2所示的等離子體處理設備的處理室抽真空。然后，通過氣體供應部分84引入至少包含氧的等離子體處理的氣體。襯底10由溫度控制部分90在100°C至550°C進行加熱或者保持為室溫。襯底10與介電板82之間的距離(以下又稱作電極間隔)的范圍是大約20mm至80mm(優(yōu)選地20mm至60mm)。隨后，將微波(頻率為2.45GHz)從微波供應部分92提供給天線80。然后，通過介電板82將微波從天線80引入處理室，由此生成等離子體94。當通過引入微波來激勵等離子體時，等離子體可生成為具有低電子溫度(3eV或以下，優(yōu)選地為1.5eV或以下)和高電子密度(lx1011cm-3或以上)。要注意，在本說明書中，通過引入微波而生成為具有低電子溫度和高電子密度的等離子體可稱作高密度等離子體。第一絕緣膜12通過由這種高密度等離子體所產(chǎn)生的氧基(以下可稱作(0*))進行氧化。這時，當稀有氣體、如氬與用于等離子體處理的氣體進行混合時，由于激勵的稀有氣體種類而有效地產(chǎn)生氧基。在這種方法中，通過有效地使用等離子體所激勵的活性基，通過在500。C或以下的低溫的固相反應進行的氧化是可能的。例如，對于通過使用圖2所示的等離子體處理設備、在包含氧氣(02)和氬氣(Ar)的氣氛中進行等離子體處理的情況進行描述。從引入等離子體處理設備的氧氣(02)和氬氣(Ar)中，通過^f效波來生成在其中混合氧氣和氬氣的高密度等離子體。在其中混合了氧氣和氬氣的高密度等離子體中，通過引入的微波來激勵氬氣以產(chǎn)生氬基(以下稱作(Ar*))，以及通過氬基(Ar"與氧分子之間的碰撞來產(chǎn)生氧基(0515)。然后，所產(chǎn)生的氧基(0*)與在襯底IO之上所形成的第一絕緣膜12相互進行反應以形成第二絕緣膜14。第二絕緣膜14是具有高耐受電壓的致密膜，它通過在包含氧的氣氛中對第一絕緣膜12進行等離子體處理來獲得。此外，可通過比常規(guī)熱氧化方法中更低溫度的工藝來制造第二絕緣膜14。通過使用本發(fā)明，甚至可以在由對熱敏感的玻璃等制成的襯底上形成具有有利的膜特性的薄膜。例如，通過在包含氧的氣氛中對第一絕緣膜12進行等離子體處理所得到的第二絕緣膜14關于0.5wt。/。氫氟酸可具有8納米/分鐘或以下的蝕刻速率。當通過CVD方法、濺射方法或者例如濕式氧化等熱氧化方法來形成第一絕緣膜時，該絕緣膜包含氫。但是，當進行等離子體氧化時，可降低絕緣膜的氫含量。通過使用本發(fā)明，可減少氪引起的而在絕緣膜中生成的電子陷阱。例如，通過在包含氧的氣氛中對第一絕緣膜12進行等離子體處理所得到的第二絕緣膜14可具有5xl0"原子/cr^或以下的氫濃度(按照通過二次離子質(zhì)語法(SIMS)對氫濃度的測量)。在這里說明等離子體氧化處理之前和之后的大概的絕緣膜的結(jié)構(gòu)。如上所述，當通過CVD方法、賊射方法或者例如濕式氧化等熱氧化方法來形成包含氧的薄膜時，該薄膜易于引入氫。這時，引入包含氧的薄膜中的氫的一部分被認為與薄膜中的氧形成O-H鍵。在對包含例如O-H鍵等的含氫的薄膜進行等離子體氧化時，發(fā)生由于氧基而引起的氫解吸收或者氫與氧之間的取代反應，使得薄膜的氫含量認為被降低。這樣，薄膜中的氫通過氧基被解吸收，或者發(fā)生氬與氧之間的取代反應，由此減少薄膜中的O-H鍵。因此，可減少由于絕緣膜中的O-H鍵而引起的電子陷阱。此外，認為可通過由于氧基而引起的薄膜中的氫的解吸，或者通過薄膜中的氫與氧之間的取代反應，來形成具有高耐受電壓的致密膜，它使薄膜中的氫減少。如上所述，通過^f吏用本發(fā)明，可形成具有高耐受電壓的致密絕緣膜。此外，具有極少電子陷阱的絕緣膜可通過降低薄膜的氫含量來形成。因此，可提供具有優(yōu)良的膜特性的絕緣膜。在這個實施例中，說明使用本發(fā)明的半導體器件的制造方法的示例。在此，對使用本發(fā)明來制造薄膜晶體管(以下又稱作TFT)的柵絕緣膜的情況進行描述。在以下說明的本發(fā)明的結(jié)構(gòu)中，指示相同元件的參考標號共同用于不同的附圖，并且可省略對這種元件的描述。首先，在襯底400之上形成基絕緣膜402(參見圖4A)。襯底400可以是玻璃襯底、石英襯底、藍寶石襯底、陶瓷襯底、金屬襯底等。此外，還可使用由聚對苯二曱酸乙二酯、聚萘二甲酸乙二醇酯、聚醚砜、丙烯酸類的等制成的塑料襯底。另夕卜，可使用至少可承受在該過程中產(chǎn)生的熱的襯底。在這個實施例中，玻璃襯底用作襯底400。由例如氧化硅、氮化硅、氧氮化硅(SiOxNy,x〉yX))或者氧化氮化硅(SiNxOy，x〉yX))等絕緣膜材料來形成基絕緣膜402?；^緣膜402可具有單層或多層結(jié)構(gòu)。形成基絕緣膜402的方法沒有具體限制，可使用CVD方法、濺射方法等。通過提供基絕緣膜402，可防止從襯底的雜質(zhì)擴散。如果襯底400的不平整性以及雜質(zhì)擴散不引起任何問題，則無需提供基絕緣膜402。在這個實施例中，使用通過等離子體CVD方法的作為第一層的氧化氮化硅膜以及作為第二層的氧氮化硅膜來形成基絕緣膜402。隨后，在基絕緣膜402之上形成島狀半導體膜404(參見圖4A)?？赏ㄟ^以下方式來形成島狀半導體膜404:非晶半導體膜由包含硅(Si)作為其主要成分的材料(例如Si或SixGe^)來形成，使非晶半導體膜結(jié)晶，然后有選擇地蝕刻結(jié)晶半導體膜。通過CVD方法、'踐射方法等，形成非晶半導體膜。不一定使非晶半導體膜結(jié)晶。當沒有使非晶半導體膜結(jié)晶時，有選擇地蝕刻非晶半導體膜，以便形成包括非晶半導體膜的島狀半導體膜404。在使非晶半導體膜結(jié)晶時，可使用激光晶化方法、使用RTA或退火爐的熱晶化方法、使用促進晶化的金屬元素的熱晶化方法、這些方法中任何方法與其他方法相結(jié)合的方法等。當通過激光輻照使半導體膜結(jié)晶或再結(jié)晶時，半導體激光(LD)泵浦連續(xù)波(CW)激光器(YV04,二次諧波(波長532nm))可用作激光的光源。不需要具體限制為二次諧波；但是，二次諧波在能量效率方面優(yōu)于其它高次諧波。當采用CW激光器來輻照半導體膜時，半導體膜可連續(xù)接收能量。因此，一旦熔融了半導體膜，則熔融狀態(tài)可以連續(xù)。此外，可通過掃描cw激光器來移動半導體膜的固-液界面，并且可形成在沿這個移動方向的一個方向上為很長的晶粒。另外，使用固態(tài)激光器，因為與氣體激光器等相比預期有高度穩(wěn)定的輸出和穩(wěn)定的處理。要注意，可以不僅使用cw激光器，而且還可使用重復率為10MHz或以上的脈沖激光器。采用具有高重復率的脈沖激光器，當使熔融半導體膜凝固的時間比激光器的脈沖間隔更短時，半導體膜可不斷地保持熔融狀態(tài)，它通過移動固體-液體界面而使半導體膜能夠具有在一個方向上是很長的晶粒?？墒褂闷渌麮W激光器以及重復率為10MHz或以上的脈沖激光器。例如，Ar激光器、Kr激光器、C02激光器等可用作氣體激光器。此外，提供金屬蒸汽激光器、如氦-鎘激光器作為氣體激光器。YAG激光器、YLF激光器、YA103激光器、GdV(V激光器、KGW激光器、KYW激光器、翠綠寶石激光器、鈦藍寶石激光器、Y;j03激光器、YV04激光器等可用作固態(tài)激光器。此外，在這些固態(tài)激光器之中，YAG激光器、Y203激光器、GdV04激光器、YV04激光器等也可用作陶瓷激光器。優(yōu)選的是采用TEM。o(單橫向模式)從激光振蕩器發(fā)出激光，因為待輻照表面的線性射束斑可具有更均勻能量。除了以上所述之外，還可使用脈沖準分子激光器。隨后，在半導體膜404之上形成第一絕緣膜406(參見圖4B)。形成至少包含氧的薄膜作為第一絕緣膜406。例如，第一絕緣膜406由氧化硅、氧氮化硅(SiOxNy,x>y>0)、氧化氮化硅(SiNxOy,x>y〉0)、氧化鋁(AM3y)、氧化鉭(TaxOy)等而形成。另外，可使用具有高介電常數(shù)的材料、例如氧化鉿(HfOx)。通過CVD方法、賊射方法等，來形成第一絕緣膜406。例如，當使用氧化硅或氧氮化硅時，膜厚度的范圍優(yōu)選;也為1nm至100nm，更優(yōu)選i也為1nm至40nm。當形成氧氮化硅膜作為第一絕緣膜406時，可使用硅烷(SiH4)氣體和低氧化氮(N20)氣體作為材料氣體，通過等離子體CVD方法來形成第一絕緣膜406。在這時形成氧氮化硅的條件的示例如下所示。材料氣體的氣體質(zhì)量流量比設置為SiH4:N2O=l:800(sccm)。本說明書中的氣體質(zhì)量流量比指的是提供到膜形成室的SiH4氣體與N20氣體之間的氣體質(zhì)量流量(sccm)的比。高頻電力設置為在60MHz的頻率的150W，膜形成溫度(襯底溫度)設置為400°C，處理室的氣壓設置為40Pa,以及電極間隔設置為28mm。第一絕緣膜406經(jīng)過等離子體氧化(參見圖4C),由此形成第二絕緣膜408(參見圖4D)。通過使用以高頻、例如通過孩史波(通常為2.45GHz)所激勵并且電子密度為lx1011cn^或以上以及等離子體電子溫度為1.5eV或以下的等離子體，來進行等離子體氧化。具體來說，優(yōu)選地使用電子密度為lx1011cm-s至lxl013cm-s以及等離子體電子溫度為0.5eV至L5eV的等離子體。此外，對第一絕緣膜406所進行的等離子體氧化時間優(yōu)選地為60秒或以上。等離子體氧化在至少包含氧的氣氛中進行。例如，氣氛優(yōu)選地包括氧(02);氧(02)和稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)；或者氧(02)、稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)和氫(112)。當氣氛包含氫(H2)時，氫的量優(yōu)選地小于氧和稀有氣體的量。在這個實施例中，等離子體氧化在至少包含氧(02)和氬(Ar)的氣氛中進行。具體來說，將氧和氬的混合氣體作為等離子體處理的氣體而引入圖2所示等離子體處理設備的處理室。例如，能以0.1至100sccm引入氧，而能以100至5000sccm引入氬。在這里，以5sccm引入氧，而以900sccm引入氬。襯底溫度設置為400°C，以及處理室的氣壓設置為106.67Pa。此外，頻率為2.45GHz的微波用于等離子體激勵。在等離子體電子密度高達lx1011cm-s或以上并且作為待處理對象的第一絕緣膜406附近的電子溫度很低的條件下進行本發(fā)明的等離子體氧化；因此能夠防止第二絕緣膜408因等離子體而被損壞。此外，由于等離子體電子密度高達lxl011cn^或以上，因此，與通過CVD方法、濺射方法等形成的薄膜相比，可^f吏通過對于待處理對象(這里為第一絕緣膜406)進行等離子體氧化所形成的薄膜(這里為第二絕緣膜408)成為具有高耐受電壓的致密膜。此外，由于等離子體電子溫度低至1.5eV或以下，因此，可在比常規(guī)等離子體處理或熱氧化方法更低的溫度對于待處理對象進行氧化處理。例如，在低于玻璃襯底的變形點100。C或以上的等離子體氧化可用于充分地進行氧化處理。通過上述條件下的等離子體氧化，可獲得具有高耐受電壓的致密膜。此外，可通過對于經(jīng)由CVD方法或濺射方法所形成的包含氫的絕緣膜進行等離子體氧化，來獲得具有降低的氫含量的薄膜。在這個實施例中，對于半導體膜404之上所形成的第一絕緣膜406進行等離子體氧化。這時，根據(jù)第一絕緣膜406的膜厚度，還使與第一絕緣膜406接觸的半導體膜404的表面氧化。例如，當?shù)谝唤^緣膜406的厚度為40nm或以下時，還可使與第一絕緣膜406接觸的半導體膜404的表面氧化。因此，在對第一絕緣膜406進行等離子體處理之后，半導體膜404的膜厚度可減小(圖4D)。這是因為，當?shù)谝唤^緣膜406很薄時，氧基充分地透過第一絕緣膜406。透過第一絕緣膜406的氧基使半導體膜404的表面氧化。半導體膜404的氧化表面充當?shù)诙^緣膜408的部分。因此，半導體膜404的膜厚度減小，使得第二絕緣膜408變得比第一絕緣膜406更厚。圖4D示出示例，其中，半導體膜404在等離子體處理之后變得更薄，在等離子體之前的半導體膜404的外沿以虛線表示。在此，測量等離子體氧化處理之前和之后的半導體膜以及在半導體膜之上所形成的絕緣膜的膜厚度的結(jié)果如表1所示。使用其中在玻璃襯底之上堆疊結(jié)晶硅膜和氧化硅膜的樣本，通過分光式橢圓偏光法，來進行測量。作為測量設備，使用HORIBA,Ltd.制造的"光i普橢圓計UVISEL"。通過經(jīng)由CVD方法形成氧化硅膜，然后對氧化硅膜進行等離子體氧化，來獲得氧化硅膜。在下列條件下進行等離子體氧4b:02的流速為5sccm，Ar的流速為900sccm,H2的流速為5sccm,處理室的氣壓為106.67Pa,高頻電力為3800W(2.45GHz)，以及村底溫度為400°C。<table>tableseeoriginaldocumentpage22</column></row><table>如表1所示，在等離子體氧化之后，氧化硅(Si02)膜的膜厚度增加5.27nm,而結(jié)晶硅(Si)膜的膜厚度減小2.45nm。因此，大家理解，通過等離子體氧化，結(jié)晶硅膜變得更薄，而氧化硅膜變得更厚。此外，還認為結(jié)晶硅膜變得更薄，因為通過高密度等離子體所產(chǎn)生的氧基透過氧化硅膜以使結(jié)晶硅膜表面氧化。在包含稀有氣體的氣氛中對第一絕緣膜406進行等離子體氧化時，第一絕緣膜406可包含用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。例如，當Ar用作稀有氣體時，通過等離子體氧化所形成的第二絕緣膜408可包含Ar。通過上述步驟形成的第二絕緣膜408充當晶體管的柵絕緣膜。因此，柵絕緣膜可形成為致密的，并且具有高耐受電壓。此外，與通過CVD方法、濺射方法等形成的薄膜相比，柵絕緣膜可具有降低的氫含量和極少的電子陷阱。然后，在第二絕緣膜408之上形成導電膜(參見圖5A)。在這里示出堆疊導電膜410和導電膜412的示例。不用說，導電膜可作為單層或者也作為三層或以上的疊層來形成。導電膜410和412可由從鉭(Ta)、鴒(W)、鈦(Ti)、鉬(Mo)、鋁(A1)、銅(Cu)、鉻(Cr)、鈮(Nb)等中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成。另外，導電膜410和412可使用通過使這些元素中任何元素氮化所得到的金屬氮化物膜來形成。此外，可使用以摻雜了例如磷等雜質(zhì)元素的多晶硅為代表的半導體材料?？赏ㄟ^CVD方法、濺射方法等，使用這些材料來形成導電膜410和412。在這里，導電膜410由氮化鉭來形成，而導電膜412由導電膜410之上的鎢來形成。另外，可使用從氮化鴒、氮化鉬和氮化鈦中選取的材料來形成作為單層或者疊層的導電膜410,并且可使用從鉭、鉬和鈦中選取的材料來形成作為單層或疊層的導電膜412。隨后，有選擇地蝕刻導電膜410和導電膜412，使得導電膜410和導電膜412保持在半導體膜404的一部分之上。因此，形成導電膜414和導電膜416,它們形成柵電極418(參見圖5B)。在這個實施例中，雖然柵電極418的導電膜414和導電膜416的端部大約相互匹配，但是本發(fā)明并不局限于此。例如，在下面形成的導電膜414的寬度(與載流子在溝道形成區(qū)域中流通的方向(連接源區(qū)和漏區(qū)的方向)大約平行的方向上的寬度)可大于導電膜416的寬度。隨后，通過使用柵電極418作為掩模來添加雜質(zhì)元素，由此形成成對的雜質(zhì)區(qū)域422以及該成對雜質(zhì)區(qū)域422之間的溝道形成區(qū)域420(參見圖5C)。這里形成的雜質(zhì)區(qū)域422各充當晶體管的源區(qū)或漏區(qū)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。在這里，添加磷(P)作為雜質(zhì)元素。然后，形成絕緣膜以便覆蓋第二絕緣膜408和柵電極418(導電膜416和414)(參見圖5D)。在這里，示出堆疊第三絕緣膜424和第四絕緣膜426作為絕緣膜的示例。本發(fā)明沒有具體限制，而是絕緣膜可作為單層或者也作為三層或以上的疊層來形成?？墒褂冒缪趸?、氮化硅、氧氮化硅(SiOxNy，x〉yX))或氧化氮化硅(SiNxOy，x〉y〉0)等的含氧或氮的絕緣膜、包含例如DLC(類金剛石碳)等含碳的絕緣膜、或者包含例如硅氧烷樹脂等硅氧烷材料或者例如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯基苯酚(polyvinylphenol)、苯并J不丁烯(benzocyclobutene)或者丙蹄酸類的等有機材料的薄膜，來形成第三絕緣膜424和第四絕緣膜426。硅氧烷材料對應于包含Si-O-Si鍵的材料。硅氧烷具有包括硅(Si)和氧(O)鍵的骨架結(jié)構(gòu)。對于取代基，使用至少包含氫的有機基團(例如烷基或芳烴)。氟基也可用于取代基。另外，至少包含氫的有機基團和氟基可用于取代基。可通過CVD方法、'減射方法、涂層方法等，由這些材料來形成第三絕緣膜424和第四絕緣膜426。當絕緣膜由有機材料或硅氧烷材料來形成時，可使因半導體膜、柵電極等而引起的臺階變平。但是，由有機材料或硅氧烷材料所形成的薄膜易于吸收和透射水分。因此，如果半導體膜、柵絕緣膜、柵電極等形成為與由有機材料或硅氧烷材料所形成的薄膜接觸，則完整晶體管的電特性會受到不利影響。因此，由具有對水分的高阻擋作用的無機材料所形成的薄膜優(yōu)選地形成為與半導體膜、柵絕緣膜、柵電極等接觸。具體來說，由于具有對水分的高阻擋作用，包含氮化硅、氧化氮化硅等的薄膜是優(yōu)選的。在這里，第三絕緣膜424使用包含無機材料的薄膜來形成，而第四絕緣膜426使用包含有機材料或硅氧烷材料的薄膜在第三絕緣膜424之上形成。然后，延伸到半導體膜404中形成的雜質(zhì)區(qū)域422的開口設置在第三絕緣膜424和第四絕緣膜426中。然后，形成與半導體膜404中形成的雜質(zhì)區(qū)域422電連接的導電膜428(參見圖5D)。雖然這里示出作為單層來形成導電膜428的示例，但是導電膜428可作為兩層或以上的疊層來形成。導電膜428充當晶體管的源極或漏極引線?？赏ㄟ^CVD方法、'減射方法等，由從鋁(A1)、鴒(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、拍(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)和硅(Si)中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成導電膜428。例如，作為包含鋁作為其主要成分的合金材料，可使用下列材料包含鋁作為其主要成分并且還包含鎳的材料；或者包含鋁作為其主要成分并且還包含鎳以及碳和硅中之一或兩者的材料。作為導電膜428，例如，優(yōu)選地使用阻擋膜、鋁硅(A1-Si)膜和另外的阻擋膜的堆疊結(jié)構(gòu)或者阻擋膜、鋁硅(A1-Si)膜、氮化鈦(TiN)膜和另外的阻擋膜的堆疊結(jié)構(gòu)。要注意，阻擋膜對應于鈦、氮化鈦、鉬或氮化鉬的薄膜。由于鋁和鋁硅具有低電阻并且價格低廉，所以它們適合于形成導電膜428。當阻擋層形成為上層和下層時，可防止鋁和鋁硅中的小丘的產(chǎn)生。此外，當阻擋膜由具有高還原性質(zhì)的元素鈦來形成時，即使在結(jié)晶半導體膜之上形成薄的自然氧化膜，也可通過還原這個自然氧化膜來進行與晶體半導體膜的有利接觸。按照這些步驟，可制造本發(fā)明的半導體器件。這個實施例所示的晶體管的結(jié)構(gòu)只是示例，并且可使用各種已知的結(jié)構(gòu)。例如，LDD區(qū)域可在半導體膜中形成，并且柵電極的側(cè)面可提供有邊墻。此外，可應用多柵極結(jié)構(gòu)(具有包括相互串連的至少兩個溝道形成區(qū)域的半導體膜以及用于分別向溝道形成區(qū)域施加電場的至少兩個柵電極的結(jié)構(gòu))或雙柵極結(jié)構(gòu)(半導體膜夾在上與下柵電極之間的結(jié)構(gòu))。通過使用本發(fā)明，可實現(xiàn)較薄且具有高耐受電壓的致密柵絕緣膜。此外，無需進行高溫熱處理而實現(xiàn)具有有利的膜特性的柵絕緣膜。另外，當通過對于經(jīng)由CVD方法或濺射方法所形成的絕緣膜進行等離子體氧化來形成柵絕緣膜時，可充分覆蓋半導體膜。因此，能夠防止例如柵電極與半導體膜的溝道形成區(qū)域之間因柵絕緣膜的在耐受電壓方面的缺陷(又稱作耐受電壓的降低)或者柵絕緣膜的覆蓋的缺陷而引起的泄漏電流或短路等的缺陷，由此可制造極可靠的半導體器件。此外，致密并且具有高耐受電壓和有利的覆蓋的柵絕緣膜的膜厚度可減?。灰虼?，可實現(xiàn)半導體器件的進一步小型化和更高的準確性，這產(chǎn)生半導體器件的更高性能。此外，由于因這種薄膜的有缺陷的形狀而引起的缺陷被減少，因此，在其制造過程中能以高產(chǎn)率來生產(chǎn)半導體器件，并且可提高待完成半導體器件的可靠性。當通過本發(fā)明來形成柵絕緣膜時，與通過CVD方法或'濺射方法所形成的絕緣膜相比，氫含量可被減??；因此，柵絕緣膜可具有更少的電子陷阱。因此，可防止例如晶體管的閾值電壓的變化或者亞閾值系數(shù)的降低等的缺陷；因而可制造極可靠的半導體器件。這個實施例可與該實施方式或者本說明書中所述的其它實施例的任何實施例適當?shù)亟M合。[實施例2]在這個實施例中，將參照圖8A至圖8E來說明一種情況，其中，絕緣膜(以下又稱作邊墻)設置在實施例1所示結(jié)構(gòu)的柵電極的側(cè)表面。要注意，相同的參考標號用來指示與實施例1中相同的部分，并且省略對這種部分的描述。進行直到圖5B所示步驟并且在實施例1中所述的步驟(參見圖8A)。隨后，通過使用柵電極418作為掩模將雜質(zhì)元素加入半導體膜404，由此形成成對的第一雜質(zhì)區(qū)域822。這里形成的雜質(zhì)區(qū)域822充當稍后將完成的晶體管的低濃度雜質(zhì)區(qū)域(又稱作LDD區(qū)域)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等(參見圖8B)。然后，形成與柵電極418的側(cè)表面接觸的第三絕緣膜824(參見圖8C)。與柵電極418的側(cè)表面接觸的第三絕緣膜824又稱作邊墻。可通過形成絕緣膜以便覆蓋第二絕緣膜408和柵電極418，然后通過主要以垂直方向的各向異性蝕刻法有選擇地蝕刻該絕緣膜，來形成第三絕緣膜824?？赏ㄟ^CVD方法或賊射方法，作為單層或?qū)拥寞B層，由氧化硅、氧氮化硅等形成絕緣膜(稍后形成的第三絕緣膜824)。此外，第三絕緣膜824優(yōu)選地經(jīng)過等離子體氧化?？膳c在形成第二絕緣膜408時對第一絕緣膜406所進行的處理相似地進行等離子體氧化。也就是說，可使用以高頻、例如通過微波(通常為2.45GHz)所激勵并且電子密度為lx1011cm-3或以上以及等離子體電子溫度為1.5eV或以下的等離子體。更具體來說，優(yōu)選地使用電子密度為lx1011cm-3至lxl013cn^以及等離子體電子溫度為0.5eV至1.5eV的等離子體。等離子體氧化時間優(yōu)選地為60秒或以上。通過對于充當邊墻的絕緣膜進行等離子體氧化，可獲得具有高耐受電壓的致密膜。在通過CVD方法、賊射方法等形成充當邊墻的絕緣膜時，絕緣膜易于吸收水分。但是，如本發(fā)明所述，可通過對于充當邊墻的絕緣膜進行等離子體氧化，來減小絕緣膜的氫含量。等離子體氧化在至少包含氧的氣氛中進行。例如，氣氛優(yōu)選地包括氧(02);氧(02)和稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)；或者氧(02)、稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)和氫(H2)。當氣氛包含氫時，氫的量優(yōu)選地小于氧和稀有氣體的量。然后，通過使用柵電極418和第三絕緣膜824作為掩模將雜質(zhì)元素加入半導體膜404，由此形成溝道形成區(qū)域825、成對的第二雜質(zhì)區(qū)域826以及成對的第三雜質(zhì)區(qū)域827(參見圖8D)。在這里，以比在形成第一雜質(zhì)區(qū)域822(參見圖8B)時添加的雜質(zhì)元素更高的濃度來添加雜質(zhì)元素。因此，第三雜質(zhì)區(qū)域827是以比第二雜質(zhì)區(qū)域826中更高的濃度來添加雜質(zhì)元素的區(qū)域。此外，第三雜質(zhì)區(qū)域827各充當源區(qū)和漏區(qū)，而第二雜質(zhì)區(qū)域826充當?shù)蜐舛入s質(zhì)區(qū)域(LDD區(qū)域)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。隨后，形成絕緣薄膜以覆蓋第二絕緣膜408、第三絕緣膜824和柵電極418。在這里，形成作為第四絕緣膜828和第五絕緣膜830的疊層的絕緣膜。不用說，本發(fā)明并不局限于此，而是絕緣膜可作為單層或者也作為三層或以上的疊層來形成。然后，形成與半導體膜404中形成的第三雜質(zhì)區(qū)域827電連接的導電膜832(參見圖8E)?？墒褂美缪趸?、氮化硅、氧氮化硅(SiOxNy，x〉y〉0)或氧化氮化硅(SiN"y,x〉yX))等的含氧或氮的絕緣膜、包含例如DLC(類金剛石碳)等含碳的絕緣膜、或者包含例如硅氧烷樹脂等硅氧烷材料或者例如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯基苯酚、苯并環(huán)丁烯或丙烯酸類的等有機材料的薄膜，來形成第四絕緣膜828和第五絕緣膜830。硅氧烷材料對應于包含Si-O-Si鍵的材料。硅氧烷具有包括硅(Si)和氧(O)鍵的骨架結(jié)構(gòu)。對于取代基，使用至少包含氫的有機基團(例如烷基或芳烴)。氟基也可用于取代基。另外，至少包含氫的有機基團和氟基可用于取代基?？赏ㄟ^CVD方法、濺射方法、涂層方法等，由這些材料來形成第四絕緣膜828和第五絕緣膜830。當絕緣膜由有機材料或硅氧烷材料來形成時，可使因半導體膜、柵電極等而引起的臺階變平。但是，由有機材料或硅氧烷材料所形成的薄膜易于引入和透射水分。因此，如果半導體膜、柵絕緣膜、柵電極等形成為與由有機材料或硅氧烷材料所形成的薄膜接觸，則完整晶體管的電特性可能受到不利影響。因此，使用具有對水分的高阻擋作用的無機材料的薄膜優(yōu)選地形成為與半導體膜、柵絕緣膜、柵電極等接觸。具體來說，由于具有對水分的高阻擋作用，包含氮化硅、氧化氮化硅等的薄膜是優(yōu)選的。在這里，第四絕緣膜828使用包含無機材料的薄膜來形成，而第五絕緣膜830使用包含有機材料或硅氧烷材料的薄膜在第四絕緣膜828之上形成?？赏ㄟ^CVD方法、賊射方法等，由從鋁(A1)、鴒(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)和硅(Si)中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成導電膜832。例如，作為包含鋁作為其主要成分的合金材料，可使用下列材料包含鋁作為其主要成分并且還包含鎳的材料；或者包含鋁作為其主要成分并且還包含鎳以及碳和硅中之一或二者的材料。作為導電膜832，例如，優(yōu)選地使用阻擋膜、鋁硅(A1-Si)膜和另外的阻擋膜的堆疊結(jié)構(gòu)或者阻擋膜、鋁硅(A1-Si)膜、氮化鈦(TiN)膜和另外的阻擋膜的堆疊結(jié)構(gòu)。要注意，阻擋膜對應于鈦、氮化鈦、鉬或氮化鉬的薄膜。由于鋁和鋁硅具有低電阻并且價格低廉，所以它們適合于形成導電膜832。當阻擋層形成為上層和下層時，可防止鋁和鋁硅中的小丘的產(chǎn)生。此外，當阻擋膜由作為具有高還原性質(zhì)的元素的鈦來形成時，即使在晶體半導體膜之上形成薄的自然氧化膜，也可通過還原這個自然氧化膜來進行與晶體半導體膜的有利接觸。按照這些步驟，可制造本發(fā)明的半導體器件。這個實施例所示的晶體管的結(jié)構(gòu)只是示例，并且可使用各種已知的結(jié)構(gòu)。例如，可應用多柵結(jié)構(gòu)(具有包括相互串聯(lián)的至少兩個溝道形成區(qū)域的半導體膜以及用于分別向溝道形成區(qū)域施加電場的至少兩個4冊電極的結(jié)構(gòu))或雙柵結(jié)構(gòu)(半導體膜夾在上與下柵電極之間的結(jié)構(gòu))。通過應用本發(fā)明，可在柵電極的側(cè)表面形成具有高耐受電壓的致密絕緣膜(邊墻)。因此，可防止例如從柵電極的側(cè)表面流經(jīng)邊墻的局部泄漏電流等的缺陷，并且可制造具有更高可靠性的半導體器件。雖然在這個實施例中說明了具有在襯底之上的島狀半導體膜的薄膜晶體管，但是本發(fā)明并不局限于此。例如，本發(fā)明還可應用于在半導體襯底中具有溝道形成區(qū)域的晶體管的邊墻。這個實施例可與該實施方式或者本說明書中所述的其它實施例的任何適當?shù)亟M合。[實施例3]在這個實施例中，將參照圖9A至圖9C以及圖IOA至圖IOC來說明作為非易失性半導體存儲器件的非易失性存儲元件的制造方法的示例。在此描述使用在襯底之上形成的半導體膜的非易失性存儲元件。以非易失性存儲器等為代表的非易失性半導體存儲器件具有與MOSFET(金屬氧化物半導體場效應晶體管)相似的結(jié)構(gòu)，其特征在于能夠長期聚積電荷的區(qū)域設置在溝道形成區(qū)域之上。這個電荷聚積區(qū)域在絕緣膜之上形成，并與其周圍絕緣；因此，又稱作浮柵電極?？刂茤烹姌O隔著另外的絕緣膜在浮柵電極之上形成。這種結(jié)構(gòu)是所謂的浮柵類型非易失性半導體存儲器件。具有上述結(jié)構(gòu)的非易失性半導體存儲器件根據(jù)施加到控制柵電極的電壓來在浮柵電極中聚積電荷和釋放電荷。也就是說，非易失性半導體存儲器件具有通過將電荷帶入或帶出浮柵電極的存儲數(shù)據(jù)的機制。具體來說，通過在控制柵電極與提供有溝道形成區(qū)域的半導體膜之間施加高電壓，來進行對浮柵電極的電荷的注入和提取。可以說，F(xiàn)owler-Nordheim類型(F-N類型)隧穿電流("與非"型)或熱電子("或非"型)在這時流經(jīng)溝道形成區(qū)域之上的絕緣膜。因此，在溝道形成區(qū)域之上形成的絕緣膜又稱作隧道絕緣膜。這個實施例將說明這種浮柵類型非易失性存儲元件的制造方法的示例。首先，島狀半導體膜904隔著基絕緣膜902在襯底900之上形成。然后，在半導體膜904之上形成第一絕緣膜906(參見圖9A)。襯底900可以是玻璃襯底、石英襯底、藍寶石襯底、陶瓷襯底、金屬襯底等。此外，還可使用由聚對苯二曱酸乙二酯、聚萘二曱酸乙二醇酯、聚醚砜、丙烯酸類的等制成的塑料襯底。另外，可使用至少可承受在該過程中產(chǎn)生的熱量的襯底。在這個實施例中，襯底900是玻璃襯底。由例如氧化硅、氮化硅、氧氮化硅(SiOxNy，x〉yX))或者氧化氮化硅(SiNxOy,x〉yX))等絕緣膜材料來形成基絕緣膜902。此外，基絕緣膜902可以是單層或?qū)拥寞B層。用于形成基絕緣膜902的方法沒有具體限制，而是可使用CVD方法、濺射方法等。通過提供基絕緣膜902,可防止從襯底的雜質(zhì)擴散。當襯底900的不平整性以及雜質(zhì)擴散沒有引起任何問題，則無需提供基絕緣膜902。在這個實施例中，通過等離子體CVD方法來形成作為基絕緣膜902的氧化氮化硅膜?？赏ㄟ^以下方式來形成島狀半導體膜904:由包含硅(Si)作為其主要成分的材料(例如Si或SixGe^)來形成非晶半導體膜，使非晶半導體膜結(jié)晶，然后有選擇地蝕刻結(jié)晶半導體膜?？赏ㄟ^CVD方法、濺射方法等，形成非晶半導體膜。不一定使非晶半導體膜結(jié)晶。當沒有使非晶半導體膜結(jié)晶時，有選擇地蝕刻非晶半導體膜，以便形成包括非晶半導體膜的島狀半導體膜904?？赏ㄟ^激光結(jié)晶化方法、使用RTA或退火爐的熱結(jié)晶化方法、使用促進結(jié)晶化的金屬元素的熱結(jié)晶化方法、這些方法中任一種與其他方法相結(jié)合的方法等，使非晶半導體膜結(jié)晶。當通過激光輻照使半導體膜結(jié)晶或再結(jié)晶時，LD泵浦連續(xù)波(CW)激光器(YV04，二次諧波(波長532nm))可用作激光的光源。不需要具體限制為二次諧波；但是，二次諧波在能量效率方面優(yōu)于其它高次諧波。當采用CW激光器來輻照半導體膜時，半導體膜可連續(xù)接收能量。因此，一旦熔融了半導體膜，則熔融狀態(tài)可以連續(xù)。此外，可通過掃描CW激光器來移動半導體膜的固體-液體界面，并且可形成在沿這個移動方向的一個方向上為很長的晶粒。另外，使用固態(tài)激光器，因為與氣體激光器等相比預期極穩(wěn)定的輸出和穩(wěn)定的處理。要注意，可以不僅使用CW激光器，而且還可使用重復率為10MHz或以上的脈沖激光器。采用具有高重復率的脈沖激光器，當使熔融半導體膜凝固的時間段比激光器的脈沖間隔更短時，半導體膜可不斷地保持熔融狀態(tài)，它通過移動固體-液體界面而使半導體膜能夠具有在一個方向上是很長的晶粒。也可使用其它CW激光器以及重復率為10MHz或以上的脈沖激光器。例如，Ar激光器、Kr激光器、(302激光器等可用作氣體激光器。此外，金屬蒸汽激光器、如氦-鎘激光器可用作氣體激光器。YAG激光器、YLF激光器、YA103激光器、GdV04激光器、KGW激光器、KYW激光器、翠綠寶石激光器、鈦藍寶石激光器、Y203激光器、YV04激光器等可用作固態(tài)激光器。此外，在固態(tài)激光器之中，YAG激光器、丫203激光器、GdV04激光器、YV04激光器等可用作陶瓷激光器。優(yōu)選的是采用TEMoo(單橫向模式)從激光器振蕩器發(fā)出激光，因為待輻照表面的線性射束斑可具有更均質(zhì)能量。除了以上所述之外，還可使用脈沖準分子激光器。可通過CVD方法、濺射方法等，由例如氧化硅、氮化硅、氧氮化硅(SiOxNy,x〉yX))或者氧化氮化硅(SiNxOy，x〉yX))等絕緣膜材料來形成第一絕緣膜906。此外，可使用氧化鋁(Al》y)、氧化鉭(Ta"y)、氧化鉿(HfOx)等。第一絕緣膜906的膜厚度優(yōu)選地從1nm至20nm，更優(yōu)選地為1nm至10nm。隨后，對第一絕緣膜906進行等離子體氧化，由此形成第二絕緣膜907。然后，在第二絕緣膜907之上形成電荷聚積膜908(參見圖9B)。在這里，第二絕緣膜907充當隧道絕緣膜，而電荷聚積膜908充當稍后將完成的易失性半導體存儲器件的浮柵電極。對第一絕緣膜906進行的等離子體氧化使用以高頻、例如通過微波(通常為2.45GHz)所激勵并且電子密度為1x10cn^或以上以及等離子體電子溫度為1.5eV或以下的等離子體。更具體來說，電子密度的范圍優(yōu)選地為lxl0Ucn^至lxl013cm-3，并且等離子體電子溫度的范圍優(yōu)選地為0.5eV至1.5eV。第一絕緣膜906的等離子體氧化時間優(yōu)選地為60秒或以上。在至少包含氧的氣氛(例如氧氣氛，包含氧(02)或低氧化氮(>[20)和稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)的氣氛，或者包含氧或低氧化氮、氫(H2)和稀有氣體的氣氛)中進行等離子體氧化。當氣氛包含氫時，氫量優(yōu)選地小于氧或低氧化氮和稀有氣體。作為稀有氣體，例如可使用Ar?？墒褂冒珹r和Kr的混合物的氣體。在稀有氣體氣氛中進行等離子體氧化時，通過等離子體氧化所形成的第二絕緣膜907可包含用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。例如，當Ar用作等離子體氧化中的稀有氣體時，第二絕緣膜907可包含Ar。在等離子體電子密度高達lxl011cm-s或以上并且作為待處理對象的第一絕緣膜906附近的等離子體電子溫度很低的條件下進行本發(fā)明的等離子體氧化；因此能夠防止第二絕緣膜907因等離子體而被損壞。此外，由于等離子體電子密度高達lxlO"cm-3或以上，因此，與通過CVD方法、濺射方法等形成的薄膜相比，可使通過對于待處理對象(這里為第一絕緣膜906)進行等離子體氧化所形成的薄膜(這里為第二絕緣膜907)成為具有高耐受電壓的致密膜。此外，由于等離子體電子溫度低至1.5eV或以下，因此，可在比常規(guī)等離子體處理或熱氧化方法更低的溫度對于待處理對象進行氧化處理。例如，在低于玻璃襯底的變形點100°C或以上的等離子體氧化可用于充分地進行氧化處理。當通過CVD方法、濺射方法等形成的包含氬的絕緣膜經(jīng)過等離子體氧化時，該絕緣膜可具有降低的氫含量。在這個實施例中，在待處理對象的等離子體氧化時引入氧(02)和氬(Ar)的混合氣體。這里使用的混合氣體可包含O.lsccm至100sccm的氧以及100sccm至5000sccm的氬。例如，能以5sccm引入氧，而能以900sccm引入氬。在這個實施例中，通過對第一絕緣膜906進行等離子體氧化所形成的第二絕緣膜907充當稍后將完成的非易失性半導體存儲器件中的隧道絕緣膜。因此，第二絕緣膜907越薄，則隧穿電流更易于流動，它使存儲器能夠高速操作。另外，當?shù)诙^緣膜907更薄時，稍后將形成的浮柵電極可在較低電壓聚積電荷。因此，可降低半導體器件的功耗。因此，第二絕緣膜907優(yōu)選地形成為很薄。作為用于在半導體膜之上形成薄絕緣膜的一般方法，給出熱氧化方法。當熔點不是充分高的襯底、如玻璃襯底用作襯底900時，很難通過熱氧化方法在半導體膜之上形成絕緣膜。此外，通過CVD方法或濺射方法所形成的絕緣膜沒有足夠的膜品質(zhì)，因為薄膜內(nèi)部包含缺陷。此外，通過CVD方法或濺射方法所形成的薄絕緣膜的問題在于，耐受電壓4艮低，并且易于發(fā)生例如針孔等缺陷。另外，通過CVD方法或濺射方法所形成的絕緣膜沒有覆蓋半導體膜的端部，具體來說，它可能引起半導體膜與稍后將形成浮柵電極的導電膜等之間的短路。因此，當通過CVD方法或濺射方法所形成的第一絕緣膜906沒有任何變化地用作隧道絕緣膜時，很可能出現(xiàn)缺陷。因此，在如這個實施例所示通過對第一絕緣膜906進行等離子體氧化來形成第二絕緣膜907時，第二絕緣膜907可以更致密，并且具有比通過CVD方法、濺射方法等形成的絕緣膜更高的耐受電壓。此外，即使在形成第一絕緣膜906時無法充分覆蓋半導體膜904的端部時，也可通過進行等離子體氧化、采用第二絕緣膜907充分覆蓋。因此，存儲器可高速操作，并且可改進存儲器的電荷保持特性。此外，稍后將完成的非易失性半導體存儲器件通過經(jīng)由隧道絕緣膜注入電子來存儲信息。這時，當引起電子陷阱的氫存在于隧道絕緣膜時，電壓在重復進行寫和擦除的過程中波動，這使存儲器退化。因此，引起電子陷阱的隧道絕緣膜的氫含量優(yōu)選地為纟艮低。在如這個實施例所示通過對第一絕緣膜906進行等離子體氧化來形成第二絕緣膜907時，可使絕緣膜的氫含量比通過CVD方法、賊射方法等形成的絕緣膜更低。因此，可提高存儲器的性能。電荷聚積膜908可作為單層或者兩層或以上的疊層來形成。具體來說，可由從硅(Si)、鍺(Ge)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)等中選取的元素、包含這些元素中任何元素作為其主要成分的合金材料或素的氮化物或氧化物)來形成電荷聚積膜908。例如，作為元素的化合36物，可使用氮化硅、氧化氮化硅、碳化硅、包含低于10原子％的鍺的的硅鍺、氮化鉭、氧化鉭、氮化鴒、氮化鈦、氧化鈦、氧化錫等。此外，可使用元素的硅化物(例如硅化鴒、硅化鈦或者硅化鎳)。當使用硅時，可添加例如磷或硼等雜質(zhì)。在這里，使用在包含鍺元素的氣氛(例如GeH4)中通過等離子體CVD方法的包含鍺作為其主要成分、厚度為1nm至20nm、優(yōu)選地為5nm至10nm的薄膜來形成電荷聚積膜908。隨后，在電荷聚積膜908之上形成第三絕緣膜910(參見圖9C)?？赏ㄟ^CVD方法、濺射方法等，由例如氧化硅、氮化硅、氧氮化硅(SiOxNy，x〉yX))或者氧化氮化硅(SiNxOy,x〉yX))等絕緣膜材料來形成第三絕緣膜910。此外，可使用氧化鋁(AlxOy)、氧化鉭(TaxOy)、氧化鉿(HfOx)等。優(yōu)選地，通過CVD方法、賊射方法等，形成厚度為1nm至100nm、更優(yōu)選地從20nm至60nm的第三絕緣膜910。隨后，通過對第三絕緣膜910進行等離子體氧化來形成第四絕緣膜911,然后在第四絕緣膜911之上形成導電膜(參見圖IOA)。在這里，示出依次堆疊導電膜912和導電膜914作為導電膜的示例。備選地，導電膜可以是單層或者三層或以上的疊層。此外，等離子體氧化可通過如形成第二絕緣膜所示的方法來進行。導電膜912和914可由從鉭(Ta)、鵠(W)、鈥(Ti)、鉬(Mo)、鋁(A1)、銅(Cu)、鉻(Cr)、鈮(Nb)等中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成。此外，導電膜912和914可使用通過使這些元素的任何元素氮化所得到的金屬氮化物膜來形成。另夕卜，可使用以摻雜了例如磷等雜質(zhì)元素的多晶硅為代表的半導體材料。隨后，有選擇地蝕刻掉導電膜912和914的疊層，使得導電膜912和914保持在半導體膜904的一部分之上。因此，形成導電膜920和922,它們構(gòu)成柵電極924(參見圖IOB)。此外，在這個實施例中，露出沒有與柵電極924重疊的第二絕緣膜907的表面。具體來說，有選擇地去除在柵電極924下面形成的第四絕緣膜911和電荷聚積膜908中沒有與柵電極924重疊的部分，使得柵電極924、第四絕緣膜918和電荷聚積膜916的端部大約相互匹配。在這種情況下，絕緣膜等中沒有與柵電極924(導電膜920和922)重疊的部分可在形成柵電極924的同時被去除，或者可通過使用形成柵電極924之后剩余的抗蝕劑或者通過使用柵電極924作為掩模被去除。要注意，電荷聚積膜916充當浮柵電極，第四絕緣膜918充當控制絕緣膜，以及柵電極924充當控制柵電極。在本說明書中，術(shù)語"控制絕緣膜"指的是設置在充當浮柵電極的電極與充當控制柵電極的電極之間的絕緣膜。然后，通過使用柵電極924作為掩模來添加雜質(zhì)元素，由此形成成對的雜質(zhì)區(qū)域928以及該對雜質(zhì)區(qū)域928之間的溝道形成區(qū)域926(參見圖IOC)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。按照上述步驟，可制造作為本發(fā)明的非易失性半導體存儲器件的非易失性存儲元件。這個實施例所示的非易失性存儲元件的結(jié)構(gòu)只是示例，不用說，可應用各種已知的結(jié)構(gòu)。通過使用本發(fā)明，可實現(xiàn)具有高耐受電壓的致密且較薄的隧道絕緣膜。此外，可實現(xiàn)具有有利的膜特性的隧道絕緣膜而無需高溫熱處理。此外，當通過對于經(jīng)由CVD方法或'減射方法所形成的絕緣膜進行等離子體氧化來形成隧道絕緣膜時，可充分覆蓋半導體膜。因此，能夠防止例如浮柵電極與半導體膜之間因隧道絕緣膜的在耐受電壓方面的缺陷或者隧道絕緣膜的覆蓋的缺陷而引起的泄漏電流或短路等的缺陷，由此存儲器可高速操作，并且可改進存儲器的電荷保持特性。因此可制造極可靠的半導體存儲器件。此外，通過^f吏用本發(fā)明，可實現(xiàn)具有更加極少電子陷阱的隧道絕緣膜。由于本發(fā)明的非易失性半導體存儲器件通過經(jīng)由隧道絕緣膜注入電子來存儲信息，因此，可通過提供具有更加極少電子陷阱的隧道絕緣膜來制造極可靠的非易失性半導體存儲器件。此外，通過使用本發(fā)明，還可實現(xiàn)具有高耐受電壓的致密控制絕緣膜。因此，可改進存儲器的電荷保持特性，并且可制造極可靠的半導體存儲器件。這個實施例可與該實施方式或者本說明書中所述的其它實施例的任何適當?shù)亟M合。[實施例4]在這個實施例中，將參照圖6A至圖6D以及圖7A至圖7C來說明與實施例3不同的非易失性存儲元件的制造方法的示例。在此，說明使用半導體襯底的非易失性存儲元件的制造方法的示例。首先，在半導體襯底600中形成其中元件是分隔的區(qū)域601(下文中，該區(qū)域又將稱作元件分隔區(qū)域601),并且在區(qū)i或601的表面形成第一絕緣膜603(參見圖6A)。設置在半導體襯底600中的區(qū)域601通過絕緣膜602(又稱作場氧化物膜)分隔開?？梢詻]有具體限制地使用半導體襯底600,只要它是半導體襯底。例如，可使用具有n型或p型電導的單晶Si襯底、復合半導體襯底(例如GaAs襯底、InP襯底、GaN襯底、SiC襯底、藍寶石襯底或ZnSe襯底)、通過接合(bonding)方法或SIMOX(通過注入氧分開)方法等制造的SOI(絕緣體上硅)襯底?？赏ㄟ^適當?shù)豝使用選擇性氧化方法(例如LOCOS(石圭的局部氧化)方法)、溝槽分隔方法等，來形成元件分隔區(qū)域601。在這個實施例中，具有n型電導的單晶Si襯底用作半導體村底600。當使用具有n型電導的半導體襯底時，可通過引入賦予p型電導的雜質(zhì)元素，在元素分隔區(qū)域601中形成p阱。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鎵(Ga)等。另一方面，當具有p型電導的半導體襯底用作半導體襯底600時，可通過引入賦予n型電導的雜質(zhì)元素，在元素分隔區(qū)域中形成n阱。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)或砷(As)。可使用通過經(jīng)由熱氧化方法氧化設置在半導體襯底600中的區(qū)域601的表面得到的氧化硅膜，來形成第一絕緣膜603。在這里，形成厚度為1nm至20nm、優(yōu)選地為1nm至10nm的第一絕緣膜603。優(yōu)選地通過以下方式來形成第一絕緣膜603:對于通過經(jīng)由熱氧化方法氧化設置在襯底600中的區(qū)域601的表面所形成的氧化硅膜進一步進行等離子體氧化。這是因為通過例如濕式氧化等的熱氧化方法所形成的絕緣膜包含氫，而等離子體氧化可降低絕緣膜的氫含量。等離子體氧化使用以高頻、例如通過微波(通常為2.45GHz)所激勵并且電子密度為lx1011cm-3或以上以及等離子體電子溫度為1.5eV或以下的等離子體。更具體來說，優(yōu)選地使用電子密度為lx1011cm-3至lx1013cm-3以及等離子體電子溫度為0.5eV至1.5eV的等離子體。此外，對絕緣膜所進行的等離子體氧化時間優(yōu)選地為60秒或以上。在至少包含氧的氣氛(例如氧氣氛，包含氧(02)或低氧化氮(^0)和稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)的氣氛，或者包含氧或低氧化氮、氫(H2)和稀有氣體的氣氛)中進行等離子體氧化。當氣氛包含氫時，氫的量優(yōu)選地小于氧或低氧化氮和稀有氣體的量。作為稀有氣體，例如可使用Ar。此外，可使用Ar和Kr的混合氣體。在稀有氣體氣氛中進行等離子體氧化時，通過等離子體氧化所形成的第一絕緣膜603可包含用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。例如，當Ar用作等離子體氧化中的稀有氣體時，第一絕緣膜603可包含Ar。在等離子體電子密度高達ixio11cm-s或以上并且作為待處理對象的絕緣膜附近的電子溫度很低的條件下進行本發(fā)明的等離子體氧化；因此能夠防止第一絕緣膜603因等離子體而凈皮損傷。在區(qū)域601上形成的第一絕緣膜603充當稍后將完成的非易失性存儲元件的隧道絕緣膜。因此，當?shù)谝唤^緣膜603更薄時，稍后將形成的浮柵電極可在較低電壓聚積電荷。因此，可降低非易失性半導體存儲器件的功耗。因此，第一絕緣膜603優(yōu)選地形成為很薄。然后，在第一絕緣膜603之上形成電荷聚積膜604(參見圖6B)。然后，有選擇地蝕刻掉電荷聚積膜604以形成柵電極606(參見圖6C)。柵電極606充當稍后將完成的非易失性半導體存儲器件的浮柵電極。電荷聚積膜604可作為單層或者兩層或以上的疊層來形成。具體來說，可由從硅(Si)、鍺(Ge)、鴒(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)等中選取的元素、包含這些元素中任何元素作為其主要成分的合金材料或素的氮化物或氧化物)來形成電荷聚積膜604。例如，作為元素的化合物，可使用氮化硅、氧化氮化硅、碳化硅、包含小于10原子％的鍺的硅鍺、氮化鉭、氧化鉭、氮化鎢、氮化鈦、氧化鈦、氧化錫等。此外，可使用元素的硅化物(例如硅化鴒、硅化鈦或者硅化鎳)。此外，當使用硅膜時，可添加例如磷或硼等雜質(zhì)。在這里，可在包含鍺元素(例如GeH4)的氣氛中通過等離子體CVD方法，使用包含鍺作為其主要成分、厚度為1nm至20nm、優(yōu)選地為5nm至10nm的薄膜來形成電荷聚積膜604。隨后，在柵電極606之上形成第二絕緣膜608(參見圖6D)。通過對于經(jīng)由CVD方法、濺射方法、熱氧化方法等形成的絕緣膜進行等離子體氧化，來形成第二絕緣膜608。優(yōu)選地形成厚度為1nm至100nm、更優(yōu)選地為20nm至60nm的絕緣膜。等離子體氧化可通過如形成第一絕緣膜603所示的方法來進行。在稀有氣體氣氛中進行等離子體氧化時，通過等離子體氧化所形成的第二絕緣膜608可包含用于等離子體氧化的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。通過等離子體氧化所形成的第二絕緣膜608可以更致密，并且具有比通過CVD方法、濺射方法等形成的薄膜更高的耐受電壓。此外，與通過CVD方法、濺射方法、熱氧化方法等形成的薄膜相比，通過等離子體氧化所形成的第二絕緣膜608可具有降^f氐的氫含量。這里形成的第二絕緣膜608充當稍后將完成的非易失性存儲元件的控制絕緣膜。隨后，在第二絕緣薄膜608之上形成導電膜。導電膜可作為單層或者兩層或以上的疊層來形成。在這里，堆疊導電膜612和導電膜614以形成導電膜(參見圖7A)。導電膜612和導電膜614可由從鉭(Ta)、鴒(W)、鈥(Ti)、鉬(Mo)、鋁(A1)、銅(Cu)、鉻(Cr)、鈮(Nb)等中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成。此外，可使用通過使元素氮化所形成的金屬氮化物膜。另外，可使用以摻雜了例如磷等雜質(zhì)元素的多晶硅為代表的半導體材料。在這里，導電膜612由氮化鉭來形成，而導電膜614由導電膜612之上的鎢來形成。另外，導電膜612可作為單層或者層的疊層由從氮化鎢、氮化鉬和氮化鈦中選取的材料來形成，而導電膜614可作為單層或?qū)拥寞B層由從鉭、鉬和鈦中選取的材料來形成。隨后，有選擇地蝕刻掉導電膜612和614的疊層，使得導電膜612和614保持在區(qū)域601的一部分之上，由此形成4冊電極620(參見圖7B)。在這里，使用作為剩余部分的導電膜616和618來形成柵電極620。此外，在這個實施例中，柵電4及620通過以下方式來形成在下面形成的導電膜616的寬度(與載流子在溝道形成區(qū)域中流通的方向(連接源區(qū)和漏區(qū)的方向)大約平行的方向上的寬度)大于導電膜43618的寬度。柵電極620充當稍后將完成的非易失性半導體存儲元件的控制柵電極。本發(fā)明并沒有具體限制，而是可形成導電膜616和導電膜618，使得它們的端部大約相互匹配。此外，導電膜616和導電膜618可使其端部與柵電極606的端部大約匹配。另外，可形成與柵電極620的側(cè)表面接觸的絕緣膜(邊墻)。然后，通過使用柵電極620作為掩模來添加雜質(zhì)元素，由此形成溝道形成區(qū)域622、成對的第一雜質(zhì)區(qū)域624以及成對的第二雜質(zhì)區(qū)域626(參見圖7C)。在這里，由于充當浮柵電極的導電膜618和柵電極606存在于第一雜質(zhì)區(qū)域624之上，所以第一雜質(zhì)區(qū)域624具有比第二雜質(zhì)區(qū)域626更低的雜質(zhì)濃度。第一雜質(zhì)區(qū)域624充當?shù)蜐舛入s質(zhì)區(qū)域(LDD區(qū)域)，而第二雜質(zhì)區(qū)域626各充當源區(qū)和漏區(qū)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。按照上述步驟，可制造本發(fā)明的非易失性存儲元。要注意，這個實施例所示的非易失性存儲元件的結(jié)構(gòu)只是示例，并且可采用各種已知的結(jié)構(gòu)。通過使用本發(fā)明，可實現(xiàn)具有高耐受電壓的致密隧道絕緣膜。因此，例如，可防止例如由隧道絕緣膜的在耐受電壓方面的缺陷所引起的流經(jīng)浮柵電極與半導體膜的隧道形成區(qū)域之間的泄漏電流等的缺陷，存儲器可高速操作，并且可改進存儲器的電荷保持特性。因此可制造極可靠的非易失性半導體存儲器件。此外，通過使用本發(fā)明，可實現(xiàn)具有更少電子陷阱的隧道絕緣膜。由于非易失性半導體存儲器件可通過經(jīng)由隧道絕緣膜注入電子來存儲信息，因此，可通過提供具有更少電子陷阱的隧道絕緣膜來制造極可靠的非易失性半導體存儲器件。另外，通過使用本發(fā)明，還可實現(xiàn)具有高耐受電壓的致密控制絕緣膜。因此，可改進存儲器的電荷保持特性，并且可制造極可靠的非易失性半導體存儲器件。這個實施例可與該實施方式或者本說明書中所述的其它實施例的任何適當?shù)亟M合。[實施例5]各種模式的非易失性半導體存儲器件可通過使用實施例3或4所述的非易失性存儲元件來獲得。所謂的浮柵電極類型的上述非易失性存儲元件通過將電壓施加到控制柵電極，在浮柵電極中聚積電荷(載流子)以及從浮柵電極中釋放電荷(載流子)。也就是說，通過對浮柵電極帶入或帶出電荷來存儲數(shù)據(jù)。具體來說，通過在半導體膜的溝道形成區(qū)域與控制柵電極之間或者在半導體襯底的溝道形成區(qū)域與控制柵電極之間施加高電壓，來進行對浮4冊電才及的電荷的注入和提取。這時，可以i兌，F(xiàn)owler-Nordheim(F-N)類型隧穿電流("與非"型)或熱電子("或非"型)流經(jīng)溝道形成區(qū)域之上的絕緣膜(隧道絕緣膜)。通過使用熱電子的方法或者使用F-N類型隧穿電流的方法，將電子注入浮柵電極。在使用熱電子的情況下，正電壓施加到控制柵電極，而高電壓施加到漏極，從而產(chǎn)生熱電子。因此，可將熱電子注入浮柵電極。在使用F-N類型隧穿電流的情況下，正電壓施加到控制柵電極，以便通過F-N隧穿電流將電子從半導體膜的溝道形成區(qū)域或者半導體襯底的溝道形成區(qū)域注入到浮柵電極。圖11示出非易失性存儲單元陣列的等效電路的示例。存儲l-位數(shù)據(jù)的存儲單元MC(MCOl、MC02、...)通過選擇晶體管S(SOl、S02、...)和非易失性存儲元件M(MOl、M02、...)來形成。例如，指定了位線BLO和字線WL1、WL11的存儲單元MC01構(gòu)成選擇晶體管SOI和非易失性存儲元件M01。選擇晶體管S串聯(lián)插入位線BLO與非易失性存儲元件M01之間，并且它的柵極與字線WL1連接。非易失性存儲元件MOl的柵極與字線WL11連接。非易失性存儲元件MOl的源極和漏極中之一與選擇晶體管SOI的源極和漏極中之一連接，而非易失性存儲元件MOl的源極和漏極中另一個與源極線SLO連接。在將數(shù)據(jù)寫入非易失性存儲元件MOl的情況下，當高電壓施加到字線WLll、其中字線WL1和位線BLO設置在H電平而位線BL1設置在L電平時，在浮柵電極中聚積電荷。在擦除數(shù)據(jù)的情況下，負極性的高電壓可施加到字線WLll,其中字線WL1和位線BLO設置在H電平。圖11中，在選擇晶體管和非易失性存儲元件的每個具有在絕緣表面之上形成的半導體膜和在半導體膜中形成的溝道形成區(qū)域的結(jié)構(gòu)的情況下，例如在存儲單元MCOl中，當^f吏用分開形成的半導體膜使得在絕緣表面之上具有島狀形狀來形成選擇晶體管SOI和非易失性存儲元件MOl的每個時，能夠防止與另外的選擇晶體管或者另外的非易失性存儲元件的干擾，而無需特別提供元件分隔區(qū)域。另夕卜，由于存儲單元MC01中的選擇晶體管SOI和非易失性存儲元件MOl均為n溝道類型，因此，可通過形成這兩個元件時使用一個島狀半導體膜，而省略用于連接這兩個元件的引線。圖12示出非易失性存儲元件直接與位線連接的"或非"型等效電路。在這個存儲單元陣列中，字線WL(WL1、WL2、WL3、...)和位線BL(BL0、BL1、BL2、…)相互交叉，并且非易失性存儲元件設置在各交叉點處。在"或非"型中，每個非易失性存儲元件的漏;f及與位線BL連接。源極線SL(SL0、SL1、SL2、...)通常與非易失性存儲元件的源極連接。圖12中，在非易失性存儲元件具有在絕緣表面之上形成的半導體膜和在半導體膜中形成的溝道形成區(qū)域的結(jié)構(gòu)的情況下，例如在存儲單元MCOl中，當使用分開形成的半導體膜使得在絕緣表面之上具有島狀形狀來形成非易失性存儲元件M01時，能夠防止與另外的非易失性存儲元件的干擾，而無需特別提供元件分隔區(qū)域。另外，當多個非易失性存儲元件(例如圖12中所示的M01至M23)被看作一個塊、并且這些非易失性存儲元件由一個島狀半導體膜形成時，擦除操作可按照塊為單位來進行。例如，"或非"型的操作如下所述。數(shù)據(jù)寫入通過以下方式來進行OV電壓施加到源極線SL，高壓電施加到針對數(shù)據(jù)寫入而選擇的字線WL，以及向位線BL提供按照數(shù)據(jù)"0"或"1"的電位。例如，分別與"0"和"l"對應的H電平和L電平的電位施加到位線BL。在施加H電平的非易失性存儲元件中，在漏極附近產(chǎn)生熱電子，并將熱電子注入浮柵電極。這種電子注入在數(shù)據(jù)'T，的情況下沒有發(fā)生。在被給予數(shù)據(jù)"0"的存儲單元中，熱電子由于漏極與源極之間的強的橫向電場而在漏極附近產(chǎn)生，并被注入到浮柵電極。電子被注入到浮柵電極并且閾值電壓被增加的狀態(tài)為"o"。在數(shù)據(jù)"r，的情況下，沒有產(chǎn)生熱電子，并且沒有將電子注入浮柵電極，由此保持閾值電壓為低電平的狀態(tài)、即擦除狀態(tài)。為了擦除數(shù)據(jù)，大約IOV的正電壓施加到源極線SL,而使位線BL處于浮動狀態(tài)。然后，負極性的高電壓施加到字線(通過向控制柵施加負極性的高電壓)，以便從浮柵電極中抽取電子。這產(chǎn)生擦除數(shù)據(jù)的狀態(tài)'T'。為了讀出數(shù)據(jù)，OV的電壓施加到源極線SL，并且大約0.8V的電壓施加到位線BL。然后，設置在數(shù)據(jù)"0"與"1"的閾值之間的中間值的讀出電壓施加到所選字線WL。然后，通過與位線BL連接的讀出放大器來判斷電流是否被引入非易失性存儲元件。圖13示出"與非，，類型存儲單元陣列的等效電路。位線BL具有與其連接的"與非"單元NCI，"與非"單元NCI具有相互串聯(lián)的多個非易失性存儲元件。多個"與非"單元集合在一起形成塊BLK。圖13所示的塊BLK1具有32條字線(字線WLO至WL31)。設置在塊BLK1的同一行的非易失性存儲元件共同連接到與這一行對應的字線。圖13中，在選擇晶體管和非易失性存儲元件的每個具有在絕緣表面之上形成的半導體膜和在半導體膜中形成的溝道形成區(qū)域的結(jié)構(gòu)的情況下，由于選擇晶體管Sl、S2和非易失性存儲元件MO至M31相互串聯(lián)，所以它們可被看作由一個半導體膜形成的一組。因此，可省略使非易失性存儲元件相互連接的引線，這實現(xiàn)高集成。此外，可易于實現(xiàn)相鄰"與非"單元之間的分隔。另外，選擇晶體管S1和S2的半導體膜可與"與非"單元的半導體膜分開形成。在通過從非易失性存儲元件MO至M31的浮柵極中抽取電荷的擦除操作中，擦除操作可以"與非"單元為單位來進行。共同連接到一個字線(例如在M30的行中)的非易失性存儲元件可由一個半導體膜形成。當"與非"單元NCI處于擦除狀態(tài)、即"與非"單元NCI的每個非易失性存儲元件的閾值為負電壓的狀態(tài)中之后，進行寫操作。從源極線SL側(cè)的存儲元件M0開始"^安順序進行寫入。下面進4亍關于對存儲元件MO的寫入的示例的相克述。在圖14A中，在寫入"O"的情況下，例如，電壓Vcc(電源電壓)施加到選擇柵極線SG2以使選擇晶體管S2導通，以及將0V的電壓(接地電壓)施加到位線BLO。0V的電壓施加到選擇4冊線SG1,并且選擇晶體管Sl截止。隨后，高電壓Vpgm(大約20V)施加到存儲單元MO的字線WLO,并且中間電壓Vpass(大約10V)施加到其它字線。由于OV的電壓施加到位線BL，所以所選存儲單元MO的溝道形成區(qū)域的電位變?yōu)?V。由于字線WLO與溝道形成區(qū)域之間的電位差很大，所以通過F-N隧穿電流將電子注入到存儲單元MO的浮柵電極。因此，存儲單元MO的閾值電壓變?yōu)檎隣顟B(tài)(寫入"O"的狀態(tài))。另一方面，在寫入"l"的情況下，例如，電壓Vcc(電源電壓)施加到位線BL,如圖14B所示。由于選擇^^線SG2具有電壓Vcc，所以選擇晶體管S2處于阻止狀態(tài)(截止)。也就是說，存儲單元MO的溝道形成區(qū)域變?yōu)楦訝顟B(tài)。隨后，當高電壓Vpgm(20V)施加到字線WLO并且中間電壓Vpass(lOV)施加到其它字線時，由于各字線與溝道形成區(qū)域之間的電容耦合，溝道形成區(qū)域的電壓從Vcc-Vth升高到例如8V。由于溝道形成區(qū)域的電壓上升為高電壓，所以字線WLO與溝道形成區(qū)域之間的電位差很小，與寫入"O，，的情況不同。因此，通過F-N隧穿電流的電子注入沒有在存儲單元MO的浮柵電極中發(fā)生。因此，存儲單元MO的閾值保持在負狀態(tài)(寫入"l"的狀態(tài))。在擦除操作的情況下，如圖15A所示，負極性的高電壓(Vers)施加到所選塊中的所有字線。使位線BL和源極線SL處于浮動狀態(tài)。因此，塊的所有存儲單元的浮柵電極中的電子通過隧穿電流釋放到半導體膜或半導體襯底。因此，這些存儲單元的每個的閾值電壓偏移到負方向。在圖15B所示的讀操作中，電壓Vr(例如OV)施加到選擇被讀取的存儲單元M0的字線WLO,而略高于電源電壓的用于讀取的中間電壓Vread施加到未選取的存儲單元的字線WL1至WL31以及選擇柵線SG1、SG2。也就是說，如圖16所示，與所選存儲元件不同的存儲元件分別充當傳輸晶體管。因此，檢測選擇被讀取的存儲單元M0中是否電流流通。換言之，當存儲單元M0中存儲的數(shù)據(jù)為"0"時，存儲單元M0斷開，并且位線BL沒有方文電。另一方面，當存儲單元M0中存儲的數(shù)據(jù)為"l"時，存儲單元M0接通，并且位線BL放電。圖17示出非易失性半導體存儲器件的電路框圖的示例。在非易失性半導體存儲器件中，存儲單元陣列52和外圍電路54在一個襯底上形成。存儲單元陣列52具有如圖11至圖13中任一種所示的結(jié)構(gòu)。外圍電路54具有下列結(jié)構(gòu)。用于選擇字線的行解碼器62以及用于選擇位線的列解碼器64設置在存儲單元陣列52的外圍。通過地址緩沖器56將地址傳送給控制電路58，以及將內(nèi)部行地址信號和內(nèi)部列地址信號分別傳遞給行解碼器62和列解碼器64。使電源電位增加，以便用于數(shù)據(jù)寫入和數(shù)據(jù)擦除。因此，提供由控制電路58根據(jù)操作模式進行控制的升壓電路60。通過行解碼器62或列解碼器64將升壓電路60的輸出提供給字線WL或位線BL。從列解碼器64輸出的數(shù)據(jù)輸入到讀出放大器66。由讀出放大器66讀取的數(shù)據(jù)保持在數(shù)據(jù)緩沖器68中，并且該數(shù)據(jù)通過控制電路58的控制來隨機訪問，并通過數(shù)據(jù)輸入/輸出緩沖器70輸出。待寫入的數(shù)據(jù)通過數(shù)據(jù)輸入/輸出緩沖器70—次保持在數(shù)據(jù)緩沖器68中，并通過控制電路58的控制傳遞給列解碼器64。在這種非易失性半導體存儲器件中，數(shù)據(jù)寫入和4察除通過隧道絕緣膜來進行。因此，隧道絕緣膜的膜特性在非易失性半導體存儲器件中非常重要。因此，通過使用本發(fā)明，可實現(xiàn)具有高耐受電壓的致密隧道絕緣膜。此外，可采用隧道絕緣膜充分覆蓋半導體膜。因此，由于可防止隧道絕緣膜的在耐受電壓方面的缺陷、隧道絕緣膜的覆蓋的缺陷等，所以可提供極可靠的非易失性半導體存儲器件。此外，通過使用本發(fā)明，可實現(xiàn)具有更少電子陷阱的隧道絕緣膜。因此可提供極可靠的非易失性半導體存儲器件。[實施例6]這個實施例將說明非易失性半導體存儲器件的示例。在非易失性半導體存儲器件中，同時形成存儲部分中包含的非易失性存儲元件以及設置在與存儲部分相同的襯底之上并且控制存儲部分等的邏輯部分中包含的例如晶體管等元件。圖ll是非易失性半導體存儲器件中的存儲部分的示意圖。這個實施例所示的存儲部分包括各具有選擇晶體管S和非易失性存儲元件M的多個存儲單元。在圖11中，選擇晶體管S01和非易失性存儲元件M01形成一個存儲單元MCOl。類似地，成對的選擇晶體管S02和非易失性存儲元件M02、成對的選擇晶體管S03和非易失性存儲元件M03、成對的選擇晶體管Sll和非易失性存儲元件Mll、成對的選擇晶體管S12和非易失性存儲元件M12以及成對的選擇晶體管S13和非易失性存儲元件M13各形成存儲單元。選擇晶體管S01的柵電極與字線WL1連接，它的源極和漏極其中之一與位線BLO連接，而其中的另一個與非易失性存儲元件M01的源極或漏極連接。此外，非易失性存儲元件MOl的柵電極與字線WL11連接，它的源極和漏極其中之一與選擇晶體管SOI的源極或漏極連接，而其中的另一個與源極線SL連接。與設置在邏輯部分的晶體管相比，設置在存儲部分的選擇晶體管具有高驅(qū)動電壓。因此，設置在存儲部分中的晶體管的柵絕^彖膜等以及設置在邏輯部分中的晶體管的柵絕緣膜等優(yōu)選地以不同厚度來形成。例如，當需要低驅(qū)動電壓和閾值電壓的低變化時，晶體管優(yōu)選地具有薄柵絕緣膜，而當需要柵絕緣膜的高驅(qū)動電壓和高耐受電壓時，晶體管優(yōu)選地具有厚柵絕緣膜。因此，參照附圖，這個實施例在下文中將說明在需要低驅(qū)動電壓和閾值電壓的低變化的邏輯部分的晶體管中形成薄絕緣膜、而在需要柵絕緣膜的高驅(qū)動電壓和高耐受電壓的存儲部分的晶體管中形成厚絕緣膜的情況。在圖18A至圖21C中，設置在邏輯部分的晶體管表示為在A-B之間以及C-D之間，設置在存儲部分的非易失性存儲元件表示為在E-F之間，以及設置在存儲部分的晶體管表示為在G-H之間。另外，這個實施例將說明設置在A-B之間的晶體管是p溝道類型、設置在C-D之間和G-H之間的晶體管各為n溝道類型以及電子用于設置在E-F之間的非易失性存儲元件中的載流子躍遷的情況。但是，本發(fā)明的非易失性半導體存儲器件并不局限于此。首先，島狀半導體膜104、106、108和110隔著基絕緣膜102在襯底100之上形成。形成第一絕緣膜112、114、116和118以便分別覆蓋島狀半導體膜104、106、108和110。然后，形成電荷聚積膜120以便覆蓋第一絕緣膜112、114、116和118(參見圖18A)。島狀半導體膜104、106、108和110可按以下方式來提供通過濺射方法、LPCVD方法、等離子體CVD方法等，在預先形成于襯底IOO上的基絕緣膜102之上，由包含硅(Si)作為其主要成分的材料(例如SixGei.x)等形成非晶半導體膜，并且使非晶半導體膜結(jié)晶，然后有選擇地對它蝕刻。備選地，可在沒有使其結(jié)晶的情況下有選擇地蝕刻非晶半導體膜，使得島狀半導體膜104、106、108和110使用非晶半導體膜來形成?？赏ㄟ^激光結(jié)晶化方法、使用RTA或退火爐的熱結(jié)晶化方法、使用促進結(jié)晶化的金屬元素的熱結(jié)晶化方法、這些方法中任一種方法與其他方法相結(jié)合的方法等，使非晶半導體膜結(jié)晶。當通過激光輻照來進行半導體膜的結(jié)晶化或再結(jié)晶化時，LD泵浦連續(xù)波(CW)激光器(YV04，二次諧波(波長532nm))可用作激光的光源。波長不一定具體限制為二次諧波；但是，二次諧波在能量效率方面優(yōu)于其它高次諧波。當采用CW激光器來輻照半導體膜時，半導體膜連續(xù)接收能量；因此，一旦熔融了半導體膜，則熔融狀態(tài)可延續(xù)。此外，能夠通過掃描CW激光器來移動半導體膜的固體-液體界面，并且形成在沿這個移動方向的一個方向上為很長的晶粒。使用固態(tài)激光器，因為與氣體激光器等相比預期極穩(wěn)定的輸出和穩(wěn)定的處理?？梢圆粌H使用CW激光器，而且還可使用重復率為10MHz或以上的脈沖激光器。采用具有高重復率的脈沖激光器，當使熔融半導體膜凝固的周期比激光器的脈沖間隔更短時，半導體膜可不斷地保持熔融狀態(tài)，它通過移動固體-液體界面而使半導體膜能夠具有在一個方向上是很長的晶粒。也可使用其它CW激光器以及重復率為lOMHz或以上的脈沖激光器。例如，Ar激光器、Kr激光器、002激光器等可用作氣體激光器。此外，金屬蒸汽激光器、如氦-鎘激光器可用作氣體激光器。YAG激光器、YLF激光器、YA1CV激光器、GdVCV激光器、KGW激光器、KYW激光器、翠綠寶石激光器、鈦藍寶石激光器、￥203激光器、YV04激光器等可用作固態(tài)激光器。此外，在固態(tài)激光器之中，YAG激光器、丫203激光器、GdV04激光器、YV04激光器等可用作陶瓷激光器。優(yōu)選的是采用TEMoo(單橫向模式)從激光器振蕩器發(fā)出激光，因為待輻照表面的線性射束斑可具有更均質(zhì)能量。除了以上所述之外，還可使用脈沖準分子激光器。作為襯底ioo,可使用玻璃襯底、石英襯底、陶瓷襯底、金屬襯底(例如不銹鋼襯底)等。另外，作為塑料襯底，可使用由聚對苯二曱酸乙二酯(PET)、聚萘二曱酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸類的等形成的襯底。通過CVD方法、濺射方法等，使用例如氧化硅、氮化石圭、氧氮化硅(SiOxNy，x〉y〉0)或者氧化氮化硅(SiNxOy,x〉yX))等絕緣膜材料來形成基絕緣膜102。例如，在具有兩層結(jié)構(gòu)的基絕緣膜102的情況下，可形成氧化氮化硅膜作為第一絕緣膜，而可形成氧氮化硅膜作為第二絕緣膜。備選地，可形成氮化硅膜作為第一絕緣膜，而可形成氧化硅膜作為第二絕緣膜。通過形成充當阻擋層的基絕緣膜102，可防止在襯底之上所形成的元件受到來自襯底100的例如Na等堿金屬或者堿土金屬的不利影響。當襯底100是石英襯底時，可省略基絕緣膜102。優(yōu)選地通過對于經(jīng)由CVD方法、'減射方法等形成的絕纟彖膜進行等離子體氧化，來形成第一絕緣膜112、114、116和118。例如，通過經(jīng)由CVD方法或濺射方法形成包含氧化硅、氧氮化硅、氧化鋁(AlxOy)、氧化鉭(TaxOy)、氧化鉿(HfOx)等的絕緣膜，并對該絕緣膜膜進行等離子體氧化，來形成第一絕緣膜112、114、116和118。優(yōu)選地形成厚度為1nm至20nm、更優(yōu)選地為1nm至10nm的絕緣膜。等離子體氧化使用以高頻、例如通過孩吏波(通常為2.45GHz)所激勵并且電子密度為lxl011cm-3或以上以及等離子體電子溫度為1.5eV或以下的等離子體。更具體來說，優(yōu)選地使用電子密度為lx1011cm-3至lx1013cm-3以及等離子體電子溫度為0.5eV至1.5eV的等離子體。此外，對絕緣膜所進行的等離子體氧化時間優(yōu)選地為60秒或以上。在至少包含氧的氣氛(例如氧氣氛，包含氧(02)或低氧化氮(N20)和稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)的氣氛，或者包含氧或低氧化氮、氫(H2)和稀有氣體的氣氛)中進行等離子體氧化。當氣氛包含氫時，氫量優(yōu)選地小于氧或低氧化氮和稀有氣體。作為稀有氣體，例如可使用Ar。此外，可使用Ar和Kr的混合氣體。在稀有氣體氣氛中進行等離子體氧化的情況下，通過等離子體氧化所形成的第一絕緣膜112、114、116和118可包含用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。例如，當Ar用作等離子體氧化中的稀有氣體時，第一絕緣膜112、114、116和118可包含Ar。在等離子體電子密度高達lxl011cm-s或以上并且作為待處理對象的絕緣膜附近的等離子體電子溫度很低的條件下進行本發(fā)明的等離子體氧化；因此能夠防止第一絕緣膜112、114、116和118因等離子體而被損壞。此外，由于等離子體電子密度高達lx1011cm^或以上，因此，與通過CVD方法、濺射方法等形成的薄膜相比，通過對于待處理對象(這里為第一絕緣膜112、114、116和118)進^f亍等離子體氧化所形成的薄膜可以更致密并且具有更高的耐受電壓。此外，由于等離子體電子溫度低至1.5eV或以下，因此，可在比常規(guī)等離子體處理和熱氧化方法更低的溫度對于待處理對象進行氧化處理。例如，在低于玻璃襯底的變形點100°C或以上的等離子體氧化可用于充分地進行氧化處理。當通過CVD方法、濺射方法等形成的包含氫的絕緣膜經(jīng)過等離子體氧化時，該絕緣膜可具有降低的氫含量。在這個實施例中，在待處理對象的等離子體氧化時引入氧(02)和氬(Ar)的混合氣體。這里使用的混合氣體可包含0.1sccm至100sccm的氧以及100sccm至5000sccm的氬。例如，可分別以5sccm、5sccm和900sccm引入氧、氬和氬。在這個實施例中，在存儲部分的半導體膜108之上所形成的第一絕緣膜116充當稍后將完成的非易失性存儲元件中的隧道絕緣膜。因此，第一絕緣膜106越薄，則隧穿電流更易于流動，它使存儲器能夠高速操作。另外，當?shù)谝唤^緣膜116更薄時，稍后將形成的浮柵電極可在較低電壓聚積電荷。因此，可降低非易失性半導體存儲器件的功耗。因此，第一絕緣膜U2、114、116和118優(yōu)選地形成為很薄。作為用于在半導體膜之上形成薄絕緣膜的一般方法，給出熱氧化方法。當熔點不是充分高的襯底、如玻璃襯底用作襯底IOO時，很難通過熱氧化方法來形成第一絕緣膜112、114、116和118。此外，通過CVD方法或濺射方法所形成的絕緣膜沒有足夠的膜品質(zhì)，因為薄膜內(nèi)部包含缺陷。此外，通過CVD方法或'踐射方法所形成的薄絕緣膜具有例如針孔等缺陷的問題。另外，通過CVD方法或'減射方法所形成的絕緣膜沒有覆蓋半導體膜的端部，具體來說，它可能引起半導體膜與稍后將在第一絕緣膜116之上形成的電荷聚積膜等之間的短路。因此，如這個實施例所示，當?shù)谝唤^緣膜112、114、116和118通過等離子體氧化來形成時，該絕緣膜可以更致密，并且具有比通過CVD方法、賊射方法等形成的絕緣膜更高的耐受電壓。此外，可用第一絕緣膜112、114、116和118充分地覆蓋半導體膜104、106、108和110的端部。因此，存儲器可高速操作，并且可改進存儲器的電荷保持特性。稍后將完成的非易失性半導體存儲器件通過經(jīng)由在存儲部分的半導體膜108之上所形成并且充當隧道絕緣膜的第一絕緣膜116注入電子，來存儲信息。這時，當引起電子陷阱的氫存在于隧道絕緣膜時，電壓在重復進行寫和擦除的過程中變化，這使存儲器退化。因此，氬含量優(yōu)選地在隧道絕緣膜中很低。如這個實施例所示，當?shù)谝唤^緣膜116通過等離子體氧化來形成時，與通過CVD方法、'減射方法等形成的絕緣膜相比，該絕緣膜的氫含量可降低。因此，可提高存儲器的性能。電荷聚積膜120可作為單層或者兩層或以上的疊層來形成。具體來說，可由從硅(Si)、鍺(Ge)、鴒(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)等中選取的元素、包含該元素作為其主要成分的合金材料或者包含該元素作為其主要成分的化合物材料(例如該元素的氮化物或氧化物)來形成電荷聚積膜120。作為元素的化合物，可使用氮化硅、氧化氮化硅、碳化硅、包含小于10原子％的鍺的的硅鍺、氮化鉭、氧化鉭、氮化鎢、氮化鈦、氧化鈦、氧化錫等。此外，可使用元素的硅化物(例如硅化鎢、硅化鈦或者硅化鎳)。此外，在使用硅的情況下，可添加例如磷或硼等雜質(zhì)。在這里，可在包含鍺元素(例如GeH4)的氣氛中通過等離子體CVD方法，使用包含鍺作為其主要成分、厚度為1nm至20nm、優(yōu)選地為5nm至10nm的薄膜來形成電荷聚積膜120。在存儲部分的半導體膜108之上所形成的電荷聚積膜120充當稍后將完成的非易失性半導體存儲器件的浮柵電極。例如，當半導體膜由包含Si作為其主要成分的材料來形成、并且充當浮柵電極、包含具有比Si更小的能隙的鍺的導電膜隔著充當隧道絕緣膜的第一絕緣膜設置在半導體膜之上時，使用此絕緣膜以阻止浮柵電極的電荷所形成的第二勢壘的能量比使用此絕緣膜以阻止半導體膜的電荷所形成的第一勢壘的能量要高。因此，可易于將電荷從半導體膜注入浮柵電極，由此可防止電荷從浮柵電極中消失。也就是說，在操作存儲器的情況下，極有效的寫入在低電壓是可能的，并且可改進電荷保持特性。隨后，有選擇地去除第一絕緣膜112、114、118以及在半導體膜104、106、IIO之上所形成的電荷聚積膜120,使得保留在半導體膜108之上形成的第一絕緣膜116和電荷聚積膜120。在這里，用抗蝕劑有選擇地覆蓋存儲部分的半導體膜108、第一絕緣膜116和電荷聚積膜120,而有選擇地蝕刻掉第一絕緣膜112、114、118以及在半導體膜104、106和IIO之上所形成的電荷聚積膜120(參見圖18B)。隨后，形成抗蝕劑122以便覆蓋半導體膜104、106、110以及在半導體膜108之上形成的電荷聚積膜120的一部分，而有選擇地蝕刻掉沒有用抗蝕劑122覆蓋的電荷聚積膜120的其它部分。因此，電荷聚積膜120部分保留，以形成電荷聚積膜121(參見圖18C)。隨后，雜質(zhì)區(qū)域在半導體膜110的特定區(qū)域中形成。在這里，在去除抗蝕劑122之后，形成抗蝕劑124以便覆蓋半導體膜104,106、108以及半導體膜110的一部分，并在沒有用抗蝕劑124覆蓋的半導體膜IIO的其它部分中引入雜質(zhì)元素，由此形成雜質(zhì)區(qū)域126(參見圖19A)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。在這里，在半導體膜110中引入磷(P)作為雜質(zhì)元素。然后，形成第二絕緣膜128以便覆蓋半導體膜104、106、110以及在半導體膜108之上形成的第一絕緣膜116和電荷聚積膜121(參見圖l犯)。優(yōu)選地通過對于經(jīng)由CVD方法、濺射方法等形成的絕緣膜進行等離子體氧化，來形成第二絕緣膜128。例如，通過CVD方法或賊射方法，由氧化硅、氧氮化硅、氧化氮化硅、氧化鋁(AlxOy)、氧化鉭(TaxOy)、氧化鉿(HfO》等形成絕緣膜，并且對該絕緣膜進行等離子體氧化，由此形成第二絕緣膜128。優(yōu)選地形成厚度為lnm至100nm、更優(yōu)選地為20nm至60nm的第二絕緣膜128。等離子體氧化使用以高頻、例如通過微波(通常為2.45GHz)所激勵并且電子密度為lx1011cm-3或以上以及等離子體電子溫度為1.5eV或以下的等離子體。更具體來說，優(yōu)選地使用電子密度為lxio11crn^至lxl013cm-3以及等離子體電子溫度為0.5eV至1.5eV的等離子體。此外，對絕緣膜所進行的等離子體氧化時間優(yōu)選地為60秒或以上。在至少包含氧的氣氛(例如氧氣氛，包含氧(02)或低氧化氮(N20)和稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)的氣氛，或者包含氧或低氧化氮、氫(H2)和稀有氣體的氣氛)中進行等離子體氧化。當氣氛包含氫時，氫量優(yōu)選地小于氧或低氧化氮和稀有氣體。作為稀有氣體，例如可使用Ar。此外，可使用Ar和Kr的混合氣體。在稀有氣體氣氛中進行等離子體氧化的情況下，通過等離子體氧化所形成的第二絕緣膜128可包含用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。例如，當Ar用作等離子體氧化中的稀有氣體時，第二絕緣膜128可包含Ar。在等離子體電子密度高達ixio11cm-s或以上并且作為待處理對象的絕緣膜附近的等離子體電子溫度很低的條件下進行本發(fā)明的等離子體氧化；因此能夠防止第二絕緣膜128因等離子體而被損壞。此外，由于等離子體電子密度高達lx1011cm-3或以上，因此，與通過CVD方法、濺射方法等形成的薄膜相比，通過對于待處理對象進行等離子體氧化所形成的薄膜(這里為第二絕緣膜128)可以更致密并且具有更高的耐受電壓。此外，由于等離子體電子溫度低至1.5eV或以下，因此，可在比常規(guī)等離子體處理和熱氧化方法更低的溫度對于待處理對象進行氧化處理。例如，在低于玻璃襯底的變形點100。C或以上的等離子體氧化可用于充分地進行氧化處理。當通過CVD方法、'減射方法等形成的包含氫的絕緣膜經(jīng)過等離子體氧化時，該絕緣膜可具有降低的氫含量。在這個實施例中，在待處理對象的等離子體氧化時？I入氧(02)和氬(Ar)的混合氣體。這里使用的混合氣體可包含0.1sccm至100sccm的氧以及100sccm至5000sccm的氬。例如，可分別以5sccm、5sccm和900sccm引入氧、氫和氬。在這個實施例中，在存儲部分的半導體膜108之上所形成的第二絕緣膜128將充當稍后將完成的非易失性存儲元件中的控制絕緣膜。在半導體膜110之上所形成的第二絕緣膜128將充當稍后將完成的晶體管的柵絕緣膜。因此，當?shù)诙^緣膜128是致密的并且具有高耐受電壓，則稍后將完成的非易失性存儲元件可具有改進的電荷保持特性。此外，可防止例如稍后將完成的晶體管的泄漏電流等的缺陷?？勺鳛閱螌踊虔B層由例如氧化硅、氮化硅、氧氮化硅(SiOxNy,x〉yX))或者氧化氮化硅(SiNxOy，x〉yX))等絕緣膜材料來形成第二絕緣膜128。例如，當?shù)诙^緣膜128作為單層來形成時，通過CVD方法來形成厚度為5nm至50nm的氧氮化硅膜或氧化氮化硅膜。當?shù)诙^緣膜128作為三層的疊層來形成時，形成氧氮化硅膜以作為第一的絕緣膜，形成氮化硅膜以作為第二的絕纟彖膜，以及形成氧氮化硅膜以作為第三的絕緣膜。另外，例如氧化鍺或氮化鍺等材料可用于第二絕緣膜128。隨后，有選擇地形成抗蝕劑130，以便覆蓋半導體膜108和110之上所形成的第二絕緣膜128。然后，有選擇地去除在半導體膜104和106之上所形成的第二絕緣膜128(參見圖19C)。隨后，形成第三絕緣膜132和134以覆蓋半導體膜104和106(參見圖20A)。通過用于形成第一絕緣膜112、114、116和118的所示方法中任何方法來形成第三絕緣膜132和134。例如，通過CVD方法或'踐射方法，由氧化硅、氧氮化硅、氧化氮化珪、氧化鋁(AlxOy)、氧化鉭(TaxOy)、氧化鉿(HfOx)等形成絕緣膜，然后該絕緣膜經(jīng)過等離子體氧化；因而分別在半導體膜104和106之上形成第三絕緣膜132和134。優(yōu)選地形成厚度為1nm至20nm、更優(yōu)選地為1nm至10nm的絕緣膜。在半導體膜104、106之上所形成的第三絕緣膜132、134充當稍后將完成的晶體管的柵絕緣膜。隨后，形成導電膜以覆蓋半導體膜104、106之上所形成的第三絕緣膜132、134以及在半導體膜108、IIO之上所形成的第二絕緣膜128(參見圖20B)。在這里示出按順序堆疊導電膜136和導電膜138作為導電膜的示例。不用說，導電膜可作為單層或者作為三層或以上的疊層來形成。導電膜136和138可由從鉭(Ta)、鴒(W)、鈦(Ti)、鉬(Mo)、鋁(A1)、銅(Cu)、鉻(Cr)、鈮(Nb)等中選取的元素或者包含這些元素的任一種作為其主要成分的合金或化合物材料來形成。此外，可使用通過使該元素氮化所形成的金屬氮化物膜。另外，可使用以摻雜了例如磷等雜質(zhì)元素的多晶硅為代表的半導體材料。在這里，導電膜136由氮化鉭來形成，而導電膜138由導電膜136之上的鎢來形成。備選地，導電膜136可由氮化鴒、氮化鉬或氮化鈦作為單層或者疊層來形成，而導電膜138可由鉭、鉬或鈦作為單層或疊層來形成。隨后，有選擇地蝕刻掉導電膜136和138的疊層，使得導電膜136和138保持在半導體膜104、106、108和110的一些部分之上，由此形成柵電極140、柵電極142、柵電極144和柵電極146(參見圖20C)。在存儲部分的半導體膜108之上所形成的柵電極144充當稍后將完成的非易失性存儲元件的控制柵電極。柵電極140、142和146充當稍后將完成的晶體管的柵電極。雖然在這個實施例中形成柵電極140、142、144和146時進行蝕刻使得其余導電膜136和138的端部大約相互匹配，但是本發(fā)明沒有具體限制。例如，在使柵電極形成為具有兩層結(jié)構(gòu)的情況下，下導電膜(在與第二絕緣膜128和第三絕緣膜132、134接觸的一側(cè))的寬度可大于上導電膜的寬度(與載流子在溝道形成區(qū)域中流通的方向(連接源區(qū)和漏區(qū)的方向)大約平行的方向)。此外，在形成柵電極之后，可在柵電極的側(cè)表面形成邊墻。隨后，有選擇地形成抗蝕劑148以覆蓋半導體膜104,并通過使用抗蝕劑148和柵電極142、144、146作為掩模在半導體膜106、108、110中引入雜質(zhì)元素，由此形成雜質(zhì)區(qū)域(參見圖21A)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。在這里，磷(P)用作雜質(zhì)元素。在圖21A中，通過引入雜質(zhì)元素，在半導體膜106中形成各形成源區(qū)或漏區(qū)的高濃度雜質(zhì)區(qū)域152以及溝道形成區(qū)域150。此外，在半導體膜108中，形成各形成源區(qū)或漏區(qū)的高濃度雜質(zhì)區(qū)域156、形成LDD區(qū)域的低濃度雜質(zhì)區(qū)域158以及溝道形成區(qū)域154。此外，在半導體膜110中，形成各形成源區(qū)或漏區(qū)的高濃度雜質(zhì)區(qū)域162、形成LDD區(qū)域的低濃度雜質(zhì)區(qū)域164以及溝道形成區(qū)域160。半導體膜108中的低濃度雜質(zhì)區(qū)域158通過以下方式來形成圖21A中引入的雜質(zhì)元素經(jīng)過充當浮柵電極的電荷聚積膜121。因此，在半導體膜108中與柵電極144和電荷聚積膜121重疊的區(qū)域中形成溝道形成區(qū)域154,以及在與電荷聚積膜121重疊但沒有與柵電極144重疊的區(qū)域中形成低濃度雜質(zhì)區(qū)域158。此外，在既沒有與電荷聚積膜121重疊也沒有與柵電極144重疊的區(qū)域中形成高濃度雜質(zhì)區(qū)域156。隨后，有選擇地形成抗蝕劑166，以便覆蓋半導體膜106、108和110。通過使用抗蝕劑166和柵電極140作為掩模，在半導體膜104中引入雜質(zhì)元素，由此形成雜質(zhì)區(qū)域(參見圖21B)。作為雜質(zhì)元素，使用賦予n型電導的雜質(zhì)元素或者賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。在這里，引入電導類型與圖21A的半導體膜106、108、110中所引入的雜質(zhì)元素不同的雜質(zhì)元素(例如硼(B))。因此，在半導體膜104中形成各形成源區(qū)或漏區(qū)的高濃度雜質(zhì)區(qū)域170以及溝道形成區(qū)域168。隨后，形成絕緣薄膜172以便覆蓋第二絕緣膜128、第三絕緣膜132、134以及柵電極140、142、144、146。然后，在絕緣膜172之上形成與分別在半導體膜104、106、108、110中形成的雜質(zhì)區(qū)域152、156、162、170電連接的導電膜174(參見圖21C)。可通過CVD方法、濺射方法等，使用包含例如氧化珪、氮化硅、氧氮化硅(SiOxNy，x〉yX))或氧化氮化硅(SiN》y，x〉y〉0)等的含氧或氮的絕緣膜、包含例如DLC(類金剛石碳)等含碳的絕緣膜、或者包含例如硅氧烷樹脂等硅氧烷材料或者例如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯基苯酚、苯并環(huán)丁烯或丙烯酸類的等有機材料的薄膜，作為單層或?qū)拥寞B層來形成絕緣膜172。硅氧烷材料對應于包含Si-O-Si鍵的材料。硅氧烷具有包括硅(Si)和氧(O)鍵的骨架結(jié)構(gòu)。對于取代基，使用至少包含氫的有機基團(例如烷基或芳烴)。氟基也可用于取代基。另外，至少包含氫的有機基團和氟基可用于取代基。通過CVD方法、'減射方法等，由從鋁(A1)、鴒(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)和硅(Si)中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成作為單層或者疊層的導電膜174。例如，作為包含鋁作為其主要成分的合金材料，可使用下列材料包含鋁作為其主要成分并且還包含鎳的材料；或者包含鋁作為其主要成分并且還包含鎳以及碳和硅中之一或兩者的材料。作為導電膜174,例如，優(yōu)選地使用阻擋膜、鋁硅(A1-Si)膜和另外的阻擋膜的堆疊結(jié)構(gòu)或者阻擋膜、鋁硅(A1-Si)膜、氮化鈦(TiN)膜和另外的阻擋膜的堆疊結(jié)構(gòu)。要注意，阻擋膜對應于鈦、氮化鈦、鉬或氮化鉬的薄膜。由于鋁和鋁硅具有低電阻并且價格低廉，所以它們適合于形成導電膜174。當阻擋層形成為上層和下層時，可防止鋁和鋁硅中的小丘的產(chǎn)生。此外，當阻擋膜由作為具有高還原性質(zhì)的元素的鈦來形成時，即使在晶體半導體膜之上形成薄的自然氧化膜，也可通過還原這個自然氧化膜來進行與晶體半導體膜的有利接觸。組合。C實施例7]這個實施例將參照附圖來說明與實施例6不同的非易失性半導體存儲器件的示例。注意，在圖22A至圖25B中，設置在邏輯部分的晶體管表示為在A-B之間以及C-D之間；設置在存儲部分的非易失性存儲元件表示為在E-F之間；以及設置在存儲部分的晶體管表示為在G-H之間。另外，雖然這個實施例中對于設置在A-B之間的晶體管是p溝道類型、設置在C-D之間和G-H之間的晶體管各為n溝道類型以及電子用于設置在E-F之間的非易失性存儲元件中的載流子躍遷的情況進行描述，但是本發(fā)明的非易失性半導體存儲器件并不局限于此。首先，在襯底200中形成其中每個的元件是分隔開的區(qū)域204、206、208和210，以及在區(qū)域204、206、208和210的表面分別形成第一絕緣膜212、214、216和218。然后，形成充當稍后將完成的非易失性存儲元件的浮柵電極的電荷聚積膜，以便覆蓋第一絕緣膜212、214、216和218(參見圖22A)。在這里，充當浮柵電極的電荷聚積膜形成為電荷聚積膜220和電荷聚積膜223的疊層。^沒置在襯底200中的區(qū)域204、206、208和210通過絕緣膜202(又稱作場氧化物膜)分隔開。此外，具有n型電導的單晶Si襯底在這里用作襯底200，以及在這個示例中，p阱207設置在襯底200的區(qū)域206、208和210中。襯底200可以是任何襯底，而沒有具體限制，只要村底是半導體襯底。例如，可使用具有n型電導或p型電導的單晶Si襯底、復合半導體襯底(例如GaAs襯底、InP襯底、GaN襯底、SiC襯底、藍寶石邱于底或ZnSe襯底)、通過接合方法或SIMOX(通過注入氧分隔)方法等制造的SOI(絕緣體上硅)襯底。可通過選擇性氧化方法(例如LOCOSP圭的局部氧化)方法)、溝槽分隔方法等，來形成其中元件是分隔開的區(qū)域204、206、208和210?？赏ㄟ^有選擇地在襯底200中引入賦予p型電導的雜質(zhì)元素，來形成在襯底200的區(qū)域206、208和210中所形成的p阱。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。由于襯底200是具有n型電導的半導體襯底，因此，這個實施例中，在區(qū)域204沒有引入雜質(zhì)元素；但是，可通過引入賦予n型電導的雜質(zhì)元素，在區(qū)域204中形成n阱。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。另一方面，在使用具有p型電導的半導體襯底的情況下，該結(jié)構(gòu)可以是以下情況通過在區(qū)域204中引入賦予n型電導的雜質(zhì)元素，而在區(qū)域206、208和210中沒有引入雜質(zhì)元素，來形成n阱?？墒褂猛ㄟ^經(jīng)由熱氧化方法氧化i殳置在襯底200中的區(qū)域204、206、208和210的表面所得到的氧化硅膜，來形成第一絕緣膜212、214、216和218。優(yōu)選地形成每個的厚度為1nm至20nm、更優(yōu)選地為lnm至10nm的第一絕緣膜212、214、216和218。此外，第一絕緣膜212、214、216和218優(yōu)選地按照以下方式來形成通過經(jīng)由熱氧化方法氧化設置在襯底200中的區(qū)域204、206、208和210的表面所形成的氧化硅膜進一步經(jīng)過等離子體氧化。這是因為通過例如濕式氧化等的熱氧化方法所形成的絕緣膜包含氫，而等離子體氧化可降低絕緣膜的氬含量。等離子體氧化使用以高頻、例如通過微波(通常為2.45GHz)所激勵并且電子密度為lxl011cm-3或以上以及等離子體電子溫度為1.5eV或以下的等離子體。更具體來說，優(yōu)選地使用電子密度為lxl011cm-3至lx1013cm-s以及等離子體電子溫度為0.5eV至1.5eV的等離子體。此外，對絕緣膜所進行的等離子體氧化時間優(yōu)選地為60秒或以上。在至少包含氧的氣氛(例如氧氣氛，包含氧(02)或低氧化氮(1^20)和稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)的氣氛，或者包含氧或低氧化氮、氫(H2)和稀有氣體的氣氛)中進行等離子體氧化。當氣氛包含氫時，氫的量優(yōu)選地小于氧或低氧化氮和稀有氣體的量。作為稀有氣體，例如可使用Ar。此外，可使用Ar和Kr的混合氣體。在稀有氣體氣氛中進行等離子體氧化的情況下，通過等離子體氧化所形成的第一絕緣膜212、214、216和218可包含用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。例如，當Ar用作等離子體氧化中的稀有氣體時，第一絕緣膜212、214、216和218可包含Ar。在等離子體電子密度高達lxl011cm—s或以上并且作為待處理對象的絕緣膜附近的等離子體電子溫度很低的條件下進行本發(fā)明的等離子體氧化；因此能夠防止第一絕緣膜212、214、216和218因等離子體而被損壞。在這里，當通過濕式氧化在區(qū)域204、206、208和210的表面形成氧化硅膜之后，通過對氧化硅膜進行等離子體氧化來形成第一絕緣膜212、214、216和218。在這里，通過以5sccm引入氧(02)以及以900sccm引入氬，來進行等離子體氧化。在這個實施例中，在設置于襯底200的存儲部分的區(qū)域208上所形成的第一絕緣膜216充當稍后將完成的非易失性存儲元件中的隧道絕緣膜。因此，當?shù)谝唤^緣膜216更薄時，隧穿電流更易于流通，它使存儲器能夠高速操作。此外，當?shù)谝唤^緣膜216更薄時，稍后將形成的浮柵電極可在較低電壓聚積電荷。因此，可降低非易失性半導體存儲器件的功耗。因此，第一絕緣膜212、214、216和218優(yōu)選地形成為很薄。稍后將完成的非易失性半導體存儲器件通過經(jīng)由在設置于存儲部分的區(qū)域208上形成并且充當隧道絕緣膜的第一絕緣膜216注入電子，來存儲信息。這時，當引起電子陷阱的氫存在于隧道絕緣膜時，電壓在重復進行寫和擦除的過程中變化，這使存儲器退化。因此，隧道絕緣膜的氫含量優(yōu)選地為很低。如這個實施例所示，當?shù)谝唤^緣膜216通過等離子體氧化來形成時，與通過CVD方法、賊射方法等形成的絕緣膜相比，氫含量可降低。因此，可提高存儲器的性能。在第一絕緣膜之上所形成的電荷聚積膜可作為單層或者兩層或以上的疊層來形成。具體來說，可由從硅(Si)、鍺(Ge)、鴒(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)等中選取的元素、包含該元素作為其主要成分的合金材料或者包含該元素作為其主要成分的化合物材料(例如該元素的氮化物或氧化物)來形成電荷聚積膜。作為元素的化合物，可使用氮化硅、氧化氮化硅、碳化硅、包含小于10原子％的鍺的硅鍺、氮化鉭、氧化鉭、氮化鎢、氮化鈦、氧化鈦、氧化錫等。此外，可使用元素的硅化物(例如硅化鴒、硅化鈦或者硅化鎳)。此外，在使用硅的情況下，可添加例如磷或硼等雜質(zhì)。在這個實施例中，電荷聚積膜220和223形成為例如鍺膜或硅鍺合金膜等的包含鍺(Ge)的薄膜以及包含硅(Si)的薄膜的疊層。在這里，在包含鍺元素(例如GeH4)的氣氛中通過等離子體CVD方法，使用包含鍺作為其主要成分、厚度為1nm至20nm、優(yōu)選地為1nm至10nm的薄膜來形成電荷聚積膜220。此后，在包含硅元素(例如SiH4)的氣氛中通過等離子體CVD方法，使用包含硅作為其主要成分、厚度為lnm至50nm、優(yōu)選地為lnm至20nm的薄膜來形成電荷聚積膜223。例如，當單晶Si襯底用作襯底200、并且包含具有比Si更小的能隙的鍺的導電膜隔著充當隧道絕緣膜的第一絕緣膜設置在Si襯底的某個區(qū)域之上時，通過絕緣膜以阻止浮柵電極的電荷所形成的第二勢壘的能量比通過絕緣膜以阻止Si襯底的某個區(qū)域的電荷所形成的第一勢壘的能量要高。因此，可易于將電荷從Si襯底的該某個區(qū)域注入浮柵電極，這可防止電荷從浮柵電極中消失。也就是說，在操作存儲器的情況下，極有效的寫入在低電壓是可能的，并且可改進電荷保持特性。要注意，在襯底200的存儲部分的區(qū)域208之上所形成的電荷聚積膜220和電荷聚積膜223的堆疊結(jié)構(gòu)充當稍后將完成的非易失性存儲元件的浮柵電極。備選地，包含鍺的薄膜以及包含硅鍺合金的薄膜可按順序堆疊。隨后，有選擇地去除第一絕緣膜212、214、218以及在襯底200的區(qū)域204、206、210之上所形成的電荷聚積膜220和223,使得保留在區(qū)域208之上所形成的第一絕緣膜216以及電荷聚積膜220和電荷聚積膜223的疊層。在這里，用抗蝕劑有選擇地覆蓋包括襯底200的存儲部分的區(qū)域208、第一絕緣膜216和電荷聚積膜220、223的堆疊結(jié)構(gòu)，而蝕刻掉包括第一絕緣膜212、214、218以及在區(qū)域204,206和210之上的電荷聚積膜220、223的堆疊結(jié)構(gòu)(參見圖22B)。隨后，形成第二絕緣膜228以便覆蓋包括襯底200的區(qū)域204、206和210的堆疊結(jié)構(gòu)以及在區(qū)域208之上所形成的第一絕緣膜216和電荷聚積膜220、223(參見圖22C)優(yōu)選地通過經(jīng)由CVD方法、濺射方法、熱氧化方法等形成絕緣膜，并對該絕緣膜進行等離子體氧化，來形成第二絕緣膜228。例如，通過CVD方法或'踐射方法，由氧化硅、氧氮化石圭、氧化氮化硅、氧化鋁(Al》y)、氧化鉭(TaxOy)、氧化鉿(HfOx)等形成絕緣膜，然后該絕緣膜經(jīng)過等離子體氧化，由此形成第二絕緣膜228。優(yōu)選地形成厚度為lnm至100nm、更優(yōu)選地為20nm至60nm的絕緣膜。等離子體氧化可通過如形成第一絕緣膜所示的方法來進行。在區(qū)域208之上形成的第二絕緣膜228充當稍后將完成的非易失性存儲元件的控制絕緣膜。在區(qū)域210之上所形成的第二絕緣膜228充當稍后將完成的晶體管的柵絕緣膜。隨后，有選擇地形成抗蝕劑230，以便覆蓋區(qū)域208和210之上所形成的第二絕緣膜228,而去除區(qū)域204和206之上所形成的第二絕緣膜228(參見圖23A)。隨后，形成第三絕緣膜232和234以便覆蓋區(qū)域204和206(參見圖23B)。通過用于形成第一絕緣膜212、214和第二絕纟彖膜228所示方法中任何方法來形成第三絕緣膜232和234。也就是說，可使用熱氧化方法、CVD方法或賊射方法。此外，通過這些方法中任^T方法所形成的絕緣膜可經(jīng)過等離子體氧化。在襯底200的區(qū)域204和206之上所形成的第三絕緣膜232、234充當稍后將完成的晶體管的柵絕緣膜。然后，形成導電膜以便覆蓋區(qū)域204、206之上所形成的第三絕緣膜232、234以及區(qū)域208、210之上所形成的第二絕緣膜228(參見圖23C)。在這里示出按順序堆疊導電膜236和238作為導電膜的示例。導電膜可作為單層或者三層或以上的疊層來形成。導電膜236和238可由從鉭(Ta)、鴒(W)、鈦(Ti)、鉬(Mo)、鋁(A1)、銅(Cu)、鉻(Cr)、鈮(Nb)等中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成。此外，可使用通過使元素氮化所形成的金屬氮化物膜。另外，可使用以摻雜了例如磷等雜質(zhì)元素的多晶硅為代表的半導體材料。在這里，導電膜236由氮化鉭來形成，而導電膜238由導電膜236之上的鴒來形成。另外，導電膜236可由氮化鴒、氮化鉬或氮化鈦形成為單層或者疊層，而導電膜238可由鉭、鉬或鈦形成為單層或疊層。隨后，有選擇地蝕刻掉導電膜236和238的疊層，使得導電膜236和238保持在區(qū)域204、206、208、210的一些部分之上，由此分別形成柵電極240、242、244、246(參見圖24A)。在這個實施例中，露出區(qū)域204、206、208、210中沒有與柵電極240、242、244、246重疊的部分的表面。具體來說，有選擇地去除在柵電極240下面形成的第三絕緣膜232中沒有與區(qū)域204上的柵電極240重疊的部分，使得4冊電極240和第三絕緣膜232的端部大約相互匹配。在區(qū)域206上，有選擇地去除在柵電極242下面所形成的第三絕緣膜234中沒有與柵電極242重疊的部分，使得柵電極242和第三絕緣膜234的端部大約相互匹配。此外，在區(qū)域208上，具體來說，去除在柵電極244下面所形成的第二絕緣膜228、電荷聚積膜220和223的疊層以及第一絕緣膜216中沒有與柵電極244重疊的部分，使得柵電極244、第二絕緣膜228、電荷聚積膜221和225的疊層以及第一絕緣膜216的端部大約相互匹配。此外，在區(qū)域210上，有選擇地去除在柵電極246下面所形成的第二絕緣膜228中沒有與柵電極246重疊的部分，使得柵電極246和第二絕緣膜228的端部相互匹配。在這種情況下，在形成柵電極240、242、244和246的同時，去除絕緣膜等中沒有與它們重疊的部分；備選地，在形成柵電極240、242、244和246之后，可通過使用剩余抗蝕劑或者柵電極240、242、244和246作為掩模，去除絕緣膜等中沒有與它們重疊的部分。在襯成的非易失性存儲元件的控制柵電極。柵電極240、242和246充當稍后將完成的晶體管的柵電極。隨后，在襯底200的區(qū)域204、206和208中有選擇地引入雜質(zhì)元素(參見圖24B)。在這里，通過使用柵電極242、244和246作為掩模，在區(qū)域206、208和210中有選擇地以低濃度引入賦予n型電導的雜質(zhì)元素，以及通過使用柵電極240作為掩模，在區(qū)域204中有選擇地以低濃度引入賦予p型電導的雜質(zhì)元素。作為賦予n型電導的雜質(zhì)元素，可使用磷(P)、砷(As)等。作為賦予p型電導的雜質(zhì)元素，可使用硼(B)、鋁(A1)、鎵(Ga)等。隨后，絕緣膜280(又稱作邊墻)與柵電極240、242、244和246的側(cè)表面的每個接觸形成(參見圖25A)。具體來i兌，通過等離子體CVD方法、濺射方法等，將包含例如硅、氧化硅或氮化硅等無機材料的薄膜或者包含例如有機樹脂等的有機材料的薄膜形成為單層或者疊層。然后，通過進行以垂直方向為主的各向異性蝕刻，有選擇地去除絕緣膜，使得絕緣膜形成為與柵電極240、242、244和246的側(cè)表面的每個接觸。此外，可通過以上用于形成第二絕緣膜的方法所示對所形成的絕緣膜進行等離子體氧化，來形成絕緣膜280。絕纟彖膜280用作形成LDD(輕摻雜漏)區(qū)時進行摻雜的掩模。在這里，絕緣膜280還形成為與柵電極240、242、244、246下面所形成的絕緣膜和電荷聚積膜的側(cè)表面的每個接觸。隨后，通過使用絕緣膜280和柵電極240、242、244、246作為掩模，在襯底200的區(qū)域204、206、208、210中引入雜質(zhì)元素，由此形成各充當源區(qū)或漏區(qū)的雜質(zhì)區(qū)域(參見圖25A)。在這里，通過4吏用絕緣膜280和柵電極242、244、246作為掩模，在襯底200的區(qū)域206、208、210中以高濃度引入賦予n型電導的雜質(zhì)元素，以及通過使用絕緣膜280和柵電極240作為掩模，在區(qū)域204中以高濃度引入賦予p型電導的雜質(zhì)元素。因此，在襯底200的區(qū)域204中形成各形成源區(qū)或漏區(qū)的雜質(zhì)區(qū)域269、形成LDD區(qū)域的低濃度雜質(zhì)區(qū)域267以及溝道形成區(qū)域266。在襯底200的區(qū)域206中，形成各形成源區(qū)或漏區(qū)的雜質(zhì)區(qū)域253、形成LDD區(qū)域的低濃度雜質(zhì)區(qū)域251以及溝道形成區(qū)域250。此外，在襯底200的區(qū)域208中，形成各形成源區(qū)或漏區(qū)的雜質(zhì)區(qū)域257、形成LDD區(qū)域的低濃度雜質(zhì)區(qū)域255以及溝道形成區(qū)域254。此外，在襯底200的區(qū)域210中，形成各形成源區(qū)或漏區(qū)的雜質(zhì)區(qū)域263、形成LDD區(qū)域的低濃度雜質(zhì)區(qū)域261以及溝道形成區(qū)域260。要注意，在這個實施例中，在露出襯底200的區(qū)域204、206、208、210中沒有與柵電極240、242、244、246重疊的部分的狀態(tài)下引入雜質(zhì)元素。因此，在襯底200的區(qū)域204、206、208、210中分別形成的溝道形成區(qū)域266、250、254、260可通過與柵電才及240、242、244、246的自動對準方式來形成。隨后，形成絕緣膜272以便覆蓋設置在襯底200的區(qū)域204、206、208、210之上的絕緣膜、電荷聚積膜等，并且在絕緣膜272之上形成與區(qū)域204、206、208、210中分別形成的雜質(zhì)區(qū)域269、253、257、263電連接的導電膜274(參見圖25B)?？赏ㄟ^CVD方法、賊射方法等，使用例如氧化硅、氮化硅、氧氮化硅(SiOxNy,x^X))或氧化氮化硅(SiNxOy,x〉yX))等的含氧或氮的絕緣膜、包含例如DLC(類金剛石碳)等的含碳的絕緣膜、或者包含例如硅氧烷樹脂等硅氧烷材料或者例如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯基苯酚、苯并環(huán)丁烯或丙烯酸類的等有機材;阡的薄膜，來形成單層或疊層的絕緣膜272。硅氧烷材料對應于包含Si-O-Si鍵的材料。硅氧烷具有包括硅(Si)和氧(O)鍵的骨架結(jié)構(gòu)。對于取代基，使用至少包含氫的有機基團(例如烷基或芳烴)。氟基也可用于取代基。另外，至少包含氫的有機基團和氟基可用于取代基。通過CVD方法、濺射方法等，由從鋁(A1)、鴒(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、柏(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)和硅(Si)中選取的元素或者包含這些元素中任何元素作為其主要成分的合金或化合物材料來形成以單層或者疊層的導電膜274。例如，作為包含鋁作為其主要成分的合金材料，可使用下列材料包含鋁作為其主要成分并且還包含鎳的材料；或者包含鋁作為其主要成分并且還包含鎳以及碳和硅中之一或二者的材料。作為導電膜274，例如，優(yōu)選地使用阻擋膜、鋁硅(A1-Si)膜和另外的阻擋膜的堆疊結(jié)構(gòu)或者阻擋膜、鋁硅(A1-Si)膜、氮化鈦(TiN)膜和另外的阻擋膜的堆疊結(jié)構(gòu)。要注意，阻擋膜對應于鈦、氮化鈦、鉬或氮化鉬的薄膜。由于鋁和鋁硅具有低電阻并且價格低廉，所以它們適合于形成導電膜274。當阻擋層形成為上層和下層時，可防止鋁和鋁硅中的小丘的產(chǎn)生。此外，當阻擋膜由為具有高還原性質(zhì)的元素的4太來形成時，即使在晶體半導體膜之上形成薄的自然氧化膜，也可通過還原這個自然氧化膜來進行與晶體半導體膜的有利接觸。這個實施例可與該實施方式或者本說明書中所述的其它實施例的任意適當?shù)亟M合。[實施例8]這個實施例將說明通過使用本發(fā)明所形成的絕緣膜的特性。首先說明用于其測量和制造方法的樣本A、樣本B、樣本C、樣本D。樣本A、樣本B和樣本C的每個具有以下結(jié)構(gòu)氧氮化硅膜(SiOxNy，x〉yX))設置在Si襯底之上，由鋁鈦膜制成的電極依次堆疊在氧氮化硅膜之上。通過對于經(jīng)由等離子體CVD方法所形成的氧氮化硅膜進行等離子體氧化，來形成氧氮化硅膜。下面具體說明樣本A、樣本B和樣本C。對于樣本A，制備在一邊長度為12.7cm的Si襯底。在下列條件下、通過等離子體CVD方法在Si襯底之上形成厚度為9nm的氧氮化硅膜SiH4的流速為lsccm，N20的流速為800sccm，腔室的氣壓為40Pa，高頻電力為150W(60MHz)，電極間隔為28mm，以及膜形成溫度(襯底溫度)為400°C。隨后，氧氮化硅膜經(jīng)過180秒等離子體氧化。在等離子體氧化之后，氧氮化硅膜的厚度為10nm。在下列條件下進行等離子體氧化02的流速為5sccm，Ar的流速為900sccm,腔室的氣壓為106.67Pa，高頻電力為3800W(2.45GHz)，以及襯底溫度為400。C。隨后，通過賊射方法，在氧氮化硅膜之上形成厚度為400nm、為鋁和鈦的合金的鋁鈦(A1-Ti)膜。通過光刻方法和蝕刻方法，有選擇地蝕刻鋁鈦膜，由此形成面積為1.96xl(T、iT^的電極。按照上述步驟獲得樣本A。對于樣本B，首先，通過等離子體CVD方法，在一邊長度為12.7cm的Si襯底之上形成厚度為9.5nm的氧氮化硅膜。由于氧氮化硅膜在與樣本A相似的條件下形成，所以描述被省略。隨后，氧氮化硅膜經(jīng)過120秒等離子體氧化。在等離子體氧化之后，氧氮化硅膜的厚度為10nm。由于等離子體氧化在與樣本A相似的條件下進行，所以描述被省略。隨后，通過濺射方法，在氧氮化硅膜之上形成厚度為400nm、為鋁和鈦的合金的鋁鈦(A1-Ti)膜。通過光刻方法和蝕刻方法，有選擇地蝕刻鋁鈦膜，由此形成面積為1.96xl(T、n^的電極。按照上述步驟獲得樣本B。對于樣本C,首先，通過等離子體CVD方法，在一邊長度為12.7cm的Si襯底之上形成厚度為10nm的氧氮化硅膜。由于氧氮化硅膜在與樣本A相似的條件下形成，所以描述被省略。隨后，氧氮化硅膜經(jīng)過60秒等離子體氧化。在等離子體氧化之后，氧氮化硅膜的厚度為10nm。由于等離子體氧化在與樣本A相似的條件下進行，所以描述被省略。隨后，通過濺射方法，在氧氮化硅膜之上形成厚度為400nm、作為鋁和鈦的合金的鋁鈦(A1-Ti)膜。有選擇地蝕刻鋁鈦膜，由此形成面積為1.96xl0-、n^的電極。按照上述步驟獲得樣本C。樣本D具有以下結(jié)構(gòu)氧氮化硅膜(SiOxNy,x〉yX))設置在Si襯底之上，由鋁鈦膜制成的電極依次堆疊在氧氮化硅膜之上。氧氮化硅膜通過等離子體CVD方法來形成。具體來說，首先制備在一邊長度為12.7cm的Si襯底。然后，在下列條件下、通過等離子體CVD方法在Si襯底之上形成厚度為10nm的氧氮化硅膜SiH4的流速為lsccm，N20的流速為800sccm，腔室的氣壓為40Pa,高頻電力為150W(60MHz),電才及間隔為28mm,以及膜形成溫度(襯底溫度)為400°C。隨后，通過濺射方法，在氧氮化硅膜之上形成厚度為400nm、作為鋁和鈦的合金的鋁鈦(A1-Ti)膜。有選擇地蝕刻鋁鈦膜，從而形成面積為1.96xl0-、n^的電極。按照上述步驟獲得樣本D。圖26A示出測量樣本A的電流密度-電場強度(J-E)特性的結(jié)果。圖26B示出測量樣本D的J-E特性的結(jié)果。在圖26A和圖26B的每個中，垂直軸表示電流密度(A/cm2)，而水平軸表示電場強度(MV/cm)。要注意，在襯底表面的112個點處進行測量，以及虛線在圖26A和圖26B中表示1A/cn^的電流密度的刻度。圖27A以直方圖形式示出圖26A的1A/cm2的電流密度處的電場強度。圖27B以直方圖形式示出圖26B的1A/cn^的電流密度處的電場強度。在圖27A和圖27B的每個中，垂直軸表示在耐受電壓方面的缺陷的百分比(％)，而水平軸表示擊穿電場EBD(MV/cm)。根據(jù)總共112個測量點之中電流強度轉(zhuǎn)到1A/cii^或者轉(zhuǎn)到超過1A/cn^的點，來計算沿垂直軸表示的在耐受電壓方面的缺陷的百分比。圖28是線圖，示出圖26A和圖26B的1A/cn^的電流強度處的電場強度與在耐受電壓方面的缺陷的累計百分比之間的關系。在圖28中，垂直軸表示缺陷的累計百分比F(。/。)，而水平軸表示擊穿電場EBD(MV/cm)。從圖28中會理解，由大約5MV/cm的擊穿電場可知樣本D的缺陷的百分比；另一方面，樣本A的缺陷的百分比在大約8MV/cm的擊穿電場之前不是已知的。因此，已經(jīng)對其進行了等離子體氧化的樣本A具有比樣本D更高的耐受電壓。要注意，圖27A至圖28所示的圖表用作評估絕緣膜的耐受電壓的方式，并且又稱作TZDB(零時介電質(zhì)擊穿)直方圖。在TZDB直方圖中，范圍為0MV/cm至2MV/cm的擊穿電場稱作A模式，范圍為2MV/cm至8MV/cm的擊穿電場稱作B模式，以及8MV/cm或以上的擊穿電場稱作C模式。一般來說，如果在絕緣膜用于構(gòu)成例如晶體管等裝置的一部分時在A模式和B模式中存在缺陷，則產(chǎn)率和可靠性被降低。相反，已經(jīng)對其進行了等離子體氧化的樣本A證明在A模式和B模式中幾乎沒有缺陷，并且具有高耐受電壓的薄膜。從上述測量結(jié)果會理解，通過對于經(jīng)由等離子體CVD方法所形成的薄膜進行等離子體氧化而形成的薄膜(在這里與樣本A對應)具有比僅通過CVD方法所形成的薄膜(在這里與樣本D對應)更高的耐受電壓。接下來，圖29A、圖29B和圖30A、圖30B示出分別測量樣本A至D的電流-電壓(I-V)特性的結(jié)果。在圖29A至圖30B的每個中，垂直軸表示電流(A)，而水平軸表示電壓(V)。在這里示出測量襯底表面的112個點的I-V特性的結(jié)果。要注意，在圖29A至圖30B的每個中，虛線表示IOV的電壓的刻度。圖31示出計算樣本A至D的每個在耐受電壓方面的缺陷的百分比(％)的結(jié)果。根據(jù)圖29A至圖30B所示的I-V特性，在耐受電壓方面的缺陷的百分比通過以下方式獲得在小于10V發(fā)生跳轉(zhuǎn)的I-V曲線被看作是在耐受電壓方面的缺陷，并且計算總測量點之中的在耐受電壓方面的缺陷的點的數(shù)量的百分比。從圖31會理解，已經(jīng)對其進行了等離子體氧化的樣本A至C具有4艮低的在耐受電壓方面的缺陷的百分比，此外，在耐受電壓方面的缺陷的百分比按照樣本A、樣本B和樣本C的順序，前者比后者低。圖32A至圖33B分別示出一定的電流量(12^iA)流到樣本A至D時的電壓-時間關系。在圖32A至圖33B的每個中，垂直軸表示電壓(V),而水平軸表示時間(秒)。表2示出根據(jù)圖32A至33B的計算和平均的結(jié)果Qbd(C/cm2)。<table>tableseeoriginaldocumentpage79</column></row><table>要注意，Qbd是通過將流經(jīng)樣本A至D的電流的值與擊穿以前的時間(電壓下降到大約為零以前的時間)相乘而得到的值。也就是說，Qbd越高，則薄膜具有更高的耐受電壓。因此，從表2的結(jié)果會理解，已經(jīng)對其進行了等離子體氧化的樣本A至C具有比樣本D要高Qbd值的一個數(shù)量級(digit)或以上的耐受電壓，Qbd值按照樣本A、B和C的順序變小，以及進行等離子體氧化的時間越長，則薄膜具有更高的耐受電壓。圖34和圖35分別示出通過二次離子質(zhì)語法(SIMS)測量樣本A和D的結(jié)果。在圖34和圖35的每個中，垂直軸表示濃度(原子/cm3)，而水平軸表示蝕刻樣本的深度(納米)。要注意，氧氮化硅膜的深度大約為10nm。在圖34和圖35的每個中，當注意氧氮化硅膜的氫濃度時，樣本A的氫濃度大約為1x1019原子/cm3或以下(SIMS的測量4及限或以下)，而樣本D的氫濃度大約為lxl0"原子/cm3,它們彼此相差1個數(shù)量級或以上。因此，大家理解，通過等離子體氧化，氧氮化硅膜的氫濃度降低一個數(shù)量級或以上。圖36A和圖36B示出通過X射線光電子能譜法(XPS)測量樣本A和D的氧氮化硅膜中的Si鍵狀態(tài)的結(jié)果。在圖36A和圖36B中，是Si-Si鍵在99.4eV的能帶(結(jié)合能)附近才具有峰值，以及是^02等的鍵在104eV的能帶附近才具有峰值。在樣本A和D的任一個中，由于在104eV附近進4亍分隔和4企測，沒有確認到在102eV和103eV的能帶附近出現(xiàn)Si-H鍵引起的峰值。從圖34和圖35所示的SIMS分析結(jié)果中清楚地看到，氧氮化硅膜的氫濃度通過進行等離子體氧化而降低，此外，連同XPS分析結(jié)果進行考慮，在氧氮化硅膜中從O-H鍵的氫解吸反應或者氫與氧之間的取代反應通過進行等離子體氧化80而發(fā)生。圖37A和圖37B示出向樣本A、D施加電流應力之前和之后的CV測量的結(jié)果。圖37A和圖37B分別示出樣本A和D的測量結(jié)果。在這里，由于電流應力，一定量的電流(l^A)流動某個時期(10秒或100秒)。CV測量進行三次在初始狀態(tài)中，在饋送一定的電流量IO秒鐘之后，以及在饋送一定的電流量IOO秒鐘之后。從圖37A和圖37B可以看到，在樣本D中施加IO秒鐘電流應力之后，CV曲線主要偏移到正側(cè)，而在施加大約34秒鐘電流應力之后發(fā)生擊穿。另一方面，在樣本A中施加IO秒鐘電流應力之后，CV曲線偏向正側(cè)，〗旦偏移量遠遠小于樣本D。此外，甚至在施加100秒鐘電流應力之后，也沒有發(fā)生擊穿，并且C-V曲線的偏移量小于在樣本D中施加IO秒鐘電流應力之后的偏移量。由于在CV測量中施加電流應力之后的CV曲線的正偏移引起的cv的遲鈍上升表明在氧化膜中產(chǎn)生電子陷阱，并且界面狀態(tài)密度增加。從圖37A和圖37B中可以看到，CV曲線的正偏移量以及CV曲線的上升變?yōu)檫t鈍的程度在樣本A中小于在樣本D中。因此，大家理解，等離子體氧化可減少變成電子陷阱的O-H鍵，并且抑制由電應力引起的電子陷阱的產(chǎn)生。然后，通過使用0.5wt。/。的氫氟酸來蝕刻樣本A和D。這時，樣本D的蝕刻速率大約為8.43納米/分鐘。另一方面，樣本A的蝕刻速率大約為4.33納米/分鐘，這大約是樣本D的一半。因此，大家理解，通過進行等離子體氧化可獲得更致密的薄膜。從以上結(jié)果中會理解，如同本發(fā)明中那樣，可通過對于經(jīng)由等離子體CVD方法所形成的絕緣膜進行等離子體氧化，來獲得具有高耐受電壓的致密膜。但是，大家理解，通過對于經(jīng)由等離子體CVD方法所形成的絕緣膜進行等離子體氧化，降低薄膜的氫濃度。從以上結(jié)果中認為，具有高耐受電壓的致密膜可通過等離子體氧化來獲得，因為薄膜中的O-H鍵的氫通過氧基來解吸，或者發(fā)生薄膜中的氫與氧之間的取代反應，由此減少薄膜中的氬。下面，這個實施例將參照附圖來說明能夠無接觸地輸入和輸出數(shù)據(jù)的半導體器件的應用示例，它配備了本發(fā)明的上述非易失性半導體存儲器件。能夠無接觸地輸入和輸出數(shù)據(jù)的半導體器件根據(jù)其用途又稱作RFID標簽、ID標簽、IC標簽、IC芯片、RF標簽、無線標簽、電子標簽或無線芯片。半導體器件8000具有無接觸地交換數(shù)據(jù)的功能，它包括高頻電路8010、電源電3各8020、復位電路8030、時鐘產(chǎn)生電路8040、數(shù)據(jù)解調(diào)電路8050、數(shù)據(jù)調(diào)制電路8060、用于控制另外的電路的控制電路8070、存儲器電路8080以及天線8090(圖38A)。高頻電路8010接收的信號的電路。電源電路8020是用于根據(jù)接收信號來產(chǎn)生電源電位的電路。復位電路8030是用于產(chǎn)生復位信號的電路。時鐘產(chǎn)生電路8040是用于根據(jù)通過天線8090所輸入的接收信號來產(chǎn)生各種動時鐘信號的電路。數(shù)據(jù)解調(diào)電路8050是用于對接收信號進行解調(diào)并向控制電路8070輸出解調(diào)信號的電路。數(shù)據(jù)調(diào)制電路8060是用于調(diào)制從控制電路8070所接收的信號的的電路。此外，作為控制電路8070,例如提供代碼提取電路9010、代碼判斷電路9020、CRC判斷電路9030以及輸出單元電路9040。要注意，代碼提取電路9010是用于提取發(fā)送給控制電路8070的指令中包含的多個代碼的每個的電路。代碼判斷電路9020是用于根據(jù)提取代碼與對應于參考的代碼之間的比較來判斷指令的內(nèi)容的電路。CRC判斷電路9030是用于根據(jù)判斷代碼來檢測是否存在傳輸差錯的電路。接下來說明上述半導體器件的操作的示例。首先用天線8090來接收無線信號。然后，通過高頻電路8010將無線信號發(fā)送給電源電路8020,并產(chǎn)生高電源電位(以下稱作VDD)。將VDD提供給半導體器件8000的各電路。另外，對通過高頻電路8010發(fā)送給數(shù)據(jù)解調(diào)電;洛8050的信號進行解調(diào)(下文中，已經(jīng)解調(diào)的信號稱作解調(diào)信號)。此外，將已經(jīng)通過高頻電路8010經(jīng)過復位電路8030和時鐘產(chǎn)生電路8040的信號和解調(diào)信號發(fā)送給控制電路8070。發(fā)送給控制電路8070的信號由代碼提取電路9010、代碼判斷電路9020、CRC判斷電路9030等進行分析。然后，根據(jù)分析信號來輸出存儲器電路8080中存儲的半導體器件的信息。輸出的半導體器件的信息通過輸出單元電路9040進行編碼。此外，半導體器件8000的編碼信息由天線8090通過數(shù)據(jù)調(diào)制電路8060作為無線信號發(fā)送。在半導體器件8000的多個電路中，低電源電位(以下稱作VSS)是公共的，并且VSS可以為GND。此外，本發(fā)明的非易失性半導體存儲器件可適用于存儲器電路8080。這樣，可通過從通信部件(例如讀卡器/寫卡器或者具有讀卡器或?qū)懣ㄆ鞯墓δ艿牟考?向半導體器件8000發(fā)送信號，并用通信部件接收從半導體器件8000所發(fā)送的信號，來讀取半導體器件的數(shù)據(jù)。半導體器件8000可通過電》茲波而無需安裝電源(電池)來將電源電壓提供給各電路，或者可通過電石茲波以及安裝電源(電池)所實現(xiàn)的電源(電池)將電源電壓提供給各電路。接下來說明可以無接觸地輸入/輸出數(shù)據(jù)的半導體器件的使用示例。包括顯示部分3210的移動終端的側(cè)表面配備了讀卡器/寫卡器3200。產(chǎn)品3220的側(cè)表面配備了半導體器件3230(圖38B)。當讀卡器/寫卡器3200保持在產(chǎn)品3220中包含的半導體器件3230上方時，顯示部分3210顯示關于產(chǎn)品的信息，例如材料、生產(chǎn)面積、各生產(chǎn)步驟的檢驗結(jié)果、循環(huán)過程的歷史記錄以及產(chǎn)品描述。另外，當產(chǎn)品3260通過傳送帶傳遞時，可通過使用提供給產(chǎn)品3260的半導體器件3250以及讀卡器/寫卡器3240來檢驗產(chǎn)品3260(圖38C)。這樣，通過使用系統(tǒng)中的半導體器件，可易于獲得信息，并且實現(xiàn)更高的增值。此外，本發(fā)明的非易失性半導體存儲器件可用于配備了存儲器的每一個領域的電子設備。例如，應用了本發(fā)明的非易失性半導體存儲器件的電子設備包括例如攝像機或數(shù)碼相機等相機、眼鏡式顯示器(頭戴顯示器)、導航系統(tǒng)、聲音再現(xiàn)裝置(例如汽車音頻裝置或音頻組件裝置)、計算機、游戲機、移動信息終端(例如移動計算機、移動電話、移動游戲機或者電子書)、配備了記錄介質(zhì)的圖像再現(xiàn)裝置(具體來說是再現(xiàn)例如DVD(數(shù)字多功能光盤)等的記錄介質(zhì)并且具有用于顯示圖像的顯示器的裝置)等。圖39A至圖39E示出這類電子設備的具體示例。圖39A和圖39B示出數(shù)碼相機。圖39B示出圖39A的數(shù)碼相機的背面。數(shù)碼相機包括收容件2111、顯示部分2112、鏡頭2113、操作按鍵2114、快門按鈕2115等，并且配備了可移動非易失性存儲器2116。存儲器2116存儲用數(shù)碼相機拍攝的照片數(shù)據(jù)。通過使用本發(fā)明所形成的非易失性半導體存儲器件可適用于存儲器2116。通過使用本發(fā)明所形成的半導體存儲器件可作為驅(qū)動顯示部分2U2的開關元件來應用。圖39C示出作為移動終端的典型示例的移動電話。移動電話包括收容件2121、顯示部分2122、操作按鍵2123等。移動電話配備了可移動非易失性存儲器2125，并且可存儲和再現(xiàn)移動電話的數(shù)據(jù)，例如存儲器2125中的電話號碼、圖像和音樂。通過使用本發(fā)明所形成的非易失性半導體存儲器件可適用于存儲器2125。使用本發(fā)明制造的半導體存儲器件可作為驅(qū)動顯示部分2122的開關元件來應用。圖39D示出作為音頻裝置的典型示例的數(shù)字播放器。圖39D所示的數(shù)字播放器包括主體2130、顯示部分2131、存儲部分2132、操作部分2133、耳塞2134等。要注意，耳塞2134可由耳^L或無線耳塞取代。對于存儲部分2132，可使用通過使用本發(fā)明所形成的非易失性半導體存儲器件。此外，使用本發(fā)明制造的半導體存儲器件可作為驅(qū)動顯示部分2131的開關元件來應用。例如，可通過使用記錄容量為20至200千兆字節(jié)(GB)的"與非"型非易失性存儲器對操作部分2133進行操作，來記錄和再現(xiàn)圖像、語音(音樂)。要注意，可通過在黑色背景上顯示白色字母，來減少顯示部分2131的功耗。這在移動音頻裝置中特別有效。設置在存儲部分2132中的非易失性半導體存儲器件可以是可移動裝置。圖39E示出電子書(又稱作電子紙)，它包括主體2141、顯示部分2142、操作按鍵2143和存儲部分2144。主體2141可結(jié)合調(diào)制解調(diào)器，使得可通過無線方式來傳送和接收信息。存儲部分2144可使用通過使用本發(fā)明所形成的非易失性半導體存儲器件。使用本發(fā)明制造的半導體存儲器件可作為驅(qū)動顯示部分2142的開關元件來應用。例如，可通過使用記錄容量為20至200千兆字節(jié)(GB)的"與非"型非易失性存儲器對操作按鍵2143進行操作，來記錄和再現(xiàn)圖像、語音(音樂)。設置在存儲部分2144中的非易失性半導體存儲器件可以是可移動裝置。如上所述，本發(fā)明的非易失性半導體存儲器件和半導體器件可適用于相當大的范圍，并且可用于具有存儲器的每一個領域的電子設備。這個實施例將說明通過使用本發(fā)明制造的非易失性存儲元件的特性。首先，對制造用于測量的非易失性存儲元件A和非易失性存儲元件B的方法進行描述。圖40A示出存儲元件A的結(jié)構(gòu)，而圖40B示出存儲元件B的結(jié)構(gòu)。存儲元件A的結(jié)構(gòu)是半導體膜4004隔著基絕緣膜4002在玻璃襯底4000之上形成，以及隧道絕緣膜4012、電荷聚積膜4014、控制絕緣膜4016和控制柵電極4022按順序堆疊在半導體膜4004之上。經(jīng)由等離子體CVD方法，通過依次堆疊氧化氮化硅膜(厚度為50nm)和氧氮化硅膜(厚度為150nm),來形成基絕緣膜4002。半導體膜4004使用多晶硅膜來形成，以及溝道形成區(qū)域4006、LDD區(qū)域4008和源區(qū)或漏區(qū)4010設置在半導體膜4004中。通過對于經(jīng)由等離子體CVD方法在半導體膜4004之上所形成的9nm厚的氧化硅膜進行180秒等離子體氧化，來形成隧道絕緣膜4012。通過將磷加入通過等離子體CVD方法所形成的50nm厚的硅膜，來形成電荷聚積膜4014。通過對于經(jīng)由等離子體CVD方法形成的15nm厚的氧氮化硅膜、10nm厚的氮化硅膜和15nm厚的氧氮化硅膜進行180秒等離子體氧化，來形成控制絕緣膜4016。通過依次堆疊氮化鈦膜4018(厚度為30nm)和鴒膜4020(厚度為370nm)，來形成控制柵電極4022。源區(qū)或漏區(qū)4010和LDD區(qū)域4008具有n型電導，而源區(qū)或漏區(qū)4010具有比LDD區(qū)域4008更高的雜質(zhì)濃度。溝道形成區(qū)域4006具有p型電導。隧道絕緣膜4012和控制絕緣膜4016在通過等離子體CVD方法形成絕緣膜之后連續(xù)經(jīng)過等離子體氧化。存儲元件B具有與存儲元件A相同的結(jié)構(gòu)，但隧道絕緣膜4212和控制絕緣膜4216不是通過等離子體氧化、而是僅通過等離子體CVD方法來形成。表3示出使用非易失性存儲元件A和B重復1000次讀、寫的情況下的閾值電壓(Vth)的變化(AVth)的結(jié)果。表3示出寫/讀之前的初始狀態(tài)中的閾值(初始Vth)以及重復1000次寫/讀之后的閾值(103次之后的Vth)。此外，通過從初始狀態(tài)的閾值(初始Vth)中減去重復1000次寫/讀之后的閾值(103次之后的Vth),來獲得閾值的變化(AVth)。存儲元件初始Vth103次之后的Vth閾值的變化A4.0V3.IV-0.9VB3.9V2.3V-1,6V如表3所示，在用非易失性存儲元件A重復1000次寫/讀的情況下的閾值的變化大約為-0.9V。另一方面，在用非易失性存儲元件B重復1000次寫/讀的情況下的閾值的變化大約為-1.6V。因此，大家理解，通過根據(jù)本發(fā)明對絕緣膜進行等離子體氧化，可減小因?qū)?讀的重復引起的閾值的變化，并且可提高可靠性。本申請基于2006年5月26日向日本專利局提交的日本專利申請序號2006-147467，通過引用將它的完整內(nèi)容結(jié)合于此。87參考標號說明10:襯底，12:第一絕緣膜，14:第二絕緣膜，52:存儲單元陣列，54:外圍電路，56:地址緩沖器，58:控制電路，60:升壓電路，62:行解碼器，64:列解碼器，66:讀出放大器，68:數(shù)據(jù)緩沖器，70:數(shù)據(jù)輸入/輸出緩沖器，80:天線，82:介電板，84:氣體供應部分，86:抽氣端口，88:支承底座，90:溫度控制部分，92:微波供應部分，94:等離子體，100:襯底，102:絕緣膜，104:半導體膜，106:半導體膜，108:半導體膜，110:半導體膜，112:第一絕緣膜，116:第一絕緣膜，120:電荷聚積膜，121:電荷聚積膜，122:抗蝕劑，124:抗蝕劑，126:雜質(zhì)區(qū)域，128:第二絕緣膜，130:抗蝕劑，132:第三絕緣膜，136:導電膜，138:導電膜，140:柵電極，142:柵電極，144:柵電極，146:柵電極，148:抗蝕劑，150:溝道形成區(qū)域，152:雜質(zhì)區(qū)域，154:溝道形成區(qū)域，156:高濃度雜質(zhì)區(qū)域，158:低濃度雜質(zhì)區(qū)域，160:溝道形成區(qū)域，162:高濃度雜質(zhì)區(qū)域164:低濃度雜質(zhì)區(qū)域，166:抗蝕劑，168:溝道形成區(qū)域，170:高濃度雜質(zhì)區(qū)域，172:絕緣膜，174:導電膜，200:襯底，204:區(qū)域206:區(qū)域，207:P阱，208:區(qū)域，210:區(qū)域，212:第一絕緣膜，216:第一絕緣膜，220:電荷聚積膜，221:電荷聚積膜，223:電荷聚積膜，225:電荷聚積膜，228:第二絕緣膜，230:抗蝕劑，232:第三絕緣膜，234:第三絕緣膜，236:導電膜，238:導電膜，240:柵電極，242:柵電極，244:柵電極，246:柵電極，250:溝道形成區(qū)域，251:低濃度雜質(zhì)區(qū)域，253:雜質(zhì)區(qū)域，254:溝道形成區(qū)域，255:低濃度雜質(zhì)區(qū)域，257:雜質(zhì)區(qū)域，260:溝道形成區(qū)域，261:低濃度雜質(zhì)區(qū)域，263:雜質(zhì)區(qū)域，266:溝道形成區(qū)域，267:低濃度雜質(zhì)區(qū)域，269:雜質(zhì)區(qū)域，272:絕緣膜，274:導電膜，280:絕緣膜，331:待處理襯底，351:支承底座，353:抽氣端口，357:溫度控制部分，360:電極板，361:高頻電力引入部分，362:氣體引入部分，400:襯底，402:基絕緣膜，404:半導體膜，406:第一絕緣膜，408:第二絕緣膜，410:導電膜，412:導電膜，414:導電膜，416:導電膜，418:柵電極，420:溝道形成區(qū)域，422:雜質(zhì)區(qū)域，424:第三絕緣膜，426:絕緣膜，428:導電膜，600:襯底，601:區(qū)域，602:絕緣膜，603:第一絕緣膜，604:電荷聚積膜，606:柵電極，608:第二絕緣膜，612:導電膜，614:導電膜，616:導電膜，618:導電膜，620:柵電極，622:溝道形成區(qū)域，624:雜質(zhì)區(qū)域，626:雜質(zhì)區(qū)域，822:雜質(zhì)區(qū)域，824:第三絕緣膜，825:溝道形成區(qū)域，826:雜質(zhì)區(qū)域，827:雜質(zhì)區(qū)域，828:絕緣膜，830:絕緣膜，832:導電膜，900:襯底，902:基絕緣膜，904:半導體膜，906:第一絕緣膜，907:第二絕緣膜，908:電荷聚積膜，910:第三絕緣膜，911:絕緣膜，912:導電膜，914:導電膜，916:電荷聚積膜，918:絕緣膜，920:導電膜，924:柵電極，926:溝道形成區(qū)域，928:雜質(zhì)區(qū)域，2111:收容件，2112:顯示部分，2113:鏡頭，2114:操作按鍵，2115:快門按鈕，2116:存儲器，2121:收容件，2122:顯示部分，2123:操作按鍵，2125:存儲器，2130:主體，2131:顯示部分，2132:存儲部分，2133:操作部分，2134:耳機，2141:主體，2142:顯示部分，2143:操作按鍵，2144:存儲部分，3200:讀卡器/寫卡器，3210:顯示部分，3220:產(chǎn)品，3230:半導體器件，3240:讀卡器/寫卡器，3250:半導體器件，3260:產(chǎn)品，4000:玻璃襯底，4002:基絕緣膜，4004:半導體膜，4006:溝道形成區(qū)域，4008:LDD區(qū)域，4010:漏區(qū)，4012:隧道絕緣膜，4014:電荷聚積膜，4016:控制絕緣膜，4018:氮化鉭膜，4020:鴒膜，4022:控制柵電極，4212:隧道絕緣膜，4216:控制絕緣膜，8000:半導體器件，8010:高頻電路，8020:電源電路，8030:復位電路，8040:時鐘產(chǎn)生電路，8050:數(shù)據(jù)解調(diào)電路，8060:數(shù)據(jù)調(diào)制電路，8070:控制電路，8080:存儲器電路，8090:天線，9010:代碼提取電89路，9020:代碼判斷電路，9030:CRC判斷電路，以及9040:輸出單元電路權(quán)利要求1.一種用于制造非易失性半導體存儲器件的方法，包括形成半導體區(qū)域；在所述半導體區(qū)域之上形成包含氫的第一絕緣膜；通過在包含氧的氣氛中對所述第一絕緣膜進行等離子體處理，來降低所述第一絕緣膜的氫含量；在所述第一絕緣膜之上形成浮柵電極；在所述浮柵電極之上形成第二絕緣膜；在所述第二絕緣膜之上形成控制柵電極；以及將雜質(zhì)元素加入所述半導體區(qū)域。2.如權(quán)利要求1所述的用于制造非易失性半導體存儲器件的方法，還包括在包含氧的氣氛中對所述第二絕緣膜進行等離子體處理。3.如權(quán)利要求1所述的用于制造非易失性半導體存儲器件的方法，其中，所述等離子體通過^b皮來激勵。4.如權(quán)利要求1所述的用于制造非易失性半導體存儲器件的方法，其中，通過二次離子質(zhì)譜法，所述第一絕緣膜和所述第二絕緣膜中每個的氫濃度為5xl0"原子/ci^或以下。5.如權(quán)利要求1所述的用于制造非易失性半導體存儲器件的方法，其中，通過^^人由CVD方法、濺射方法和熱氧化方法組成的組中選擇的方法，來形成所述第一絕緣膜和所述第二絕緣膜中的每個。6.如權(quán)利要求1所述的用于制造非易失性半導體存儲器件的方法，其中，所述第一絕緣膜和所述第二絕緣膜中的每個包括從由氧化硅、氧氮化硅、氧化氮化硅、氧化鋁、氧化鉭和氧化鉿組成的組中選擇的材料。7.如權(quán)利要求1所述的用于制造非易失性半導體存儲器件的方法，其中，所述包含氧的氣氛還包括稀有氣體。8.—種用于制造半導體器件的方法，包括形成半導體區(qū)域；在所述半導體區(qū)域之上形成包含氫的柵絕緣膜；通過在包含氧的氣氛中對所述柵絕緣膜進行等離子體處理，來降低所述柵絕緣膜的氫含量；在所述柵絕緣膜之上形成柵電極；以及將雜質(zhì)元素加入所述半導體區(qū)域。9.如權(quán)利要求8所述的用于制造半導體器件的方法，其中，所述等離子體通過^f效波來激勵。10.如權(quán)利要求8所述的用于制造半導體器件的方法，其中，通過二次離子質(zhì)譜法，所述柵絕緣膜的氫濃度為5><109原子/cmS或以下。11.如權(quán)利要求8所述的用于制造半導體器件的方法，其中，通過從由CVD方法、濺射方法和熱氧化方法組成的組中選擇的方法，來形成所述柵絕緣膜。12.如權(quán)利要求8所述的用于制造半導體器件的方法，其中，所述柵絕緣膜包括從由氧化硅、氧氮化硅、氧化氮化硅、氧化鋁、氧化鉭和氧化鉿組成的組中選擇的材料。13.如權(quán)利要求8所述的用于制造半導體器件的方法，其中，所述包含氧的氣氛還包括稀有氣體。14.一種非易失性半導體存儲器件，包括具有在成對的雜質(zhì)區(qū)域之間的溝道形成區(qū)域的半導體區(qū)域；浮柵電極，其隔著第一絕緣膜設置在所述半導體區(qū)域之上；以及控制柵電極，其隔著第二絕緣膜設置在所述浮柵電極之上，其中，通過二次離子質(zhì)譜法，所述第一絕緣膜和所述第二絕緣膜的氫濃度為5xlO。原子/cmS或以下。15.如權(quán)利要求14所述的非易失性半導體存儲器件，其中，所述第一絕緣膜和所述第二絕緣膜中的每個關于0.5wt。/。氫氟酸的蝕刻速率為8納米/分鐘或以下。16.—種半導體器件，包括具有在成對的雜質(zhì)區(qū)域之間的溝道形成區(qū)域的半導體區(qū)域；以及柵電極，其隔著柵絕緣膜設置在所述半導體區(qū)域之上，其中，通過二次離子質(zhì)i普法，所述柵絕緣膜的氬濃度為5xl019原子/cn^或以下。17.如權(quán)利要求16所述的半導體器件，其中，所述柵絕緣膜關于0.5wt。/。氫氟酸的蝕刻速率為8納米/分鐘或以下。全文摘要目的在于提供一種制造具有優(yōu)良膜特性的絕緣膜的技術(shù)。具體來說，目的在于提供一種制造具有高耐受電壓的致密絕緣膜的技術(shù)。此外，目的在于提供一種制造具有極少電子陷阱的絕緣膜的技術(shù)。在包含氧的氣氛中、電子密度為1×10¹¹cm^-3或以上以及電子溫度為1.5eV或以下的條件下，使含氧絕緣膜經(jīng)過使用高頻的等離子體處理。文檔編號H01L21/8247GK101454892SQ200780019310公開日2009年6月10日申請日期2007年5月16日優(yōu)先權(quán)日2006年5月26日發(fā)明者掛端哲彌,淺見良信,田中哲弘申請人:株式會社半導體能源研究所