專利名稱：存儲(chǔ)元件、存儲(chǔ)器裝置和半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)元件、存儲(chǔ)器裝置和半導(dǎo)體集成電路(以下，簡 略為"存儲(chǔ)元件等")，更詳細(xì)而言，涉及電阻值與被施加的電壓相應(yīng) 地進(jìn)行改變的電阻變化型的存儲(chǔ)元件等。
背景技術(shù)：
伴隨著電子設(shè)備中的數(shù)字技術(shù)的進(jìn)展，為了保存圖像等的數(shù)據(jù)， 提高了對非易失性存儲(chǔ)元件的大容量化、寫入電力的降低、寫入/讀出 時(shí)間的高速化、和長壽命化的要求。對于這種要求，認(rèn)為，使用既存
(己存在)的浮柵(floating gate)的FLASH存儲(chǔ)器(閃存)在細(xì)微化 上存在限度。因此，為了響應(yīng)上述要求，提出了使用鈣鈦礦材料(例 如，Pr (l-X) CaXMn03 (PCMO)， LaSrMn03 (LSMO)， GdBaCoXOY
(GBCO)等)的非易失性存儲(chǔ)元件的方案(專利文獻(xiàn)l)。該技術(shù)是， 向鈣鈦礦材料施加規(guī)定的極性不同的脈沖電壓(或同極性但是電壓值 不同的脈沖電壓)增大或減少其電阻值，結(jié)果是，利用變化后的電阻 值，將數(shù)據(jù)轉(zhuǎn)換成元件的電阻值加以存儲(chǔ)。
此外，還存在利用以下特性的非易失性存儲(chǔ)元件，該特性是，通 過向過渡金屬氧化膜(NiO， V205， ZnO， Nb205， Ti02， W03，或CoO) 施加上述脈沖電壓，該過渡金屬氧化膜的電阻值發(fā)生變化(參照專利 文獻(xiàn)2)。
此外，還存在通過在非晶形氧化物(例如，從Ti， V， Fe， Co， Y, Zr， Nb， Mo， Hf， Ta， W， Ge， Si中選擇的1種以上的元素的氧化物) 上設(shè)置Ag或Cu的電極并施加電壓，使作為電極材料的Ag或Cu離子 化并在薄膜中擴(kuò)散，從而使非晶形氧化物的電阻值變化的非易失性存 儲(chǔ)元件(請參照專利文獻(xiàn)3)。而且，通過將這種電阻變化材料用作存 儲(chǔ)器單元，進(jìn)一步與用于選擇各個(gè)存儲(chǔ)器單元的晶體管組合、構(gòu)成， 能夠?qū)崿F(xiàn)非易失性存儲(chǔ)元件的工作。進(jìn)一步，還提出了使用作為代表性的電阻變化薄膜材料的尖晶石
(spinel)結(jié)構(gòu)氧化物的非易失性存儲(chǔ)元件的方案(參照專利文獻(xiàn)4)。 而且，如后所述，在電阻變化膜的電阻值較低的情況下存在問題，為 了解決該問題，提出了在低電阻的電阻變化膜上疊層高電阻層的結(jié)構(gòu) 的方案(參照專利文獻(xiàn)5和非專利文獻(xiàn)1)。
專利文獻(xiàn)1 :美國專利第6204139號(hào)說明書
專利文獻(xiàn)2 :日本特開2004-363604號(hào)公報(bào)
專利文獻(xiàn)3 :日本特開2004-342843號(hào)公報(bào)
專利文獻(xiàn)4:日本特開2006-80259號(hào)公報(bào)
專利文獻(xiàn)5 :日本特開2005-317976號(hào)公報(bào)
非專利文獻(xiàn)1 : Applied Physics Letters 2005年86巻093509頁
但是，作為電阻變化薄膜的材料，在使用專利文獻(xiàn)1的高溫超導(dǎo) 材料、CMR材料那樣的具有鈣鈦礦(perovskite)結(jié)構(gòu)的氧化物的情況 下、以及使用專利文獻(xiàn)2的過渡金屬氧化物材料的情況下，即便在相 同的制造條件下制造多個(gè)存儲(chǔ)元件，各個(gè)存儲(chǔ)元件所示的電阻變化特 性也互不相同，存在偏差。例如存在以下情況即使對在相同條件下 制造的各個(gè)存儲(chǔ)元件施加相同的脈沖電壓，各個(gè)存儲(chǔ)元件也表現(xiàn)互不 相同的電阻值(不同的電阻變化特性)。即，存在存儲(chǔ)元件的再現(xiàn)性(能 夠重復(fù)制造具有相同特性的元件的比例)差，成品率惡化的情況。
此外，因?yàn)樵趯＠墨I(xiàn)3的非易失性存儲(chǔ)元件(基于非晶形氧化 物材料和Ag/Cu (Ag或Cu)的非易失性存儲(chǔ)元件)中，電阻變化薄膜 是非晶形結(jié)構(gòu)，所以當(dāng)長期間使用時(shí)存在因該薄膜晶體化而弓I起特性 發(fā)生變化的可能性。
此外，作為專利文獻(xiàn)4的非易失性存儲(chǔ)元件，在選擇Fe304作為電 阻變化膜的情況下，雖然具有優(yōu)良的電阻變化特性，但是當(dāng)在電阻變 化膜上施加電壓時(shí)，因?yàn)殡娮枳兓榈碗娮?，所以流過大的驅(qū)動(dòng)電 流，結(jié)果，存在向電阻變化膜、以及與夾著電阻變化膜的電極的接觸 部和配線等施加損傷的問題。此外，在向電阻變化膜施加形成電壓 (forming voltage)的情況下，當(dāng)電阻變化膜的電阻值較低時(shí)，根據(jù)與 寄生配線電阻的大小的關(guān)系，在形成中存在不能向電阻變化膜施加足 夠的電壓的問題。這些問題在確保電阻變化膜的可靠性方面很重要。進(jìn)一步，如專利文獻(xiàn)5和非專利文獻(xiàn)1中公開的那樣，在低電阻 值的電阻變化膜上疊層有高電阻層的情況下，新發(fā)生電阻變化膜的低 電阻值與高電阻值之比、即電阻變化率減少這樣的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題而完成的，本發(fā)明的目的是提供一種電阻 變化型的存儲(chǔ)元件等，該電阻變化型的存儲(chǔ)元件等通過減少電阻變化 膜的電阻值(電阻變化特性)的偏差，改善電阻值的再現(xiàn)性，具有優(yōu) 良的制造成品率，并且能夠經(jīng)受長時(shí)間使用。
此外，本發(fā)明的另一目的是提供一種電阻變化型的存儲(chǔ)元件等， 該電阻變化型的存儲(chǔ)元件等通過電阻變化膜具有適當(dāng)?shù)碾娮柚?，能?實(shí)現(xiàn)高可靠性。
進(jìn)一步，本發(fā)明的又一目的是提供一種存儲(chǔ)元件等，該存儲(chǔ)元件 等通過具備疊層結(jié)構(gòu)，能夠使得電阻變化膜保持適當(dāng)?shù)碾娮枳兓剩?并能夠高速地改變電阻。
發(fā)現(xiàn)，在設(shè)置由Fe304 (磁鐵石)構(gòu)成的層作為電阻變化膜中的主 要層的存儲(chǔ)元件中，在該電阻變化膜中形成至少1層由Fe203構(gòu)成的層 或以MFe204表示的尖晶石結(jié)構(gòu)氧化物(M是除Fe以外的金屬元素)， 由此，與現(xiàn)有的電阻變化膜相比，能夠抑制電阻變化膜的電阻值(電 阻變化特性)的偏差。而且，發(fā)現(xiàn)，通過采用上述結(jié)構(gòu)，電阻變化膜 具有適當(dāng)?shù)碾娮柚?，結(jié)果是，流過不會(huì)造成損傷的適當(dāng)?shù)碾娏?，并?在施加形成電壓時(shí)被施加適當(dāng)?shù)碾妷?，因此能夠提高可靠性。進(jìn)一步， 發(fā)現(xiàn)，通過具備疊層結(jié)構(gòu)，能夠降低由晶體結(jié)構(gòu)差等產(chǎn)生的各電阻層 的內(nèi)部應(yīng)力，因此，電阻變化膜能夠保持大的電阻變化率，并且能夠 高速地改變電阻。
因此，本發(fā)明就是根據(jù)這種見識(shí)而完成的，本發(fā)明的存儲(chǔ)元件包 括第一電極、第二電極和電阻變化膜，該電阻變化膜以與上述第一 電極和上述第二電極連接的方式介于兩電極之間，該電阻變化膜的電 阻值根據(jù)兩電極間的電壓而改變，上述電阻變化膜包括由Fe304構(gòu)成的 層和由以Fe2Cb或MFe204表示的尖晶石結(jié)構(gòu)氧化物(M是除Fe以外 的金屬元素)構(gòu)成的層，由上述Fe304構(gòu)成的層形成得厚于由上述Fe203或上述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層。
因此，能夠改善存儲(chǔ)元件的電阻值的再現(xiàn)性，以良好的成品率制 造存儲(chǔ)元件。
而且，這種電阻變化膜，不是非晶形結(jié)構(gòu)，其具有多晶結(jié)構(gòu)。因 此，本發(fā)明的存儲(chǔ)元件，與現(xiàn)有的存儲(chǔ)元件相比，即使使用更長時(shí)間 也不容易發(fā)生特性變化。
此外，本發(fā)明的存儲(chǔ)元件設(shè)置有存儲(chǔ)器陣列，該存儲(chǔ)器陣列包括: 半導(dǎo)體基板；在上述半導(dǎo)體基板上相互平行地形成的多條第一電極配 線；在上述多條第一電極配線的上方在與上述半導(dǎo)體基板的主面平行 的面內(nèi)相互平行且與上述多條第一電極配線立體交叉地形成的多條第 二電極配線；以及與上述多條第一電極配線和上述多條第二電極配線 的立體交叉點(diǎn)對應(yīng)地設(shè)置的非易失性存儲(chǔ)元件，上述各個(gè)非易失性存 儲(chǔ)元件包括電阻變化膜，該電阻變化膜位于上述第一電極配線與上述 第二電極配線之間，其電阻值根據(jù)上述第一電極配線和上述第二電極 配線之間的電壓而改變，上述電阻變化膜包括由Fe304構(gòu)成的層和由以 Fe203或MFe204表示的尖晶石結(jié)構(gòu)氧化物(M是除Fe以外的金屬元素) 構(gòu)成的層，由上述Fe304構(gòu)成的層形成得厚于由上述Fe203或上述尖晶 石結(jié)構(gòu)氧化物構(gòu)成的層。
通過采用這種結(jié)構(gòu)，能夠?qū)崿F(xiàn)所謂的交叉點(diǎn)型的存儲(chǔ)元件。
也可以采用以下方式，在上述電阻變化膜與上述第一電極的界面 附近、和上述電阻變化膜與上述第二電極的界面附近中的至少任一方 上，形成有由上述Fe203或上述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層。
上述電阻變化膜的厚度優(yōu)選為lnm以上200nm以下。
由此，在電阻變化膜的圖案形成工藝中使用光刻的情況下，變得 容易對電阻變化膜進(jìn)行加工。而且，能夠降低使存儲(chǔ)元件的電阻值變 化的脈沖電壓的電壓值，這令人滿意。
此外，在由上述Fe203或上述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層的厚度超 過上述電阻變化膜的厚度的20%的情況下，由于難以通過脈沖電壓使 存儲(chǔ)元件的電阻值變化，所以優(yōu)選由上述Fe2Cb構(gòu)成的層的厚度在上述 電阻變化膜的厚度的20%以下。
上述尖晶石結(jié)構(gòu)氧化物優(yōu)選是以MFe204表示的氧化物，而且M是選自Mn， Co， Ni， Cu和Zn中的至少l種元素。
上述第一電極和上述第二電極中的至少任一方也可以是使用Ag， Au， Pt， Ru， Ru02， Ir， Ir02， TiO, TiN， TiAlN中的任一種材料構(gòu)成 的電極。
這些材料適于作為對于存儲(chǔ)元件的制造處理時(shí)的加熱具有穩(wěn)定的 特性的電極材料。
上述存儲(chǔ)元件也可以是以下方式的元件，通過在上述第一電極和 上述第二電極之間施加規(guī)定的脈沖電壓，與上述電阻值的變化對應(yīng)地 存儲(chǔ)l位或多位的數(shù)據(jù)。
此外，上述存儲(chǔ)元件也可以是以下方式的元件，通過在上述第一 電極和上述第二電極之間施加規(guī)定的電壓，對應(yīng)于與上述電阻值的變 化相應(yīng)的電流值，再現(xiàn)l位或多位數(shù)據(jù)。
此外，本發(fā)明的存儲(chǔ)器裝置包括沿第一方向延伸的多條字線； 與上述字線交叉并沿第二方向延伸的多條位線；以一對一的方式與上 述多條位線對應(yīng)并沿上述第二方向延伸的多條板(plate)線；與上述 字線和上述位線之間的交叉點(diǎn)對應(yīng)地設(shè)置的多個(gè)晶體管；以一對一的 方式與上述多個(gè)晶體管對應(yīng)的多個(gè)存儲(chǔ)元件；與上述多條字線連接并 對相對于上述字線的電壓施加進(jìn)行控制的字線驅(qū)動(dòng)部；以及與上述多 條位線和上述多條板線連接，并對相對于上述位線和上述板線的電壓 施加進(jìn)行控制的位線/板線驅(qū)動(dòng)部，上述多個(gè)晶體管中的一個(gè)和對應(yīng)于 上述一個(gè)晶體管的上述多個(gè)存儲(chǔ)元件中的一個(gè)，在上述多條位線中的 任一條與對應(yīng)于上述一條位線的上述多條板線中的任-一條之間被串聯(lián) 連接，上述一個(gè)晶體管的柵極與上述多條字線中的任一條連接，并且 上述一個(gè)晶體管的漏極和源極在上述一條位線和上述一個(gè)存儲(chǔ)元件之 間被連接，上述一個(gè)存儲(chǔ)元件具有與上述一個(gè)晶體管連接的第一電極、 與上述一條板線連接的第二電極、以及與上述第一電極和上述第二電 極連接的電阻變化膜，上述電阻變化膜包括由Fe304構(gòu)成的層和由以 Fe203或MFe204表示的尖晶石結(jié)構(gòu)氧化物(M是除Fe以外的金屬元素) 構(gòu)成的層，由上述Fe304構(gòu)成的層形成得厚于由上述Fe203或上述尖晶 石結(jié)構(gòu)氧化物構(gòu)成的層。
根據(jù)這種存儲(chǔ)器裝置，因?yàn)槟軌蚋呔鹊刂圃煺加写鎯?chǔ)器裝置的大半?yún)^(qū)域的具有上述存儲(chǔ)元件的存儲(chǔ)器陣列，所以與現(xiàn)有的存儲(chǔ)器裝置相比，能夠顯著地改善成品率。
此外，構(gòu)成存儲(chǔ)元件的電阻變化膜，不是非晶形結(jié)構(gòu)，而具有多晶結(jié)構(gòu)。因此，本發(fā)明的存儲(chǔ)器裝置，與現(xiàn)有的存儲(chǔ)器裝置比較，即使長時(shí)間使用也能夠維持作為存儲(chǔ)器陣列的可靠性。
此處，也可以采用以下方式，上述字線驅(qū)動(dòng)部相對于連接在與存儲(chǔ)規(guī)定的數(shù)據(jù)的上述存儲(chǔ)元件對應(yīng)的上述晶體管的柵極上的字線，施加用于實(shí)現(xiàn)上述晶體管的漏極和源極間的導(dǎo)通的活性化電壓；上述位線/板線驅(qū)動(dòng)部相對于連接在與存儲(chǔ)上述規(guī)定的數(shù)據(jù)的上述存儲(chǔ)元件對應(yīng)的上述晶體管上的位線施加第一脈沖電壓，并且相對于與上述位線對應(yīng)的板線施加第二脈沖電壓。
此外，也可以采用以下方式，上述字線驅(qū)動(dòng)部相對于連接在與再現(xiàn)預(yù)先存儲(chǔ)的規(guī)定的數(shù)據(jù)的上述存儲(chǔ)元件對應(yīng)的上述晶體管的柵極上的字線，施加用于實(shí)現(xiàn)上述晶體管的漏極和源極之間的導(dǎo)通的活性化電壓；上述位線/板線驅(qū)動(dòng)部相對于連接在與再現(xiàn)上述規(guī)定的數(shù)據(jù)的上
述存儲(chǔ)元件對應(yīng)的上述晶體管上的位線施加第一再現(xiàn)電壓，并且相對于與上述位線對應(yīng)的板線施加第二再現(xiàn)電壓。
此外，本發(fā)明的半導(dǎo)體集成電路設(shè)置有上述的存儲(chǔ)器裝置，和具有存儲(chǔ)模式與再現(xiàn)模式并進(jìn)行規(guī)定的運(yùn)算的邏輯電路，上述邏輯電路是在上述存儲(chǔ)模式下，以使上述存儲(chǔ)器裝置存儲(chǔ)位數(shù)據(jù)的方式控制上述存儲(chǔ)器裝置，在上述再現(xiàn)模式下，以使存儲(chǔ)在上述存儲(chǔ)器裝置中的位數(shù)據(jù)再現(xiàn)的方式控制上述存儲(chǔ)器裝置的電路。
根據(jù)這種半導(dǎo)體集成電路，因?yàn)槟軌驅(qū)⒋罅康臄?shù)據(jù)高速地存儲(chǔ)在制造成品率格外高的存儲(chǔ)器裝置中，所以令人滿意。
此外，本發(fā)明的半導(dǎo)體集成電路設(shè)置有上述的存儲(chǔ)器裝置、和具有程序執(zhí)行模式與程序改寫模式的處理器，上述處理器是以下述方式構(gòu)成的電路，在上述程序執(zhí)行模式下執(zhí)行存儲(chǔ)在上述存儲(chǔ)器裝置中的程序，在上述程序改寫模式下將存儲(chǔ)在上述存儲(chǔ)器裝置中的程序改寫成從外部輸入的程序。
根據(jù)這種半導(dǎo)體集成電路，在制造成品率格外高的存儲(chǔ)器裝置中，
能夠以一個(gè)處理器(LSI)實(shí)現(xiàn)不同的功能(所謂的re-configurable (可重構(gòu)))，令人滿意。
本發(fā)明的上述目的、其它目的、特征和優(yōu)點(diǎn)可以通過參照附圖， 從以下優(yōu)先的實(shí)施方式的詳細(xì)說明變得很清楚。
發(fā)明的效果
根據(jù)本發(fā)明，通過減少電阻變化膜的電阻值(電阻變化特性)的 偏差，能夠得到電阻值的再現(xiàn)性得到改善、制造成品率方面優(yōu)越、并 且能夠經(jīng)受長時(shí)間使用的電阻變化型的存儲(chǔ)元件等。
此外，根據(jù)本發(fā)明，因?yàn)殡娮枳兓ぞ哂羞m當(dāng)?shù)碾娮柚?，結(jié)果， 流通不會(huì)造成損傷的適當(dāng)?shù)碾娏鳎⑶以谑┘映尚坞妷簳r(shí)適當(dāng)?shù)碾妷?被施加，所以能夠得到可靠性得到提高的電阻變化型的存儲(chǔ)元件等。
進(jìn)一步，因?yàn)橥ㄟ^設(shè)置疊層結(jié)構(gòu)，能夠減少因晶體結(jié)構(gòu)的差等而 產(chǎn)生的各電阻層的內(nèi)部應(yīng)力，所以能夠得到電阻變化膜能夠保持大的 電阻變化率，并且高速地改變電阻的存儲(chǔ)元件等。


圖1是表示第一實(shí)施方式的存儲(chǔ)元件(A)的--個(gè)構(gòu)成例的圖。 圖2是橫軸為波數(shù)(Wave number),縱軸為吸收度(Absorbance)，
表示第一實(shí)施方式的y-Fe203 (Maghemite:磁赤鐵礦)層的晶體結(jié)構(gòu)
的紅外線吸收光譜曲線的圖。
圖3是表示第一實(shí)施方式中的存儲(chǔ)元件(A)的電阻變化薄膜的層
結(jié)構(gòu)例的圖。
圖4是表示驗(yàn)證存儲(chǔ)元件(A)的電阻值偏差量的測定結(jié)果的圖。 圖5是表示驗(yàn)證存儲(chǔ)元件(B)的電阻值偏差量的測定結(jié)果的圖。 圖6是表示存儲(chǔ)元件(A)的電阻值的統(tǒng)計(jì)偏差的分布結(jié)果的圖。 圖7是表示存儲(chǔ)元件(B)的電阻值的統(tǒng)計(jì)偏差的分布結(jié)果的圖。 圖8是表示使第一實(shí)施方式的存儲(chǔ)元件工作的電路的一個(gè)構(gòu)成例 的圖。
圖9是說明進(jìn)行記錄時(shí)的第一實(shí)施方式的存儲(chǔ)元件的工作的圖。 圖IO是說明進(jìn)行再現(xiàn)時(shí)的第一實(shí)施方式的存儲(chǔ)元件的工作的圖。 圖11是表示變形例1的存儲(chǔ)元件的電阻變化薄膜的層結(jié)構(gòu)例的圖。
12圖12是表示變形例2的存儲(chǔ)元件的電阻變化薄膜的層結(jié)構(gòu)例的圖。
圖13是表示變形例3的存儲(chǔ)元件的電阻變化薄膜的層結(jié)構(gòu)例的
圖14是橫軸為波數(shù)(Wave number),縱軸為吸收度(Absorbance), 表示a-Fe203層的晶體結(jié)構(gòu)的紅外線吸收光譜曲線的圖。
圖15是表示橫軸為波數(shù)(Wave number),縱軸為吸收度 (Absorbance),由y-Fe203 (磁赤鐵礦)和a-Fe203 (hematite:赤鐵礦) 雙方構(gòu)成的層的晶體結(jié)構(gòu)的紅外線吸收光譜曲線的圖。
圖16是表示變形例6的存儲(chǔ)元件的多值化例的圖。
圖n是表示本發(fā)明的第二實(shí)施方式中的非易失性存儲(chǔ)元件的圖，
(a)是從基板表面看交叉點(diǎn)型的非易失性存儲(chǔ)元件的結(jié)構(gòu)的概略平面 圖，(b)是從箭頭方向看(a)的A-A線剖面的概略剖面圖。
圖18 (a)是從A-A線的剖面沿箭頭方向看并放大表示圖17 (b) 的非易失性存儲(chǔ)元件的一部分B的概略剖面圖，(b)是從(a)的C方 向看的概略剖面圖。
圖19 (a) (d)是表示在本發(fā)明的第二實(shí)施方式中使用的非易失 性存儲(chǔ)元件的制造方法的工序剖面圖。
圖20 (a)、 (b)是表示在本發(fā)明的第二實(shí)施方式中使用的非易失 性存儲(chǔ)元件的制造方法的工序剖面圖。
圖21是表示本發(fā)明的第二實(shí)施方式中的非易失性存儲(chǔ)元件的工作 結(jié)果的圖。
圖22是表示非易失性存儲(chǔ)元件的電阻變化膜僅由Fe304層構(gòu)成的 比較例1中的工作結(jié)果的圖。
圖23是表示非易失性存儲(chǔ)元件的電阻變化膜僅由尖晶石結(jié)構(gòu)氧化 物層(ZnFe204)構(gòu)成的比較例2中的工作結(jié)果的圖。
圖24是表示非易失性存儲(chǔ)元件的電阻變化膜僅由尖晶石結(jié)構(gòu)氧化 物層(MnFe204)構(gòu)成的比較例3中的工作結(jié)果的圖。
圖25是表示第三實(shí)施方式的存儲(chǔ)器裝置的一個(gè)構(gòu)成例的框圖。
圖26是表示第四實(shí)施方式的半導(dǎo)體集成電路(Embedded-RAM(嵌 入式RAM))的一個(gè)構(gòu)成例的框圖。圖27是表示第五實(shí)施方式的半導(dǎo)體集成電路(re-configurable LSI (可重構(gòu)的LSI))的一個(gè)構(gòu)成例的框圖。
圖28是表示與第一實(shí)施方式中所述的存儲(chǔ)元件同樣地構(gòu)成的電阻 變化型元件的其它用途例的框圖。 符號(hào)的說明 1上部電極 2電阻變化薄膜 2a Fe3。4層 2bFe203層 3下部電極 4 基板 5電源
101-1， 101-2 端子
200存儲(chǔ)器裝置
201存儲(chǔ)器陣列
202地址緩沖器
203 控制部
204行解碼器
205字線驅(qū)動(dòng)器
206列解碼器
207位線/板線驅(qū)動(dòng)器
300半導(dǎo)體集成電路
301 邏輯電路
400半導(dǎo)體集成電路
401 處理器
402 接口
320， 331 非易失性存儲(chǔ)元件 321 基板表面
322， 322a， 322b， 322c， 322d， 322e， 322f， 322g， 322h 下
部電極
323, 323a， 323b， 323c， 323d， 323e， 323f， 323g， 323h 上
14P電極
324電阻變化膜 325存儲(chǔ)部 326基板
327第一層間絕緣膜
328 槽
329 Fe30j
330尖晶石結(jié)構(gòu)氧化物層 332第二層間絕緣膜 A存儲(chǔ)元件
MC211, MC212, MC221, MC222 存儲(chǔ)器單元 Wl， W2 字線 Bl， B2 位線 Pl， P2 板線
具體實(shí)施例方式
以下，參照附圖，詳細(xì)地說明本發(fā)明的實(shí)施方式。其中，在圖中 對于相同或相當(dāng)?shù)牟糠謽?biāo)注相同的符號(hào)，省略對它們的說明。
(第一實(shí)施方式)
圖1是表示本實(shí)施方式的存儲(chǔ)元件的一個(gè)構(gòu)成例的圖。
圖l所示的存儲(chǔ)元件(A)包括基板4、在基板4上形成的下部 電極3、上部電極1和夾在兩電極1、 3之間的電阻變化薄膜2。
驅(qū)動(dòng)該存儲(chǔ)元件(A)的電源5構(gòu)成為能夠?qū)⒁?guī)定的電壓施加在上 部電極1和下部電極3之間。當(dāng)由電源5施加滿足規(guī)定的條件的電壓 (例如脈沖電壓)時(shí)，存儲(chǔ)元件(A)的電阻變化薄膜2的電阻值增加 或減少。例如，在施加比規(guī)定的閾值電壓大的脈沖電壓的情況下，存 儲(chǔ)元件(A)的電阻變化薄膜2的電阻值增加或減少，另一方面，在施 加比該閾值電壓小的脈沖電壓的情況下，對存儲(chǔ)元件(A)的電阻變化 薄膜2的電阻變化沒有任何影響(即，存儲(chǔ)元件(A)的電阻變化薄膜 2的電阻值不變化)。
作為上部電極1和下部電極3的材料，例如有Pt(白金)，Ru(釕)，Ir (銥)，Ag (銀)，Au (金)，Ru02 (氧化釕)，Ir02 (氧化銥)，TiO (氧化鈦)，TiN (氮化鈦)和TiAlN (氮化鈦鋁)。
但是，因?yàn)殡娮枳兓∧?通常是將基板4加熱至約300°C左右 而被形成的，所以用于電阻變化薄膜2和基板4之間的下部電極3的 材料，優(yōu)選使用對于這種制造過程中的加熱具有穩(wěn)定的特性的材料， 上述材料均滿足該條件。
這里，本實(shí)施方式的電阻變化薄膜2是由作為主要構(gòu)成元素(主 要層)的尖晶石結(jié)構(gòu)的Fe304 (磁鐵石)構(gòu)成的層(以下，簡略為"Fe304 層")，但是從發(fā)揮后述的電阻值偏差抑制效果的觀點(diǎn)出發(fā)，該電阻變 化薄膜2至少包含一層由作為輔助構(gòu)成元素(輔助層)的Fe203構(gòu)成的 層(以下，簡略為"Fe2Cb層")或由以MFe204表示的尖晶石結(jié)構(gòu)氧化 物(M是除Fe以外的金屬元素)構(gòu)成的層(以下，簡略為"尖晶石結(jié) 構(gòu)氧化物層)。此外，在本說明書中，"作為主要層的Fe304層"，"作為 輔助層的Fe203層"和"作為輔助層的以MFe204表示的尖晶石結(jié)構(gòu)氧 化物(M是除Fe以外的金屬元素)"是指，F(xiàn)e203層或尖晶石結(jié)構(gòu)氧化 物層比Fe304層較薄地形成(換言之，F(xiàn)e304層形成得厚于Fe203層或 尖晶 石結(jié)構(gòu)氧化物層)。
艮口，該電阻變化薄膜2包含F(xiàn)e304層、和Fe203層或尖晶石結(jié)構(gòu)氧 化物層，F(xiàn)e304層形成得厚于Fe203層或尖晶石結(jié)構(gòu)氧化物層。而且， 在Fe203層或尖晶石結(jié)構(gòu)氧化物層的厚度超過電阻變化薄膜2的厚度的 20%的情況下，非常難以通過脈沖電壓使存儲(chǔ)元件的電阻值改變。因此， Fe203層或尖晶石結(jié)構(gòu)氧化物層的厚度優(yōu)選為電阻變化薄膜2的厚度的 20%以下。
而且，在第一實(shí)施方式中，說明輔助層為Fe203層的情況。本發(fā)明 者等通過紅外線吸收光譜測定裝置(PERKIN ELMER公司制的 SYSTEM2000 FR-IR)分析并確認(rèn)了 Fe203層的晶體結(jié)構(gòu)。
圖2是橫軸為波數(shù)(Wave number),縱軸為吸收度(Absorbance)， 表示本實(shí)施方式的Y-Fe203 (磁赤鐵礦)層的晶體結(jié)構(gòu)的紅外線吸收光 譜曲線的圖。
根據(jù)圖2，因?yàn)榇嬖趶募s680cm—1 730 cm—1的較寬的紅外線吸收光 譜的吸收度峰值，所以能夠確認(rèn)到此處的作為輔助層的Fe203層是尖晶石結(jié)構(gòu)的Y-Fe203 (磁赤鐵礦)。
此外，如果使電阻變化薄膜2的厚度在lpm以下，則通過施加脈 沖電壓能夠充分地使存儲(chǔ)元件的電阻值改變。因此，電阻變化薄膜2 的厚度優(yōu)選在lpm以下。
此外，作為電阻變化薄膜2的厚度，在圖案形成處理中使用光刻 的情況下，因?yàn)殡娮枳兓?的厚度越薄越容易加工，所以優(yōu)選在 200nm以下。進(jìn)一步，電阻變化薄膜2的厚度越薄，使存儲(chǔ)元件的電 阻值變化的脈沖電壓的電壓值較低即可，這令人滿意。但是，從避免 施加電壓時(shí)發(fā)生擊穿(breakdown)的觀點(diǎn)出發(fā)，該電阻變化薄膜2的 厚度優(yōu)選至少在10nm以上。
此外，在本說明書中，"Fe304層"指的是含有約100。/。的Fe304的 部分，、203層"指的是含有約100%的Fe203的部分，如果在電阻 變化膜2內(nèi)存在含有約100%的Fe203的部分和含有約100%的Fe304 的部分，就能夠發(fā)揮以下所述的抑制電阻值偏差的效果，F(xiàn)e203層和 Fe304層之間的界面不是一定需要明確地確定，在該界面上也可以存在 Fe203和Fe3(V混在一起的區(qū)域。
接著，作為一個(gè)例子，詳細(xì)地說明在電阻變化薄膜2中至少包含 一層Fe203層的效果。
試制作使用本實(shí)施方式的電阻變化薄膜2的存儲(chǔ)元件(A)，并且 作為它的比較例，試制作使用現(xiàn)有的電阻變化膜的存儲(chǔ)元件(B)。
下面，按順序說明各存儲(chǔ)元件(A)、 (B)的結(jié)構(gòu)、制作方法和特性。
<存儲(chǔ)元件(A) >
圖3是表示本實(shí)施方式的存儲(chǔ)元件的電阻變化薄膜的層結(jié)構(gòu)例的圖。
如圖3所示，存儲(chǔ)元件(A)的電阻變化薄膜2構(gòu)成為，具有作為 主要層的Fe304層2a，在該層2a的內(nèi)側(cè)，內(nèi)包一層作為輔助層的Fe203 層2b。
例如，如果電阻變化薄膜2的總厚度為IOO腿，則Fe2Cb層2b的 厚度為10nm即可。因此，電阻變化薄膜2中的Fe304層2a的總厚度 形成為90nm。接著，說明存儲(chǔ)元件(A)的電阻變化薄膜2的制作方法的一個(gè)例子。
從圖1可知，通過濺射法在基板4上形成0.2pm厚的由Pt構(gòu)成的 下部電極3。
接著，使用Fe304和Fe203的耙材料并通過濺射法，在下部電極3 上形成以下所述的規(guī)格的電阻變化薄膜2。 g卩，在形成電阻變化薄膜2 時(shí)，如圖3所示，首先，形成厚約50nm的Fe3O4層2a，在其上形成厚 約10nm的Fe203層2b，在其上再次形成厚約40nm的Fe304層2a，由 此，制作成總厚約100nm的電阻變化薄膜2。
接著，在電阻變化薄膜2上通過濺射法形成0.2pm厚的由Pt構(gòu)成 的上部電極1。
這樣，得到在作為主要層Fe304層2a的內(nèi)側(cè)，內(nèi)包1個(gè)作為輔助 層的Fe203層2b的電阻變化薄膜2，制造出存儲(chǔ)元件(A)。
接著，對上述存儲(chǔ)元件(A)交替地施加2種脈沖電壓(正極性脈 沖電壓和負(fù)極性脈沖電壓)，每施加1次脈沖電壓均測定存儲(chǔ)元件(A) 的電阻值。其中，正極性脈沖電壓是上部電極1相對于下部電極3為 "正"的脈沖電壓，這里，正極性脈沖電壓的電壓值為"+2V"，其脈 沖寬度為"100nsec"。此外，負(fù)極性脈沖電壓是上部電極1相對于下部 電極3為"負(fù)"的脈沖電壓，這里，負(fù)極性脈沖電壓的電壓值為"-2V"， 其脈沖寬度為"100nsec"。此外，在此，為了求取存儲(chǔ)元件的電阻值， 在上部電極1和下部電極3之間施加有測定電壓(不影響存儲(chǔ)元件的 電阻變化的電壓，這里，為"0.5V")。即，使用測定電壓的電壓值和 施加測定電壓時(shí)流過的電流的電流值算出存儲(chǔ)元件的電阻值。
圖4是表示驗(yàn)證存儲(chǔ)元件(A)的電阻值偏差量后的測定結(jié)果的圖。
根據(jù)圖4可知，存儲(chǔ)元件(A)的電阻值，在施加正極性脈沖電壓 時(shí)減少，在施加負(fù)極性脈沖電壓時(shí)增加。這里，因?yàn)榻惶娴厥┘由鲜? 種脈沖電壓，所以如圖4所示，存儲(chǔ)元件(A)的電阻，在施加正極性 脈沖電壓時(shí)從高電阻的狀態(tài)(比其它狀態(tài)顯現(xiàn)高的電阻值的狀態(tài))變 化為低電阻狀態(tài)(比其它狀態(tài)顯現(xiàn)低的電阻值的狀態(tài))，在施加負(fù)極性 脈沖電壓時(shí)從抵電阻狀態(tài)變化為高電阻狀態(tài)，這樣周期地變化。測定 開始初期的電阻值一般存在發(fā)生偏差的傾向，但是在圖4中，顯示相對于脈沖電壓的重復(fù)施加，電阻值的變化大致一定的數(shù)據(jù)。而且，使 用在此測定中檢測出的最大的電阻值(以下，簡略為"最大電阻值")， 對圖4所示的存儲(chǔ)元件的各電阻值進(jìn)行歸一化(標(biāo)準(zhǔn)化)。該存儲(chǔ)元件
(A)的最大電阻值為"約20KQ"。 <作為比較例的存儲(chǔ)元件(B) >
作為存儲(chǔ)元件(A)的比較對象的存儲(chǔ)元件(B)的電阻變化薄膜 由單一的Fe304層構(gòu)成。
接著，說明存儲(chǔ)元件(B)的電阻變化薄膜的制作方法的-一個(gè)例子。 通過濺射法在基板4 (參照圖l)上形成0.2um厚的由Pt構(gòu)成的 下部電極。接著，使用Fe304的靶材料并通過濺射法，在下部電極3 上形成厚度為0.1)am (100nm)的單一的Fe304層。接著，在電阻變化 薄膜2上形成0.2um厚的由Pt構(gòu)成的上部電極1。這樣，制造出存儲(chǔ) 元件(B)。
接著，與存儲(chǔ)元件(A)的情形相同，在上述存儲(chǔ)元件(B)上交 替地施加上述2種脈沖電壓(正極性脈沖電壓和負(fù)極性脈沖電壓)，每 施加1次脈沖電壓均測定存儲(chǔ)元件(B)的電阻值。
圖5是表示驗(yàn)證存儲(chǔ)元件(B)的電阻值偏差量的測定結(jié)果的圖。
根據(jù)圖5可知，與存儲(chǔ)元件(A)的情形相同，存儲(chǔ)元件(B)的 電阻值顯示出在施加正極性脈沖電壓時(shí)減少，施加負(fù)極性脈沖電壓時(shí) 增加的特性。但是，如從圖5能夠知道的那樣，與存儲(chǔ)元件(A)比較， 存儲(chǔ)元件(B)的變化的電阻值不是一定的值，其發(fā)生大幅度的偏差。 因此，由于在存儲(chǔ)元件(B)上反復(fù)施加脈沖電壓的情況下，其電阻值 發(fā)生偏差，所以不能夠?qū)⒋鎯?chǔ)元件(B)用作穩(wěn)定的存儲(chǔ)元件。其中， 圖5所示的存儲(chǔ)元件的各電阻值是使用最大電阻值進(jìn)行歸一化后的值。 該存儲(chǔ)元件(B)的最大電阻值為"1.2KQ"。
接著，通過試制作大量存儲(chǔ)元件(A)和大量存儲(chǔ)元件(B)，驗(yàn) 證存儲(chǔ)元件(A)的電阻的統(tǒng)計(jì)偏差優(yōu)于存儲(chǔ)元件(B)的電阻的統(tǒng)計(jì) 偏差，并對該驗(yàn)證的結(jié)果進(jìn)行說明。
這里，在相同的成膜條件下，試制作形成有存儲(chǔ)元件(A)的基板 和形成有存儲(chǔ)元件(B)的基板各10個(gè)。在1個(gè)基板中，形成有大量 存儲(chǔ)元件(A)或存儲(chǔ)元件(B)，從各個(gè)基板隨機(jī)選擇5個(gè)存儲(chǔ)元件(A) 或5個(gè)存儲(chǔ)元件(B)。對各個(gè)選出的存儲(chǔ)元件(A)和存儲(chǔ)元件
(B) 進(jìn)行與上述同樣的實(shí)驗(yàn)，測定電阻值。
具體而言，相對于存儲(chǔ)元件(A)和存儲(chǔ)元件(B)，交替地施加2 種脈沖電壓共40次，對1個(gè)存儲(chǔ)元件(A)或存儲(chǔ)元件(B)測定40 個(gè)電阻值。對全部50個(gè)存儲(chǔ)元件(A)和50個(gè)存儲(chǔ)元件(B)執(zhí)行這 樣的測定，結(jié)果，對于存儲(chǔ)元件(A)和存儲(chǔ)元件(B)各自得到總共 2000個(gè)測定數(shù)據(jù)(電阻值)。
圖6是表示存儲(chǔ)元件(A)的電阻值的統(tǒng)計(jì)偏差的分布結(jié)果的圖， 圖7是表示存儲(chǔ)元件(B)的電阻值的統(tǒng)計(jì)偏差的分布結(jié)果的圖。而且， 在圖6和圖7中，令集中在高電阻側(cè)的電阻值的平均值為"1"，對各 測定數(shù)據(jù)(電阻值)進(jìn)行歸一化。
從圖6和圖7的比較可知，存儲(chǔ)元件(A)的電阻值的統(tǒng)計(jì)偏差比 存儲(chǔ)元件(B)的電阻值的統(tǒng)計(jì)偏差少，存儲(chǔ)元件(B)的測定數(shù)據(jù)(電 阻值)集中于特定的電阻值(這里為2個(gè)電阻值)。
根據(jù)以上所述的驗(yàn)證結(jié)果可知，采用本實(shí)施方式的存儲(chǔ)元件(A)， 存儲(chǔ)元件(A)與現(xiàn)有的存儲(chǔ)元件(B)相比，能夠改善電阻值的偏差。 因此，在存儲(chǔ)元件(A)中能夠?qū)崿F(xiàn)穩(wěn)定的記錄再現(xiàn)特性。此外，存儲(chǔ) 元件(A)的電阻值的再現(xiàn)性提高，結(jié)果，能夠減少由存儲(chǔ)元件(A) 的電阻值偏差引起的不良率，能夠以良好的成品率制造存儲(chǔ)元件(A)。
接著，參照附圖，對將本實(shí)施方式的存儲(chǔ)元件(A)用作存儲(chǔ)器的 情況下的工作例進(jìn)行說明。
首先，對使存儲(chǔ)元件(A)工作的電路的一個(gè)例子進(jìn)行說明。
<電路構(gòu)成〉
圖8是表示使本實(shí)施方式的存儲(chǔ)元件工作的電路的示例的圖。 在此，將存儲(chǔ)元件(A)用作存儲(chǔ)器，進(jìn)行1位數(shù)據(jù)的處理。 而且，在以下的說明中，存儲(chǔ)元件(A)的電阻值是在高電阻下被 初始化的值，如果存儲(chǔ)元件(A)的電阻值是"高電阻"則令其為"0" 狀態(tài)，如果存儲(chǔ)元件(A)的電阻值是"低電阻"則令其為"1"狀態(tài)。 在圖8中，存儲(chǔ)元件(A)的上部電極1 (參照圖1)與端子101-1 連接，存儲(chǔ)元件(A)的下部電極3 (參照圖l)與端子101-2連接。 圖9是說明記錄時(shí)的本實(shí)施方式的存儲(chǔ)元件的工作的圖。圖9 (a)的端子101-2接地(GND)。而且，在存儲(chǔ)元件(A)上， 相對于端子101-2，在同圖的端子101-1上施加規(guī)定的閾值電壓以上的 "正極性"的記錄用的脈沖電壓(以下，簡略為"正極性脈沖")的情 況下，如圖9 (b)所示，存儲(chǔ)元件(A)的電阻值從高電阻的"Rb" 減少到低電阻的"Ra"。
與此相反，在存儲(chǔ)元件(A)上，相對于圖9 (a)的端子101-2， 在同圖的端子101-1上施加規(guī)定的閾值電壓以上的"負(fù)極性"的記錄用 的脈沖電壓(以下，簡略為"負(fù)極性脈沖")的情況下，存儲(chǔ)元件(A) 的電阻值從低電阻的"Ra"增加到高電阻的"Rb"。即，以使得電流朝 向圖9 (a)所示的箭頭方向流動(dòng)的方式施加脈沖電壓時(shí)，存儲(chǔ)元件(A) 的電阻值減少，另一方面，在以使得電流朝向與同圖所示的箭頭相反 的方向流動(dòng)的方式施加脈沖電壓時(shí)，存儲(chǔ)元件(A)的電阻值增加。
圖IO是說明再現(xiàn)時(shí)的本實(shí)施方式的存儲(chǔ)元件的工作的圖。
圖10 (a)的端子101-2接地(GND)。而且，相對于端子101-2， 在同圖的端子101-1上施加不到規(guī)定的閾值電壓且不使存儲(chǔ)元件(A) 的電阻值變化的電壓(再現(xiàn)用的電壓)的情況下，流動(dòng)與存儲(chǔ)元件(A) 的電阻值相應(yīng)的輸出電流。即，如圖IO (b)所示，當(dāng)存儲(chǔ)元件(A) 的電阻值為低電阻的"Ra"時(shí)，流動(dòng)具有電流值"Ia"的輸出電流， 當(dāng)存儲(chǔ)元件(A)的電阻值為高電阻的"Rb"時(shí)，流動(dòng)具有電流值"Ib" 的輸出電流。
接著，參照附圖，詳細(xì)地說明存儲(chǔ)元件(A)的存儲(chǔ)工作、重置工 作和再現(xiàn)工作的各工作例。 [存儲(chǔ)]
在存儲(chǔ)元件(A)中寫入(存儲(chǔ))表示"1"的1位數(shù)據(jù)時(shí)，圖9 (a)所示的端子101-2接地，在端子101-1上施加存儲(chǔ)用的正極性脈 沖。該脈沖電壓的電壓值被設(shè)定為例如"+2V"，其脈沖寬度被設(shè)定為 "100nsec"。這樣，因?yàn)榇鎯?chǔ)元件(A)被施加正極性脈沖，所以存儲(chǔ) 元件(A)的電阻值成為與"1"對應(yīng)的低電阻狀態(tài)。因此，存儲(chǔ)元件 (A)能夠存儲(chǔ)表示"1"的1位數(shù)據(jù)。 [重置]
在將存儲(chǔ)元件(A)的狀態(tài)重置(reset)在初始的"0"的狀態(tài)的情況下，圖9 (a)所示的端子101-2接地，端子101-1上被施加重置用 的負(fù)極性脈沖。該脈沖電壓的電壓值被設(shè)定為例如"-2V"，其脈沖寬 度被設(shè)定為"100nsec"。這樣，因?yàn)樵诖鎯?chǔ)元件(A)上施加負(fù)極性脈 沖，所以存儲(chǔ)元件(A)的電阻值回到與"0"對應(yīng)的高電阻狀態(tài)。由 此，存儲(chǔ)元件(A)的存儲(chǔ)狀態(tài)被重置在初始狀態(tài)"0"。 [再現(xiàn)]
在再現(xiàn)存儲(chǔ)元件(A)的狀態(tài)的情況下，圖10(a)所示的端子101-2 接地，在端子101-1上施加再現(xiàn)用的電壓(以下，稱為"再現(xiàn)電壓")。 再現(xiàn)電壓的電壓值被設(shè)定為例如"+0.5V"。當(dāng)在存儲(chǔ)元件(A)上施加 再現(xiàn)電壓時(shí)，在端子101-1和端子101-2之間流通具有與存儲(chǔ)元件(A) 的電阻值相應(yīng)的電流值的電流。
而且，通過檢測在端子101-1和端子101-2之間流動(dòng)的電流的電流 值，根據(jù)該電流值和再現(xiàn)電壓的電壓值(0.5V)，求取存儲(chǔ)元件(A) 的電阻值。因此可知，如果存儲(chǔ)元件(A)的電阻值為高電阻的"Rb"， 則存儲(chǔ)元件(A)處于"0"狀態(tài)，如果存儲(chǔ)元件(A)的電阻值為低 電阻的"Ra"，則存儲(chǔ)元件(A)處于"1"狀態(tài)，由此，能夠再現(xiàn)存儲(chǔ) 元件(A)的位數(shù)據(jù)。
如上所述，能夠?qū)⒁种齐娮柚档钠畹拇鎯?chǔ)元件(A)用作存儲(chǔ)器。 而且，構(gòu)成存儲(chǔ)元件(A)的電阻變化薄膜2不是非晶形結(jié)構(gòu)，而具有 多晶體結(jié)構(gòu)。因此，該存儲(chǔ)元件(A)與現(xiàn)有的存儲(chǔ)元件比較，即便長 時(shí)間使用也能夠維持作為存儲(chǔ)器的可靠性。而且，施加在各個(gè)端子 101-1、 101-2上的記錄、重置和再現(xiàn)用的各電壓，不限定于上述數(shù)值。 在存儲(chǔ)時(shí)，只要將適合于存儲(chǔ)元件的規(guī)定電平以上的正極性脈沖電壓 施加在各個(gè)端子101-1、 101-2上即可。同樣，在重置時(shí)，只要將適合 于存儲(chǔ)元件的規(guī)定電平以上的負(fù)極性脈沖電壓施加在各個(gè)端子101-1、 101-2上即可。 (變形例1)
圖11是表示變形例1的存儲(chǔ)元件的電阻變化薄膜的層結(jié)構(gòu)例的圖。
第一實(shí)施方式的存儲(chǔ)元件(A)以在Fe304層2a的內(nèi)側(cè)內(nèi)包一層 Fe203層2b的方式構(gòu)成，在此處，對其變形例1的存儲(chǔ)元件(A')的結(jié)構(gòu)進(jìn)行說明。而且，為了便于說明，圖11的電阻變化薄膜、Fe304 層和Fe203的參照符號(hào)使用與圖3的電阻變化薄膜、Fe304層和Fe203 的參照符號(hào)相同的符號(hào)。
在圖11的存儲(chǔ)元件(A')的電阻變化薄膜2中，舉例表示交替地 形成有5層Fe2Cb層2b和6層Fe304層2a的結(jié)構(gòu)。作為這兩種層的厚 度的一個(gè)例子，F(xiàn)e304層2a的厚度為10nm， Fe203層2b的厚度為6nm， 這些層2a、 2b的總厚度為90nm。
接著，說明該存儲(chǔ)元件(A')的制造方法。
其中，除了電阻變化薄膜2的制造方法外，存儲(chǔ)元件(A')的制 造方法與存儲(chǔ)元件(A)的制造方法相同，這里，省略兩者共同的制造 方法的說明。
首先，使用Fe304靶并通過濺射法在下部電極3上形成厚10nm的 Fe304層2a。之后，使用Fe203靶并通過濺射法在該Fe304層2a上形成 厚6nm的Fe203層2b，使用Fe304靶并通過濺射法形成厚10nm的Fe304 層2a，如此交替地進(jìn)行5次。這樣，制造出具有圖ll所示的電阻變化 薄膜2的存儲(chǔ)元件(A')。
接著，對上述的存儲(chǔ)元件(A')進(jìn)行與存儲(chǔ)元件(A)同樣的驗(yàn) 證實(shí)驗(yàn)。該存儲(chǔ)元件(A')的驗(yàn)證結(jié)果為與存儲(chǔ)元件(A)大致相同 的結(jié)果(參照圖4和圖6)。其中，存儲(chǔ)元件(A')的電阻值在使用最 大電阻值對其進(jìn)行歸一化后被進(jìn)行評(píng)價(jià)。該存儲(chǔ)元件(A')的最大電 阻值為"約1.5MQ"。
根據(jù)本變形例，與現(xiàn)有技術(shù)中的存儲(chǔ)元件(B)的電阻值偏差相比， 能夠改善存儲(chǔ)元件(A')的電阻值偏差。此外，還具有通過改變Fe203 層2b的層數(shù)，能夠改變最大電阻值，能夠?qū)⒋鎯?chǔ)元件(A')調(diào)整至所 期望的最大電阻值的優(yōu)點(diǎn)。 (變形例2)
圖12是表示變形例2的存儲(chǔ)元件的電阻變化薄膜的層結(jié)構(gòu)例的圖。
第一實(shí)施方式的存儲(chǔ)元件(A)以在Fe;04層2a的內(nèi)側(cè)內(nèi)包一層 Fe203層2b的方式構(gòu)成，在此處，對其變形例2的存儲(chǔ)元件(A")的 結(jié)構(gòu)進(jìn)行說明。而且，為了便于說明，圖12的電阻變化薄膜、Fe304層和Fe203的參照符號(hào)使用與圖3的電阻變化薄膜、Fe304層和Fe203
層的參照符號(hào)相同的符號(hào)。
在圖12的存儲(chǔ)元件(A〃)的電阻變化薄膜2中，舉例表示在Fe304 層2a的表面(接近圖1的上部電極1 一側(cè)的與上部電極1的界面附近) 上設(shè)置有一層Fe203層2b的結(jié)構(gòu)。作為這兩個(gè)層的厚度的一個(gè)例子(分 配例)，F(xiàn)e304層2a的厚度為80nm， Fe203層2b的厚度為20nm，這些 層2a、 2b的總厚度為100nm。
而且，也可以是在Fe304層2a的背面設(shè)置有一層Fe203層2b的結(jié)構(gòu)。
接著，說明該存儲(chǔ)元件(A")的制造方法。
其中，除了電阻變化薄膜2的制造方法外，存儲(chǔ)元件(A〃)的制 造方法與存儲(chǔ)元件(A)的制造方法相同，這里，省略對兩者共同的制 造方法的說明。
首先，通過使用Fe304靶的濺射法在下部電極3上形成厚80nm的 Fe304層2a。之后，通過使用Fe203靶的濺射法在該Fe304層2a上形成 厚20nm的Fe2O3層2b。這樣，制造出具有圖12所示的電阻變化薄膜 2的存儲(chǔ)元件(A〃)。
接著，對上述存儲(chǔ)元件(A〃)進(jìn)行與存儲(chǔ)元件(A)同樣的驗(yàn)證實(shí) 驗(yàn)。該存儲(chǔ)元件(A〃)的驗(yàn)證結(jié)果成與存儲(chǔ)元件(A)為大致同等的結(jié) 果(參照圖4和圖6)。而且，存儲(chǔ)元件(A〃)的電阻值在使用存儲(chǔ)元 件(A〃)的最大電阻值進(jìn)行歸一化后被實(shí)施評(píng)價(jià)。該存儲(chǔ)元件(A〃) 的最大電阻值為"約40kQ"。
根據(jù)本變形例，與現(xiàn)有技術(shù)的存儲(chǔ)元件(B)比較，能夠改善存儲(chǔ) 元件(A〃)的電阻值的偏差。此外，存儲(chǔ)元件(A")能夠通過2次濺 射法簡單地制造。 (變形例3)
圖13是表示變形例3的存儲(chǔ)元件的電阻變化薄膜的層結(jié)構(gòu)例的圖。
第一實(shí)施方式的存儲(chǔ)元件(A)以在Fe3(34層2a的內(nèi)側(cè)內(nèi)包一層 Fe203層2b的方式構(gòu)成，這里，對其變形例3的存儲(chǔ)元件(A"')的結(jié) 構(gòu)進(jìn)行說明。而且，為了便于說明，圖13的電阻變化薄膜、F&04層和Fe203層的參照符號(hào)使用與圖3的電阻變化薄膜、Fe304層和Fe203 層的參照符號(hào)相同的符號(hào)。
在圖13的存儲(chǔ)元件(A〃')的電阻變化薄膜2中，舉例表示在Fe304 層2a的表面(接近圖1的上部電極1 一側(cè)的與上部電極1的界面附近) 上設(shè)置有一層Fe203層2b，并在Fe304層2a的背面(接近圖1的下部 電極3 —側(cè)的與下部電極3的界面附近)上設(shè)置有一層Fe203層2b的 結(jié)構(gòu)。作為這兩種層的厚度的一個(gè)例子(分配例)，F(xiàn)e304層2a的厚度 為80nm， Fe304層2a的兩側(cè)的Fe2Cb層2b的厚度為10nm，這些層2a、 2b的總厚度為100nm。
接著，說明該存儲(chǔ)元件(A'〃)的制造方法。
其中，除了電阻變化薄膜2的制造方法外，存儲(chǔ)元件(A〃')的制 造方法與存儲(chǔ)元件(A)的制造方法相同，這里，省略對兩者共同的制 造方法的說明。
首先，通過使用Fe203靶的濺射法在下部電極3上形成厚10nm的 Fe203層2b。之后，通過使用Fe304靶的濺射法在該？6203層2b上形成 厚80nm的Fe3O4層2a。然后，再次，通過使用Fe203靶的濺射法在該 Fe304層2a上形成厚10nm的？6203層2b。這樣，制造出具有圖13所 示的電阻變化薄膜2的存儲(chǔ)元件(A〃')。
接著，對上述存儲(chǔ)元件(A'〃)實(shí)施與存儲(chǔ)元件(A)同樣的驗(yàn)證 實(shí)驗(yàn)。該存儲(chǔ)元件(A'〃)的驗(yàn)證結(jié)果為與存儲(chǔ)元件(A)大致同等的 結(jié)果(參照圖4和圖6)。而且，存儲(chǔ)元件(A〃')的電阻值在使用存儲(chǔ) 元件(A〃')的最大電阻值進(jìn)行歸一化后被實(shí)施評(píng)價(jià)。該存儲(chǔ)元件(A〃') 的最大電阻值為"約60kQ"。
根據(jù)本變形例，與現(xiàn)有技術(shù)的存儲(chǔ)元件(B)比較，能夠改善存儲(chǔ) 元件(A〃')的電阻值的偏差。 (變形例4)
Fe203層2b不限于本實(shí)施方式所述的由尖晶石結(jié)構(gòu)的y-Fe203 (磁 赤鐵礦)構(gòu)成的層，即便是由剛玉(corundum)結(jié)構(gòu)的a-Fe203 (赤鐵 礦)構(gòu)成的層，也能夠發(fā)揮與Y-Fe203層2b同樣的電阻值偏差抑制效 果，即使是由Y-Fe203 (磁赤鐵礦)和a-Fe203 (赤鐵礦)兩者構(gòu)成的層， 也發(fā)揮與Y-Fe203層2b同樣的電阻值偏差抑制效果。
25而且，oc-Fe203層的晶體結(jié)構(gòu)通過圖14所示的紅外線吸收光譜的 分析結(jié)果的約650cm" 660cm"的陡峭的吸收度峰值被確認(rèn)。此外，由 Y-Fe203 (磁赤鐵礦)和cx-Fe203 (赤鐵礦)雙方構(gòu)成的層的晶體結(jié)構(gòu)， 根據(jù)圖15所示的紅外線吸收光譜的分析結(jié)果，通過約650cm—' 660cm—1 的陡峭的吸收度峰值和約680cm—' 730cm—1的寬的吸收度峰值得到確 認(rèn)。
(變形例5)
在本實(shí)施方式中，作為Fe304層2a和Fe203層2b的制造方法，舉 例表示了使用Fe304靶和Fe203靶的濺射法，但是Fe304層和Fe203層 的制造方法不限定于此。例如如果在用于對Fe靶進(jìn)行濺射的放電氣體 (例如氬氣)中混入期望的量的氧氣，則不交換靶，也能夠通過反應(yīng) 性濺射法在基板上形成Fe304層和Fe203層。 (變形例6)
在本實(shí)施方式中，對存儲(chǔ)元件(A)具有2個(gè)電阻值的狀態(tài)，并將 數(shù)值分配給這2個(gè)電阻值，能夠讀寫"l位"的數(shù)據(jù)的結(jié)構(gòu)進(jìn)行了說明， 但是如圖16所示，也可以釆用將數(shù)值分配給3個(gè)以上的電阻值(在圖 16中舉例表示5個(gè)電阻的狀態(tài))中的各個(gè)，使得能夠讀寫"多位"的 數(shù)據(jù)的結(jié)構(gòu)。而且，在此情況下，按照多位數(shù)據(jù)的值適當(dāng)?shù)卣{(diào)整施加 的脈沖電壓的電壓值或次數(shù)即可。例如，在圖16所示的變形例6的存 儲(chǔ)元件的多值化例中，通過將"+3V"的正極性脈沖電壓施加在存儲(chǔ)元 件上，使得存儲(chǔ)元件的電阻值(歸一化值)從"1"變到"0.01"，通過 4次將"-1V"的負(fù)極性脈沖電壓施加在存儲(chǔ)元件上，使得從"0.01" 回到"1"。這樣，存儲(chǔ)元件在"0.01"與"1"之間能夠取5個(gè)不同的 電阻值，根據(jù)該存儲(chǔ)元件的電阻值能夠讀寫"多位"的數(shù)據(jù)。 (第二實(shí)施方式)
圖17~圖20是表示本發(fā)明的第二實(shí)施方式的結(jié)構(gòu)的圖。圖17 (a) 表示從半導(dǎo)體芯片的基板表面321看到的交叉點(diǎn)(cross point)型的非 易失性存儲(chǔ)元件320的結(jié)構(gòu)的概略平面圖。如圖17 (a)所示，非易失 性存儲(chǔ)元件320包括在基板上相互平行地形成的多個(gè)下部電極322; 和在這些下部電極322的上方，在與該基板的主面平行的面內(nèi)相互平 行，且與多個(gè)下部電極322立體交叉地形成的多個(gè)上部電極323。而且，
26在這些下部電極322和多個(gè)上部電極323之間夾持著電阻變化膜324。 換言之，非易失性存儲(chǔ)元件320構(gòu)成為，基板上形成的帶狀的下部電 極322和與該下部電極322立體交叉的帶狀的上部電極323夾著電阻 變化膜324。
而且，在本實(shí)施方式中，雖然下部電極322和上部電極323直角 地立體交叉，但是本發(fā)明不限定于這種方式。此外，在本實(shí)施方式中， 非易失性存儲(chǔ)元件320設(shè)置有8根下部電極322a， 322b， 322c， 322d， 322e， 322f， 322g， 322h禾B 8根上部電極323a， 323b， 323c， 323d， 323e， 323f， 323g， 323h，但是這只是例示，當(dāng)然，下部電極322和上 部電極323的數(shù)量是任意的。
這些多個(gè)下部電極322和多個(gè)上部電極323的立體交叉點(diǎn)作為存 儲(chǔ)部325發(fā)揮作用。因此，多個(gè)存儲(chǔ)部325形成為矩陣狀。該多個(gè)存 儲(chǔ)部325各自具有通過施加電脈沖而增加或減少電阻值的特性。
圖17 (b)是從箭頭方向看圖17 (a)的非易失性存儲(chǔ)元件320的 A-A線剖面的概略剖面圖。如圖17 (b)所示，在半導(dǎo)體芯片的基板 326上形成有下部電極322，下部電極322的上部被第 一層間絕緣膜327 覆蓋。在該下部電極322上在貫通第一層間絕緣膜327形成的帶狀槽 328中，埋入有構(gòu)成電阻變化膜324的Fe304層329。而且，在第一層 間絕緣膜327和Fe304層329之上形成有尖晶石結(jié)構(gòu)氧化物層330和上 部電極323。由各包含1層該尖晶石結(jié)構(gòu)氧化物層330和Fe304層329 的多層的電阻層構(gòu)成電阻變化薄膜324。其中，只在帶狀的上部電極 323和帶狀的下部電極322的交點(diǎn)部分處形成有Fe304層329和尖晶石 結(jié)構(gòu)氧化物層330。
此外，如圖17 (b)所示，構(gòu)成存儲(chǔ)部325的Fe;04層329至少與 相鄰的存儲(chǔ)部325電分離。其中，電阻變化薄膜324由至少各包含1 層尖晶石結(jié)構(gòu)氧化物層330和F^04層329的多層的電阻膜層構(gòu)成即 可，也可以附加除此以外的電阻層。
而且，在尖晶石結(jié)構(gòu)氧化物層330、上部電極323和第一層間絕緣 膜327之上，以覆蓋尖晶石結(jié)構(gòu)氧化物層330和上部電極323的方式 形成有第二層間絕緣膜332。通過該第二層間絕緣膜332保護(hù)非易失性 存儲(chǔ)元件320的存儲(chǔ)部325。在以上述方式構(gòu)成的非易失性存儲(chǔ)元件320中，經(jīng)下部電極322 和上部電極323向存儲(chǔ)部325施加電脈沖，使得存儲(chǔ)部325的電阻變 化膜324的電阻值增加或減少。根據(jù)該電阻值的變化存儲(chǔ)或讀出信息。 因此，相鄰的存儲(chǔ)器單元(存儲(chǔ)部)之間被電分離，能夠?qū)崿F(xiàn)可以更 微細(xì)化的元件結(jié)構(gòu)。此外，在交叉點(diǎn)型的非易失性存儲(chǔ)元件的情況下， 使二維地相鄰的存儲(chǔ)器單元之間電分離，能夠進(jìn)一步實(shí)現(xiàn)可以更微細(xì) 化的元件結(jié)構(gòu)。
圖18 (a)是放大表示作為圖17 (b)所示的交點(diǎn)型的非易失性存 儲(chǔ)元件320的構(gòu)成單元的存儲(chǔ)元件的一部分B的區(qū)域的概略剖面圖。 在圖18 (a)中表示由3個(gè)存儲(chǔ)部325構(gòu)成的存儲(chǔ)元件的剖面圖。此外， 圖18 (b)是從圖18 (a)的C方向看到的剖面形狀由3個(gè)存儲(chǔ)部325 構(gòu)成的存儲(chǔ)元件的概略剖面圖。
如圖18 (a)所示，在基板326上形成有被下部電極322和上部電 極323夾著的電阻變化膜324。通過該電阻變化膜324構(gòu)成存儲(chǔ)部325。 從圖18 (a)所示的剖面形狀可知形成有3個(gè)存儲(chǔ)部325。
電阻變化薄膜324由至少包含尖晶石結(jié)構(gòu)氧化物層330和Fe304 層329各1層的多層電阻膜層構(gòu)成。而且，在圖18 (a)中，電阻變化 薄膜324由包含尖晶石結(jié)構(gòu)氧化物層330和Fe304層329各1層的2 層電阻膜層構(gòu)成，也可以進(jìn)一步附加其它的電阻層。
而且，即使在此結(jié)構(gòu)中，因?yàn)殡娮枳兓∧?24由尖晶石結(jié)構(gòu)氧 化物層330和作為組成不同的尖晶石結(jié)構(gòu)氧化物的Fe304層329構(gòu)成， 所以也能夠減少由相同晶體結(jié)構(gòu)構(gòu)成的各電阻層的內(nèi)部應(yīng)力。結(jié)果， 電阻變化薄膜324能夠保持大的電阻變化率，并能夠高速地改變電阻。 因此，不僅能夠以低電流讀出記錄在包含電阻變化膜324的一部分的 存儲(chǔ)部325中的信息，還能夠降低改寫信息時(shí)的電壓和電流。
在以上述方式構(gòu)成的本實(shí)施方式的非易失性存儲(chǔ)元件中，通過經(jīng) 下部電極322和上部電極323將電脈沖施加在存儲(chǔ)部325上，存儲(chǔ)部 325的電阻變化膜324的電阻值增加或減少。根據(jù)該電阻值的變化存儲(chǔ) 或讀出信息。
在此，電阻變化膜不是僅由具有優(yōu)良的電阻變化特性的Fe304層構(gòu) 成，而是由將其與尖晶石結(jié)構(gòu)氧化物層組合而成的多層電阻膜層構(gòu)成，由此使得具有適當(dāng)?shù)碾娮柚担Y(jié)果，能夠流通適當(dāng)?shù)碾娏鳎⒛軌蚴?加適當(dāng)?shù)男纬呻妷?。進(jìn)一步，因?yàn)槟軌蚴瓜噜彽拇鎯?chǔ)器單元之間電分 離而抑制串?dāng)_的發(fā)生，所以能夠?qū)崿F(xiàn)可以微細(xì)化的元件構(gòu)造。此外， 能夠進(jìn)一步實(shí)現(xiàn)與現(xiàn)有技術(shù)的CMOS等的平面處理的層間絕緣膜形成 工序、蝕刻工序和疊層材料的埋入工序等的親和性。
接著，對本實(shí)施方式中所示的圖18 (a)所示的非易失性存儲(chǔ)元件 的制造方法進(jìn)行說明。圖19 (a) 圖19 (d)以及圖20 (a)和圖20 (b)按順序表示圖18 (a)所示的非易失性存儲(chǔ)元件的工藝流程。艮口， 本實(shí)施方式的非易失性存儲(chǔ)元件的制造方法，如圖19和圖20按順序 表示的那樣，包括在基板326上形成下部電極322的工序；在下部 電極322上形成電阻變化膜324的電阻膜形成工序；和在電阻變化膜 324上形成上部電極323的工序。進(jìn)一步，電阻膜形成工序的特征在于 形成由多層電阻膜層構(gòu)成的電阻膜，該電阻膜包含尖晶石結(jié)構(gòu)氧化物 層330和Fe304層329至少各一層，并且尖晶石結(jié)構(gòu)氧化物層330和 Fe304層329由組成不同的尖晶石結(jié)構(gòu)氧化物材料形成。
而且，如上所述，電阻變化膜324也可以由3層以上構(gòu)成，但是 在本實(shí)施方式中，舉例表示以包含尖晶石結(jié)構(gòu)氧化物層330和Fe304 層329各一層的2層結(jié)構(gòu)的電阻膜層構(gòu)成電阻變化膜的情形。
這里，作為尖晶石結(jié)構(gòu)氧化物層330的例子，使用作為尖晶石結(jié) 構(gòu)氧化物的ZnFe204。
如圖19 (a)所示，例如，利用蒸鍍法和蝕刻法在Si材料的基板 326上，以寬度0.1jLim、厚度0.1pm沿規(guī)定方向伸張的方式形成多根由 Al材料構(gòu)成的下部電極322。進(jìn)一步，利用CVD法等以覆蓋基板326 和下部電極322的方式堆積厚160nm的作為第一層間絕緣膜327的慘 氟的氧化膜。
然后，例如，利用干蝕刻法形成與下部電極322相同的寬度O.lpm、 長度為0.7pm的槽328。接著，如圖19 (b)所示，利用濺射法向該槽 328供給過渡金屬的氧化膜材料，形成厚170nm的Fe304層329。
接著，如圖19 (c)所示，使用CMP (化學(xué)機(jī)械研磨)技術(shù)除去 疊層在第一層間絕緣膜327上的Fe304層329，直到露出第一層間絕緣 膜327的表面，僅殘留疊層在槽328中的Fe304層。然后，如圖19 (d)
29所示，在通過CMP技術(shù)被平坦化后的Fe304層329和第一層間絕緣膜 327上，例如，利用濺射法形成厚35nm的由ZnFe204材料構(gòu)成的尖晶 石結(jié)構(gòu)氧化物層330，之后，例如通過蒸鍍法在尖晶石結(jié)構(gòu)氧化物層 330的上部形成厚O.lpm的由Al材料構(gòu)成的上部電極323。
然后，如圖20(a)所示，利用光刻法以與下部電極322直角交叉 的方式形成寬0.1pm、間隔0.1(im的帶狀的上部電極323。之后，以帶 狀的上部電極323為掩模，例如通過干蝕刻法形成寬0.1iim、間隔0.^m 的帶狀的尖晶石結(jié)構(gòu)氧化物層330。
進(jìn)一步，如圖20(b)所示，以覆蓋尖晶石結(jié)構(gòu)氧化物層330和上 部電極323的方式，例如利用CVD法等在第一層間絕緣膜327上形成 厚0.3pm的摻氟的氧化膜作為第二層間絕緣膜332。
圖21表示使用厚35nm的ZnFe204層作為尖晶石結(jié)構(gòu)氧化物層 330，使用厚幽m的Fe304層作為Fe304M 329的情況下的非易失性 存儲(chǔ)元件的工作結(jié)果。
根據(jù)圖21所示的工作結(jié)果可知，在經(jīng)上部電極323和下部電極322 將極性不同的脈沖寬度100nsec、電壓1.6V的電脈沖交替地施加在非 易失性存儲(chǔ)元件上的情況下，交替并穩(wěn)定地獲得2個(gè)不同的電阻值 600Q、 8KQ。這里，進(jìn)行實(shí)驗(yàn)直到脈沖施加次數(shù)超過1200次，其間， 持續(xù)穩(wěn)定地獲得2個(gè)不同的電阻值。與后述的圖26所示的工作結(jié)果比 較，相對于Fe304值的高電阻值成為大l位以上的值。此外可知，如果 是低電阻值600Q、高電阻值8KQ這樣的適當(dāng)?shù)碾娮柚担瑒t因?yàn)樵跀?shù)V 的脈沖電壓下流通數(shù)mA前后的脈沖電流，所以非易失性存儲(chǔ)元件以 低電流進(jìn)行工作。
而且，此處，關(guān)于電阻變化膜的厚度，F(xiàn)e304層329為160nm，尖 晶石結(jié)構(gòu)氧化物層330為35nm，總計(jì)195nm。當(dāng)該電阻變化膜的厚度 不到lnm時(shí)，受到下部電極322的界面的影響等，結(jié)晶體不充分，不 能夠得到良好的電特性。此外，當(dāng)電阻變化膜的厚度超過200nm時(shí)， 與形成其它電路區(qū)域等的被微細(xì)化的半導(dǎo)體處理的匹配不充分。而且， 因?yàn)殡S著電阻變化膜變厚而電阻值增大，所以存在用于使電阻變化膜 的電阻變化的電壓值變高的問題。因此，優(yōu)選電阻變化膜的厚度在lnm 以上、200nm以下的結(jié)構(gòu)，這樣，與微細(xì)化后的半導(dǎo)體處理的親和性良好，能夠得到結(jié)晶性良好且具有適當(dāng)?shù)碾娮柚档碾娮枳兓ぁ?br> 而且，在本實(shí)施方式中，以在Fe304層上疊層有尖晶石結(jié)構(gòu)氧化物 層的結(jié)構(gòu)為例進(jìn)行了說明，但本發(fā)明不限定于此，也可以是在尖晶石
結(jié)構(gòu)氧化物層上疊層有Fe304層的結(jié)構(gòu)。這是因?yàn)椋饩Y(jié)構(gòu)氧化物 的電阻值比Fe304層高，所以起到了上述的效果。
此外，在本實(shí)施方式中，僅在形成為線狀的上部電極和下部電極
的交點(diǎn)部分上形成并疊層有尖晶石結(jié)構(gòu)氧化物層和Fe304層，以這種結(jié) 構(gòu)為例進(jìn)行了說明，但是很明顯，本發(fā)明也可以采用Fe304層和尖晶石 結(jié)構(gòu)氧化物層被形成為線狀的結(jié)構(gòu)。
此外，在本實(shí)施方式中，使用形成有Fe304層和尖晶石結(jié)構(gòu)氧化物 層各一層的電阻變化膜進(jìn)行了說明，但是如在第一實(shí)施方式中說明過 的那樣，也可以使用重復(fù)疊層有這樣的尖晶石結(jié)構(gòu)氧化物層和Fe304 層各一層的疊層結(jié)構(gòu)的電阻變化膜，形成非易失性存儲(chǔ)元件。進(jìn)---步， 也可以使用同時(shí)形成尖晶石結(jié)構(gòu)氧化物層和Fe304層并將其復(fù)合化后 的結(jié)構(gòu)的電阻變化膜，形成非易失性存儲(chǔ)元件。
而且，在本實(shí)施方式中，作為配線材料使用A1或W，但是也可以 使用在半導(dǎo)體處理中使用的Pt或Cu等。
進(jìn)一步，在本實(shí)施方式中，作為電極材料使用W，但是也可以使 用其它的作為電極材料的Cu， Pt， Al， TiN， TaN和TiAlN等。
作為比較例1，對電阻變化膜僅由Fe304層構(gòu)成的非易失性存儲(chǔ)元 件進(jìn)行說明。此情況下的非易失性存儲(chǔ)元件，沒有如本實(shí)施方式的情 形那樣形成有以MFe204表示的尖晶石結(jié)構(gòu)氧化物(M是除Fe以外的 金屬元素)層330，而采用直接在Fe304層上疊層上部電極的結(jié)構(gòu)。
圖22是表示比較例的非易失性存儲(chǔ)元件的電阻值和脈沖施加次數(shù) 的關(guān)系的圖表。而且，此處的非易失性存儲(chǔ)元件設(shè)置有僅由厚159nm 的Fe304層構(gòu)成的電阻變化膜。此外，圖22表示，經(jīng)上部電極和下部 電極將極性不同的脈沖寬度100nsec、電壓1.5V的電脈沖交替地施加 在這樣構(gòu)成的非易失性存儲(chǔ)元件上的情況下的結(jié)果。
從圖22可知，交替地獲得2個(gè)不同的電阻值，即100Q 300Q、
31800Q 1.3KQ。但是，如該比較例那樣，在僅由Fe304層構(gòu)成電阻變化 膜的情況下，脈沖施加次數(shù)約為80次，2個(gè)不同的電阻值具有偏差， 高電阻值的值相對于低電阻值為5 10倍，不太大。這樣，在比較例中， 盡管脈沖施加次數(shù)少到約為80次，但是之后的工作變得不穩(wěn)定。
另一方面，在本實(shí)施方式2的非易失性存儲(chǔ)元件的工作中，電阻 變化率在13以上，電阻變化率比比較例1高。此外，從圖21也可知， 低電阻值和高電阻值以反復(fù)的穩(wěn)定的值反復(fù)變化。因此可知，如本實(shí) 施方式2那樣，電阻變化膜345由包含尖晶石結(jié)構(gòu)氧化物層330和Fe304 層329至少各一層的多層的電阻膜層構(gòu)成的結(jié)構(gòu)，對于實(shí)現(xiàn)非易失性 存儲(chǔ)元件的穩(wěn)定的工作有效。
作為比較例2，對于僅使用作為尖晶石結(jié)構(gòu)氧化物層330的 ZnFe204作為電阻變化膜324的元件進(jìn)行說明。圖23表示實(shí)驗(yàn)結(jié)果。 該尖晶石結(jié)構(gòu)氧化物ZnFe204具有以MFe204表示的組成，并且選擇M 為Zn，疊層到187nm的厚度?？芍?，經(jīng)上部電極323和下部電極322 將極性不同的脈沖寬度1000msec、電壓6.5V的電脈沖交替地施加在非 易失性存儲(chǔ)元件上，交替地獲得2個(gè)不同的電阻值800KQ、 2MQ。但 是，存在脈沖寬度非常長，電阻變化率小這樣的問題。進(jìn)一步，還存 在工作電壓高的問題。
作為比較例3，對僅使用選擇M為Mn的MnFe204的尖晶石結(jié)構(gòu) 氧化物層330作為電阻變化膜324的元件進(jìn)行說明。圖24表示實(shí)驗(yàn)結(jié) 果。該尖晶石結(jié)構(gòu)氧化物MnFe204是在基板溫度400°C下以122nm的 厚度形成的薄膜?？芍?jīng)上部電極323和下部電極322將極性不同 的脈沖寬度100msec、電壓4V的電脈沖交替地施加在非易失性存儲(chǔ)元 件上，交替并穩(wěn)定地獲得2個(gè)不同的電阻值1.1 1.5MQ、禾Q2MQ。但
是，存在脈沖寬度非常長，電阻變化率小的問題。進(jìn)一步，還可知存 在工作電壓高的問題。
如參照圖21 圖24所說明的那樣，當(dāng)使設(shè)置有疊層以ZnFe204為 首的尖晶石結(jié)構(gòu)氧化物層330和Fes04層329而構(gòu)成的電阻變化膜324 的非易失性存儲(chǔ)元件320工作時(shí)，與設(shè)置僅由尖晶石結(jié)構(gòu)氧化物層330
32構(gòu)成的電阻變化膜的情形相比，能夠使用于信息的改寫的電脈沖非常 高速化。進(jìn)一步，還能夠降低改寫電壓和改寫電流。而且，因?yàn)檫€能 夠使非易失性存儲(chǔ)元件的電阻變化區(qū)域適當(dāng)?shù)馗唠娮杌?，所以能夠穩(wěn) 定在適當(dāng)?shù)碾妷褐瞪线M(jìn)行低電流工作。
通過這樣使用尖晶石結(jié)構(gòu)氧化物層和Fe304層的疊層結(jié)構(gòu)而產(chǎn)生
的效果的主要原因還不清楚，但是認(rèn)為是如下原因，因?yàn)槎逊e相同晶 體結(jié)構(gòu)的氧化物，所以能夠良好地形成層間的界面，并且因?yàn)橛筛麟?br> 阻層的構(gòu)成材料之差引起的殘留應(yīng)力低，所以在Fe304層和尖晶石結(jié)構(gòu) 氧化物層中參與電傳導(dǎo)的Fe的3d軌道等電子軌道間的電子移動(dòng)不被 阻礙。
此外，在本實(shí)施方式中，雖然使用了Fe304，但是如果顯現(xiàn)同樣的 特性，則也可以使用過渡金屬的氧化物等。此外，優(yōu)選使用電阻率在 lxl(^Qcm以上、且5xl(^Qcm以下的Fe304層。該電阻率的范圍認(rèn)為 是F e 3 O 4作為晶體結(jié)構(gòu)獲得尖晶石結(jié)構(gòu)時(shí)的范圍。
此外，在本實(shí)施方式中，作為尖晶石結(jié)構(gòu)氧化物層的材料使用了 ZnFe204，但是如果顯現(xiàn)同樣的特性，則也可以使用過渡金屬的氧化物 (例如，NiFe204， CoFe204和CuFe204等)的尖晶石結(jié)構(gòu)氧化物。此 外，有選使用電阻率在10Qcm以上、107Qcm以下的尖晶石結(jié)構(gòu)氧化 物。這里，在為ZnFe204、 NiFe204的情況下，電阻率在10Qcm以上、 104Qcm以下。在為CoFe204的情況下，電阻率在104Qcm以上107Qcm 以下。進(jìn)一步，在為CuFe204等的情況下，電阻率在102Qcm以上105Qcm 以下。
如上所述，本實(shí)施方式的非易失性存儲(chǔ)元件雖然是設(shè)置有具有 Fe304層和尖晶石結(jié)構(gòu)氧化物層的電阻變化膜的交點(diǎn)型的存儲(chǔ)元件，但 是本發(fā)明并不限于交點(diǎn)型的存儲(chǔ)元件，例如，1個(gè)晶體管A個(gè)非易失性 存儲(chǔ)器單元的存儲(chǔ)元件也可以是設(shè)置有與本實(shí)施方式的情況相同的電 阻變化膜那樣的結(jié)構(gòu)。 (第三實(shí)施方式)
在本實(shí)施方式中，作為在第一實(shí)施方式中所述的存儲(chǔ)元件(A)的 應(yīng)用例，對安裝有該存儲(chǔ)元件(A)的存儲(chǔ)器裝置200的結(jié)構(gòu)和工作進(jìn)
行說明。圖25是表示本實(shí)施方式的存儲(chǔ)器裝置的一個(gè)構(gòu)成例的框圖。
存儲(chǔ)器裝置200包括存儲(chǔ)器陣列201、地址緩沖器202、控制部 203、行解碼器204、字線驅(qū)動(dòng)器205、列解碼器206和位線/板線驅(qū)動(dòng) 器207。
如圖25所示，在存儲(chǔ)器陣列201中設(shè)置有沿第一方向延伸的2 條字線W1、 W2;與字線W1、 W2交叉并沿第二方向延伸的2條位線 Bl、 B2;以一對一的方式與位線Bl、 B2對應(yīng)并沿第二方向延伸的2 條板線P1、 P2;與字線W1、 W2和位線B1、 B2之間的各交叉點(diǎn)對應(yīng) 地設(shè)置成矩陣狀的4個(gè)晶體管T211、 T212、 T221、 T222;和以---對一 的方式與晶體管T211、 T212、 T221、 T222對應(yīng)地設(shè)置成矩陣狀的4 個(gè)存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222。當(dāng)然，不限于這里 所述的個(gè)數(shù)和條數(shù)，例如，在圖25的存儲(chǔ)器裝置200中，列舉了在存 儲(chǔ)器陣列201中包含4個(gè)存儲(chǔ)器單元MC211 、 MC212、 MC221 、 MC222 的例子，但是也可以將5個(gè)以上的存儲(chǔ)器器單元排列成矩陣狀地構(gòu)成 存儲(chǔ)器陣列。
其中，各個(gè)存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222與第一 實(shí)施方式的圖8所示的存儲(chǔ)元件(A)相當(dāng)。
此處，晶體管T211和存儲(chǔ)器單元MC211，在位線Bl和板線Pl 之間以與晶體管T211的源極和存儲(chǔ)器單元MC211的端子101-1 (參照 圖8)的方式串聯(lián)地排列。更詳細(xì)而言，晶體管T211在位線Bl和存 儲(chǔ)器單元MC211之間與位線B1和存儲(chǔ)器單元MC211連接，存儲(chǔ)器單 元MC211在晶體管T211和板線P1之間與晶體管T211和板線P1連接。 其中，晶體管T211的漏極與位線B1連接，存儲(chǔ)器單元MC211的端子 101-2 (參照圖8)與板線P1連接。此外，晶體管T211的柵極與字線 Wl連接。
而且，此處，其它3個(gè)晶體管T212、 T221、 T222以及與這些晶體 管T212、 T221、 T222串聯(lián)配置的3個(gè)存儲(chǔ)器單元MC212、 MC221、 MC222的連接狀態(tài)，通過參考上述說明和圖25的圖示內(nèi)容能夠容易地 理解，因此，在此省略對它們的連接狀態(tài)的說明。
由此，當(dāng)經(jīng)字線Wl或字線W2向晶體管T211、 T212、 T221、 T222 的各自的柵極施加規(guī)定的電壓(活性化電壓)時(shí)，晶體管T21K T212、T221、 T222的漏極和源極之間導(dǎo)通。
地址緩沖器202從外部電路(未圖示)接收地址信號(hào)ADDRESS, 根據(jù)該地址信號(hào)ADDRESS將行地址信號(hào)ROW輸出到行解碼器204， 并將列地址信號(hào)COLUMN輸出到列解碼器206。地址信號(hào)ADDRESS 是表示從存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222中選擇的存儲(chǔ) 器單元的地址的信號(hào)。行地址信號(hào)ROW是表示由地址信號(hào)ADDRESS 表示的地址中的行的地址的信號(hào)，列地址信號(hào)COLUMN是表示由地址 信號(hào)ADDRESS表示的地址中的列的地址的信號(hào)。
控制部203按照從外部電路接收的模式選擇信號(hào)MODE,選擇存 儲(chǔ)模式、重置模式和再現(xiàn)模式中的任一個(gè)模式。
控制部203在存儲(chǔ)模式下，按照從外部電路接收的輸入數(shù)據(jù)Dim 將指示"施加存儲(chǔ)鬼壓"的控制信號(hào)CONT輸出到位線/板線驅(qū)動(dòng)器 207。控制部203在再現(xiàn)模式下，將指示"施加再現(xiàn)電壓"的控制信號(hào) CONT輸出到位線/板線驅(qū)動(dòng)器207?？刂撇?03在再現(xiàn)模式下，進(jìn)一 步接收從位線/板線驅(qū)動(dòng)器207輸出的信號(hào)IREAD，將與該信號(hào)IREAD 相應(yīng)的表示位值的輸出數(shù)據(jù)Dout輸出至外部電路。其中，該信號(hào) IREAD是表示在再現(xiàn)模式時(shí)流過板線P1、 P2的電流的電流值的信號(hào)。 此外，控制部203在重置模式下，確認(rèn)存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222的存儲(chǔ)狀態(tài)，與該存儲(chǔ)狀態(tài)相應(yīng)地將指示"施加重置 電壓"的控制信號(hào)CONT輸出至位線/板線驅(qū)動(dòng)器207。
行解碼器204接收從地址緩沖器202輸出的行地址信號(hào)ROW，按 照該行地址信號(hào)ROW選擇2條字線Wl、 W2中的任一條。字線驅(qū)動(dòng) 器205根據(jù)行解碼器204的輸出信號(hào)向通過行解碼器204選擇的字線 施加活性化電壓。
列解碼器206從地址緩沖器202接收列地址信號(hào)COLUMN,按照 該列地址信號(hào)COLUMN選擇2條位線Bl、 B2中的任一條，并且選擇 2條板線P1、 P2中的任一條。
位線/板線驅(qū)動(dòng)器207當(dāng)從控制部203接收到指示"施加存儲(chǔ)電壓" 的控制信號(hào)CONT時(shí)，根據(jù)列解碼器206的輸出信號(hào)向通過列解碼器 206選擇的位線施加存儲(chǔ)電壓VWRITE，并且使通過列解碼器206選 擇的板線處于接地狀態(tài)。此外，位線/板線驅(qū)動(dòng)器207當(dāng)從控制部203接收到指示"施加再 現(xiàn)電壓"的控制信號(hào)CONT時(shí)，根據(jù)列解碼器206的輸出信號(hào)向通過 列解碼器206選擇的位線施加再現(xiàn)電壓VREAD，并且使通過列解碼器 206選擇的板線處于接地狀態(tài)。之后，位線/板線驅(qū)動(dòng)器207將表示流 過該板線的電流的電流值的信號(hào)IREAD輸出到控制部203。
此外，位線/板線驅(qū)動(dòng)器207當(dāng)從控制部203接收到指示"施加重 置電壓"的控制信號(hào)CONT時(shí)，根據(jù)列解碼器206的輸出信號(hào)向通過 列解碼器206選擇的位線施加重置電壓VRESET，并且使通過列解碼 器206選擇的板線處于接地狀態(tài)。
其中，此處，存儲(chǔ)電壓VWRITE的電壓值被設(shè)定為例如"+2V"， 其脈沖寬度被設(shè)定為"100nsec"。此外，再現(xiàn)電壓VREAD的電壓值被 設(shè)定為例如"+0.5V"。進(jìn)一步，重置電壓VRESET的電壓值被設(shè)定為 例如"-2V"，其脈沖寬度被設(shè)定為"100nsec"。
<存儲(chǔ)器裝置200的工作>
接著，對圖25所示的存儲(chǔ)器裝置200的工作例進(jìn)行說明。
在該存儲(chǔ)器裝置200的工作中，存在將輸入數(shù)據(jù)Din寫入存儲(chǔ)器 單元的存儲(chǔ)模式、重置(reset)已被寫入存儲(chǔ)器單元中的數(shù)據(jù)的重置 模式、和將己被寫入存儲(chǔ)器單元的數(shù)據(jù)作為輸出數(shù)據(jù)Dout輸出(再現(xiàn)) 的再現(xiàn)模式。以下，按順序說明這些各個(gè)模式的工作。
而且，在以下的說明中，為了便于說明，令存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222被初始化為高電阻狀態(tài)，地址信號(hào)ADDRESS 是表示存儲(chǔ)器單元MC211的地址的信號(hào)。
首先，說明存儲(chǔ)器裝置200的存儲(chǔ)模式的工作例。 控制部203從外部電路接收輸入數(shù)據(jù)Din。然后，控制部203在該 輸入數(shù)據(jù)Din為"1"的情況下，將表示"施加存儲(chǔ)電壓"的控制信號(hào) CONT輸出至位線/板線驅(qū)動(dòng)器207。另一方面，控制部203在該輸入 數(shù)據(jù)Din為"0"的情況下，不輸出控制信號(hào)CONT。
接著，位線/板線驅(qū)動(dòng)器207當(dāng)從控制部203接收到表示"施加存 儲(chǔ)電壓"的控制信號(hào)CONT時(shí)，向通過列解碼器206選擇的位線Bl 上施加存儲(chǔ)電壓VWRITE。此外，位線/板線驅(qū)動(dòng)器207使通過列解碼器206選擇的板線Pl處于接地狀態(tài)。
而且，在此情況下，字線驅(qū)動(dòng)器205向通過行解碼器204選擇的 字線W1施加活性化電壓。由此，晶體管T211的漏極和源極之間成為 導(dǎo)通狀態(tài)。
因此，電壓值被設(shè)定為"+2V"、且脈沖寬度被設(shè)定為"100mec" 作為存儲(chǔ)電壓VWRITE的脈沖電壓(正極性脈沖)被施加在存儲(chǔ)器單 元MC211上，由此，存儲(chǔ)器單元MC211的電阻值從高電阻狀態(tài)變?yōu)?低電阻狀態(tài)。另一方面，因?yàn)樵诖鎯?chǔ)器單元MC221、 MC222上不被施 加正極性脈沖，在與存儲(chǔ)器單元MC212串聯(lián)連接的晶體管T212的柵 極上不被施加活性化電壓，所以這些存儲(chǔ)器單元MC212、 MC221、 MC222的電阻狀態(tài)不變化。
這樣，能夠僅使存儲(chǔ)器單元MC211的電阻狀態(tài)變?yōu)榈碗娮璧臓顟B(tài)， 由此，在存儲(chǔ)器單元MC211中被寫入與低電阻狀態(tài)對應(yīng)的表示"1" 的l位數(shù)據(jù)(能夠存儲(chǔ)l位數(shù)據(jù))。
而且，當(dāng)完成對存儲(chǔ)器單元MC211的寫入時(shí)，將新的地址信號(hào) ADDRESS輸入地址緩沖器202，上述存儲(chǔ)器裝置200的存儲(chǔ)模式的工 作相對于存儲(chǔ)器單元MC211以外的存儲(chǔ)器單元被重復(fù)進(jìn)行。
接著，對存儲(chǔ)器裝置200的再現(xiàn)模式的工作例進(jìn)行說明。
控制部203將指示"施加再現(xiàn)電壓"的控制信號(hào)CONT輸出到位 線/板線驅(qū)動(dòng)器207。
接著，當(dāng)位線/板線驅(qū)動(dòng)器207從控制部203接收到表示"施加再 現(xiàn)電壓"的控制信號(hào)CONT時(shí)，向通過列解碼器206選擇的位線Bl 施加再現(xiàn)電壓VREAD。此外，位線/板線驅(qū)動(dòng)器207使通過列解碼器 206選擇的板線Pl處于接地狀態(tài)。
而且，在此情況下，字線驅(qū)動(dòng)器205向通過行解碼器204選擇的 字線W1施加活性化電壓。由此，晶體管T211的漏極和源極之間成為 導(dǎo)通狀態(tài)。
為此，將電壓值被設(shè)定為"+0.5V"的作為再現(xiàn)電壓VREAD的測 定電壓施加在存儲(chǔ)器單元MC211,由此，表示與存儲(chǔ)器單元MC211 的電阻值相應(yīng)的電流值的電流通過存儲(chǔ)器單元MC211 ，流入板線Pl 。而且，因?yàn)樵诖鎯?chǔ)器單元MC221、 MC222上不被施加測定電壓， 并且與存儲(chǔ)器單元MC212串聯(lián)連接的晶體管T212的柵極上不被施加 活性性化電壓，所以在存儲(chǔ)器單元MC212、 MC221、 MC222中不流動(dòng) 上述電流。
接著，位線/板線驅(qū)動(dòng)器207測定流過板線Pl的電流的電流值，將 表示該測定值的信號(hào)IREAD輸出到控制部203。
接著，控制部203將與由該信號(hào)IREAD表示的電流值相應(yīng)的輸出 數(shù)據(jù)Dout輸出到外部。例如，如果是存儲(chǔ)器單元MC2U為低電阻狀 態(tài)時(shí)流通的電流的電流值，則控制部203輸出表示"1"的輸出數(shù)據(jù) Dout。
這樣，僅使存儲(chǔ)器單元MC211中流動(dòng)反映存儲(chǔ)器單元MC211的 電阻值的狀態(tài)的電流，該電流流出到板線Pl，因此，從存儲(chǔ)器單元 MC2U讀出1位數(shù)據(jù)(能夠再現(xiàn)1位數(shù)據(jù))。
而且，當(dāng)完成從存儲(chǔ)器單元MC211的讀出時(shí)，將新的地址信號(hào) ADDRESS輸入地址緩沖器202，上述存儲(chǔ)器裝置200的再現(xiàn)模式的丁 作相對于存儲(chǔ)器單元MC211以外的存儲(chǔ)器單元被重復(fù)進(jìn)行。
接著，說明存儲(chǔ)器裝置200的重置模式的工作例。
首先，控制部203通過實(shí)施上述再現(xiàn)模式的工作取得存儲(chǔ)器單元 MC211的電阻值的狀態(tài)(存儲(chǔ)狀態(tài))。
接著，在控制部203判定存儲(chǔ)器單元MC211存儲(chǔ)有表示"1"的 位數(shù)據(jù)的情況下(在判定存儲(chǔ)器單元MC211處于低電阻的狀態(tài)的情況 下)，將表示"施加重置電壓"的控制信號(hào)CONT輸出到位線/板線驅(qū) 動(dòng)器207。此外，在控制部203判定存儲(chǔ)器單元NC211存儲(chǔ)有表示"0" 的位數(shù)據(jù)的情況下(在判定存儲(chǔ)器單元MC211處于高電阻的狀態(tài)的情 況下)，不將上述控制信號(hào)CONT輸出到位線/板線驅(qū)動(dòng)器207。
接著，位線/板線驅(qū)動(dòng)器207在從控制部203接收到表示"施加重 置電壓"的控制信號(hào)CONT的情況下，向通過列解碼器206選擇的位 線Bl施加重置電壓VRESET。此外，位線/板線驅(qū)動(dòng)器207使通過列 解碼器206選擇的板線Pl處于接地狀態(tài)。
而且，在此情況下，字線驅(qū)動(dòng)器205向通過行解碼器204選擇的字線W1施加活性化電壓。由此，晶體管T211的漏極和源極之間成為 導(dǎo)通狀態(tài)。
為此，將電壓值被設(shè)定為"-2V"且脈沖寬度被設(shè)定為"100露" 的作為重置電壓VRESET的脈沖電壓(負(fù)極性脈沖)施加在存儲(chǔ)器單 元MC211上，由此，存儲(chǔ)器單元MC211的電阻值從低電阻的狀態(tài)變 為高電阻的狀態(tài)。另一方面，因?yàn)樵诖鎯?chǔ)器單元MC221、 MC222上不 被施加負(fù)極性脈沖，且在與存儲(chǔ)器單元MC212串聯(lián)連接的晶體管T212 的柵極上不被施加活性化電壓，所以這些存儲(chǔ)器單元MC212、 MC221、 MC222的電阻狀態(tài)不變化。
這樣，能夠僅使存儲(chǔ)器單元MC211的電阻狀態(tài)變化為高電阻的狀 態(tài)，由此，能夠重置存儲(chǔ)在存儲(chǔ)器單元MC211中的表示與低電阻的狀 態(tài)對應(yīng)的"1"的1位數(shù)據(jù)，使得表示與高電阻的狀態(tài)對應(yīng)的"0"。
而且，當(dāng)完成存儲(chǔ)器單元MC211的重置時(shí)，將新的地址信號(hào) ADDRESS輸入地址緩沖器202，上述存儲(chǔ)器裝置200的重置模式的工 作相對于存儲(chǔ)器單元MC211以外的存儲(chǔ)器單元被重復(fù)進(jìn)行。
如以上所說明的那樣，將第一實(shí)施方式中所述的存儲(chǔ)元件(A)作 為存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222安裝在存儲(chǔ)器陣列 201中，能夠使用該存儲(chǔ)器陣列201構(gòu)成存儲(chǔ)器裝置200。因此，本實(shí) 施方式的存儲(chǔ)器裝置200能夠抑制存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222的電阻偏差，結(jié)果，能夠削減由存儲(chǔ)器單元MC211 、 MC212、 MC221、 MC222的電阻值偏差引起的不良率，能夠成品率良 好地制造存儲(chǔ)器裝置200。特別是，根據(jù)本實(shí)施方式的存儲(chǔ)器裝置200， 因?yàn)槟軌蚋呔鹊刂圃煺加写鎯?chǔ)器裝置200的大半?yún)^(qū)域且設(shè)置有存儲(chǔ) 元件(A)的存儲(chǔ)器陣列201，所以與現(xiàn)有技術(shù)的存儲(chǔ)器裝置比較，能 夠格外地改善成品率，這令人滿意。
其中，構(gòu)成存儲(chǔ)元件(A)的電阻變化薄膜不是非結(jié)晶結(jié)構(gòu)，而具 有多結(jié)晶結(jié)構(gòu)。因此，該存儲(chǔ)器裝置200與現(xiàn)有的存儲(chǔ)器裝置比較， 即使長時(shí)間使用也能夠維持作為存儲(chǔ)器陣列的可靠性。 (第四實(shí)施方式)
在本實(shí)施方式中，作為第三實(shí)施方式中所述的存儲(chǔ)器裝置200的 應(yīng)用例，對裝入有該存儲(chǔ)器裝置200的第一半導(dǎo)體集成電路
39(Embedded-RAM:嵌入式RAM) 300 (以下，簡略為"半導(dǎo)體集成 電路300")的結(jié)構(gòu)和工作進(jìn)行說明。 <半導(dǎo)體集成電路300的構(gòu)成>
圖26是表示本實(shí)施方式的半導(dǎo)體集成電路(Embedded-RAM)的 一個(gè)構(gòu)成例的框圖。該半導(dǎo)體集成電路300設(shè)置有在第三實(shí)施方式(圖 25)中所述的存儲(chǔ)器裝置200和邏輯電路301，其是在1個(gè)半導(dǎo)體芯片 上形成的電路。此處，將該存儲(chǔ)器裝置200用作數(shù)據(jù)RAM，因?yàn)榇鎯?chǔ) 器裝置200的結(jié)構(gòu)已經(jīng)在第三實(shí)施方式中詳細(xì)說明過，所以省略對它 的說明。邏輯電路301是進(jìn)行規(guī)定的運(yùn)算(例如，聲音數(shù)據(jù)、圖像數(shù) 據(jù)的編碼/解碼)的電路，在進(jìn)行運(yùn)算時(shí)，利用存儲(chǔ)器裝置200。艮口， 邏輯電路301以控制相對于存儲(chǔ)器裝置200的地址信號(hào)ADDRESS和 模式選擇信號(hào)MODE的方式構(gòu)成，由此，執(zhí)行對存儲(chǔ)器裝置200的數(shù) 據(jù)的寫入/讀出。
<半導(dǎo)體集成電路300的工作>
接著，說明圖26所示的半導(dǎo)體集成電路300的工作。在該半導(dǎo)體 集成電路300的工作中，存在將規(guī)定的數(shù)據(jù)(位數(shù)據(jù))寫入存儲(chǔ)器裝 置200中的寫入處理(存儲(chǔ)模式)、讀出已寫入存儲(chǔ)器裝置200中的數(shù) 據(jù)的讀出處理(再現(xiàn)模式)、和重置已寫入存儲(chǔ)器裝置200中的數(shù)據(jù)的 重置處理(重置模式)。以下，按順序說明這些各處理的工作。而且， 在以下的工作中，利用在第三實(shí)施方式中說明過的存儲(chǔ)器裝置200的 "存儲(chǔ)模式"、"再現(xiàn)模式"和"重置模式"的各工作，但是這里省略 存儲(chǔ)器裝置200的詳細(xì)的工作的說明。
首先，對通過半導(dǎo)體集成電路300對存儲(chǔ)器裝置200進(jìn)行的寫入 處理進(jìn)行說明。
邏輯電路301為了將規(guī)定的數(shù)據(jù)(例如，編碼的運(yùn)動(dòng)圖像數(shù)據(jù)等) 寫入存儲(chǔ)器裝置200中，將表示存儲(chǔ)器裝置200的"存儲(chǔ)模式"的模 式選擇信號(hào)MODE輸出到控制部203。
接著，邏輯電路301為了選擇寫入該規(guī)定的數(shù)據(jù)的存儲(chǔ)器單元， 將地址信號(hào)ADDRESS依次輸出到存儲(chǔ)器裝置200的地址緩沖器202 中。由此，在存儲(chǔ)器裝置200中，依次選擇與地址信號(hào)ADDRESS相應(yīng)的存儲(chǔ)器單元。
接著，邏輯電路301將該規(guī)定的數(shù)據(jù)1位1位地作為1位數(shù)據(jù)Din 輸出到存儲(chǔ)器裝置200的控制部203。
接著，在存儲(chǔ)器裝置200中，進(jìn)行與在第三實(shí)施方式中說明過的 存儲(chǔ)模式相同的工作。由此，將該規(guī)定的數(shù)據(jù)1位1位地寫入存儲(chǔ)器 裝置200中。
接著，說明半導(dǎo)體集成電路300對存儲(chǔ)器裝置200進(jìn)行的重置處理。
邏輯電路301為了重置存儲(chǔ)在存儲(chǔ)器裝置200中的數(shù)據(jù)，將表示 存儲(chǔ)器裝置200的"重置模式"的模式選擇信號(hào)MODE輸出到控制部 203。
接著，邏輯電路301為了選擇用于重置存儲(chǔ)在存儲(chǔ)器裝置200中 的數(shù)據(jù)的存儲(chǔ)器單元，將地址信號(hào)ADDRESS依次輸出到存儲(chǔ)器裝置 200的地址緩沖器202中。由此，在存儲(chǔ)器裝置200中，依次選擇與地 址信號(hào)ADDRESS相應(yīng)的存儲(chǔ)器單元。
接著，在存儲(chǔ)器裝置200中，進(jìn)行與在第三實(shí)施方式中說明過的 重置模式同樣的工作。由此，將存儲(chǔ)在存儲(chǔ)器裝置200中的數(shù)據(jù)1位1位地重置。
如以上所說明的那樣，能夠使用在第三實(shí)施方式中所述的存儲(chǔ)器
裝置200構(gòu)成半導(dǎo)體集成電路300。因此，本實(shí)施方式的半導(dǎo)體集成電 路300能夠抑制存儲(chǔ)器裝置200內(nèi)的存儲(chǔ)器單元MC211、 MC212、 MC221、 MC222的電阻偏差，結(jié)果，能夠削減由存儲(chǔ)器單元MC211 、 MC212、 MC221、 MC222的電阻值偏差引起的不良率，能夠成品率良 好地制造半導(dǎo)體集成電路400。
而且，根據(jù)本實(shí)施方式的半導(dǎo)體集成電路300，能夠使格外提高了 制造成品率的存儲(chǔ)器裝置200高速地存儲(chǔ)大量的數(shù)據(jù)，這令人滿意。 (第五實(shí)施方式)
在本實(shí)施方式中，作為在第三實(shí)施方式中所述的存儲(chǔ)器裝置200 的其它應(yīng)用例，說明裝入有存儲(chǔ)器裝置200的第二半導(dǎo)體集成電路 (reconfigurableLSI:可重新配置的大規(guī)模集成電路)400的結(jié)構(gòu)和工 作。
<第二半導(dǎo)體集成電路的結(jié)構(gòu)>
圖27是表示本實(shí)施方式的半導(dǎo)體集成電路(reconfigurable LSI) 的一個(gè)構(gòu)成例的框圖。
該半導(dǎo)體集成電路400設(shè)置有在第三實(shí)施方式(圖25)中說明過 的存儲(chǔ)器裝置200、處理器401和接口 402，它們形成在l個(gè)半導(dǎo)體芯 片上。在此，該存儲(chǔ)器裝置200被用作程序ROM，存儲(chǔ)處理器401的 工作所需的程序，因?yàn)榇鎯?chǔ)器裝置200的結(jié)構(gòu)已經(jīng)在第三實(shí)施方式中 詳細(xì)說明過，所以省略對它的說明。處理器401按照存儲(chǔ)在存儲(chǔ)器裝 置200中的程序進(jìn)行工作，控制存儲(chǔ)器裝置200和接口 402。而且，經(jīng) 接口 402將從外部設(shè)備(未圖示)輸入的程序依次輸出到存儲(chǔ)器裝置 200。
<第二半導(dǎo)體集成電路400的工作>
接著，說明圖27所示的半導(dǎo)體集成電路(reconfigurableLSI) 400
的工作。在由該半導(dǎo)體集成電路400進(jìn)行的工作中，存在按照存儲(chǔ)的 程序進(jìn)行工作的程序執(zhí)行處理(程序執(zhí)行模式)、和將存儲(chǔ)在存儲(chǔ)器裝 置200中的程序改寫成其它的新的程序的程序改寫處理(程序改寫模 式)。而且，在以下的工作中，雖然利用在第三實(shí)施方式中說明過的存儲(chǔ)器裝置200的"存儲(chǔ)模式"、"再現(xiàn)模式"和"重置模式"的各工作，但是在此省略對存儲(chǔ)器裝置200的詳細(xì)的工作的說明。[程序執(zhí)行處理]
首先，說明半導(dǎo)體集成電路400的程序執(zhí)行處理。
處理器401為了讀出存儲(chǔ)在存儲(chǔ)器裝置200中的程序，將表示存
儲(chǔ)器裝置200的"再現(xiàn)模式"的模式選擇信號(hào)MODE輸出到控制部203。接著，處理器401將表示已寫入有所需的程序的存儲(chǔ)器單元的地
址信號(hào)ADDRESS依次輸出到存儲(chǔ)器裝置200的地址緩沖器202中。
由此，在存儲(chǔ)器裝置200中，依次選擇與地址信號(hào)ADDRESS相應(yīng)的
存儲(chǔ)器單元。
接著，在存儲(chǔ)器裝置200中，進(jìn)行與在第三實(shí)施方式中說明過的再現(xiàn)模式同樣的工作。由此，將存儲(chǔ)在存儲(chǔ)器裝置200中的程序作為輸出數(shù)據(jù)Dout 1位1位地讀出。
這樣，處理器401能夠按照讀出的程序進(jìn)行規(guī)定的運(yùn)算。
接著，說明半導(dǎo)體集成電路400的程序改寫處理。
處理器401為了消去存儲(chǔ)在存儲(chǔ)器裝置200中的程序(作為改寫對象的程序)，將表示存儲(chǔ)器裝置200的"重置模式"的模式選擇信號(hào)MODE輸出到控制部203。
接著，處理器401將表示存儲(chǔ)作為改寫對象的程序的存儲(chǔ)器單元的位置的地址信號(hào)ADDRESS依次輸出到存儲(chǔ)器裝置200的地址緩沖器202中。由此，在存儲(chǔ)器裝置200中依次選擇與地址信號(hào)ADDRESS相應(yīng)的存儲(chǔ)器單元。
接著，在存儲(chǔ)器裝置200中，進(jìn)行與在第三實(shí)施方式中說明過的重置模式同樣的工作。由此，存儲(chǔ)在存儲(chǔ)器單元中的程序被1位1位地重置。
接著，當(dāng)完成存儲(chǔ)器單元的重置工作時(shí)，處理器401為了寫入新的程序，將表示存儲(chǔ)器裝置200的"存儲(chǔ)模式"的模式選擇信號(hào)MODE輸出到控制部203。
接著，處理器401將表示將要存儲(chǔ)新的程序的存儲(chǔ)器單元的位置的地址信號(hào)ADDRESS依次輸出到存儲(chǔ)器裝置200的地址緩沖器202
43中。由此，在存儲(chǔ)器裝置200中，依次選擇與地址信號(hào)ADDRESS相應(yīng)的存儲(chǔ)器單元。
接著，處理器401從外部經(jīng)接口 402 —位一位地輸出到存儲(chǔ)器裝置200的控制部203。在存儲(chǔ)器裝置200中，進(jìn)行與在第三實(shí)施方式中說明過的存儲(chǔ)模式同樣的處理。由此，新的程序被1位1位地存儲(chǔ)在存儲(chǔ)器裝置200中。
這樣，因?yàn)榇鎯?chǔ)器裝置200是能夠改寫的非易失性存儲(chǔ)器，所以能夠改寫存儲(chǔ)的程序的內(nèi)容。即，能夠容易地改變在處理器501中實(shí)現(xiàn)的功能。此外，也可以在存儲(chǔ)器裝置200中存儲(chǔ)多個(gè)程序，按照讀出的程序變更由處理器401實(shí)現(xiàn)的功能。
如以上所說明的那樣，能夠使用在第三實(shí)施方式中說明過的存儲(chǔ)器裝置200構(gòu)成半導(dǎo)體集成電路400。因此，本實(shí)施方式的半導(dǎo)體集成電路400能夠抑制存儲(chǔ)器裝置200內(nèi)的存儲(chǔ)器單元MC211、 MC212、MC221、 MC222的電阻偏差，結(jié)果，能夠削減由存儲(chǔ)器單元MC211 、MC212、 MC221、 MC222的電阻值偏差引起的不良率，能夠成品率良好地制造半導(dǎo)體集成電路400。
而且，根據(jù)本實(shí)施方式的半導(dǎo)體集成電路400，使用格外地提高了制造成品率的存儲(chǔ)器裝置200，能夠以l個(gè)處理器(LSI)實(shí)現(xiàn)不同的功能(所謂的reconfigurable)，這令人滿意。
其中，在上述第三、第四和第五實(shí)施方式的說明中，雖然舉例表示了存儲(chǔ)電壓VWRITE的電壓值(+2V)和脈沖寬度(100nsec)、以及重置電壓VRESET的電壓值(-2V)和脈沖寬度(100nsec)，但是為了使存儲(chǔ)元件的電阻狀態(tài)變化，如果能夠滿足所需的脈沖電壓的條件，則也可以使用其它的電壓值和脈沖寬度。
此外，在上述第三、第四和第五實(shí)施方式中，對利用在第一實(shí)施方式中說明過的電阻變化型元件作為"存儲(chǔ)元件"的例子進(jìn)行了說明，但是利用的用途不限定于此。例如，作為在第一實(shí)施方式中說明過的存儲(chǔ)元件(A)的其它利用方式，能夠使用在第一實(shí)施方式中說明過的存儲(chǔ)元件(A)作為用于決定多個(gè)信號(hào)的切換的開關(guān)元件，用于頻率切換的電阻變化元件，用于決定多個(gè)信號(hào)的混合比率的電阻變化元件，或者，通過與電容組合使用而決定時(shí)間常數(shù)的時(shí)間常數(shù)變化元件。圖28是表示與第一實(shí)施方式中所述的存儲(chǔ)元件同樣地構(gòu)成的電阻變化型
元件的其它用途例的框圖。圖28 (a)是表示使用該電阻變化型元件的頻率可變電路的構(gòu)成的框圖，圖28 (b)是表示使用該電阻變化型元件的混頻電路(mixing circuit)的結(jié)構(gòu)的框圖。其中，在圖28中，省略對電阻變化型元件102以及與它連接的電源5和開關(guān)SWa、 SWb以外的元件的結(jié)構(gòu)和工作的說明。
在圖28 (a)和圖28 (b)中，在使電阻變化型元件102的電阻值變化的情況下，通過切換開關(guān)SWa、 SWb而將電阻變化型元件102與電源5電連接。接著，通過電源5將規(guī)定的脈沖電壓施加在電阻變化型元件102上。由此，電阻變化型元件102的電阻值發(fā)生變化。然后，當(dāng)使開關(guān)SWa、 SWb回到原來的連接狀態(tài)時(shí)，能夠容易地改變電阻變化型元件102的電阻值。通過使用這種電阻變化型元件102，能夠構(gòu)成圖28 (a)所示的頻率可變電路、和圖28 (b)所示的改變2個(gè)信號(hào)的混合比率的混頻電路。
根據(jù)上述說明，對于本行業(yè)的從業(yè)者而言，很明顯能夠知道本發(fā)明的諸多改良和其它實(shí)施方式。因此，上述說明應(yīng)該僅解釋為例示，其目的是向從業(yè)者展示實(shí)施本發(fā)明的優(yōu)選實(shí)施方式。在不脫離本發(fā)明的宗旨的條件下，能夠?qū)嵸|(zhì)地變更其詳細(xì)的結(jié)構(gòu)和/或功能。
產(chǎn)業(yè)上的可利用性
本發(fā)明的存儲(chǔ)元件因?yàn)槟軌蛳鳒p由電阻值偏差引起的不良率，能夠以高成品率制造，而且能夠高速工作，所以例如能夠用作非易失性存儲(chǔ)器等電阻變化元件。
權(quán)利要求
1. 一種存儲(chǔ)元件，其特征在于，包括第一電極、第二電極和電阻變化膜，該電阻變化膜以與所述第一電極和所述第二電極連接的方式介于兩電極之間，該電阻變化膜的電阻值根據(jù)兩電極之間的電壓而改變，所述電阻變化膜包括由Fe3O4構(gòu)成的層和由以Fe2O3或MFe2O4表示的尖晶石結(jié)構(gòu)氧化物構(gòu)成的層，由所述Fe3O4構(gòu)成的層形成得厚于由所述Fe2O3或所述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層，其中，M是除Fe以外的金屬元素。
2. —種存儲(chǔ)元件，其特征在于 設(shè)置有存儲(chǔ)器陣列，該存儲(chǔ)器陣列包括 半導(dǎo)體基板；在所述半導(dǎo)體基板之上相互平行地形成的多條第一電極配線；在所述多條第一電極配線的上方，在與所述半導(dǎo)體基板的主面平 行的面內(nèi)相互平行且與所述多條第一電極配線立體交叉地形成的多條 第二電極配線；以及與所述多條第一電極配線和所述多條第二電極配線的立體交叉點(diǎn) 對應(yīng)地設(shè)置的非易失性存儲(chǔ)元件，所述非易失性存儲(chǔ)元件各自包括電阻變化膜，該電阻變化膜位于 所述第一電極配線與所述第二電極配線之間，其電阻值根據(jù)所述第一 電極配線和所述第二電極配線之間的電壓而改變，所述電阻變化膜包括由Fe304構(gòu)成的層和由以Fe203或MFe204表 示的尖晶石結(jié)構(gòu)氧化物構(gòu)成的層，由所述Fe304構(gòu)成的層形成得厚于由 所述Fe203或所述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層，其中，M是除Fe以外 的金屬元素。
3. 根據(jù)權(quán)利要求1或權(quán)利要求2所述的存儲(chǔ)元件，其特征在于 在所述電阻變化膜與所述第一電極的界面附近、和所述電阻變化膜與所述第二電極的界面附近中的至少任一方，形成有由所述Fe203或所述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層。
4. 根據(jù)權(quán)利要求1或權(quán)利要求2所述的存儲(chǔ)元件，其特征在于所述電阻變化膜的厚度為lnm以上200nm以下。
5. 根據(jù)權(quán)利要求1或權(quán)利要求2所述的存儲(chǔ)元件，其特征在于 由所述Fe203或所述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層的厚度在所述電阻變化膜的厚度的20%以下。
6. 根據(jù)權(quán)利要求1或權(quán)利要求2所述的存儲(chǔ)元件，其特征在于 所述尖晶石結(jié)構(gòu)氧化物中，M是選自Mn、 Co、 Ni、 Cu禾BZn中的至少1種元素。
7. 根據(jù)權(quán)利要求1或權(quán)利要求2所述的存儲(chǔ)元件，其特征在于 所述第一電極和所述第二電極中的至少任一方是使用Ag、 Au、 Pt、Ru、 Ru02、 Ir、 Ir02、 TiO、 TiN、 TiAlN中的任一種材料構(gòu)成的電極。
8. 根據(jù)權(quán)利要求1或權(quán)利要求2所述的存儲(chǔ)元件，其特征在于 通過在所述第一電極和所述第二電極之間施加規(guī)定的脈沖電壓，與所述電阻值的變化對應(yīng)地存儲(chǔ)1位或多位的數(shù)據(jù)。
9. 根據(jù)權(quán)利要求1或權(quán)利要求2所述的存儲(chǔ)元件，其特征在于 通過在所述第一電極和所述第二電極之間施加規(guī)定的電壓，對應(yīng)于與所述電阻值的變化相應(yīng)的電流值，再現(xiàn)1位或多位數(shù)據(jù)。
10. —種存儲(chǔ)器裝置，其特征在于，包括 沿第一方向延伸的多條字線； 與所述字線交叉并沿第二方向延伸的多條位線； 以一對一的方式與所述多條位線對應(yīng)并沿所述第二方向延伸的多條板線；與所述字線和所述位線之間的交叉點(diǎn)對應(yīng)地設(shè)置的多個(gè)晶體管； 以一對一的方式與所述多個(gè)晶體管對應(yīng)的多個(gè)存儲(chǔ)元件；與所述多條字線連接并對相對于所述字線的電壓施加進(jìn)行控制的 字線驅(qū)動(dòng)部；以及與所述多條位線和所述多條板線連接，并對相對于所述位線和所 述板線的電壓施加進(jìn)行控制的位線/板線驅(qū)動(dòng)部，所述多個(gè)晶體管中的一個(gè)和對應(yīng)于所述一個(gè)晶體管的所述多個(gè)存 儲(chǔ)元件中的一個(gè)，在所述多條位線中的任一條與對應(yīng)于所述一條位線 的所述多條板線中的任一條之間被串聯(lián)連接，所述一個(gè)晶體管的柵極與所述多條字線中的任一條連接，并且所 述一個(gè)晶體管的漏極和源極在所述一條位線和所述一個(gè)存儲(chǔ)元件之間被連接，所述一個(gè)存儲(chǔ)元件具有與所述一個(gè)晶體管連接的第一電極、與所 述一條板線連接的第二電極、以及與所述第一電極和所述第二電極連 接的電阻變化膜，所述電阻變化膜包括由Fe304構(gòu)成的層和由以Fe203或MFe204表 示的尖晶石結(jié)構(gòu)氧化物構(gòu)成的層，由所述Fe304構(gòu)成的層形成得厚于由 所述Fe203或所述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層，其中，M是除Fe以外的金屬元素。
11. 根據(jù)權(quán)利要求IO所述的存儲(chǔ)器裝置，其特征在于 所述字線驅(qū)動(dòng)部相對于連接在與存儲(chǔ)規(guī)定的數(shù)據(jù)的預(yù)定的所述存儲(chǔ)元件對應(yīng)的所述晶體管的柵極上的字線，施加用于實(shí)現(xiàn)所述晶體管 的漏極和源極間的導(dǎo)通的活性化電壓；所述位線/板線驅(qū)動(dòng)部相對于連接在與存儲(chǔ)所述規(guī)定的數(shù)據(jù)的預(yù)定 的所述存儲(chǔ)元件對應(yīng)的所述晶體管上的位線施加第一脈沖電壓，并且 相對于與所述位線對應(yīng)的板線施加第二脈沖電壓。
12. 根據(jù)權(quán)利要求IO所述的存儲(chǔ)器裝置，其特征在于 所述字線驅(qū)動(dòng)部相對于連接在與再現(xiàn)預(yù)先存儲(chǔ)的規(guī)定的數(shù)據(jù)的預(yù)定的所述存儲(chǔ)元件對應(yīng)的所述晶體管的柵極上的字線，施加用于實(shí)現(xiàn) 所述晶體管的漏極和源極間的導(dǎo)通的活性化電壓；所述位線/板線驅(qū)動(dòng)部相對于連接在與再現(xiàn)所述規(guī)定的數(shù)據(jù)的預(yù)定4的所述存儲(chǔ)元件對應(yīng)的所述晶體管上的位線施加第一再現(xiàn)電壓，并且 相對于與所述位線對應(yīng)的板線施加第二再現(xiàn)電壓。
13. —種半導(dǎo)體集成電路，其特征在于，設(shè)置有權(quán)利要求10 12中任一項(xiàng)所述的存儲(chǔ)器裝置；和具有存儲(chǔ)模式與 再現(xiàn)模式并進(jìn)行規(guī)定的運(yùn)算的邏輯電路，其中，所述邏輯電路在所述存儲(chǔ)模式下，以使所述存儲(chǔ)器裝置存儲(chǔ)位數(shù) 據(jù)的方式控制所述存儲(chǔ)器裝置，在所述再現(xiàn)模式下，以使存儲(chǔ)在所述 存儲(chǔ)器裝置中的位數(shù)據(jù)再現(xiàn)的方式控制所述存儲(chǔ)器裝置。
14. 一種半導(dǎo)體集成電路，其特征在于，設(shè)置有權(quán)利要求10 12中任一項(xiàng)所述的存儲(chǔ)器裝置；和具有程序執(zhí)行模 式與程序改寫模式的處理器，其中，所述處理器構(gòu)成為，在所述程序執(zhí)行模式下執(zhí)行存儲(chǔ)在所述存儲(chǔ) 器裝置中的程序，在所述程序改寫模式下將存儲(chǔ)在所述存儲(chǔ)器裝置中 的程序改寫成從外部輸入的程序。
全文摘要
本發(fā)明提供存儲(chǔ)元件、存儲(chǔ)器裝置和半導(dǎo)體集成電路。存儲(chǔ)元件包括第一電極、第二電極和電阻變化膜(2)，該電阻變化膜(2)以與第一電極和第二電極連接的方式介于兩電極之間，其電阻值根據(jù)兩電極之間的電壓而改變，電阻變化膜(2)包括由Fe₃O₄構(gòu)成的層(2a)和由以Fe₂O₃或MFe₂O₄表示的尖晶石結(jié)構(gòu)氧化物構(gòu)成的層(2b)，由Fe₃O₄構(gòu)成的層(2a)形成得厚于由上述Fe₂O₃或上述尖晶石結(jié)構(gòu)氧化物構(gòu)成的層(2b)，其中，M是除Fe以外的金屬元素。
文檔編號(hào)H01L27/10GK101501849SQ20078002888
公開日2009年8月5日 申請日期2007年8月17日 優(yōu)先權(quán)日2006年8月25日
發(fā)明者三谷覺, 小佐野浩一, 村岡俊作, 藤井覺 申請人:松下電器產(chǎn)業(yè)株式會(huì)社