專利名稱：制造雙柵晶體管的方法
技術領域：
本發(fā)明涉及一種制造雙柵晶體管的方法，所述雙柵晶體管包括溝道區(qū)域和布置在溝道區(qū)域的相對兩側(cè)上的兩個柵極電極。
背景技術：
當今電子市場上對更小和更緊湊的電子器件的需要向生產(chǎn)商提
出了挑戰(zhàn)，要求提供更小和更緊湊的集成電路(ic)和其他的半導體器件來減小每個ic的制造成本以及增大他們的計算能力。金屬氧化物半導體場效應晶體管(M0SFET)是大部分IC的基本元件，從而，占用了很大一部分的晶片空間。減小IC中的M0SFET的尺寸(例如小于50nm的CMOS應用)在滿足尺寸減小的挑戰(zhàn)中扮演了 一個重要的角色。
有幾個問題與減小晶體管器件的尺寸有關。例如，當導電溝道的長度被做得更短時，短溝道效應更容易變得明顯。這些效應是由漏極的耗盡區(qū)域在漏極上的電壓影響下延伸進入溝道內(nèi)引起的。為了抑制短溝道效應，已知的是提供一種具有多于一個柵極的晶體管結構。布置每個柵極，通過從多個方向向溝道施加電壓來控制溝道的導電性。
這種結構的例子是平面雙柵M0SFET，其具有位于半導體主體的相對表面上的兩個柵極，所述半導體主體包括溝道，這兩個柵極通過各自柵極電介質(zhì)與溝道隔開。US-B-6,593,192公開了一種形成雙柵絕緣體上半導體(semiconductor-on-insulator, SOI)器件的示例方法，其中，第一柵極與第二柵極對準，每個柵極被形成在半導體層的相對側(cè)上。在這里，在將操作晶片(handle wafer)鍵合至該結構的上表面以及去除大塊襯底來暴露絕緣體層之前，在有源區(qū)上形成第一柵極結構。如US-6,593，192的圖8所示，去除絕緣體層20的部分，相鄰的源極和漏極接觸結構58之間形成開口 26。然后，如US-6,593,192的圖9所示，在開口 26內(nèi)形成第二晶體管柵極結構95。
這種方法涉及將器件轉(zhuǎn)移至第二承載襯底上，這允許隨后對溝道的第二側(cè)進行處理以形成第二柵極。這種襯底轉(zhuǎn)移需要很多工藝步驟，從而增加了與制造相關的時間和成本。而且，為了將兩個柵極彼此精確對準，需要多個工藝步驟，這進一步增加了成本。
發(fā)明內(nèi)容
從而，本發(fā)明的目的是提供一種制造雙柵晶體管的改進方法。本發(fā)明的另一個目的是提供一種制造雙柵晶體管的改進方法，這種雙柵晶體管包括一個薄的溝道區(qū)域，但并不需要將器件轉(zhuǎn)移至第二承載襯底來進行第二柵極的處理。
根據(jù)本發(fā)明，提供了一種制造雙柵晶體管的方法，所述雙柵晶體管包括溝道區(qū)域和布置在溝道區(qū)域的相對兩側(cè)上的兩個柵極電極，
這種方法包括下列步驟提供具有疊層結構的半導體晶片，所述疊層結構包括鄰接非晶半導體層的初始結晶半導體層，該結晶半導體層包括溝道區(qū)域；將結晶抑制劑引入半導體晶片的被選擇區(qū)域，所述被選擇區(qū)域在對應于溝道區(qū)域的橫向位置的位置上延伸通過非晶半導體層；執(zhí)行結晶操作，以便使被選擇區(qū)域的外部的非晶半導體層的區(qū)域結晶，從而形成擴展結晶半導體層，該擴展結晶半導體層在遠離所述被選擇區(qū)域處的厚度比所述初始結晶半導體層的厚度大，而在被選擇區(qū)域內(nèi)的厚度與所述初始結晶半導體層的厚度基本上相等；選擇性地去除剩下的非晶半導體材料；以及在溝道區(qū)域的相對側(cè)上形成柵極電極。在溝道區(qū)域內(nèi)引入結晶抑制劑提供了一種簡單的通過結晶半導體的外延再生長來調(diào)整溝道厚度的途徑。當對被選擇區(qū)域的外部區(qū)域進行生長(例如)來形成更充分的源極/漏極延伸時，限制溝道的生長，從而產(chǎn)生了薄的柵極，這個薄的柵極保證了靜電器件的完整性。
疊層結構可以包括另一個非晶半導體層，所述非晶半導體層鄰接初始結晶半導體層的與所述非晶半導體層遠離的主表面，被選擇的區(qū)域延伸通過兩個非晶半導體層，以及其中，結晶步驟還用來使被選擇區(qū)域外部的另一個非晶半導體層的區(qū)域結晶。通過向結晶半導體層的任一側(cè)提供非晶層，可以有利地從兩側(cè)使溝道變薄。通過疊層結構的厚度來引入結晶抑制劑，從而限制結晶溝道區(qū)域的再生長。應當理解的是，兩個非晶層之間的結晶半導體層的厚度實質(zhì)上確定了最終器件中的溝道的厚度。
通過使結晶半導體襯底內(nèi)的層非晶化(amorphize)，可以提供一個或多個非晶層。優(yōu)選地通過向結晶半導體襯底的主表面注入離子實現(xiàn)這個目的。在疊層結構包括兩個被結晶半導體層隔開的非晶層的情況下，以兩種不同的能量注入離子，使結晶半導體襯底內(nèi)的兩個不同深度的層非晶化?？梢栽谒龇蔷Щ襟E之前執(zhí)行引入結晶抑制劑的步驟。
在一個可替換實施例中，提供半導體晶片的步驟包括在結晶半導體襯底上淀積非晶半導體層。這避免了需要深層次的非晶化處理步驟，并對結晶層有較少的損傷以及(例如)通過更可控的外延淀積來更精確地控制層的厚度。
結晶抑制劑優(yōu)選地包括氟離子，但可以可替換地包括碳或氮。
引入結晶抑制劑的步驟可以包括下列步驟在半導體晶片上淀積掩模層；對掩模層形成圖案來暴露半導體晶片表面區(qū)域；以及向半導體晶片注入結晶抑制劑。
通過將疊層結構加熱至(例如)55(TC-60(TC范圍內(nèi)的溫度，執(zhí)行非晶半導體層的固相外延再生長，來優(yōu)選地使非晶半導體層結晶。通過這個工藝確定溝道外部的結晶半導體層的厚度。
現(xiàn)在，參照附圖，僅通過示例的方式來對本發(fā)明進行說明，其
中
圖1A至圖1D示出了根據(jù)本發(fā)明的第一個實施例的處于不同制造階段的雙柵半導體器件的剖視圖2A至圖2D示出了根據(jù)本發(fā)明的第二個實施例的處于不同制造階段的雙柵半導體器件的剖視圖。應當理解的是，這些圖只是示意性的，并沒有按照比例繪制。尤其是放大了諸如層或區(qū)域的厚度之類的某些尺寸，而減小了其他的尺寸。在所有附圖中采用相同的參考標號來表示同一個或類似的部件。還應當理解的是，這些圖只是以剖視圖的形式示出了器件，而其他的特征可能出現(xiàn)在與所示平面不同的平面上，例如后面平面或前面平面。
具體實施例方式
本發(fā)明涉及半導體晶片的處理。參照圖1A，用CMOS技術中的常用方法提供和支持半導體晶片10 (在本文中是晶體硅)。應當理解的是，這些圖以截面的方式只示出了晶片非常小的一部分，而且，通常在同一晶片上處理很多器件。另外，本發(fā)明并不局限于硅，例如，半導體可以可替換地是Ge、 SiGe或GaAs。
硅襯底的主要表面(在本例中為上表面)被注入了鍺離子ioo，以使襯底10內(nèi)的預定深度上的層12非晶化?？梢哉{(diào)整離子注入的能量，來調(diào)整非晶層12的厚度和深度。以大約30-200keV的能量和lel3 4e14 atoms/cm2的劑量執(zhí)行注入?？商鎿Q地，可以用Si、 Ar或Xe離子來代替鍺。
非晶化處理的結果是半導體晶片具有疊層結構，該疊層結構包括鄰接非晶半導體層12的結晶半導體層14，所述結晶半導體層14
包括溝道區(qū)域16。
在非晶化處理之后，在襯底10上淀積掩模層18。掩模層是商業(yè)上可獲得的聚合物光致抗蝕劑。然后，使這個掩模層18形成圖案(如圖1B所示)，暴露晶片表面上的區(qū)域。暴露的區(qū)域在形狀上是矩形，但可以是適合這個目的的任何形狀，例如，圓形。
根據(jù)本發(fā)明，參考200，將結晶抑制劑注入半導體晶片10。結晶抑制劑包括氟離子，并以5el4 2e15 atoms/cm2范圍內(nèi)的劑量和2-15keV的能量進行注入。掩模層18防止氟離子擊中晶片10的被屏蔽區(qū)域。因此，氟離子只被引入到晶片10的被選擇區(qū)域20，被選擇的區(qū)域20在對應于溝道區(qū)域16的橫向位置的位置上延伸通過非晶半導體層12。應當理解的是，可以替代采用其他的諸如(例如)0、 N、 C和Cl之類的結晶抑制劑。
然后用已知的方式去除掩模層18。然后執(zhí)行結晶操作，以便使 在被選擇的區(qū)域20外的非晶半導體層12結晶。通過將疊層結構10 加熱到55(TC 60(TC范圍內(nèi)的溫度，執(zhí)行非晶半導體層12的固相外 延再生長。在被選擇的區(qū)域20內(nèi)出現(xiàn)的結晶抑制劑降低了被選擇區(qū) 域內(nèi)的再結晶速度。從而，被選擇區(qū)域20外的非晶硅層12比被選擇 區(qū)域內(nèi)的非晶硅層12結晶快5-10倍。
結果是所述被選擇區(qū)域20之外的擴展結晶半導體層14'的厚度 比初始結晶半導體層14的厚度厚。不過，由于由氟離子引起的被選 擇區(qū)域20內(nèi)的被顯著地限制的再生長，處于被選擇區(qū)域20內(nèi)的生長 的結晶半導體層14，具有與所述初始結晶半導體層14的厚度基本上 相似的厚度，如圖1C所示。
擴展結晶硅層14，的較薄的部分最后形成了雙柵晶體管的溝道。 有利地，本發(fā)明允許制造一種半導體層，這種半導體層具有用于柵控 電子溝道的減小厚度的區(qū)域，同時，還具有用于低電阻率源極/漏極 延伸的較大厚度的區(qū)域。而且，這種與采用結晶抑制劑相關的工藝的 簡單性使得這種工藝被引入現(xiàn)有的CMOS工藝流程是非常具有吸引 力的，在這種引入中不需要引入新的昂貴的設備。
在部分固相外延再生長之后的下一個步驟中，通過執(zhí)行采用(例 如)HF酸的濕法蝕刻，有選擇地去除了非晶半導體層12 (現(xiàn)在厚度 降低了)的剩下的非晶半導體材料。結果是在擴展結晶層14'下面形 成空腔22。通過擴展結晶層14'形成進入孔/溝槽(未示出)，使得 能夠進入非晶層，并通過晶片10的主表面最終進入所述空腔。
分別在擴展結晶層14'的上表面和下表面形成柵極電介質(zhì)層24 和26 (圖1D)。可以通過在氧化環(huán)境中加熱該結構，以便通過進入 孔形成下電介質(zhì)層，可以完成這個步驟。柵極電介質(zhì)層24和26大約 1.5nm厚，并將柵極與溝道區(qū)域16隔離開。
然后通過進入孔(未示出)，用諸如TiN之類的金屬填充空腔 22。應當理解的是，可以采用任何實現(xiàn)柵極功函數(shù)要求的導電材料。采用定時濕法蝕刻使該金屬形成圖案，在腔22內(nèi)留下了位于溝道區(qū)
域16下面的下柵極30。例如，可以通過進入溝槽制成到下柵極30 的連接。
采用已知的光刻技術形成上柵極32，這種光刻技術包括隨后被 形成圖案的金屬淀積。
設想有很多種路徑，在這些路徑中，在去除非晶層12之后，可 以在溝遵區(qū)域的任一側(cè)上形成柵極。技術人員可以很容易地利用已知 的工藝技術來制造這些柵極并對該結構進行修整從而形成最終器件。 應當理解的是，本發(fā)明提供了一種簡單的基于晶片工藝來生產(chǎn)具有溝 槽區(qū)域的平面雙柵極器件，該溝槽區(qū)域比在同一半導體層中制備的源 極/漏極延伸薄得多。
在某種程度上，執(zhí)行工藝步驟的順序是靈活的。例如，可以在 更早的階段中引入結晶抑制劑，在說明的第二實施例中的情況就是這 樣的，現(xiàn)在將對第二實施例進行說明。
如圖2A所示，在結晶硅晶片IO上淀積掩模層18，并對掩模層 18形成圖案，來暴露晶片表面的區(qū)域。然后，將氟離子注入形成有 圖案的掩模18所限定的半導體晶片的被選擇區(qū)域20中，這個工藝的 參考標號是200。這個注入的條件與針對第一實施例描述的那些條件 相似。
在氟注入200之后，去除掩模層18。然后，以兩種不同的能量 執(zhí)行晶片寬的非晶化注入IOO來使結晶晶片10內(nèi)的不同深度的兩個 層非晶化。例如，以30-200keV的能量注入一組鍺離子，使位于如圖 2B所示的大約20nm至60nm的深度的層12非晶化。深的非晶層的位 置取決于想要的溝道的厚度以及頂部非晶層。以較低的能量注入第二 組鍺離子，來產(chǎn)生靠近晶片10上表面的非晶層13。這就留下了夾在 兩個非晶硅層12、13之間的結晶硅層14。雖然這個工藝被描述為"晶 片寬"，但應該認識到的是，能在局部規(guī)模(即，晶片的被選擇區(qū)域) 上應用非晶化處理，并且這種非晶化處理屬于本發(fā)明的范圍內(nèi)。
然后加熱該疊層結構，以便使非晶硅層12、 13在氟注入?yún)^(qū)域20 的外部比在其內(nèi)部更大程度地進行部分再生長。這種再生長出現(xiàn)在與非晶硅層12、 13接觸的結晶硅層14的主表面上。結晶硅層14生長， 以便其厚度增大。和第一個實施例中一樣，這種生長被限制在氟注入
區(qū)域20中，以便擴展結晶硅層14'具有厚度減小的對應區(qū)域16，最 終的雙柵器件的溝道位于厚度減小的對應區(qū)域16中。不過，在這個 實施例中，在兩個方向上對溝道區(qū)域16的再生長進行了限制，這提 供了相對于源極/漏極延伸區(qū)域的厚度更薄的溝道區(qū)域。在圖2C中可 以看到再生長的或擴展的結晶硅層14'與非晶硅層12'、 13'的剩余部 分。
后來的工藝與描述的第一個實施例沒有顯著的區(qū)別。綜合與圖 2D相關的工藝步驟，采用晶片主表面中的進入溝槽(未示出)，通 過濕法蝕刻有選擇地去除剩下的非晶硅材料12'、 13'，從而在形成的 結晶硅層下面留下空腔。以和上文相同的方式形成上柵極電介質(zhì)層和 下柵極電介質(zhì)層24、 26。而且，以相似的方式形成上和下金屬柵極 32、 30。
雖然上述實施例采用了結晶半導體晶片的非晶化處理來形成疊 層結構中的兩個非晶層，但還可以構思出諸如淀積之類的其他技術。 例如，用一系列淀積步驟可以構建該疊層結構?？商鎿Q地，通過非晶 化處理形成一個非晶層，用淀積形成另一個非晶層。
總之，提供了一種平面雙柵晶體管，其中，將結晶抑制劑注入 半導體晶片的溝道區(qū)域，所述晶片具有包括鄰接非晶半導體層的初始 結晶半導體層的疊層結構。通過加熱，在溝道區(qū)域中限制非晶半導體 層的局部再生長，從而允許在保持薄溝道的同時增大源極/漏極延伸 區(qū)域的厚度。選擇性地去除任何剩下的非晶材料，留下空腔以允許在 溝道區(qū)域的相對側(cè)上形成柵極電極?？赏ㄟ^在初始結晶半導體層的兩 側(cè)上提供非晶層來進一步開發(fā)本發(fā)明，從而在兩個方向上提供再生長 限制。
本領域技術人員應當理解的是，可以進行各種修改和變型。
權利要求
1. 一種制造雙柵晶體管的方法，所述雙柵晶體管包括溝道區(qū)域(16)和布置在溝道區(qū)域相對側(cè)上的兩個柵極電極(30，32)，所述方法包括下列步驟提供具有疊層結構的半導體晶片(10)，所述疊層結構包括鄰接非晶半導體層(12)的初始結晶半導體層(14)，該初始結晶半導體層包括溝道區(qū)域；將結晶抑制劑(200)引入半導體晶片的被選擇區(qū)域(20)，所述被選擇區(qū)域在對應于溝道區(qū)域的橫向位置的位置上延伸通過非晶半導體層；執(zhí)行結晶操作，以便使處于被選擇區(qū)域外部的非晶半導體層的區(qū)域結晶，從而形成擴展結晶半導體層(14’)，該擴展結晶半導體層(14’)在所述被選擇區(qū)域之外的厚度比所述初始結晶半導體層(14)的厚度大，而在所述被選擇區(qū)域內(nèi)的厚度與所述初始結晶半導體層的厚度基本上相等；選擇性地去除剩下的非晶半導體材料；以及在溝道區(qū)域的相對側(cè)上形成柵極電極。
2. 根據(jù)權利要求1所述的方法，其中，疊層結構包括另一個非 晶半導體層(13)，所述另一個非晶半導體層(13)鄰接初始結晶半 導體層的與所述非晶半導體層(12)遠離的主表面，被選擇區(qū)域延伸 通過兩個非晶半導體層，以及其中，所述結晶步驟還起到使被選擇區(qū) 域之外的另一個非晶半導體層的區(qū)域結晶的作用。
3. 根據(jù)權利要求1或2所述的方法，其中，提供半導體晶片的 步驟包括使結晶半導體襯底內(nèi)的層非晶化，以形成所述非晶半導體層。
4. 根據(jù)權利要求3所述的方法，其中，所述非晶化包括向結晶半導體襯底的主表面注入離子。
5. 根據(jù)權利要求2所述的方法，其中，提供半導體晶片的步驟包括通過以兩種不同的能量向結晶半導體襯底的主表面注入離子， 使結晶半導體襯底內(nèi)具有不同深度的兩個層非晶化，以便形成兩個非晶半導體層(12， 13)。
6. 根據(jù)權利要求3至5中的任何一項權利要求所述的方法，其 中，在所述非晶化步驟之前執(zhí)行所述引入結晶抑制劑的步驟。
7. 根據(jù)權利要求1至4中的任何一項權利要求所述的方法，其 中，提供半導體晶片的步驟包括在結晶半導體襯底上淀積非晶半導體層。
8. 根據(jù)之前任何一項權利要求所述的方法，其中，所述結晶抑 制劑包括氟離子。
9. 根據(jù)之前任何一項權利要求所述的方法，其中，所述引入結晶抑制劑的步驟包括下列步驟在半導體晶片上淀積掩模層(18);使所述掩模層形成圖案，以便暴露半導體晶片表面的區(qū)域；以及向半導體晶片注入結晶抑制劑。
10. 根據(jù)之前任何一項權利要求所述的方法，其中，所述使一 個或多個非晶半導體層的一部分結晶的步驟包括執(zhí)行所述一個或多個非晶半導體層的固相外延再生長。
11. 根據(jù)權利要求IO所述的方法，其中，所述固相外延再生長包括將所述疊層結構加熱到55(TC 60(TC范圍內(nèi)的溫度。
12. 根據(jù)之前任何一項權利要求所述的方法，其中，所述選擇 性地去除剩下的非晶半導體材料的步驟包括執(zhí)行濕法蝕刻。
13. —種集成電路，其包括通過之前任何一項權利要求所述的 方法制造的雙柵晶體管。
全文摘要
制造了一種平面雙柵晶體管，其中，將結晶抑制劑注入半導體晶片(10)的溝道區(qū)域(16)，所述晶片具有包括鄰接非晶半導體層(12)的初始結晶半導體層(14)的疊層結構。通過加熱，限制溝導區(qū)域內(nèi)的非晶半導體層的局部再生長，從而允許在保持薄的溝道的同時增大源極/漏極延伸區(qū)域的厚度。選擇性地去除任何剩余的非晶材料，從而留下空腔，來允許在溝道區(qū)域的相對側(cè)上形成柵極電極(30，32)。通過在初始結晶半導體層的兩側(cè)上提供非晶層，從而在兩個方向上提供再生長限制，可以進一步利用本發(fā)明。
文檔編號H01L21/336GK101501861SQ200780028891
公開日2009年8月5日 申請日期2007年8月1日 優(yōu)先權日2006年8月4日
發(fā)明者巴特羅米杰·J·帕夫拉克 申請人:Nxp股份有限公司