專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，具體地說，涉及有效地用于半導(dǎo)體 器件的靜電保護(hù)的技術(shù)，在該半導(dǎo)體器件中內(nèi)部電路電源焊盤放置在 非I/O區(qū)域的地方。
背景技術(shù)：
日本未審查專利公開No. 2006-100606 (專利文獻(xiàn)1)公開了 一種 用于保護(hù)具有多個在不同電壓下運行的內(nèi)部電路的半導(dǎo)體器件免受 單獨的內(nèi)部電路之間發(fā)生的靜電擊穿的技術(shù)。具體地說，用RC定時 器保護(hù)電路作為靜電保護(hù)電路并放置在內(nèi)部電路區(qū)域(核心區(qū)域)中。專利文獻(xiàn)II日本未審查專利公開2006-100606 發(fā)明內(nèi)容除了 DRAM (動態(tài)隨機(jī)存取存儲器)、SRAM (靜態(tài)隨機(jī)存取 存儲器)、非易失性存儲器等等形成在半導(dǎo)體芯片上的存儲器產(chǎn)品之 外，半導(dǎo)體器件還包括稱為SOC (芯片上系統(tǒng))的產(chǎn)品。SOC形成 具有安裝在單個半導(dǎo)體芯片中的邏輯電路、微型計算機(jī)和存儲器的系 統(tǒng)。組成SOC的半導(dǎo)體芯片的布局的例子在圖14中示出。如圖14 所示，半導(dǎo)體芯片100具有矩形形狀和核心區(qū)域(內(nèi)部電路區(qū)域)101，在該核心區(qū)域中內(nèi)部電路形成在其中心區(qū)域。在半導(dǎo)體芯片100的圍 繞核心區(qū)域的外圍部分中，形成1/0區(qū)域102。在1/0區(qū)域102，形成 結(jié)合焊盤和輸入/輸出電路(I/O電路)。具體地說，結(jié)合焊盤包括信 號焊盤103、內(nèi)部電路電源焊盤105a、內(nèi)部電路GND(接地)焊盤105b、 I/O電路電源焊盤107a、 I/O電路GND焊盤107b。輸入/輸出電路104耦接到信號焊盤103，從而通過輸入/輸出電 路104電耦接到形成在內(nèi)部電路區(qū)域101中的內(nèi)部電路。換句話說， 用作內(nèi)部電路和位于半導(dǎo)體芯片100之外的外部電路之間的接口的電 路是輸入/輸出電路104，信號焊盤103作為端子耦接到輸入/輸出電路 104。向內(nèi)部電路電源焊盤105a施加用于驅(qū)動內(nèi)部電路的電源電壓 Vdd。從內(nèi)部電路電源焊盤105a到內(nèi)部電路形成導(dǎo)線，用于向內(nèi)部電 路提供電源電壓Vdd。類似地，向內(nèi)部電路GND焊盤105a施加參考 電位(地電位)Vss。從內(nèi)部電路GND焊盤105b到內(nèi)部電路形成導(dǎo) 線，用于向內(nèi)部電路提供參考電位Vss。向I/O電路電源焊盤107a施加用于驅(qū)動輸入/輸出電路104的電 源電壓Vccq。類似地，向I/O電路GND焊盤107b施加參考電位Vssq。由此，半導(dǎo)體芯片100具有信號焊盤103、內(nèi)部電路電源焊盤 105a、內(nèi)部電路GND焊盤105b、 I/O電路電源焊盤107a以及I/O電 路GND焊盤107b。在半導(dǎo)體芯片的運輸期間，這些焊盤可能與人體 接觸并產(chǎn)生ESD (靜電放電)。例如，當(dāng)任何用于向內(nèi)部電路提供電 源電位Vdd的內(nèi)部電路電源焊盤105a產(chǎn)生ESD時，浪涌電流流入耦 接到內(nèi)部電路電源焊盤105a的內(nèi)部電路中，從而擊穿組成該內(nèi)部電 路的元件(MISFET (金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)等)。為了保護(hù)內(nèi)部電路免受由靜電放電導(dǎo)致的浪涌電流，在內(nèi)部電路 電源焊盤105a和內(nèi)部電路GND焊盤105b之間設(shè)置了靜電保護(hù)電路 106。類似地，為了保護(hù)輸入/輸出電路104免受由靜電放電導(dǎo)致的浪 涌電流，在I/O電路電源焊盤107a和I/O電路GND焊盤107b之間 設(shè)置靜電保護(hù)電路108,而且還在輸入/輸出電路104中設(shè)置靜電保護(hù)電路。這些靜電保護(hù)電路通常形成在1/0區(qū)域中。下面利用浪涌電流施加到任何內(nèi)部電路電源焊盤105a的情況為 例描述靜電保護(hù)電路對內(nèi)部電路的保護(hù)。圖15是示出在浪涌電壓施 加到內(nèi)部電路電源焊盤105a時對內(nèi)部電路的保護(hù)。如圖15所示，例 如由CMISFET(互補(bǔ)MISFET )組成的內(nèi)部電路形成在核心區(qū)域101 中，并且向內(nèi)部電路提供電源電位Vdd和參考電位Vss。另一方面， 用于向內(nèi)部電路提供電源電位Vdd和參考電位Vss的導(dǎo)線延伸到I/O 區(qū)域102。在I/0區(qū)域中，用于提供電源電位Vdd的導(dǎo)線耦接到內(nèi)部 電路電源焊盤105a。類似地，在I/0區(qū)域中，用于提供參考電位Vss 的導(dǎo)線耦接到內(nèi)部電路GND焊盤105b。在I/0區(qū)域中，靜電保護(hù)電 路106形成在內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊盤105b之 間。在此假定由靜電放電導(dǎo)致的浪涌電壓施加在內(nèi)部電路電源焊盤 105a上。響應(yīng)于此，靜電保護(hù)電路106運行，使得浪涌電流流入靜電 保護(hù)電路。通過這樣促使浪涌電流流入靜電保護(hù)電路106，可以防止 浪涌電流流入在核心區(qū)域101中形成的內(nèi)部電路。因此，應(yīng)當(dāng)理解可 以通過設(shè)置靜電保護(hù)電路106保護(hù)內(nèi)部電路免受靜電放電侵害。近年來，已經(jīng)縮小了半導(dǎo)體芯片的尺寸，特別是在半導(dǎo)體芯片中 形成的內(nèi)部電路的微型化得到了促進(jìn)。另一方面，尤其是SOC產(chǎn)品 和形成微型計算機(jī)的產(chǎn)品在性能和多功能方面得到了增加。因此，形 成在半導(dǎo)體芯片中的結(jié)合焊盤的數(shù)量增大了。這產(chǎn)生了以下問題即 使內(nèi)部電路被微型化以減小半導(dǎo)體芯片的尺寸，仍然無法實現(xiàn)半導(dǎo)體 芯片的尺寸縮小。也就是說，即使內(nèi)部電路微型化，形成在半導(dǎo)體芯 片的外圍部分中的結(jié)合焊盤的數(shù)量還是增加了，從而面臨半導(dǎo)體芯片 的尺寸主要由形成在I/O區(qū)域中的結(jié)合焊盤和1/0電路確定的情況?？紤]到這種情況，考察了也在核心區(qū)域(內(nèi)部電路區(qū)域)形成在 I/O區(qū)域中形成的結(jié)合焊盤的技術(shù)。圖16是示出形成在半導(dǎo)體芯片 110中的焊盤不僅形成在I/O區(qū)域102，而且形成在核心區(qū)域101中 的圖。如圖16所示，內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊盤105b形成在核心區(qū)域101上。此外，信號焊盤103、 1/0電路電源焊 盤107a、I/O電路GND焊盤107b中的一些也形成在核心區(qū)域101中。 因此，可以減小形成在1/0區(qū)域102中的焊盤數(shù)量，從而有利于半導(dǎo) 體芯片110的尺寸減小。在將注意力集中在內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊 盤105b時，耦接到內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊盤105b 的靜電保護(hù)電路106形成在I/O區(qū)域102中。由此，在圖16所示的 半導(dǎo)體芯片110的結(jié)構(gòu)中，內(nèi)部電路電源焊盤105a和內(nèi)部電路GND 焊盤105b形成在核心區(qū)域101中，而靜電保護(hù)電路106形成在I/O 區(qū)域102中。在這種情況下，當(dāng)靜電放電導(dǎo)致的浪涌電壓施加到任何 內(nèi)部電路電源焊盤105a時，會產(chǎn)生對應(yīng)的內(nèi)部電路可能無法得到充 分保護(hù)的問題。下面描述該問題。圖17是示出當(dāng)內(nèi)部電路電源焊盤105a和內(nèi)部 電路GND焊盤105b放置在核心區(qū)域101而靜電保護(hù)電路106形成在 I/O區(qū)域102中時浪涌電壓施加到內(nèi)部電路電源焊盤105a的圖。如圖17所示，當(dāng)浪涌電壓施加到內(nèi)部電路電源焊盤105a時，出 現(xiàn)以下可能性與放置在I/O區(qū)域102中的靜電保護(hù)電路106相比， 緊接位于內(nèi)部電路電源焊盤105a之下的內(nèi)部電路在阻抗方面更低， 并且更可能耦接到內(nèi)部電路電源烊盤105a和內(nèi)部電路GND焊盤105b 之間。也就是說，由于內(nèi)部電路電源焊盤105a和內(nèi)部電路形成在相 同的核心區(qū)域101中，因此它們之間的布線距離較短。相比較而言， 內(nèi)部電路電源焊盤105a形成在核心區(qū)域101，而靜電保護(hù)電路106形 成在1/0區(qū)域102中，從而它們之間的布線距離或者將內(nèi)部電路電源 焊盤105a耦接到靜電保護(hù)電路106的導(dǎo)線更長。結(jié)果，可能從內(nèi)部 電路電源焊盤105a通過內(nèi)部電路延伸到內(nèi)部電路GND焊盤105b的 路徑在阻抗方面低于從內(nèi)部電路電源焊盤105a通過靜電保護(hù)電路106 延伸到內(nèi)部電路GND焊盤105b的路徑。由于浪涌電流沿著更低阻抗 的路徑流動，因此浪涌電流流入內(nèi)部電路，從而引起內(nèi)部電路被擊穿 的可能性。換句話說，可能發(fā)生這樣的情況即使提供了靜電保護(hù)電路106，還是無法充分保護(hù)內(nèi)部電路。本發(fā)明的目的是提供一種技術(shù)，即使內(nèi)部電路電源焊盤和內(nèi)部電 路GND焊盤形成在內(nèi)部電路區(qū)域也能充分保護(hù)內(nèi)部電路免受靜電放 電的侵害。本發(fā)明的上述和其它目的以及新穎性特征將由下面對說明書和 附圖的描述而變得明顯。如下所示，將簡要描述本申請公開的本發(fā)明的代表性方面的概 要。本發(fā)明的實施例涉及包括半導(dǎo)體芯片的半導(dǎo)體器件，該半導(dǎo)體芯 片具有(a)1/0區(qū)域，其中形成用作與外部電路的接口的輸入/輸 出電路；(b)內(nèi)部電路區(qū)域，其不同于I/O區(qū)域，而且在該內(nèi)部電 路區(qū)域中形成內(nèi)部電路，其中用于向內(nèi)部電路提供源功率(source power)的內(nèi)部電路電源焊盤形成在內(nèi)部電路區(qū)域上。靜電保護(hù)電路耦 接到內(nèi)部電路電源焊盤，而且構(gòu)成靜電保護(hù)電路的一部分的電路形成 在內(nèi)部電路區(qū)域中。下面簡要描述本申請公開的發(fā)明的代表方面所達(dá)到的效果。根據(jù) 該實施例，靜電保護(hù)電路的放電電路組成部件形成在內(nèi)部電路區(qū)域 中。因此，即使內(nèi)部電路電源焊盤和內(nèi)部電路GND焊盤放置在內(nèi)部 電路區(qū)域中，而不是在i/o區(qū)域中，也能充分保護(hù)內(nèi)部電路免受靜電 放電侵害。


圖l是示出在本發(fā)明的實施例中的半導(dǎo)體芯片的布局的圖； 圖2是示出實施例中的靜電保護(hù)電路的圖；圖3A至3D是示出在圖2所示的靜電保護(hù)電路的單獨的部分中 電壓或浪涌電流隨時間的變化的圖；圖4是示出組成形成在核心區(qū)域中的靜電保護(hù)電路的放電電路的圖；圖5是示出放電電路的示例的電路圖；圖6是示出放電電路的另一示例的電路圖；圖7是示出控制電路的示例的電路圖；圖8是示出控制電路的另一示例的電路圖；圖9是示出NAND電路作為內(nèi)部電路示例的電路圖；圖IO是示出NAND電路的布局的圖；圖11是示出放電電路的布局的示例的圖；圖12是示出放電電路的布局的另一示例的圖；圖13是示出放電電路的布局的另一示例的圖；圖14是示出本發(fā)明人所考察的半導(dǎo)體芯片的布局的圖；圖15是示出流入靜電保護(hù)電路的浪涌電流的圖；圖16是示出本發(fā)明人所考察的另一半導(dǎo)體芯片的布局的圖；圖17是示出流入靜電保護(hù)電路的浪涌電流的圖。
具體實施方式
下面通過按照需要劃分為多節(jié)或多個實施例來描述本發(fā)明。但 是，除非具體說明，它們決不是互不相關(guān)，而且它們彼此相關(guān)，使得這些節(jié)或?qū)嵤├皇且恍┗蛉科渌?jié)或?qū)嵤├淖冃位蛟敿?xì)或 補(bǔ)充描述。如果在下面的實施例中提到元件的數(shù)目等等(包括其數(shù)字、數(shù)值、 數(shù)量和范圍)，除非具體說明，或者明顯在原理上限于具體數(shù)字，否 則它們不是要限于具體數(shù)字。元件的數(shù)目等等可能不小于或不大于具 體數(shù)字。容易理解，在下面的實施例中，其部件(包括元件和步驟)不一 定必要，除非具體說明，或這些部件在原理上被認(rèn)為是明顯必要。類似地，如果在下面的實施例中提到部件的配置、位置關(guān)系等， 該配置等假定包括與其基本上近似或類似的配置等，除非具體說明或 在原理上明顯不是這樣。對上述數(shù)值和范圍也是這樣。在圖示本發(fā)明的實施例的附圖中，相同的部件在原理上用相同的 附圖標(biāo)記表示，并省略其重復(fù)描述。存在為了便于觀看附圖給出平坦 的平面圖的情況。參照附圖，描述本發(fā)明的第一實施例的半導(dǎo)體器件。作為第一實施例中的半導(dǎo)體器件，將描述稱為例如soc(芯片上系統(tǒng))的半導(dǎo)體器件作為示例。圖l是在本實施例的半導(dǎo)體芯片l從其上表面向下看過去時的平 面圖。在圖1中，半導(dǎo)體芯片l具有矩形形狀。在半導(dǎo)體芯片1的中心區(qū)域中，形成核心區(qū)域(內(nèi)部電路區(qū)域)2。在核心區(qū)域2中，形 成例如由MISFET (金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)組成的內(nèi)部電 路。具體地說，形成包括邏輯電路作為內(nèi)部電路、微型計算機(jī)、存儲 器等的系統(tǒng)。也就是說，半導(dǎo)體芯片l形成稱為SOC的產(chǎn)品，構(gòu)成 SOC的系統(tǒng)形成在半導(dǎo)體芯片1的核心區(qū)域2中。在半導(dǎo)體芯片1 的位于核心區(qū)域2之外的外圍部分中，形成I/0區(qū)域3。在半導(dǎo)體芯片1中，通常形成作為用于耦接到位于半導(dǎo)體芯片1 之外的外部電路的耦接端子的焊盤。焊盤包括例如信號焊盤、I/O電 路電源焊盤、I/O電路GND焊盤、內(nèi)部電路電源焊盤、內(nèi)部電路GND 焊盤的焊盤類型。通常這些坪盤形成在1/0區(qū)域3中。但在第一實施 例的半導(dǎo)體芯片l中，不是所有焊盤都形成在1/0區(qū)域3中， 一些焊 盤也形成在核心區(qū)域2中。第一實施例假定焊盤這樣放置的半導(dǎo)體芯 片1。下面描述放置信號焊盤、1/0電路電源焊盤、1/0電路GND焊 盤、內(nèi)部電路電源焊盤、內(nèi)部電路GND焊盤的位置。首先描述放置信號焊盤的位置。如圖1所示，信號焊盤4a和輸 入/輸出電路(I/O電路)4b形成在I/O區(qū)域3中。信號焊盤4a耦接 到輸入/輸出電路4b,從而信號焊盤4a通過輸入/輸出電路4b電耦接 到形成在核心區(qū)域2中的內(nèi)部電路。換句話說，用作內(nèi)部電路和位于 半導(dǎo)體芯片1之外的外部電路之間的接口的電路是輸入/輸出電路4b ， 信號焊盤4a作為端子耦接到輸入/輸出電路4b。在I/0區(qū)域3中，信 號焊盤4a例如排列成交錯圖案以增大集成密度。要注意，在此不是 所有信號焊盤4a都形成在I/O區(qū)域3中， 一些信號焊盤4a也形成在 核心區(qū)域2中。下面描述內(nèi)部電路電源焊盤和內(nèi)部電路GND焊盤各自的放置位÷置。如圖1所示，內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊盤5b不 是形成在I/0區(qū)域3中而是形成在核心區(qū)域2中。在內(nèi)部電路電源焊 盤5a上施加用于驅(qū)動內(nèi)部電路的電源電壓Vdd。從內(nèi)部電路電源焊 盤5a到內(nèi)部電路形成導(dǎo)線，以向內(nèi)部電路提供電源電壓Vdd。類似 地，在內(nèi)部電路GND焊盤5a上施加參考電位(地電位)Vss。從內(nèi) 部電路GND焊盤5b到內(nèi)部電路形成導(dǎo)線，以向內(nèi)部電路提供參考電 位Vss。由此，內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊盤5b具有 向形成在核心區(qū)域2中的內(nèi)部電路提供電位的功能，而且通過將這些 焊盤放置在核心區(qū)域2中，可以減少電位波動，并向內(nèi)部電路提供波 動,皮減小的電位。接著，描述I/0電路電源焊盤和1/0電路GND焊盤放置的位置。 如圖1所示，在1/0區(qū)域3和核心區(qū)域2中都放置I/0電路電源焊盤 6a和I/O電路GND焊盤6b。向I/O電路電源焊盤6a施加用于驅(qū)動 輸入/輸出電路4b的電源電壓Vccq。類似地，向I/0電路GND焊盤 6b施加參考電位Vssq。如上所述，在第一實施例的半導(dǎo)體芯片1中，不是所有焊盤都形 成在I/0區(qū)域3中， 一些焊盤也形成在核心區(qū)域2中。下面描述通過 在核心區(qū)域2中也放置焊盤所提供的優(yōu)點。通常，信號焊盤、1/0電路電源焊盤、1/0電路GND焊盤、內(nèi)部 電路電源焊盤、內(nèi)部電路GND焊盤都形成在1/0區(qū)域3中。但是，近年來，已經(jīng)縮小了半導(dǎo)體芯片的尺寸，特別是形成在半 導(dǎo)體芯片中的內(nèi)部電路的微型化得到了促進(jìn)。另一方面，尤其是SOC 產(chǎn)品和形成微型計算機(jī)的產(chǎn)品在性能和多功能方面得到了增加。因 此，形成在半導(dǎo)體芯片中的結(jié)合焊盤的數(shù)量增大了。這產(chǎn)生了以下問 題即使內(nèi)部電路被微型化以減小半導(dǎo)體芯片的尺寸，仍然無法實現(xiàn) 半導(dǎo)體芯片的尺寸縮小。也就是說，即使內(nèi)部電路微型化，形成在半 導(dǎo)體芯片的外圍部分中的結(jié)合焊盤的數(shù)量還是增加了，從而面臨半導(dǎo) 體芯片的尺寸主要由形成在1/0區(qū)域中的焊盤和I/0電路確定的情況?？紤]到這種情況，也將形成在I/O區(qū)域中的焊盤形成在核心區(qū)域÷(內(nèi)部電路區(qū)域)中。利用該技術(shù)，即使soc產(chǎn)品等在性能和多功能方面增加了而且焊盤的數(shù)量增加了，也提供半導(dǎo)體芯片的尺寸減小 的優(yōu)點。對于第一實施例中的半導(dǎo)體芯片1，也假定焊盤不僅放置在I/O區(qū)域3而且也放置在核心區(qū)域2的結(jié)構(gòu)。由此，焊盤形成在半導(dǎo)體芯片1中。但是在半導(dǎo)體芯片的運輸期 間，這些焊盤可能與人體接觸并產(chǎn)生ESD (靜電放電)。例如，當(dāng)任 何用于向內(nèi)部電路提供電源電位Vdd的內(nèi)部電路電源焊盤5a產(chǎn)生靜 電放電時，浪涌電流流入耦接到內(nèi)部電路電源焊盤5a的內(nèi)部電路中， 從而擊穿組成該內(nèi)部電路的元件(MISFET等)。為了保護(hù)內(nèi)部電路免受由靜電放電導(dǎo)致的浪涌電流，在內(nèi)部電路 電源焊盤5a和內(nèi)部電路GND焊盤5b之間設(shè)置了靜電保護(hù)電路8, 如圖1所示。類似地，為了保護(hù)輸入/輸出電路4b免受由靜電放電導(dǎo) 致的浪涌電流，在I/O電路電源焊盤6a和I/O電路GND烀盤6b之 間設(shè)置靜電保護(hù)電路7。此外，由于由靜電放電導(dǎo)致的浪涌電壓也可 能施加到信號焊盤4a，因此還在耦接到信號焊盤4a的輸入/輸出電路 4b中設(shè)置靜電保護(hù)電路。如圖16所示，這些靜電保護(hù)電路通常形成在I/O區(qū)域中。在這 種情況下，在將注意力集中在內(nèi)部電路電源焊盤105a和內(nèi)部電路 GND焊盤105b時，耦接到內(nèi)部電路電源焊盤105a和內(nèi)部電路GND 焊盤105b的靜電保護(hù)電路106形成在I/O區(qū)域102中。由此，在圖 16所示的半導(dǎo)體芯片IIO的結(jié)構(gòu)中，內(nèi)部電路電源焊盤105a和內(nèi)部 電路GND焊盤105b形成在核心區(qū)域101中，而靜電保護(hù)電路106形 成在I/O區(qū)域102中。在這種情況下，當(dāng)靜電放電導(dǎo)致的浪涌電壓施 加到任何內(nèi)部電路電源焊盤105a時，會產(chǎn)生對應(yīng)的內(nèi)部電路可能無 法得到充分保護(hù)的問題。下面描述該問題。圖17是示出當(dāng)內(nèi)部電路電源焊盤105a和內(nèi)部 電路GND焊盤105b放置在核心區(qū)域101而靜電保護(hù)電路106形成在 I/O區(qū)域102中時浪涌電壓施加到內(nèi)部電路電源焊盤105a的圖。如圖17所示，當(dāng)浪涌電壓施加到內(nèi)部電路電源焊盤105a時，有可能出現(xiàn)下述情況，即與放置在I/O區(qū)域102中的靜電保護(hù)電路106 相比，緊接位于內(nèi)部電路電源焊盤105a之下的內(nèi)部電路在阻抗方面 更低，并且更可能耦接到內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊 盤105b之間。也就是說，由于內(nèi)部電路電源焊盤105a和內(nèi)部電路形 成在相同的核心區(qū)域101中，因此它們之間的布線距離更短。相比較 而言，內(nèi)部電路電源焊盤105a形成在核心區(qū)域101，而靜電保護(hù)電路 106形成在I/O區(qū)域102中，從而它們之間的布線距離或者將內(nèi)部電 路電源焊盤105a耦接到靜電保護(hù)電路106的導(dǎo)線更長。結(jié)果，可能 從內(nèi)部電路電源焊盤105a通過內(nèi)部電路延伸到內(nèi)部電路GND焊盤 105b的路徑在阻抗方面低于從內(nèi)部電路電源焊盤105a通過靜電保護(hù) 電路106延伸到內(nèi)部電路GND焊盤105b的路徑。由于浪涌電流沿著 更低阻抗的路徑流動，因此浪涌電流流入內(nèi)部電路，從而引起內(nèi)部電 路被擊穿的可能性。換句話說，可能發(fā)生這樣的情況即使提供了靜 電保護(hù)電路106，還是無法充分保護(hù)內(nèi)部電路。該問題在內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊盤105b放 置在核心區(qū)域IOI而靜電保護(hù)電路106放置在I/O區(qū)域102中時變得 很明顯。相比而言，當(dāng)I/O電路電源焊盤107a和I/0電路GND焊盤107b 放置在核心區(qū)域IOI而靜電保護(hù)電路108放置在I/O區(qū)域102中時， 不存在問題。這是因為I/O電路電源焊盤107a和I/0電路GND焊盤 107b用于向形成在I/O區(qū)域102中的輸入/輸出電路104提供電位。 換句話說，這是因為要保護(hù)免受輸入到I/O電路電源焊盤107a的浪 涌電壓侵害的主要對象是耦接到I/O電路電源焊盤107a的輸入/輸出 電路104，而且輸入/輸出電路104形成在I/0區(qū)域102中。因此，通 過將靜電保護(hù)電路108放置在I/0區(qū)域102中，在該區(qū)域中放置了作 為保護(hù)對象的輸入/輸出電路104,輸入/輸出電路104就可以充分地免 于靜電放電的侵害。在信號焊盤103放置在核心區(qū)域101而靜電保護(hù)電路放置在同樣 形成于I/0區(qū)域102中的輸入/輸出電路104中時，上述問題不明顯，這有各種原因。信號焊盤103通過輸入/輸出電路104耦接到內(nèi)部電路。 因此，可以想象，如果采用信號焊盤103放置在核心區(qū)域101而靜電 保護(hù)電路設(shè)置在形成于I/O區(qū)域102中的輸入/輸出電路104中的結(jié) 構(gòu)，則信號焊盤103和內(nèi)部電路之間的布線距離明顯比信號焊盤103 和靜電保護(hù)電路之間的布線距離要短。因此，認(rèn)為由于施加在信號焊 盤103上的浪涌電壓，浪涌電流會流入內(nèi)部電路，而內(nèi)部電路可能擊 穿。但在實際中，假定導(dǎo)線從放置在核心區(qū)域IOI中的信號焊盤103 耦接到設(shè)置在I/0區(qū)域102中的輸入/輸出電路104,然后從形成在I/O 區(qū)域102中的輸入/輸出電路104耦接到形成在核心區(qū)域101中的內(nèi)部 電路。也就是說，可以看出與內(nèi)部電路電源焊盤105a不同，即使信 號焊盤103放置在核心區(qū)域101中，信號焊盤103和內(nèi)部電路之間的 布線距離也更長而不是更短。由此，可以認(rèn)為即使將信號焊盤103放 置在核心區(qū)域101中，上述問題也不是很明顯。即使信號焊盤103放 置在核心區(qū)域101中，輸入/輸出電路104也形成在信號焊盤103和內(nèi) 部電路之間。因此，可以認(rèn)為，為了保護(hù)輸入/輸出電路104免于靜電 放電侵害，恰當(dāng)?shù)氖窃诜胖糜?/0區(qū)域102中的輸入/輸出電路104中 提供靜電保護(hù)電路。由此，應(yīng)當(dāng)理解，如果采用內(nèi)部電路電源焊盤105a和內(nèi)部電路 GND焊盤105b放置在核心區(qū)域IOI而靜電保護(hù)電路106放置在I/O 區(qū)域102中的結(jié)構(gòu)，則無法充分保護(hù)內(nèi)部電路免受靜電放電侵害。即 使一些焊盤形成在核心區(qū)域101中，當(dāng)內(nèi)部電路電源焊盤105a和內(nèi) 部電路GND焊盤105b放置在核心區(qū)域101中時，上述問題也會發(fā)生。 為了防止這一點，考慮釆用內(nèi)部電路電源焊盤105a和內(nèi)部電路GND 焊盤105b不包括在放置于在核心區(qū)域101的焊盤內(nèi)的結(jié)構(gòu)。但是， 由于內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊盤105b用于提供用 于驅(qū)動內(nèi)部電路的電位，因此優(yōu)選內(nèi)部電路電源焊盤105a和內(nèi)部電 路GND焊盤105b盡可能靠近提供電位的內(nèi)部電路。這是因為例如， 當(dāng)內(nèi)部電路電源焊盤105a遠(yuǎn)離內(nèi)部電路時，其容易受到電壓降或電位波動的影響。具體地說，用于驅(qū)動內(nèi)部電路的電源電位已經(jīng)隨著內(nèi) 部電路的微型化而降低，從而更易受到電壓降或電位波動的影響。因此，如果采用在核心區(qū)域101中提供焊盤的結(jié)構(gòu)，則優(yōu)選內(nèi)部電路電 源焊盤105a和內(nèi)部電路GND焊盤105b放置在核心區(qū)域101中。這 導(dǎo)致采用內(nèi)部電路電源焊盤105a和內(nèi)部電路GND焊盤105b放置在 核心區(qū)域IOI中而靜電保護(hù)電路106放置于I/0區(qū)域102中的結(jié)構(gòu)。 結(jié)果是，很明顯內(nèi)部電路無法充分地免受靜電放電的侵害。由此，如圖1所示，第一實施例在核心區(qū)域2中形成構(gòu)成每個靜 電放電電路8的部分的放電電路8a，這是本實施例的特征性特征之一。 每個靜電保護(hù)電路8包括用于促使浪涌電流流入其中的放電電路8a 以及用于控制放電電路8a的控制電路8b。通過將構(gòu)成靜電保護(hù)電路 8的部分的放電電路8a放置在核心區(qū)域2中，可以充分保護(hù)內(nèi)部電路 免受靜電放電的侵害。其原因在于，在內(nèi)部電路電源焊盤5a形成在核心區(qū)域2中的情 況下，如果放電電路8a形成在核心區(qū)域2中，內(nèi)部電路電源焊盤5a 和放電電路8a之間的布線距離可以縮短。換句話說，當(dāng)放電電路形 成在1/0區(qū)域3中時，內(nèi)部電路電源焊盤5a和放電電路8a之間的布 線距離更長。結(jié)果，可能發(fā)生從內(nèi)部電路電源焊盤5a通過內(nèi)部電路 延伸到內(nèi)部電路GND焊盤5b的路徑在阻抗方面低于從內(nèi)部電路電源 焊盤5a通過放電電路延伸到內(nèi)部電路GND焊盤5b的路徑。由于浪 涌電流沿著更低阻抗的路徑流動，因此浪涌電流流入內(nèi)部電路，從而 引起內(nèi)部電路被擊穿的可能性。相比較而言，當(dāng)在本實施例中放電電 路8a形成在核心區(qū)域2中時，內(nèi)部電路電源焊盤5a和放電電路8b 之間的布線距離比放電電路8a形成在I/O區(qū)域3中的情況要短。因 此，從內(nèi)部電路電源焊盤5a通過放電電路8a延伸到內(nèi)部電路GND 焊盤5b的路徑在阻抗方面低于從內(nèi)部電路電源焊盤5a通過內(nèi)部電路 延伸到內(nèi)部電路GND焊盤5b的路徑。結(jié)果，即使由于靜電放電而導(dǎo) 致的浪涌電壓施加到內(nèi)部電路電源焊盤5a,浪涌電流也流入放電電路 8a。因此，可以充分地保護(hù)耦接到內(nèi)部電路電源焊盤5a的內(nèi)部電路免受靜電放電的侵害。在本實施例中，形成在內(nèi)部電路電源焊盤5a和內(nèi)部電路GND 焊盤5b之間的多個放電電路8a并聯(lián)設(shè)置。也就是說，多個放電電路 8a并聯(lián)地設(shè)置在核心區(qū)域2中，以對應(yīng)于一對內(nèi)部電路電源焊盤5a 和內(nèi)部電路GND焊盤5b。該布置考慮到允許通過單個放電電路8a 流動的浪涌電流具有上限值，而且在由靜電放電產(chǎn)生大的浪涌電流 時，難以用單個放電電路8a應(yīng)付這種大的浪涌電流。也就是說，通 過提供并聯(lián)的多個放電電路8a，可以應(yīng)付更大的浪涌電流。由此，多個放電電路8a形成在核心區(qū)域2中，使得為多個放電 電路8a提供單個控制電路8b，而不是基于一對一而使用于控制放電 電路8a的控制電路8b在數(shù)量上對應(yīng)于放電電路8a。這是因為與放電 電路8a不同，控制電路8b不直接產(chǎn)生流動的浪涌電流，控制電路8b 足以控制多個放電電路8a。結(jié)果是，在本實施例中的每個靜電保護(hù)電 路8包括放電電路8a和控制電路8b，從而提供為多個放電電路8a 提供單個控制電路8b的結(jié)構(gòu)。放電電路8a形成在核心區(qū)域2中，而控制電路8b形成在I/O區(qū) 域3中。也就是說，在本實施例中，不是整個靜電保護(hù)電路8形成在 核心區(qū)域，而是只有放電電路8a形成在核心區(qū)域2中。由此通過只 將構(gòu)成靜電保護(hù)電路8的部分的放電電路8a設(shè)置在核心區(qū)域2中， 可以充分地保護(hù)形成在核心區(qū)域2中的內(nèi)部電路。這是因為在靜電保 護(hù)電路8中，是放電電路8a實際引起流入靜電保護(hù)電路的浪涌電流， 而且通過將放電電路8a靠近內(nèi)部電路放置，促使浪涌電流流入在阻 抗方面低于內(nèi)部電路的放電電路8a。換句話說，放電電路8a放置的 位置在保護(hù)內(nèi)部電路時很重要。通過在核心區(qū)域2中提供放電電路8a， 從內(nèi)部電路電源焊盤5a通過放電電路8a延伸到內(nèi)部電路GND焊盤 5b的路徑在阻抗方面降低，并允許用作可靠地促使浪涌電流沿著其流 動的路徑。還可以考慮將放電電路8a以及控制電路8b都形成在核心區(qū)域2 中。換句話說，還可以考慮整個靜電保護(hù)電路8設(shè)置在核心區(qū)域2中。但是，由于以下原因，控制電路8b不設(shè)置在核心區(qū)域2中。在形成 于核心區(qū)域2的內(nèi)部電路中，形成MISFET，但是MISFET經(jīng)過了微 型化。另一方面，MISFET也形成在I/0區(qū)域3的輸入/輸出電路4b 中，但是該MISFET不像形成在內(nèi)部電路中的MISFET那樣被微型 化。也就是說，分別包括MISFET的電路分別形成在核心區(qū)域2和 I/O區(qū)域3中，形成在核心區(qū)域2中的MISFET在尺寸上不同于形成 在I/O區(qū)域3中的MISFET。例如，形成在I/O區(qū)域3中的MISFET 的柵絕緣膜比形成在核心區(qū)域2中的MISFET的柵絕緣膜厚。每個靜電保護(hù)電路8都包括放電電路8a和控制電路8b,放電電 路8a可以用尺寸都與形成內(nèi)部電路的MISFET相同的MISFET形成。 相比而言，電容器元件用于控制電路8b,但是在電容器元件由 MISFET的柵電容形成時，需要厚膜作為MISFET的柵絕緣膜。也就 是說，需要使用尺寸與形成在I/O區(qū)域3中的每個MISFET相同的 MISFET作為構(gòu)成控制電路8b的MISFET，因此，不能使用尺寸與 形成內(nèi)部電路的每個MISFET相同的MISFET。當(dāng)控制電路8b也在核心區(qū)域2時，不同尺寸的MISFET都形成 在核心區(qū)域2中。在這種情況下，需要為核心區(qū)域2提供這樣的區(qū)域， 在該區(qū)域中形成不同尺寸的MISFET，使得需要改變傳統(tǒng)的布局設(shè) 置。也就是說，在核心區(qū)域2中，內(nèi)部電路是用包括p溝道MISFET 和n溝道MISFET的標(biāo)準(zhǔn)單元形成，但是需要形成不能用該標(biāo)準(zhǔn)單元 形成的MISFET。這導(dǎo)致可能發(fā)生制造過程步驟復(fù)雜以及因此在核心 區(qū)域2中構(gòu)圖的精確度降低的情況。例如，在構(gòu)圖核心區(qū)域2時，需 要形成不同尺寸的MISFET，但是當(dāng)不同尺寸的MISFET同時被構(gòu)圖 以避免制造過程步驟的復(fù)雜時，微型化標(biāo)準(zhǔn)單元的精確度可能出現(xiàn)問 題。因此，構(gòu)成每個靜電保護(hù)電路8的部分的控制電路8b設(shè)置在I/O 區(qū)域3中而不是核心區(qū)域2中。這使得將控制電路8b放置在核心區(qū) 域2中而產(chǎn)生的問題得以解決。也就是說，不需要在核心區(qū)域2中形 成不同尺寸的MISFET以及較明顯的改變布局設(shè)置。此外，還可以抑制制造過程步驟的復(fù)雜以及光刻工藝的精確度降低。在本實施例中，可靠防止由于靜電放電而導(dǎo)致的內(nèi)部電路擊穿的效果可以通過在核心區(qū)域2中設(shè)置放電電路8a來獲得，允許半導(dǎo)體 芯片1的尺寸減小的效果也可以通過在核心區(qū)域2中設(shè)置放電電路8a 來獲得。這是因為，與放電電路8a也形成在I/0區(qū)域3中的傳統(tǒng)結(jié) 構(gòu)不同，在本實施例中放電電路8a形成在核心區(qū)域2中。因此，可 以減少形成在I/0區(qū)域3中的元件。這使得I/0區(qū)域3的尺寸可以減 小，由此使得半導(dǎo)體芯片1的尺寸減小。此外，即使控制電路8b設(shè)置在I/O區(qū)域3中，避免I/O區(qū)域3 的尺寸增加的效果可以通過在半導(dǎo)體芯片1的角落部分上設(shè)置控制電 路8b來獲得，控制電路8b設(shè)置在I/0區(qū)域3中。換句話說，盡管半 導(dǎo)體芯片1的角落部分傳統(tǒng)上是不放置元件的死空間(dead space),通 過將控制電路8b放置在該死空間，也可以將控制電路8b放置在I/O 區(qū)域3中而不增加I/O區(qū)域3的面積。在放電電路8a放置在I/O區(qū)域3中的結(jié)構(gòu)中，為了減少放置在 I/O區(qū)域3中的元件，難以在一對內(nèi)部電路電源焊盤5a和內(nèi)部電路 GND焊盤5b之間提供大量的放電電路8a。相反，在本實施例中，放 電電路8a設(shè)置在核心區(qū)域2中，從而即使大量的放電電路8a并聯(lián)地 設(shè)置在一對內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊盤5b之間，I/O 區(qū)域3的尺寸也不會增加。由此，根據(jù)本實施例，多個放電電路8a 可以并聯(lián)設(shè)置，而半導(dǎo)體芯片1的尺寸可以減小。結(jié)果，本實施例可 以應(yīng)付更大的浪涌電流。放電電路8a設(shè)置在核心區(qū)域2中，但是當(dāng)在核心區(qū)域2的外圍 部分存在空白區(qū)域時，例如放電電路8a設(shè)置在該空白區(qū)域中。通過 在該空白區(qū)域中形成放電電路8a，可以將放電電路8a放置在核心區(qū) 域2而無需改變內(nèi)部電路的布局。例如，作為核心區(qū)域2的外圍部分， 可以使用位于形成于核心區(qū)域2中的內(nèi)部電路電源焊盤5a和內(nèi)部電 路GND焊盤5b之外的區(qū)域。放電電路8a不僅可以形成在核心區(qū)域 2的外圍部分中，還可以形成在內(nèi)部電路的空白區(qū)域中，如緊接位于電源線之下的空白區(qū)域。簡而言之，放電電路8a不僅可以放置在核 心區(qū)域2的外圍部分中，還可以形成在任何空白區(qū)域而不需要改變內(nèi) 部電路的布局，假定內(nèi)部電路沒有形成在該空白區(qū)域中。本實施例的半導(dǎo)體器件具有如上所述的結(jié)構(gòu)。下面描述每個靜電 保護(hù)電路8的具體結(jié)構(gòu)。圖2是示出本實施例的每個靜電保護(hù)電路8的結(jié)構(gòu)示例的電路 圖。如圖2所示，本實施例中的靜電保護(hù)電路8設(shè)置在內(nèi)部電路電源 焊盤5a和內(nèi)部電路GND焊盤5b之間。每個靜電保護(hù)電路8包括放 電電路8a和控制電路8b。放電電路8a具有直接促使浪涌電流流入其中的功能。為了實施 該功能，放電電路8a由包括CMISFET和n溝道MISFET的反相器 組成。反相器包括形成在高一側(cè)的p溝道MISFET 9a和形成在低一 側(cè)的n溝道MISFET 9b。輸入信號從耦接到p溝道MISFET 9a的柵 電極以及n溝道MISFET 9b的柵電極的輸入端子輸入到反相器。反 相器從p溝道MISFET 9a和n溝道MISFET 9b之間的耦接部分輸出 一輸出信號。利用這樣構(gòu)造的反相器，當(dāng)"Hi"輸入信號輸入其中時， "Lo，，輸出信號從中輸出，當(dāng)"Lo"輸入信號輸入其中時，"Hi"輸出信號 從中輸出。反相器的輸出被輸入到形成在后一級的n溝道MISFET 9c的柵 電極，使得n溝道MISFET 9c的通/斷狀態(tài)通過反相器的輸出來控制。 n溝道MISFET 9c的源極區(qū)域和漏極區(qū)域分別連接到內(nèi)部電路GND 焊盤5b和內(nèi)部電路電源焊盤5a。具體地說，促使浪涌電流在n溝道 MISFET 9c的漏極區(qū)域和源極區(qū)域之間流動。接著，控制電路8b具有控制放電電路8a的功能。為了實施該功 能，控制電路8b具有p溝道MISFET 10a和MISFET 10b。 p溝道 MISFET 10a用作電阻器元件，而不是晶體管。也就是說，對p溝道 MISFET 10a的柵電極施加參考電位(GND )，使得p溝道MISFET 10a處于正常接通狀態(tài)。P溝道MISFET 10a耦接在用于提供電源電 位的內(nèi)部電路電源焊盤5a和MISFET 10b的柵電極之間。利用這樣構(gòu)造的p溝道MISFET 10a,當(dāng)電流用作電阻器元件的阻值時產(chǎn)生接 通狀態(tài)的電阻。MISFET 10b用作電容器元件而不是晶體管。為了用MISFET 10b實施電容器元件的功能，MISFET 10b耦接在內(nèi)部電路GND焊盤 5b和p溝道MISFET 10a的柵電極之間。MISFET 10b保持正常接通 狀態(tài)，以在源極區(qū)域和漏極區(qū)域?qū)щ姷臓顟B(tài)下使用。結(jié)果，內(nèi)部電路 GND焊盤5b和p溝道MISFET 10a的柵電極進(jìn)入它們通過MISFET 10b正常連接的狀態(tài)，從而在p溝道MISFET 10a的柵電極上施加參 考電位。按照這種方式，形成使用柵絕緣膜作為電容器絕緣膜和使用 柵電極以及襯底(源極區(qū)域和漏極區(qū)域)作為電極的電容器元件。在 這樣構(gòu)造的控制電路8b中，輸出信號從p溝道MISFET 10a和 MISFET 10b之間輸出并輸入到放電電路8a的輸入端子。根據(jù)本實施例的靜電保護(hù)電路8如上構(gòu)造。下面描述其運行。當(dāng) 靜電放電導(dǎo)致的浪涌電壓施加在內(nèi)部電路電源焊盤5a和內(nèi)部電路 GND焊盤5b之間時靜電保護(hù)電路8用于保護(hù)。靜電保護(hù)電路8防止 在運輸期間等等由靜電放電導(dǎo)致的浪涌電壓施加沒有運行的半導(dǎo)體 芯片l上。首先描述沒有發(fā)生靜電放電的情況。此時，由于半導(dǎo)體芯片1 沒有運行，參考電位施加在內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊 盤5b上。當(dāng)參考電位施加在內(nèi)部電路電源焊盤5a上時，"Lo"輸出信 號(在參考電位)從控制電路8b通過控制電路8b的p溝道MISFET 10a (在正常接通狀態(tài)下)輸出。從控制電路8b輸出的"Lo"輸出信號 輸入放電電路8a的反相器。當(dāng)"Lo"輸入信號輸入反相器時，"Lo"信 號分別施加到p溝道MISFET 9a和n溝道MISFET 9b的柵電極，它 們分別組成反相器。結(jié)果是，p溝道MISFET 9a接通，n溝道MISFET 9b變成截止。p溝道MISFET 9a變成接通使得內(nèi)部電路電源焊盤5a 和n溝道MISFET 9c的柵電極導(dǎo)通。但是，由于"Lo"信號(在參考 電位)施加在內(nèi)部電路電源焊盤5a上，因此n溝道MISFET 9e沒有 導(dǎo)通，從而內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊盤5b電絕緣。下面，假定不低于"Hi"電平(電源電位)的浪涌電壓施加在內(nèi)部 電路電源焊盤5a上。如上所述，由于內(nèi)部電路電源焊盤5a通過反相 器的p溝道MISFET9a耦接到n溝道MISFET9c的柵電極，因此在 浪涌電壓施加到內(nèi)部電路電源焊盤5a上之后，"Hi，，信號立即施加到n 溝道MISFET 9c的柵電極上。結(jié)果，n溝道MISFET 9c導(dǎo)通，從而 將內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊盤5b導(dǎo)通，從而流過浪 涌電流。此時，在控制電路8b中，內(nèi)部電路電源焊盤5a通過p溝道 MISFET 10a (在正常接通狀態(tài))耦接到由MISFET 10b組成的電容 器元件。因此，在浪涌電壓施加到內(nèi)部電路電源焊盤5a上之后，立 即有電流通過p溝道MISFET 10a流入作為電容器元件的MISFET 10b。由于電流流入作為電容器元件的MISFET 10b而在其中累積電 荷，從控制電路8b輸出的電位(輸出信號)上升。在浪涌電壓施加 到內(nèi)部電路電源焊盤5a上之后，累計在作為電容器元件的MISFET 10b中的電荷在數(shù)量上立即變小。結(jié)果，從控制電路8b輸出的電位沒 有達(dá)到"Hi，，電平，從而從控制電路8b輸出的電位處于"Lo"電平。因 此，"Lo，，信號仍然輸入放電電路8a。因此，維持p溝道MISFET 9a 接通的狀態(tài)，從而內(nèi)部電路電源焊盤5a和n溝道MISFET 9c的柵電 極仍然彼此耦接。此時，由于浪涌電壓施加到內(nèi)部電路電源焊盤5a 上，對應(yīng)于"Hi"電平的電位施加到n溝道MISFET 9c的柵電極上。 結(jié)果，n溝道MISFET 9c接通，浪涌電流繼續(xù)流動。此后，當(dāng)過去給定的時間段之后，足夠的電荷累積在作為電容器 元件的MISFET 10b中，從而從控制電路8b輸出的電位(輸出信號) 上升到"Hi"電平。結(jié)果，從控制電路8b輸出的電位達(dá)到"Hi，，電平， 從而"Hi"信號輸入放電電路8a。響應(yīng)于此，處于接通狀態(tài)的p溝道 MISFET 9a截止，處于截止?fàn)顟B(tài)的n溝道MISFET 9b接通。因此， 內(nèi)部電路GND焊盤5b耦接到n溝道MISFET 9c的柵電極。由此， "Lo"信號施加到n溝道MISFET 9c的柵電極上以截止n溝道 MISFET 9c。結(jié)果，內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊盤5b電絕緣從而浪涌電流不再流過。此后，當(dāng)浪涌電壓不再施加到內(nèi)部電路電源焊盤5a上時，累積 在控制電路8b的MISFET 10b中的電荷逐漸放掉，使得靜電保護(hù)電 路8返回到施加浪涌電流之前的狀態(tài)。通過這種方式，當(dāng)在內(nèi)部電路 電源焊盤5a上施加浪涌電壓時，包括放電電路8a和控制電路8b的 靜電保護(hù)電路8允許浪涌電流流過。下面，描述對應(yīng)于上述運行的靜電保護(hù)電路的各個部分中的電位 或浪涌電流隨時間的變化。圖3A至3D示出對應(yīng)于圖2的點(a)至 (d)的各個部分中的電位或浪涌電流隨時間的變化。圖3A示出在圖 2的點(a)(內(nèi)部電流電源焊盤5a)上的電位隨時間的變化。圖3B 示出在圖2的點(b)(控制電路8b的輸出和放電電路8a的輸入) 上的電位隨時間的變化。圖3C示出在圖2的點(c) (n溝道MISFET 9c的柵電極)上的電位隨時間的變化。圖3D示出流入n溝道MISFET 9c的浪涌電流隨時間的變化。如圖3A所示，當(dāng)在內(nèi)部電路電源焊盤5a上施加浪涌電壓時， 電位上升。在該電位上升之后，施加到n溝道MISFET 9c的柵電極 上的電位立即上升(參見圖3C)，而且如圖3D所示，浪涌電流流入 n溝道MISFET9c。然后在經(jīng)過給定的時間段之后，對應(yīng)于控制電路 8b的輸出和放電電路8a的輸入的電位上升，使得施加到n溝道 MISFET9c的柵電極上的電位下降。因此，浪涌電流不再流過。由此 可以看出，電位和浪涌電流發(fā)生了變化。在控制電路8b中，輸出電位在經(jīng)過給定時間段之后從"Lo"電平 移到"Hi"電平，以防止浪涌電流在該時間段之后還流動。此時，該給 定時間段通過組成控制電路8b的電阻器元件(p溝道MISFET 10a) 的阻值R和電容器元件(MISFET10b)的電容C來確定。因此，需 要設(shè)置電阻值R和電容C來允許足夠的浪涌電流流過。換句話說， 由于上述給定時間段取決于電阻值R和電容C的乘積一時間常數(shù) (CxR)，因此需要設(shè)置合適的時間常數(shù)。例如，當(dāng)浪涌電流導(dǎo)致的放電時間假定為100ns時，對于控制電路8b，需要100ns或更大的時間常數(shù)。為了將控制電路8b的時間常 數(shù)設(shè)置為100ns，例如將通過上述電容C乘以電阻值R得到的值調(diào)整 為100ns。通過將上述靜電保護(hù)電路8用于圖1所示的布局，本實施例的半 導(dǎo)體器件得以實現(xiàn)。圖4是示出圖2的靜電保護(hù)電路8的示意圖，其 中放電電路8a形成在核心區(qū)域2中，控制電路8b形成在I/0區(qū)域3 中。如圖4所示，內(nèi)部電路電源焊盤5a和內(nèi)部電路GND焊盤5b形 成在核心區(qū)域2，內(nèi)部電路和放電電路8a形成在內(nèi)部電路電源焊盤 5a和內(nèi)部電路GND焊盤5b之間。如圖2所示，放電電路8a包括形 成反相器的p溝道MISFET 9a和n溝道MISFET 9b，以及形成在反 相器后一級的n溝道MISFET 9c。另一方面，控制電路8b形成在I/O區(qū)域3中。控制電路8b包括 用作電阻器元件的p溝道MISFET 10a以及用作電容器元件的 MISFET 10b。通過在核心區(qū)域2中設(shè)置放電電路8a，從內(nèi)部電路電源焊盤5a 通過放電電路8a ( n溝道MISFET 9c )延伸到內(nèi)部電路GND焊盤5b 的路徑在阻抗方面低于從內(nèi)部電路電源焊盤5a通過內(nèi)部電路延伸到 內(nèi)部電路GND焊盤5b的路徑。換句話說，通過在核心區(qū)域2中提供 放電電路8a，內(nèi)部電路電源焊盤5a和放電電路8a之間的布線距離等 于內(nèi)部電路電源焊盤5a和內(nèi)部電路之間的布線距離。由于放電電路 8a的n溝道MISFET 9c是接通，通過放電電路8a延伸的路徑在阻抗 方面低于通過內(nèi)部電路延伸的路徑。因此，浪涌電流通過放電電路8a 的n溝道MISFET 9c從內(nèi)部電路電源焊盤5a流向內(nèi)部電路GND焊 盤5b。結(jié)果，可以充分保護(hù)內(nèi)部電路免遭靜電放電導(dǎo)致的浪涌電流的 侵害。下面描述放電電路8a的變形。圖5是示出構(gòu)成靜電保護(hù)電路8 的放電電路8a的圖。如圖5所示，在本實施例中，放電電路8a包括 反相器和n溝道MISFET 9c。當(dāng)這樣構(gòu)成放電電路8a時，浪涌電流 流入n溝道MISFET 9c。由于形成在放電電路8a中的n溝道MISFET9c只有一個，因此可能在浪涌電流變大時，不能應(yīng)付大的浪涌電流。 為了防止這一點，考慮將多個n溝道MISFET9c至9f作為放電電路 并聯(lián)設(shè)置在反相器的后一級中的結(jié)構(gòu)，如圖6所示。通過釆用這樣的 結(jié)構(gòu)，浪涌電流可以流過并聯(lián)設(shè)置的多個n溝道MISFET 9c至9f， 因此可以應(yīng)付更大的浪涌電流。下面描述控制電路8b的變形。圖7是示出構(gòu)成靜電保護(hù)電路8 的控制電路8b的圖。如圖7所示，在本實施例中，控制電路8b包括 p溝道MISFET 10a和MISFET 10b。 p溝道MISFET 10a用作電阻 器元件，而MISFET 10b用作電容器元件。因此，控制電路8b還可 以包括電阻器元件lla和電容器元件llb，如圖8所示。在這種情況 下，由多晶硅膜構(gòu)成的多晶硅電阻器可以用作電阻器元件lla,而使作電容器元件: ^ ' ' p '下面描述形成在核心區(qū)域2中的放電電路8a可以由MISFET形 成的事實，每個MISFET的尺寸等于形成在核心區(qū)域2中的內(nèi)部電路 的MISFET。也就是說，下面描述內(nèi)部電路用包括p溝道MISFET 和n溝道MISFET的標(biāo)準(zhǔn)單元作為單位元件形成而且根據(jù)本實施例的 放電電路還可以用標(biāo)準(zhǔn)單元形成的事實。由于本實施例的放電電路可 以用該標(biāo)準(zhǔn)單元形成，因此可以不改變內(nèi)部電路的布局就形成放電電 路。具體地說，如果可以使用尺寸分別與內(nèi)部電路的MISFET相同的 MISFET形成放電電路，則可以達(dá)到抑制制造過程步驟復(fù)雜度以及光 刻工藝的精確度降低的效果。首先描述形成在核心區(qū)域2中的內(nèi)部電路。例如，當(dāng)SOC產(chǎn)品 作為半導(dǎo)體芯片形成時，諸如NAND電路、AND電路或OR電路的 數(shù)字電路作為內(nèi)部電路形成。在圖9中，NAND電路12作為構(gòu)成內(nèi) 部電路的示例示出。如圖9所示，NAND電路12包括p溝道MISFET 13a、 13b以 及n溝道MISFET 14a、 14b。 p溝道MISFET 13a、 13b并聯(lián)連接到 用于提供電源電位的內(nèi)部電路電源焊盤5a，而n溝道MISFET 14a、道MISFET 13a。 n溝道MISFET 14b還連接 到用于提供參考電位的內(nèi)部電路GND焊盤5b。在這樣構(gòu)造的NAND 電路12中，輸入INI連接到p溝道MISFET 13a以及n溝道MISFET 14a的各柵電極，而輸入IN2連接到p溝道MISFET 13b以及n溝道 MISFET 14b的各柵電極。在p溝道MISFET 13a和13b的與連接到 內(nèi)部電路電源焊盤5a的端子相對的各端子上，提取輸出OUT。例如，當(dāng)"Lo"信號(在參考電位)輸入到輸入端IN1， "Lo"信 號輸入到輸入端IN2時，p溝道MISFET 13a和13b接通，而n溝道 MISFET 14a和14b截止。結(jié)果，"Hi，，信號(在電源電位)輸出到輸 出端OUT。當(dāng)"Lo"信號輸入到輸入端INl， "Hi"信號輸入到輸入端 IN2時，p溝道MISFET 13a和n溝道MISFET 14b接通，而p溝道 MISFET 13b和n溝道MISFET 14a截止。結(jié)果，"Hi"信號輸出到輸 出端OUT。類似地，當(dāng)"Hi"信號輸入到輸入端INI, "Lo"信號輸入 到輸入端IN2時，p溝道MISFET 13b和n溝道MISFET 14a接通， 而p溝道MISFET 13a和n溝道MISFET 14b截止。結(jié)果，"Hi，，信號 輸出到輸出端OUT。此外，當(dāng)"Hi"信號輸入到輸入端INI, "Hi"信號 輸入到輸入端IN2時，p溝道MISFET 13a和13b截止，而n溝道 MISFET 14a和14b接通。結(jié)果，"Lo"信號輸出到輸出端OUT。通過 這種方式，NAND電路12運行。下面，圖IO是示出形成在半導(dǎo)體芯片上的NAND電路12的布 局的圖。如圖10所示，電源線15和GND線16在一個方向上延伸， 而在該一個方向上延伸的p型雜質(zhì)擴(kuò)散區(qū)17和n型雜質(zhì)擴(kuò)散區(qū)18形 成在這對電源線15和GND線16之間。此外，形成多個柵電極19a 和19b以便與在該一個方向上延伸的p型雜質(zhì)擴(kuò)散區(qū)17和n型雜質(zhì) 擴(kuò)散區(qū)18相交。通過這種方式，形成p溝道MISFET 13a和13b以 及n溝道MISFET 14a和14b。也就是說，在圖10中，形成包括p 溝道MISFET 13a和n溝道MISFET 14a的標(biāo)準(zhǔn)單元和包括p溝道 MISFET 13b和n溝道MISFET 14b的標(biāo)準(zhǔn)單元。通過針對這些標(biāo)準(zhǔn) 單元構(gòu)圖來形成導(dǎo)線，形成圖10所示的NAND電路12。分別構(gòu)成內(nèi)部電路的諸如AND電路和OR電路的其它電路也用標(biāo)準(zhǔn)單元作為參 考來形成，并且通過更改布線圖案，形成具體的電路。簡而言之，通 過利用標(biāo)準(zhǔn)單元作為布局參考來改變布線圖案，內(nèi)部電路形成不同的 數(shù)字電路。通過這種方式，內(nèi)部電路形成在核心區(qū)域2中。下面描述形成在 核心區(qū)域2中的放電電路8a的布局的示例。圖ll是示出形成在核心 區(qū)域2中的放電電路8a的布局的圖。具有如圖11所示的布局結(jié)構(gòu)的 放電電路8a是圖4所示的放電電路8a。如圖11所示，電源線15和 GND線16在一個方向上延伸，而在該一個方向上延伸的p型雜質(zhì)擴(kuò) 散區(qū)17和n型雜質(zhì)擴(kuò)散區(qū)18形成在這對電源線15和GND線16之 間。此外，形成多個柵電極19a和19b以便與在該一個方向上延伸的 p型雜質(zhì)擴(kuò)散區(qū)17和n型雜質(zhì)擴(kuò)散區(qū)18相交。通過這種方式，形成 構(gòu)成反相器的p溝道MISFET 9a和n溝道MISFET 9b，并在反相器 的后一級形成n溝道MISFET 9c。因此，可以看出，放電電路8a是 通過針對包括p溝道MISFET 9a和n溝道MISFET 9b的標(biāo)準(zhǔn)單元以 及包括n溝道MISFET 9c的標(biāo)準(zhǔn)單元構(gòu)圖而形成導(dǎo)線來形成的。由 此，可以理解，形成在核心區(qū)域2中的放電電路8a還可以按照使用 尺寸與內(nèi)部電路的MISFET相同的MISFET的布局形成。這使得可 以在不改變內(nèi)部電路的布局的情況下形成放電電路8a。具體地說，由 于放電電路8a可以由尺寸都與內(nèi)部電路的MISFET相同的MISFET 形成，因此制造過程步驟的復(fù)雜度和光刻工藝的精確度降低可以得到 抑制。還可以利用標(biāo)準(zhǔn)單元形成放電電路8a，其中多個n溝道MISFET 9c至9f作為圖6所示的放電電路8a設(shè)置在反相器之后的級中。圖12 是示出形成在核心區(qū)域2中的放電電路8a的布局的圖。如圖12所示， 具有如圖12所示的布局結(jié)構(gòu)的放電電路8a是如圖6所示的放電電路 8a。如圖12所示，電源線15和GND線16在一個方向上延伸，而在 該一個方向上延伸的p型雜質(zhì)擴(kuò)散區(qū)17和n型雜質(zhì)擴(kuò)散區(qū)18形成在 這對電源線15和GND線16之間。此外，形成多個柵電極19a至19e以便與在該一個方向上延伸的p型雜質(zhì)擴(kuò)散區(qū)17和n型雜質(zhì)擴(kuò)散區(qū) 18相交。通過這種方式，形成構(gòu)成反相器的p溝道MISFET 9a和n 溝道MISFET 9b，并在反相器的后一級形成n溝道MISFET 9c至9f。 因此，可以看出，放電電路8a是通過針對包括p溝道MISFET 9a和 n溝道MISFET 9b的標(biāo)準(zhǔn)單元以及包括n溝道MISFET 9c至9f的各 個標(biāo)準(zhǔn)單元構(gòu)圖而形成導(dǎo)線來形成的。由此，可以理解，形成在核心 區(qū)域2中的放電電路8a還可以按照使用尺寸都與內(nèi)部電路的 MISFET相同的MISFET的布局形成。但是，由于如圖12所示，n型雜質(zhì)擴(kuò)散區(qū)18比p型雜質(zhì)擴(kuò)散區(qū) 17要長，因此在p型雜質(zhì)擴(kuò)散區(qū)17的一側(cè)存在空白區(qū)域。通過有效 使用空白區(qū)域，獲得圖13所示的放電電路8a的布局。如圖13所示， 在p型雜質(zhì)擴(kuò)散區(qū)17的一側(cè)上的空白區(qū)域中形成n型雜質(zhì)擴(kuò)散區(qū)20， 而且大量的n溝道MISFET形成在反相器后一級中。利用圖13所示 的布局，可以有效利用空白區(qū)并應(yīng)付大的浪涌電流。盡管參照實施例具體描述了本發(fā)明的發(fā)明人實現(xiàn)的發(fā)明，但是本 發(fā)明不限于此。應(yīng)當(dāng)理解，可以對本發(fā)明進(jìn)行各種修改和更正而不脫 離本發(fā)明的要旨。本發(fā)明可廣泛應(yīng)用于制造半導(dǎo)體器件的制造工業(yè)。
權(quán)利要求
1.一種包括半導(dǎo)體芯片的半導(dǎo)體器件，該半導(dǎo)體芯片包括a.I/O區(qū)域，其中形成用作與外部電路的接口的輸入/輸出電路；b.內(nèi)部電路區(qū)域，其不同于I/O區(qū)域，而且在該內(nèi)部電路區(qū)域中形成內(nèi)部電路，其中用于向內(nèi)部電路提供源功率的內(nèi)部電路電源焊盤形成在內(nèi)部電路區(qū)域上，其中內(nèi)部電路電源焊盤耦接到靜電保護(hù)電路，并且構(gòu)成靜電保護(hù)電路的一部分的電路形成在內(nèi)部電路區(qū)域中。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中靜電保護(hù)電路具有用于對浪涌電流放電的放電電路以及用 于控制放電電路的控制電路，并且所述放電電路形成在內(nèi)部電路區(qū)域中。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中控制電路形成在I/O 區(qū)域中。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件， 其中半導(dǎo)體芯片具有矩形形狀，I/O區(qū)域沿著半導(dǎo)體芯片的外部外圍部分形成，并且 內(nèi)部電路區(qū)域形成在不同于I/O區(qū)域的內(nèi)部區(qū)域中。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中靜電保護(hù)電路具有用于對浪涌電流放電的放電電路以及用 于控制放電電路的控制電路，并且所述放電電路形成在內(nèi)部電路區(qū)域中。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中控制電路形成在I/O 區(qū)域中。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中控制電路形成在半 導(dǎo)體芯片的角落部分。
8. 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中放電電路形成在內(nèi) 部電路區(qū)域的內(nèi)部外圍部分。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中放電電路形成在內(nèi) 部電路電源焊盤之外。
10. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中多個放電電路耦接 到單個控制電路。
11. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中內(nèi)部電路使用包括p溝道MISFET和n溝道MISFET的標(biāo)準(zhǔn)單 元作為單位元件來形成，并且放電電路利用該標(biāo)準(zhǔn)單元形成。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中放電電路包括反 相器和n溝道MISFET。
13. 根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中放電電路包括反 相器和多個n溝道MISFET。
14. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中控制電路包括電阻 器元件和電容器元件。
15. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中， 控制電路包括第一 MISFET和第二MISFET，并且第一 MISFET用作電阻器元件，第二 MISFET用作電容器元件。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件。更具體地，提供了一種即使內(nèi)部電路電源焊盤和內(nèi)部電路GND焊盤形成在內(nèi)部電路區(qū)域中也能充分地保護(hù)內(nèi)部電路免遭靜電放電侵害的技術(shù)。內(nèi)部電路電源焊盤和內(nèi)部電路GND焊盤設(shè)置在半導(dǎo)體芯片的核心區(qū)域中。在內(nèi)部電路電源焊盤和內(nèi)部電路GND焊盤之間進(jìn)一步形成內(nèi)部電路。在內(nèi)部電路電源焊盤和內(nèi)部電路GND焊盤之間進(jìn)一步形成用于保護(hù)內(nèi)部電路免受浪涌電流侵害的靜電保護(hù)電路。每個靜電保護(hù)電路包括用于促使浪涌電流流入的放電電路以及用于控制放電電路的控制電路。本發(fā)明的特征在于放電電路放置在核心區(qū)域中，控制電路放置在I/O區(qū)域中。
文檔編號H01L27/04GK101232017SQ200810003530
公開日2008年7月30日 申請日期2008年1月18日 優(yōu)先權(quán)日2007年1月22日
發(fā)明者田中一雄, 高桑浩一郎 申請人:株式會社瑞薩科技