專利名稱：非易失性存儲器晶體管、堆疊式存儲裝置及其制造方法
非易失性存儲器晶體管、堆疊式存儲裝置及其制造方法本申請要求于2007年2月12日在韓國知識產(chǎn)權(quán)局(KIPO)提交的第 10-2007-0014553號韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容包含于此以資參考。技術(shù)領(lǐng)域示例實(shí)施例涉及一種非易失性存儲器晶體管、 一種具有該非易失性存儲 器晶體管的非易失性存儲裝置以及制造它們的方法。其它的示例實(shí)施例涉及 一種具有多晶硅鰭的非易失性存儲器晶體管、 一種具有該非易失性存儲器晶 體管的堆疊式非易失性存儲裝置以及制造它們的方法。
背景技術(shù)：
在采用包括形成在半導(dǎo)體基底上的柵電極和形成在柵電極兩側(cè)的結(jié)區(qū) (junction region)的平面型晶體管的半導(dǎo)體裝置中，由于半導(dǎo)體裝置的集成度 的提高，所以已經(jīng)做出了減小溝道長度的嘗試。然而，當(dāng)減小溝道長度時， 會發(fā)生短溝道效應(yīng)，例如漏致勢壘降低(DIBL)、熱載流子效應(yīng)(hot carrier effect) 和穿通(punch through)。為了防止或減少這樣的短溝道效應(yīng)，已經(jīng)引入了各種 方法，包括減小結(jié)區(qū)深度的方法以及通過在溝道中形成槽(groove)來擴(kuò)展溝道 的相對長度的方法。然而，隨著溝道的長度減小至大約50nin情況下，防止 或減少這樣的短溝道效應(yīng)的方法也達(dá)到了極限。發(fā)明內(nèi)容示例實(shí)施例提供一種能夠克服例如短溝道效應(yīng)的限制并實(shí)現(xiàn)半導(dǎo)體裝置 的提高的集成度的非易失性存儲器晶體管、 一種具有該晶體管的堆疊式非易 失性存儲裝置、 一種制造該晶體管的方法以及一種制造該裝置的方法。根據(jù)示例實(shí)施例，提供一種堆疊式非易失性存儲裝置。所述裝置可以包 括從半導(dǎo)體基底向上突出的有源鰭。至少一個第一電荷存儲圖案可以在有源 鰭的頂表面和側(cè)壁上。至少一條第一控制柵極線可以在所述至少一個第一電 荷存儲圖案的頂表面上，并可以與有源鰭交叉。層間介電層可以形成在至少一條第一控制柵極線上。多晶硅鰭可以形成在層間介電層上。至少一條第二 電荷存儲圖案可以在多晶硅鰭的頂表面和側(cè)壁上。至少一條第二控制柵極線 可以在至少一個第二電荷存儲圖案的頂表面上，并可以與多晶硅鰭交叉。根據(jù)示例實(shí)施例，提供一種非易失性存儲器晶體管。所述晶體管可以包 括形成在基底上的支撐部分。多晶硅鰭可以形成在支撐部分上，并且可具有 寬于支撐部分的寬度的寬度。電荷存儲圖案可以在多晶硅鰭的頂表面、側(cè)壁 和底表面上。控制柵極線可以在電荷存儲圖案的頂表面上，并與多晶硅鰭交 叉。根據(jù)示例實(shí)施例，提供一種生產(chǎn)堆疊式非易失性存儲裝置的方法。所述 方法可包括在半導(dǎo)體基底中形成限定有源鰭的溝槽?？梢栽跍喜鄣南虏繀^(qū)域 中形成裝置分隔層，使得可以在裝置分隔層之上暴露有源鰭的上部區(qū)域。至 少 一個第 一 電荷存儲圖案可以在有源鰭的頂表面和側(cè)壁上，并且至少 一條第 一控制柵極線可以在至少一個第一電荷存儲圖案的頂表面上，并可以與有源 鰭的頂表面交叉。層間介電層可以在至少一條第一控制柵極線上。多晶硅鰭 可以在層間介電層上。至少一個第二電荷存儲圖案可以在多晶硅鰭的頂表面 和側(cè)壁上。至少一條第二控制柵極線可以在至少一個第二電荷存儲圖案的頂 表面上，并與多晶硅鰭交叉。根據(jù)示例實(shí)施例，提供一種制造非易失性存儲器晶體管的方法。所述方 法可以包括在基底上形成絕緣層?？稍诮^緣層上形成多晶硅鰭?？梢愿飨蛲?性蝕刻絕緣層，從而在多晶硅鰭之下形成底切并形成位于多晶硅鰭之下的支 撐部分。電荷存儲圖案可以在多晶硅鰭的頂表面、側(cè)壁和底表面上，并且控 制柵極線可以在電荷存儲圖案的頂表面上，并可以與多晶硅鰭交叉。
通過下面結(jié)合附圖的詳細(xì)描述，將更清楚地理解示例實(shí)施例。圖1A至 圖12B示出了如這里描述的非限制性的示例實(shí)施例。圖1A至圖1E是順序示出了根據(jù)示例實(shí)施例的制造具有多晶硅鰭的非易 失性存儲器晶體管的方法的透視圖；圖2A至圖2D是順序示出了根據(jù)示例實(shí)施例的制造具有多晶硅鰭的非易 失性存儲器晶體管的方法中的一些工藝的透視圖；圖3是示出了根據(jù)示例實(shí)施例的多晶硅鰭的掃描電子顯微鏡(SEM)照片；圖4A和圖4B是示出了根據(jù)示例實(shí)施例的非易失性存儲器晶體管的一部 分的透射電子顯微鏡(TEM)照片；圖5A和圖5B是分別示出了根據(jù)示例實(shí)施例的非易失性存儲器晶體管以 及傳統(tǒng)的具有平面型多晶硅層作為溝道層的非易失性存儲器晶體管的Id-Vg 曲線的曲線圖；圖6是示出了4艮據(jù)示例實(shí)施例的非易失性存儲器晶體管以及傳統(tǒng)的具有 平面型多晶硅層作為溝道層的非易失性存儲器晶體管的編程/擦除窗口的曲 線圖；圖7是根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置中設(shè)置的單位裝置層 的布局圖，圖8A至圖8I是沿圖7中的線A-A截取的剖視圖，圖9A至圖91 是沿圖7中的線B-B截取的剖視圖；圖IOA至圖IOD是順序示出了根據(jù)示例實(shí)施例的制造堆疊式非易失性存 儲裝置的方法的一些工藝的剖視圖；圖11是根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置的剖視圖；圖12A和圖12B是根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置的剖視圖。應(yīng)該注意的是，這些附圖意在示出在特定的示例實(shí)施例中使用的方法、 結(jié)構(gòu)和/或材料的一^:特性，并意在補(bǔ)充下面提供的書面描述。然而，這些附 圖不是按比例的，并不會精確反應(yīng)任何給出的實(shí)施例的精確的結(jié)構(gòu)或工作特 性，并且不應(yīng)被理解為限定或限制示例實(shí)施例包含的數(shù)值的范圍或特性。具 體地講，為清晰起見，可以減小或夸大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對 厚度和布置。在各種附圖中使用相似或相同的標(biāo)號意在表示存在相似或相同 的元件或特征。
具體實(shí)施方式
現(xiàn)在，在下文中，將參照附圖來更充分地描述示例實(shí)施例，其中，附圖 中示出了示例實(shí)施例。然而，示例實(shí)施例可以以許多不同的形式來實(shí)施，并 不應(yīng)該被理解為限制這里闡述的實(shí)施例。相反地，提供這些實(shí)施例使得本公 開將是徹底及完整的，并將把示例實(shí)施例的范圍充分傳達(dá)給本領(lǐng)域的技術(shù)人 員。在附圖中，為了清晰起見，夸大了層、膜和區(qū)域的厚度。在整個說明書 中，相同的標(biāo)號始終代表相同的元件。應(yīng)該理解的是，當(dāng)元件或?qū)颖环Q為"在"另一元件或?qū)?上"、"連接到" 另一元件或?qū)踊蛘?結(jié)合到"另一元件或?qū)訒r，它可以直接在其它元件或?qū)?上、直接連接到其它元件或?qū)踊蛘咧苯咏Y(jié)合到其它元件或?qū)樱蛘呖梢源嬖?中間元件或?qū)?。相反，?dāng)元件被稱為"直接在"另一元件或?qū)?上"、"直接 連接到"另一元件或?qū)踊蛘?直接結(jié)合到"另一元件或?qū)訒r，不存在中間元 件或?qū)?。相同的?biāo)號始終代表相同的元件。如這里所使用的，術(shù)語"和/或，， 包括一個或多個相關(guān)所列項(xiàng)的任意和全部組合。應(yīng)該理解的是，雖然術(shù)語第一、第二、第三等可以在這里用來描述各種 元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分 不應(yīng)該受這些術(shù)語限制。這些術(shù)語僅用來將一個元件、組件、區(qū)域、層或部 分與另一區(qū)域、層或部分區(qū)分開。因此，在不脫離示例實(shí)施例的教導(dǎo)的情況 下，下面討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組 件、區(qū)域、層或部分。為了描述方便，在這里可以使用空間相對術(shù)語，比如，"在……之下" "在……以下"、"下面的"、"在……以上"、"上面的，，等來描述如附圖中示 出的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)該理解的是，空間相對術(shù) 語意在包括除附圖中描述的方位外的裝置在使用或操作中的不同方位。例如， 如果將附圖中的裝置翻轉(zhuǎn)，則被描述為"在"其它元件或特征"以下，，或"之 下，，的元件將隨后被定位為在其它元件或特征"以上"。因此，示例性術(shù)語 "在……以下"可以包括"在……以上，，和"在……以下，，兩個方位?？蓪⒀b置另外定位(旋轉(zhuǎn)90度或處于其它方位)，并相應(yīng)地解釋這里使用的空間相對描述符。這里使用的術(shù)語僅出于描述具體實(shí)施例的目的，而不意在成為示例實(shí)施 例的限制。如這里所使用的，除非上下文另外清楚地指出，否則單數(shù)形式也 意在包括復(fù)數(shù)形式。還應(yīng)該理解的是，當(dāng)術(shù)語"包括"和/或"包含"在此說 明書中使用時，其表明所述特征、整體、步驟、操作、元件和/或組件的存在， 但不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的纟且的存在或添力口。在這里參照作為理想實(shí)施例(和中間結(jié)構(gòu))的示意示圖的剖視圖來描述示 例實(shí)施例。如此，將預(yù)料到的是由例如制造技術(shù)和/或公差造成的示圖的形狀而是將包括例如由制造造成的形狀的偏差。例如，示出為矩形的注入?yún)^(qū)通常 會在其邊緣處具有倒圓的或者彎曲的特性和/或具有注入濃度梯度，而不是從 注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣，由注入形成的埋區(qū)會導(dǎo)致在埋區(qū)與發(fā) 生注入的表面之間的區(qū)域中的一些注入。因此，附圖中示出的區(qū)域本質(zhì)上是 示意性的，它們的形狀不意在示出裝置的區(qū)域的真實(shí)形狀，并不意在限制示 例實(shí)施例的范圍。除非另外限定，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)的 含義與示例實(shí)施例所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。還應(yīng)該理 解的是，除非在這里特定地限定，否則術(shù)語(諸如在通用字典里定義的術(shù)語) 應(yīng)該被理解為其含義與相關(guān)領(lǐng)域的環(huán)境中它們的含義一致，并且不應(yīng)該被理 想化或過度正式地理解。圖1A至圖lE是順序示出了根據(jù)示例實(shí)施例的制造具有多晶硅鰭(fm)的 非易失性存儲器晶體管的方法的透視圖。參照圖1A,可以在基底10上形成 保護(hù)層ll，并且保護(hù)層11可以包括氮化硅層?？梢栽诒Ｗo(hù)層11上形成緩沖 層12，并且緩沖層12可以包括氧化硅層?？梢栽诰彌_層12上形成非晶硅層， 并且可以將非晶硅層圖案化，從而形成寬度為WJ5且高度為H—15的具有沿 一個方向延伸的線的形狀的非晶硅圖案15。參照圖1B,可以在具有非晶硅圖案15的基底10上形成覆蓋層(capping layer)16,并且覆蓋層16可以在非晶硅圖案15上或覆蓋非晶硅圖案15。覆蓋 層16可以包括會更易于透射穿過準(zhǔn)分子激光束(隨后描述)的氧化硅層。覆蓋 層16的厚度可以為大約5nm至大約2000nm。然后，可以將準(zhǔn)分子激光束照 射到覆蓋層16上，并且準(zhǔn)分子激光束可以透射穿過覆蓋層16,然后被吸收 到非晶硅圖案15中。準(zhǔn)分子激光束的強(qiáng)度可以為大約100 mJ/cmS至大約2000 mJ/cm2。參照圖1C，在照射準(zhǔn)分子激光束的同時，通過吸收準(zhǔn)分子激光束，非晶 硅圖案15會在相對短的時間段內(nèi)熔化。由表面張力(Fa)所導(dǎo)致的收縮效應(yīng) (shrinkage effect)使得熔化的硅15'趨向于具有與半球形類似的形狀。在照射準(zhǔn) 分子激光束之后，可以使熔化的硅15'逐漸地冷卻。會在熔化的硅15'的中間 的下部附近(流體不易發(fā)生流動處)生成晶種，并可以從晶種向上開始結(jié)晶。例 如，可以從熔化的,圭15'的中間的下部向上施加Si晶體的生長力(growth force)Fb。由于表面張力Fa和Si晶體的生長力Fb,熔化的硅15'可以結(jié)晶并同時轉(zhuǎn)變?yōu)橹蔚男螤?，從而形成柱形形狀的多晶硅?5a(見圖1D)。因?yàn)?如上所述從熔化的硅15'的中間的下部附近的晶種向上開始發(fā)生結(jié)晶，所以相 對大的柱狀(columnar-like)晶粒會形成在多晶硅鰭15a(見圖1D)中，并會具有 相對小的缺陷。在結(jié)晶工藝中，會在保護(hù)層16的階差(step difference)部分處 產(chǎn)生裂縫(crack)C。參照圖1D,可以通過去除覆蓋層16來暴露柱形形狀的多晶硅鰭15a。 多晶硅鰭15a的平均寬度W—15a窄于非晶硅圖案15的寬度W—15(見圖1A), 多晶硅鰭15a的高度HJ5a高于非晶硅圖案15的高度H—15(見圖1A)。多晶 硅鰭15a的高度H—15a與平均寬度W—15a的比可以為大約1或更大。如上所 述，通過使用準(zhǔn)分子激光退火(ELA)技術(shù)來使非晶硅圖案15結(jié)晶，會表現(xiàn)出 這種結(jié)果。因?yàn)槎嗑Ч桷?5a的平均寬度W—15a窄于通過光刻工藝形成的非晶硅圖 案15的寬度W一15,所以可以形成具有窄于光刻工藝的極限分辨率的寬度的 微鰭形溝道層(finefm-shaped channel layer)。因此，可以提高半導(dǎo)體裝置的集 成度。然后，可以使用保護(hù)層11作為蝕刻停止層(etch stop layer)并使用非晶硅 圖案15作為蝕刻掩模來各向同性地蝕刻緩沖層12。結(jié)果，可以蝕刻緩沖層 12的環(huán)繞多晶硅鰭15a的被暴露的部分，甚至可以隨后蝕刻緩沖層12的位于 多晶硅鰭15a之下的部分，從而在多晶硅鰭15a之下形成底切(undercut)UC。 因此，各向同性蝕刻后的緩沖層12的剩余部分可以在多晶硅鰭15a之下形成 支撐部分12a，并且可以暴露環(huán)繞支撐部分12a的底表面的保護(hù)層11。支撐 部分12a的寬度W—12a可以窄于多晶硅鰭15a的平均寬度W一15a。因此，可 以暴露環(huán)繞支撐部分12a的頂表面的多晶硅鰭15a的底表面。各向同性蝕刻 可以為濕蝕刻或各向同性干蝕刻。如果覆蓋層16和緩沖層12由相同的材料 層形成，則可以在去除覆蓋層16的同時蝕刻緩沖層12。參照圖1E,可以在多晶硅鰭15a的頂表面、側(cè)壁和底表面上形成電荷存 儲圖案17?？梢栽陔姾纱鎯D案17上形成與多晶硅鰭15a交叉的控制柵極線 19?？刂茤艠O線19可以在多晶硅鰭15a的頂表面、側(cè)壁和底表面上或覆蓋多 晶硅鰭15a的頂表面、側(cè)壁和底表面。換句話說，電荷存儲圖案17和控制柵 極線19可以形成為幾乎完全包圍多晶硅鰭15a。結(jié)果，溝道寬度可以寬于當(dāng) 電荷存儲圖案17和控制柵極線19僅形成在多晶硅鰭15a的頂表面和側(cè)壁上時的溝道寬度。因此，可以減小漏電流，并且可以增加導(dǎo)通電流(oncurrent)。 電荷存儲圖案17可以為電荷捕獲圖案。例如，電荷捕獲圖案可以為順序堆疊 的氧化硅層/氮化硅層/氧化硅層，例如，氧化物-氮化物-氧化物(ONO)層和/或 可以為順序堆疊的氧化硅層/氮化硅層，例如，氧化物-氮化物(ON)層。電荷存儲圖案17也可以為浮置柵極。柵極絕緣層(未示出)可以置于浮置 柵極與多晶硅鰭15a之間。柵間介電層(inter-gate dielectric layer)(未示出)可以 置于浮置柵極與控制柵極線19之間。浮置柵極可以為多晶硅層?？刂茤艠O線 19可以為多晶硅層和/或包括多晶硅層和金屬硅化物層的堆疊的層，金屬硅化 物層可以為W、 Co或Ni的^f圭化物層?？梢允褂脽嵫趸椒▉硇纬稍跂艠O絕緣層和電荷捕獲圖案中的接觸多晶 硅鰭15a的氧化硅層?？梢允褂玫蛪夯瘜W(xué)氣相沉積(LPCVD)、等離子體增強(qiáng) 化學(xué)氣相沉積(PECVD)、感應(yīng)式耦合等離子體化學(xué)氣相沉積(ICPCVD)或原子 層沉積(ALD)來形成電荷捕獲圖案中的其它層、浮置柵極、柵間介電層和控 制柵極線19。圖2A至圖2D是順序示出了根據(jù)示例實(shí)施例的制造具有多晶硅鰭的非易 失性存儲器晶體管的方法中的一些工藝的透視圖。除下面的描述外，圖2A 至圖2D中示出的根據(jù)示例實(shí)施例的制造非易失性存儲器晶體管的方法可以 與參照圖1A至圖1E描述的制造方法類似。參照圖2A，可以使用與參照圖1A描述的方法相同的方法在基底10上 順序地形成保護(hù)層ll、緩沖層12和非晶硅圖案15?？梢允褂梅蔷Ч鑸D案15 作為蝕刻掩模并使用保護(hù)層11作為蝕刻停止層來蝕刻緩沖層12,使得蝕刻 后的緩沖層12的寬度W—12可以等于或窄于非晶硅圖案15的寬度W—15。例 如，蝕刻后的緩沖層12的寬度W—12可以為非晶硅圖案15的寬度W—15的 大約0.1倍至大約1倍。如果蝕刻后的緩沖層12的寬度W—12等于非晶硅圖 案15的寬度W—15,則可以使用各向異性蝕刻方法來蝕刻緩沖層12。相反， 如果蝕刻后的緩沖層12的寬度W_12窄于非晶硅圖案15的寬度W—15,則可 以使用各向同性蝕刻方法來蝕刻緩沖層12,因此，可以在非晶硅圖案15之 下形成底切UC—1。參照圖2B，可以在具有非晶硅圖案15的基底10上形成在非晶硅圖案 15上或覆蓋非晶硅圖案15的覆蓋層16。由于存在底切UC—1,使得在覆蓋層 16、緩沖層12以及非晶硅圖案15之間會形成空腔(vacancy)V,并可以空氣會被填充在空腔V中。然后，可以將準(zhǔn)分子激光束照射到覆蓋層16上，并且準(zhǔn)分子激光束可以透射穿過覆蓋層16,然后被吸收到非晶硅圖案15中。參照圖2C，在將準(zhǔn)分子激光束照射到覆蓋層16上的同時，非晶硅圖案 15會熔化。在將準(zhǔn)分子激光束照射到覆蓋層16上之后，可以使熔化的硅逐 漸地冷卻，從而形成具有柱形形狀的多晶硅鰭15a。當(dāng)將空氣填充到空腔V 中時，緩沖層12的熱導(dǎo)率可以高于空氣的熱導(dǎo)率。當(dāng)熔化的硅冷卻時，接觸 緩沖層12的部分會比接觸空腔V的部分冷卻得快。因此，可以更有效地執(zhí) 行熔化的硅的中間的下部附近的晶種的形成和從晶種開始向上的結(jié)晶。多晶 硅鰭15a的底表面的寬度可以等于或窄于緩沖層12的寬度。在結(jié)晶工藝中， 可以在保護(hù)層16的階差部分處生成裂縫C。參照圖2D,在通過去除覆蓋層16來暴露柱形形狀的多晶硅鰭15a之后， 還可以使用保護(hù)層11作為蝕刻停止層并使用多晶硅鰭15a作為蝕刻掩模來各 向同性地蝕刻緩沖層12。結(jié)果，可以蝕刻緩沖層12的位于多晶硅鰭15a之下 的部分，從而在多晶硅鰭15a之下形成底切UC—2。各向同性蝕刻后的緩沖層 12的剩余部分可以在多晶硅鰭15a之下形成支撐部分12a。當(dāng)覆蓋層16和緩 沖層12由相同的材料層形成時，可以在去除覆蓋層16的同時蝕刻緩沖層12。 然后，可以使用參照圖1E描述的方法來形成電荷存儲圖案和控制柵極線。圖3是示出了根據(jù)示例實(shí)施例的使用參照圖1A至圖1D描述的方法形成 的多晶硅鰭15a的掃描電子顯微鏡(SEM)照片。參照圖3，具有線的形狀的多 晶硅鰭15a可以形成在保護(hù)層11上。多晶硅鰭15a可以具有包括高出外部部 分的中心部分的柱形形狀。圖4A和圖4B是示出了根據(jù)示例實(shí)施例的使用參照圖1A至圖1E描述 的方法形成的非易失性存儲器晶體管的一部分的透射電子顯微鏡(TEM)的照 片。圖4B是圖4A的局部放大的視圖。參照圖4A和圖4B，多晶硅鰭15a可 以形成為柱形的形狀。多晶硅鰭15a可以由電荷捕獲圖案17環(huán)繞，其中，電 荷捕獲圖案17為ON層；電荷捕獲圖案17可以由控制柵極線19環(huán)繞，其中， 控制柵極線19為多晶硅層。圖5A和圖5B是分別示出了使用參照圖1A至圖1E描述的方法形成的 非易失性存儲器晶體管以及傳統(tǒng)的具有平面型多晶硅層作為溝道層的非易失 性存儲器晶體管的Id-Vg曲線的曲線圖。參照圖5A和圖5B,在圖5A和圖 5B中示出的根據(jù)示例實(shí)施例的具有多晶硅鰭15a的非易失性存儲器晶體管具有的漏電流(例如，截止電流)可以低于傳統(tǒng)的具有平面型多晶硅層作為溝道層 的非易失性存儲器晶體管的漏電流，具有的操作電流(例如，導(dǎo)通電流)可以高 于傳統(tǒng)的具有平面型多晶硅層作為溝道層的非易失性存儲器晶體管的操作電流。分別在刷新狀態(tài)(fresh state)f、編程狀態(tài)p和4察除狀態(tài)e中都可以看出這 種現(xiàn)象。圖6是示出了根據(jù)示例實(shí)施例的非易失性存儲器晶體管以及傳統(tǒng)的具有 平面型多晶硅層作為溝道層的非易失性存儲器晶體管的編程/擦除窗口 (window)的曲線圖。水平軸表示柵極電壓的絕對值，垂直軸表示閾值電壓。 參照圖6,當(dāng)柵極電壓的絕對值為大約11V時，在根據(jù)示例實(shí)施例的非易失 性存儲器晶體管的編程狀態(tài)F_p與擦除狀態(tài)F—e之間的閾值電壓的差p可以 為大約1.41V。另一方面，在傳統(tǒng)的具有平面型多晶硅層作為溝道層的非易 失性存儲器晶體管的編程狀態(tài)N_p與擦除狀態(tài)N—e之間的閾值電壓的差q可 以為大約0.25V。因此，根據(jù)示例實(shí)施例的非易失性存儲器晶體管具有的編 程/擦除窗口可寬于傳統(tǒng)的非易失性存儲器晶體管的編程/#察除窗口 。圖7是根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置中設(shè)置的單位裝置層 的布局圖，圖8A至圖8I是沿圖7中的線A-A截取的剖視圖，圖9A至圖91 是沿圖7中的線B-B截取的剖視圖。首先，將參照圖7,圖81和圖9I來描述 根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置。可以由形成在半導(dǎo)體基底100中的溝槽(trench)100b(圖8A)來限定從半導(dǎo) 體基底100向上突出的多個有源鰭(active fin)100a,有源鰭100a可以具有沿 第一方向Y彼此平行延伸的線的形狀。裝置分隔層107可以置于溝槽100b 的下部區(qū)域中，有源鰭100a的上部區(qū)域可以暴露在裝置分隔層107上方。多條第一控制柵極線119c可以沿第二方向X與有源鰭100a交叉。多個 第一電荷存儲圖案117'可以分別置于第一控制柵極線119c與有源鰭100a之 間并位于第一控制柵極線119c和有源鰭100a的交叉區(qū)域處。第一電荷存儲 圖案117'中的每個可以在每個有源鰭100a的頂表面和側(cè)壁上或覆蓋每個有源 鰭100a的頂表面和側(cè)壁。沿第二方向X與有源鰭100a交叉的第一地(ground)選擇線119g和第一 串(string)選擇線119s可以分別置于多條第一控制柵極線119c的兩側(cè)。多個第 一電荷存儲圖案117'也可以分別置于有源鰭100a與第一地選^f奪線119g和第 一串選擇線119s之間并位于有源鰭100a與第一地選擇線119g和第一串選擇線119s的交叉區(qū)域處。多個第一電荷存儲圖案117'可以為第一浮置柵極。在示例實(shí)施例中，第 一柵極絕緣層116可以置于多個第一電荷存儲圖案117'與有源鰭100a之間。 第一柵間介電層118可以置于多個第一電荷存儲圖案117'與第一控制柵極線 119c之間以及多個第 一 電荷存儲圖案117'與第 一地選擇線119g和第 一 串選擇 線119s之間。多個第一電荷存儲圖案117'也可以是多晶硅層。第一控制柵極 線119c、第一地選擇線119g和第一串選擇線119s中的每個可以為多晶硅層 或包括多晶硅層和金屬硅化物層的堆疊的層，其中，金屬硅化物層可以為W、 Co或Ni的硅化物層。雜質(zhì)區(qū)101—a、 101一b和101—c可以形成在有源鰭100a中并位于第一控 制柵極線119c與第一地選擇線119g和第一串選擇線119s之間暴露的有源鰭 100a的區(qū)域中。結(jié)果，可以形成包括彼此串聯(lián)連接的第一串選擇晶體管、第 一單元(cell)晶體管和第一地選擇晶體管的多個第一串，并且所述多個第一串 可以構(gòu)成第一單位裝置層U!。形成在有源鰭100a中與第一串選擇線119s相鄰并與第一控制柵極線 119c相對布置的雜質(zhì)區(qū)101—c可以限定第一串選擇晶體管的漏區(qū)。形成在有 源鰭100a中與第一地選4奪線119g相鄰并與第一控制柵4及線119c相對布置的 雜質(zhì)區(qū)101—b可以限定第一地選擇晶體管的源區(qū)。第 一層間介電層120可以形成在第 一控制柵極線119c以及第 一地選擇線 119g和第一串選擇線119s上，然后，多個第一多晶硅鰭135a可以形成在第 一層間介電層120上。第一多晶硅鰭135a可以具有沿第一方向Y彼此平行延 伸的線的形狀，可以通過使用準(zhǔn)分子激光退火(ELA)方法使非晶硅圖案結(jié)晶來 形成第一多晶硅鰭135a。多條第二控制柵極線139c可以沿第二方向X與第一多晶硅鰭135a交叉， 多個第二電荷存儲圖案137'可以分別置于第二控制4冊極線139c與第 一多晶硅 鰭135a之間并位于第二控制柵極線139c和第一多晶硅鰭135a的交叉區(qū)域處。 因此，第二電荷存儲圖案137'中的每個可以在第一多晶硅鰭135a的頂表面和 側(cè)壁上或覆蓋第一多晶硅鰭135a的頂表面和側(cè)壁。沿第二方向X與第一多晶硅鰭135a交叉的第二地選擇線139g和第二串 選擇線139s可以分別置于多條第二控制柵極線139c的兩側(cè)。多個第二電荷 存儲圖案137'也可以分別置于第一多晶硅鰭135a與第二地選擇線139g和第二串選擇線139s之間并位于第一多晶硅鰭135a與第二地選擇線139g和第二 串選擇線139s的交叉區(qū)域處。第一層間介電層120可以具有置于第一多晶硅鰭135a之下的第一支撐部 分125a。因?yàn)榈谝恢尾糠?25a的寬度W—125a窄于第一多晶硅鰭135a的 寬度WJ35a,所以可以暴露環(huán)繞第一支撐部分125a的第一多晶硅鰭135a的 底表面。第二電荷存儲圖案137'可以在第一多晶硅鰭135a的暴露的底表面上 或覆蓋第一多晶硅鰭135a的暴露的底表面。第一層間介電層120可以包括順 序堆疊并置于第一支撐部分125a之下的第一下層間介電層121和第一保護(hù)層 123。第二電荷存儲圖案137'可以為第二浮置柵極，第二4冊極絕緣層136可以 置于第二電荷存儲圖案137'與第一多晶硅鰭135a之間。第二柵間介電層138 可以置于第二電荷存儲圖案137'與第二控制柵極線139c之間以及第二電荷存 儲圖案137'與第二地選擇線139g和第二串選擇線139s之間。雜質(zhì)區(qū)135—a、 135—b和135—c可以形成在第一多晶硅鰭135a中并位于 第二控制柵極線139c與第二地選擇線139g和第二串選擇線139s之間暴露的 第一多晶硅鰭135a的區(qū)域中。結(jié)果，可以形成包括彼此串聯(lián)連接的第二串選 擇晶體管、第二單元晶體管和第二地選擇晶體管的多個第二串。所述多個第二串構(gòu)成第二單位裝置層U2。形成在第一多晶硅鰭135a中與第二串選擇線139s相鄰并與第二控制柵 極線139c相對布置的雜質(zhì)區(qū)135—c限定第二串選擇晶體管的漏區(qū)。形成在第 一多晶硅鰭135a中與第二地選擇線139g相鄰并與第二控制柵極線139c相對 布置的雜質(zhì)區(qū)135—b限定第二地選擇晶體管的源區(qū)。第二層間介電層140可以形成在第二控制柵極線139c、第二地選擇線 139g和第二串選"t奪線139s上。多個第二多晶硅鰭155a可以形成在第二層間 介電層140上，并且第二多晶硅鰭155a可以具有沿第一方向Y彼此平行延伸 的線的形狀。可以通過使用準(zhǔn)分子激光退火方法使非晶硅圖案結(jié)晶來形成第 二多晶硅鰭155a。多條第三控制柵極線159c可以沿第二方向X與第二多晶硅鰭155a交叉。 第三電荷存儲圖案157'可以分別置于第三控制柵極線159c與第二多晶硅鰭 155a之間并位于第三控制柵極線159c和第二多晶硅鰭155a的交叉區(qū)域處。 第三電荷存儲圖案157'中的每個可以在第二多晶硅鰭155a的頂表面和側(cè)壁上或覆蓋第二多晶硅鰭155a的頂表面和側(cè)壁。沿第二方向X與第二多晶硅鰭155a交叉的第三地選>^線159g和第三串 選擇線159s可以分別置于多條第三控制柵極線159c的兩側(cè)。第三電荷存儲 圖案157'也可以分別置于第二多晶硅鰭155a與第三地選擇線159g和第三串 選擇線159s之間并位于第二多晶硅鰭155a與第三地選擇線159g和第三串選 擇線159s的交叉區(qū)域處。第二層間介電層140可以具有位于第二多晶硅鰭155a之下的第二支撐部 分145a。因?yàn)榈诙尾糠?45a的寬度W_145a窄于第二多晶硅鰭155a的 寬度WJ55a,所以可以暴露環(huán)繞第二支撐部分145a的第二多晶硅鰭155a的 底表面。第三電荷存儲圖案157'可以在第二多晶硅鰭155a的暴露的底表面上 或覆蓋第二多晶硅鰭155a的暴露的底表面。第二層間介電層140可以包括順 序堆疊并置于第二支撐部分145a之下的第二下層間介電層141和第二保護(hù)層 143。第三電荷存儲圖案157'可以為第三浮置柵極，第三柵極絕緣層156可以 置于第三電荷存儲圖案157'與第二多晶硅鰭155a之間。第三柵間介電層158 可以置于第三電荷存儲圖案157'與第三控制柵極線159c之間以及第三電荷存 儲圖案157'與第三地選擇線159g和第三串選擇線159s之間。雜質(zhì)區(qū)155—a、 155J)和155c可以形成在第二多晶硅鰭155a中并形成在 第三控制柵極線159c與第三地選擇線159g和第三串選擇線159s之間暴露的 第二多晶硅鰭155a的區(qū)域中。結(jié)果，可以形成包括彼此串聯(lián)連接的第三串選 擇晶體管、第三單元晶體管和第三地選擇晶體管的多個第三串。所述多個第三串可以構(gòu)成第三單元裝置層U3。形成在第二多晶硅鰭155a中與第三串選擇線159s相鄰并與第三控制柵 極線159c相對布置的雜質(zhì)區(qū)155—c限定第三串選擇晶體管的漏區(qū)。形成在第 二多晶硅鰭155a中與第三地選擇線159g相鄰并與第三控制柵極線159c相對 布置的雜質(zhì)區(qū)155_b限定第三地選擇晶體管的源區(qū)。第三層間介電層161可 以形成在第三控制柵極線159c以及第三地選擇線159g和第三串選4奪線159s 上。電連接到第一地選擇晶體管的源區(qū)101—b的頂表面和第二地選擇晶體管 的源區(qū)135_b的底表面的第一貫通源電極127_CS可以置于第一層間介電層 120中。電連接到第一串選擇晶體管的漏區(qū)101一c的頂表面和第二串選擇晶體管的漏區(qū)135—c的底表面的第一貫通位線電極127—BL也可以置于第一層間 介電層120中。電連接到第二地選擇晶體管的源區(qū)135—b的頂表面和第三地選擇晶體管 的源區(qū)155—b的底表面的第二貫通源電極147_CS可以置于第二層間介電層 140中。電連接到第二串選擇晶體管的漏區(qū)135—c的頂表面和第三串選擇晶體 管的漏區(qū)155—c的底表面的第二貫通位線電極147—BL也可以置于第二層間 介電層140中。電連接到第三地選擇晶體管的源區(qū)155_b的頂表面的第三貫通源電極 167—CS可以置于第三層間介電層161中。電連接到第三串選擇晶體管的漏區(qū) 155_c的頂表面的第三貫通位線電極167—BL也可以置于第三層間介電層161中。位線(未示出)可以分別電連接到第三貫通位線電極167_BL,源線(未示出) 可以分別電連接到第三貫通源電極167—CS。因此，第一串至第三串可以在成 對的位線與源線之間彼此并聯(lián)連接。結(jié)果，根據(jù)示例實(shí)施例的非易失性存儲 裝置可以實(shí)現(xiàn)集成度是具有單一單位裝置層的非易失性存儲裝置的集成度的 三倍。在示例實(shí)施例中，描述了包括三個單位裝置層的裝置。然而，示例實(shí) 施例可以不限于此，并可以被應(yīng)用到包括多個單位裝置層的裝置中。下文中， 將描述根據(jù)示例實(shí)施例的制造堆疊式非易失性存儲裝置的方法。參照圖7、圖8A和圖9A,可以在半導(dǎo)體基底IOO上順序堆疊犧牲絕緣 層103和硬掩模層105?？梢栽谟惭谀?05上形成光致抗蝕劑圖案(未示出)， 然后可以使用光致抗蝕劑圖案作為掩模來蝕刻硬掩^^莫層105、犧牲絕緣層103 和半導(dǎo)體基底100。結(jié)果，可以在半導(dǎo)體基底100中形成限定多個有源鰭100a 的溝槽100b。然后，可以去除光致抗蝕劑圖案，有源鰭100a可以具有沿第一 方向Y彼此平行延伸的線的形狀。然后，可以在溝槽100b中并在硬掩模層 105上形成裝置分隔層107,然后將裝置分隔層107平坦化直到暴露硬掩模層 105。參照圖7、圖8B和圖9B,可以回蝕裝置分隔層107,因此，可以在溝 槽100b的下部區(qū)域中剩余裝置分隔層107。結(jié)果，可以在裝置分隔層107上 方暴露有源鰭100a的上部區(qū)域?？梢栽诰哂斜┞兜挠性傣?00a的半導(dǎo)體基 底100的整個表面上形成第一電荷存儲層。在示例實(shí)施例中，第一電荷存儲 層可以為第一浮置柵極導(dǎo)電層，同樣，在形成第一浮置柵極導(dǎo)電層之前，可以通過使用熱氧化方法來在具有暴露的有源鰭100a的半導(dǎo)體基底100的整個 表面上形成第一柵極絕緣層116。此后，可以使用光刻方法將第一電荷存儲 層圖案化，從而形成具有沿對應(yīng)的有源鰭100a延伸的線的形狀的第一預(yù)備電 荷存儲圖案117。參照圖7、圖8C和圖9C，可以在第一預(yù)備電荷存儲圖案117上順序堆 疊第一柵間介電層118和柵極導(dǎo)電層(未示出)。然后，可以順序地將柵極導(dǎo)電 層、柵間介電層118和第一預(yù)備電荷存儲圖案117圖案化。結(jié)果，可以形成 沿第二方向與有源鰭100a交叉的多條第一控制柵極線119c，可以分別將沿第 二方向與有源鰭100a交叉的第一地選擇線119g和第一串選擇線119s置于多 條第一控制柵極線119c的兩側(cè)?？梢苑謩e在第一控制柵極線119c與有源鰭 1 OOa之間以及在有源鰭1 OOa與第 一地選擇線119g和第 一 串選擇線119s之間 形成第一電荷存儲圖案117'。然后，可以使用第一控制柵極線119c以及第一地選擇線119g和第一串 選擇線119s作為掩模將n型或p型雜質(zhì)注入到有源鰭100a中。結(jié)果，可以 在有源鰭100a中形成雜質(zhì)區(qū)101—a、 101—b和101一c?？梢孕纬砂ū舜舜?lián) 連接的第一串選擇晶體管、第一單元晶體管和第一地選擇晶體管的多個第一串，并且所述多個第一串可以構(gòu)成第一單位裝置層U!。形成在有源鰭100a中與第一串選擇線119s相鄰并與第一控制柵極線 119c相對布置的雜質(zhì)區(qū)101—c限定第一串選擇晶體管的漏區(qū)。形成在有源鰭 100a中與第一地選擇線119g相鄰并與第一控制柵極線119c相對布置的雜質(zhì) 區(qū)101一b限定第一地選擇晶體管的源區(qū)。參照圖7、圖8D和圖9D,可以在第一控制柵極線119c以及第一地選擇 線119g和第一串選擇線119s上形成第一層間介電層120,第一層間介電層 120可以包括順序堆疊的第一下層間介電層121、第一保護(hù)層123和第一緩沖 層125。可以在第一層間介電層120中形成用于分別暴露第一串選擇晶體管的漏 區(qū)101—c和第一地選擇晶體管的源區(qū)101—b的接觸孔。可以在具有接觸孔的 半導(dǎo)體基底100上堆疊導(dǎo)電層，然后可以對導(dǎo)電層執(zhí)行化學(xué)機(jī)械拋光(CMP) 工藝。結(jié)果，可以在第一層間介電層120中形成分別電連接到第一串選擇晶 體管的漏區(qū)101—c和第一地選擇晶體管的源區(qū)101—b的第一貫通位線電極 127—BL和第一貫通源電極127 CS?？梢允褂霉饪谭椒ㄔ诘谝粚娱g介電層120上形成非晶硅圖案135。非晶 硅圖案135可以具有沿第一方向Y彼此平行延伸的線的形狀。非晶硅圖案135 可以與有源鰭100a對準(zhǔn)?？梢栽诰哂蟹蔷Ч鑸D案135的半導(dǎo)體基底100上形 成覆蓋層134，使得覆蓋層134在非晶硅圖案135上或覆蓋非晶硅圖案135。 覆蓋層134可以為準(zhǔn)分子激光束(隨后描述)可以易于透射穿過的氧化硅層，并 且覆蓋層134的厚度可以為大約5nm至大約2000nm。然后，可以將準(zhǔn)分子 激光束照射在覆蓋層134上，使得準(zhǔn)分子激光束可以透射穿過覆蓋層134然 后被吸收到非晶硅圖案135中。準(zhǔn)分子激光束的強(qiáng)度可以為大約100 mJ/cm2 至大約2000mJ/cm2。參照圖7、圖8E和圖9E，吸收準(zhǔn)分子激光束的非晶硅圖案135會熔化 并結(jié)晶，從而形成具有柱形形狀的第一多晶硅鰭135a。形成第一多晶硅鰭135a 的步驟的詳細(xì)描述與關(guān)于圖1C的多晶硅鰭15a的描述基本相同。在結(jié)晶工藝 中，會在覆蓋層134的階差部分生成裂縫C。參照圖7、圖8F和圖9F,可以通過去除覆蓋層134來暴露具有柱形形 狀的第一多晶硅鰭135a。因此，第一多晶硅鰭135a的寬度W—135a可以窄于 非晶硅圖案135的寬度W—135,第一多晶硅鰭135a的高度H—135a可以高于 非晶硅圖案135的高度H—135。第一多晶硅鰭135a的高度H—135a與寬度 W—135a的比可以大約為l或更大。然后，可以使用第一保護(hù)層123作為蝕刻停止層來各向同性蝕刻第一緩 沖層125。結(jié)果，可以在第一多晶硅鰭135a之下形成底切UC,各向同性蝕 刻后的第一緩沖層125的剩余部分可以在第一多晶硅鰭135a的底表面處形成 第一支撐部分125a?？梢员┞董h(huán)繞第一支撐部分125a的底表面的第一保護(hù)層 123。第一支撐部分125a的寬度W一125a可以窄于第一多晶硅鰭135a的寬度 WJ35a。因此，可以暴露環(huán)繞第一支撐部分125a的頂表面的第一多晶硅鰭 135a的底表面。即使形成第一保護(hù)層123來使整個半導(dǎo)體基底100的第一支 撐部分125a的高度均勻，也可省略第一保護(hù)層123。各向同性蝕刻可以為濕蝕刻或各向同性干蝕刻。當(dāng)覆蓋層134和第一緩 沖層125由相同的材料層形成時，可以在去除覆蓋層134的同時蝕刻第一緩 沖層125。參照圖7、圖8G和圖9G，可以在第一多晶硅鰭135a的頂表面、側(cè)壁和 底表面上形成第二電荷存儲層(未示出)。當(dāng)省略形成第一支撐部分125a的步驟時，可以僅在第一多晶硅鰭135a的頂表面和側(cè)壁上形成第二電荷存儲層(未 示出)。可以使用LPCVD、 PECVD、 ICPCVD或ALD來形成第二電荷存儲層 (未示出)。例如，可以使用PECVD、 ICPCVD或ALD來形成第二電荷存儲層， 在這些方法中，在大約600。C或更低的溫度下形成層，或者在相對低的溫度 下形成層。因此，可以防止或減少形成在第一單位裝置層U,中的裝置的劣化。在示例實(shí)施例中，第二電荷存儲層可以為第二浮置柵極導(dǎo)電層。在形成 第二浮置柵極導(dǎo)電層之前，可以在具有第一多晶硅鰭135a的半導(dǎo)體基底100 的整個表面上形成第二柵極絕緣層136?？梢允褂脽嵫趸椒?、LPCVD、 PECVD、 ICPCVD或ALD來形成第二柵極絕《彖層136。例如，可以使用 PECVD、 ICPCVD或ALD來形成第二柵極絕緣層136，在這些方法中，在大 約600。C或更低的溫度條件下形成層，或者在相對4氐的溫度下形成層。然后， 可以使用光刻方法來將第二電荷存儲層圖案化，從而形成具有沿對應(yīng)的第一 多晶硅鰭135a延伸的線的形狀的第二預(yù)備電荷存儲圖案137。參照圖7、圖8H和圖9H,可以在第二預(yù)備電荷存儲圖案137上順序堆 疊第二柵間介電層138和柵極導(dǎo)電層(未示出)。然后，可以順序地將柵極導(dǎo)電 層、第二柵間介電層138和第二預(yù)備電荷存儲圖案137圖案化。結(jié)果，可以 形成沿第二方向X與第一多晶硅鰭135a交叉的多條第二控制柵極線139c。 沿第二方向X與第一多晶硅鰭135a交叉的第二地選擇線139g和第二串選擇 線139s可以分別置于多條第二控制柵極線139c的兩側(cè)?？梢栽诘诙刂茤?極線139c與第一多晶硅鰭135a之間以及在第一多晶硅鰭135a與第二地選擇 線139g和第二串選擇線139s之間分別形成第一電荷存儲圖案137'。然后，可以使用第二控制柵極線139c以及第二地選擇線139g和第二串 選擇線139s作為掩模將n型或p型雜質(zhì)注入到第一多晶硅鰭135a中。結(jié)果， 可以在第一多晶石圭鰭135a中形成雜質(zhì)區(qū)135一a、 135—b和135一c。可以形成包 括彼此串聯(lián)連接的第二串選擇晶體管、第二單元晶體管和第二地選擇晶體管 的多個第二串，并且所述多個第二串可以構(gòu)成第二單位裝置層U2。形成在第一多晶硅鰭135a中與第二串選擇線139s相鄰并與第二控制柵 極線139c相對布置的雜質(zhì)區(qū)135一c限定第二串選擇晶體管的漏區(qū)。形成在第 一多晶硅鰭135a中與第二地選擇線139g相鄰并與第二控制4冊極線139c相對 布置的雜質(zhì)區(qū)135一b限定第二地選擇晶體管的源區(qū)。可以在第二控制柵極線139c以及第二地選擇線139g和第二串選擇線139s上形成第二層間介電層140，第二層間介電層140可以包括順序堆疊的 第二下介電層141、第二保護(hù)層143和第二緩沖層145?？梢栽诘诙娱g介電層140中形成用于分別暴露第二串選擇晶體管的漏 區(qū)135—c和第二地選擇晶體管的源區(qū)135—b的接觸孔(未示出)?？梢栽诰哂薪?觸孔的半導(dǎo)體基底IOO上堆疊導(dǎo)電層，然后對導(dǎo)電層執(zhí)行CMP工藝。結(jié)果， 在第二層間介電層140中形成分別電連接到第二串選擇晶體管的漏區(qū)135—c 和第二地選擇晶體管的源區(qū)135—b的第二貫通位線電極147一BL和第二貫通 源電極147 CS。參照圖7、圖81和圖91,可以使用與參照圖8D至圖8H和圖9D至圖 9H描述的方法類似的方法來形成第二多晶硅鰭155a、第二支撐部分145a、 第三柵極絕緣層156、第三電荷存儲圖案157'、第三柵間介電層158、第三控 制柵極線159c、第三地選沖奪線159g、第三串選4奪線159s以及雜質(zhì)區(qū)155一a、 155一b和155—c。結(jié)果，可以形成包括彼此串聯(lián)連接的第三串選擇晶體管、第 三單元晶體管和第三地選擇晶體管的多個第三串，并且所述多個第三串可以構(gòu)成第三單位裝置層U3。形成在第二多晶硅鰭155a中與第三串選擇線159s相鄰并與第三控制柵 極線159c相對布置的雜質(zhì)區(qū)155—c限定第三串選擇晶體管的漏區(qū)。形成在第 二多晶硅鰭155a中與第三地選擇線159g相鄰并與第三控制柵極線159c相對 布置的雜質(zhì)區(qū)155一b限定第三地選擇晶體管的源區(qū)。可以在第三控制柵極線159c以及第三地選才奪線159g和第三串選擇線 159s上形成第三層間介電層161。可以在第三層間介電層161中形成分別電 連接到第三串選擇晶體管的漏區(qū)155—c和第三地選^t奪晶體管的源區(qū)155—b的 第三貫通位線電才及167_8!^和第三貫通源電極167一CS。圖IOA至圖IOD是順序示出了根據(jù)示例實(shí)施例的制造堆疊式非易失性存 儲裝置的方法的一些工藝的剖視圖。除下面的描述外，根據(jù)示例實(shí)施例的制 造晶體管的方法可以與參照圖8A至圖81和圖9A至圖9I描述的制造方法類 似。參照圖IOA，可以在參照圖8C描述的得到的結(jié)構(gòu)上形成層間介電層120。 層間介電層120可以包括下層間介電層121、保護(hù)層123和緩沖層125。可以 在層間介電層120上形成非晶硅圖案135?？梢允褂梅蔷Ч鑸D案135作為掩模來蝕刻緩沖層125,使得蝕刻后的緩沖層125的寬度W—125等于或窄于非晶硅圖案135的寬度W_135。例如，蝕 刻后的緩沖層125的寬度W—125可以為非晶硅圖案135的寬度W一135的大 約0.1倍至大約1倍。當(dāng)蝕刻后的緩沖層125的寬度W—125等于非晶硅圖案 135的寬度W—135時，可以使用各向異性蝕刻方法來蝕刻緩沖層125。相反， 當(dāng)蝕刻后的緩沖層125的寬度W—125窄于非晶硅圖案135的寬度W一135時， 可以使用各向同性蝕刻方法來蝕刻緩沖層125。可以在非晶硅圖案135之下 形成底切UCJ。參照圖10B，可以在具有非晶硅圖案135的半導(dǎo)體基底IOO上形成覆蓋 層134。由于存在底切UC一l,因此在覆蓋層134、緩沖層125以及非晶硅圖 案135之間會形成空腔V，并可以在空腔V中填充空氣。然后，可以將準(zhǔn)分 子激光束照射到覆蓋層134上。準(zhǔn)分子激光束可以透射穿過覆蓋層134，然 后被吸收到非晶硅圖案135中。參照圖10C,吸收準(zhǔn)分子激光束的非晶硅圖案135會熔化并結(jié)晶，從而 形成具有柱形形狀的多晶硅鰭135a。形成多晶硅鰭135a的詳細(xì)描述與形成圖 2C的多晶硅鰭15a的描述相同。多晶硅鰭135a的底表面的寬度可以等于或 窄于緩沖層125的寬度W—125。在結(jié)晶工藝中，在保護(hù)層134的階差部分會 生成裂縫C。參照圖10D,可以通過去除覆蓋層134來暴露具有柱形形狀的多晶硅鰭 135a,可以使用保護(hù)層123作為蝕刻停止層來各向同性地蝕刻緩沖層125。結(jié) 果，可以蝕刻緩沖層125的位于多晶硅鰭135a之下的部分，從而在多晶硅鰭 135a之下形成底切UC—2。各向同性蝕刻后的緩沖層125的剩余部分可以在 多晶硅鰭135a之下形成支撐部分125a。當(dāng)覆蓋層134和緩沖層125由相同的 材料層形成時，可以在去除覆蓋層134的同時蝕刻緩沖層125。然后，可以使用參照圖8G至圖8I描述的方法來制造堆疊式非易失性存 儲裝置。然而，可以使用如參照圖IOA至圖10D描述的形成第一多晶硅鰭135a 和第一支撐部分125a的方法來形成圖8I的第二多晶硅鰭155a和第二支撐部 分145a。圖11是根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置的剖視圖。除下面的 描述外，圖11中示出的根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置可以與參 照圖7、圖81和圖9I描述的堆疊式非易失性存儲裝置類似。參照圖11,沿第二方向X與有源鰭100a交叉的第一地選擇線119g可以置于多條第一控制柵極線119c的一側(cè)。共源區(qū)CS可以形成在有源鰭100a 中，與第一地選^^線119g相鄰并與多條第一控制^f極線119c相對布置。第 一連接雜質(zhì)區(qū)101—d可以形成在有源鰭100a中，使得第一連接雜質(zhì)區(qū)101一d 布置在多條第一控制柵極線119c的另一側(cè)。第二連接雜質(zhì)區(qū)135一d可以形成 在第一多晶硅鰭135a中，使得第二連接雜質(zhì)區(qū)135一d置于多條第二控制柵極 線139c的兩側(cè)。與第二多晶硅鰭155a交叉的第三串選"f奪線159s可以形成在 多條第三控制柵極線159c的一側(cè)。位線接觸區(qū)155一e可以形成在第二多晶硅 鰭155a中，與第三串選擇線159s相鄰并與多條第三控制沖冊極線159c相對布 置。第三連接雜質(zhì)區(qū)155一d可以形成在第二多晶硅鰭155a中，使得第三連接 雜質(zhì)區(qū)155—d置于多條第三控制柵極線159c的另一側(cè)。電連接到第一連接雜質(zhì)區(qū)101一d的頂表面和任意一個第二連接雜質(zhì)區(qū) 135—d的底表面的第一貫通連接電極127—CN可以形成在第一層間介電層 120中。電連接到另一個第二連接雜質(zhì)區(qū)135—d的頂表面和第三連接雜質(zhì)區(qū) 155一d的底表面的第二貫通連接電極147一CN可以形成在第二層間介電層 140中。電連接到位線接觸區(qū)155_e的第三貫通位線電才及167一BL可以形成 在第三層間介電層161中。位線(未示出)可以電連接到第三貫通位線電極167一BL，源線(未示出)可 以電連接到共源區(qū)CS。因此，第一串至第三串可以彼此串聯(lián)連接在成對的 位線與源線之間。結(jié)果，根據(jù)示例實(shí)施例的非易失性存儲裝置可以實(shí)現(xiàn)集成 度是具有單一結(jié)構(gòu)的非易失性存儲裝置的集成度的大約三倍。在示例實(shí)施例 中，可以描述包括三個單位裝置層的非易失性存儲裝置。然而，示例實(shí)施例 可以不限于此，并可以被應(yīng)用到包括多個單位裝置層的裝置中。圖12A和圖12B是根據(jù)示例實(shí)施例的堆疊式非易失性存儲裝置的剖視 圖。除下面的描述外，沖艮據(jù)圖12A和圖12B中示出的示例實(shí)施例的裝置可 以與參照圖7、圖81和圖9I描述的裝置類似。參照圖12A和圖12B，第一電荷存儲圖案至第三電荷存儲圖案113、 133 和153可以為電荷捕獲圖案。具體地講，電荷捕獲圖案中的每個可以為順序 堆疊的氧化硅層/氮化硅層/氧化硅層，例如，ONO層，或者可以為順序堆疊 的氧化硅層/氮化i 圭層，例如，ON層。如上所述，根據(jù)示例實(shí)施例，可以形成具有柱形形狀的多晶硅鰭的非易 失性存儲器晶體管，從而與傳統(tǒng)的具有平面型多晶硅層的非易失性存儲器晶體管相比可以減小漏電流，可以增大導(dǎo)通電流，并且可以增大編程/擦除窗 口。例如，電荷存儲圖案可以形成在多晶硅鰭的底表面上，從而可增加溝道 寬度。因此，可以進(jìn)一步減少漏電流，可以進(jìn)一步增大導(dǎo)通電流，并且可以 進(jìn)一步增大編程"察除窗口 ?？梢允褂脺?zhǔn)分子激光退火方法來使非晶硅圖案結(jié)晶，使得多晶硅鰭可以 具有柱形的形狀并可以具有窄于光刻工藝的極限分辨率的寬度。此外，多晶 硅鰭可以具有相對大的柱狀晶粒。根據(jù)示例實(shí)施例的具有多層單位裝置層的非易失性存儲裝置可以實(shí)現(xiàn)的 集成度是傳統(tǒng)的具有單一結(jié)構(gòu)的非易失性存儲裝置的集成度的大約三倍。此 外，單位裝置層可以包括均具有多晶硅鰭的非易失性存儲器晶體管，從而可 以如上所述改進(jìn)裝置的特性。雖然已經(jīng)參照本發(fā)明的示例實(shí)施例具體地示出和描述了本發(fā)明，但是本 領(lǐng)域的普通技術(shù)人員將理解的是，在不脫離權(quán)利要求的精神和范圍的情況 下，可以在其中做出形式和細(xì)節(jié)上的各種修改。
權(quán)利要求
1、一種堆疊式非易失性存儲裝置，所述裝置包括有源鰭，從半導(dǎo)體基底向上突出；至少一個第一電荷存儲圖案，在所述有源鰭的頂表面和側(cè)壁上；至少一條第一控制柵極線，在所述至少一個第一電荷存儲圖案的頂表面上，并與所述有源鰭交叉；層間介電層，在所述至少一條第一控制柵極線上；多晶硅鰭，在所述層間介電層上；至少一個第二電荷存儲圖案，在所述多晶硅鰭的頂表面和側(cè)壁上；至少一條第二控制柵極線，在所述至少一個第二電荷存儲圖案的頂表面上，并與所述多晶硅鰭交叉。
2、 如權(quán)利要求l所述的裝置，其中，通過使用準(zhǔn)分子激光退火方法使非 晶硅圖案結(jié)晶來形成所述多晶硅鰭。
3、 如權(quán)利要求l所述的裝置，其中，所述層間介電層包括位于所述多晶 硅鰭之下的支撐部分，使得所述支撐部分的寬度窄于所述多晶硅鰭的寬度， 從而暴露環(huán)繞所述支撐部分的所述多晶硅鰭的底表面，其中，所述至少一個 第二電荷存儲圖案在所述暴露的多晶硅鰭的底表面上。
4、 如權(quán)利要求3所述的裝置，其中，所述層間介電層還包括在所述支撐 部分之下順序堆疊的保護(hù)層和下層間介電層。
5、 如權(quán)利要求l所述的裝置，其中，所述至少一個第一電荷存儲圖案為 至少一個第一浮置柵極，所述至少一個第二電荷存儲圖案為至少一個第二浮 置柵極，所述裝置還包括第一柵極絕緣層，在所述至少一個第一浮置柵極與所述有源鰭之間； 第 一柵間介電層，在所述至少 一個第 一浮置柵極與所述至少 一條第 一控 制柵極線之間；第二柵極絕緣層，在所述至少一個第二浮置柵極與所述多晶硅鰭之間； 第二柵間介電層，在所述至少一個第二浮置柵極與所述至少一條第二控 制柵極線之間。
6、 如權(quán)利要求l所述的裝置，其中，所述至少一個第一電荷存儲圖案為 第一電荷捕獲圖案，所述至少一個第二電荷存儲圖案為第二電荷捕獲圖案。
7、 如權(quán)利要求l所述的裝置，其中 所述有源鰭具有沿第一方向延伸的線的形狀；所述至少 一條第 一控制柵極線為沿第二方向與所述有源鰭交叉的多條第 一控制棚-極線；所述至少一個第一電荷存儲圖案為均形成在所述多條第一控制柵極線之 下的多個第一電荷存儲圖案；所述多晶硅鰭在所述層間介電層上具有沿所述第 一方向延伸線的形狀；所述至少一條第二控制柵極線為沿所述第二方向與所述多晶硅鰭交叉的 多條第二控制柵極線；所述至少一個第二電荷存儲圖案為均形成在所述多條第二控制柵極線之 下并在所述多晶硅鰭的頂表面和側(cè)壁上的多個第二電荷存儲圖案。
8、 如權(quán)利要求7所述的裝置，還包括第一地選擇線和第一 串選擇線，分別置于所述多條第一控制柵極線的兩 側(cè)，并沿所述第二方向與所述有源鰭交叉；第二地選擇線和第二串選擇線，分別置于所述多條第二控制柵極線的兩 側(cè)，并沿所述第二方向與所述多晶硅鰭交叉。
9、 如權(quán)利要求8所述的裝置，還包括第一貫通源電極，在所述層間介電層中，電連接到與所述第一地選擇線 相鄰并與所述多條第一控制柵極線相對布置的所述有源鰭的頂表面，并電連接到與所述第二地選擇線相鄰并與所述多條第二控制柵極線相對布置的所述 多晶硅鰭的底表面；第一貫通位線電極，在所述層間介電層中，電連接到與所述第一串選擇 線相鄰并與所述多條第一控制柵極線相對布置的所述有源鰭的頂表面，并電 連接到與所述第二串選擇線相鄰并與所述多條第二控制柵極線相對布置的所 述多晶硅鰭的底表面。
10、 如權(quán)利要求7所述的裝置，還包括 另一層間介電層，在所述多條第二控制柵極線上；另 一多晶硅鰭，在所述另 一層間介電層之上具有沿所述第 一方向延伸的 線的形狀；多條第三控制柵極線，沿所述第二方向與所述另 一多晶硅鰭交叉； 多個第三電荷存儲圖案，形成在所述多條第三控制柵極線之下并在所述另 一 多晶硅鰭的頂表面和側(cè)壁上。
11、 如權(quán)利要求IO所述的裝置，還包括地選擇線，置于所述多條第一控制柵極線的一側(cè)并沿所述第二方向與所 述有源鰭交叉；共源區(qū)，在所述有源鰭中與所述地選擇線相鄰并與所述多條第一控制柵 極線相對布置；第一貫通連接電極，在所述層間介電層中，并電連接到位于所述多條第 一控制柵極線的另一側(cè)的所述有源鰭的頂表面和位于所述多條第二控制柵極 線的一側(cè)的所述多晶硅鰭的底表面；第二貫通連接電極，置于所述另一層間介電層中，并電連接到位于所述 多條第二控制柵極線的另 一側(cè)的所述多晶硅鰭的頂表面和位于所述多條第三 控制柵極線的一側(cè)的所述另一多晶硅鰭的底表面；串選擇線，置于所述多條第三控制柵極線的另一側(cè)，并沿所述第二方向 與所述另一多晶硅鰭交叉；位線電極，電連接到所述另一多晶硅鰭，與所述串選擇線相鄰并與所述 多條第三控制柵極線相對布置。
12、 一種非易失性存儲器晶體管，所述晶體管包括 支撐部分，在基底上；多晶硅鰭，在所述支撐部分上，并且具有寬于所述支撐部分的寬度的寬度；電荷存儲圖案，在所述多晶硅鰭的頂表面、側(cè)壁和底表面上； 控制柵極線，在所述電荷存儲圖案的頂表面上，并與所述多晶硅鰭交叉。
13、 如權(quán)利要求12所述的晶體管，其中，通過使用準(zhǔn)分子激光退火方法 使非晶硅圖案結(jié)晶來形成所述多晶硅鰭。
14、 如權(quán)利要求12所述的晶體管，其中，所述電荷存儲圖案為浮置柵極， 所述晶體管還包括柵極絕緣層，在所述浮置柵極與所述多晶硅鰭之間； 柵間介電層，在所述浮置柵極與所述控制柵極線之間。
15、 如權(quán)利要求12所述的晶體管，其中，所述電荷存儲圖案為電荷捕獲 圖案。
16、 一種制造堆疊式非易失性存儲裝置的方法，所述方法的步驟包括在半導(dǎo)體基底中形成限定有源鰭的溝槽；在所述溝槽的下部區(qū)域中形成裝置分隔層，使得所述有源鰭的上部區(qū)域 暴露在所述裝置分隔層之上；在所述有源鰭的頂表面和側(cè)壁上形成至少一個第一電荷存儲圖案，在所 述至少一個第一電荷存儲圖案的頂表面上形成至少一條第一控制柵極線，其 中，所述至少一條第一控制柵極線與所述有源鰭的頂表面交叉；在所述至少 一條第 一控制柵極線上形成層間介電層；在所述層間介電層之上形成多晶硅鰭；在所述多晶硅鰭的頂表面和側(cè)壁上形成至少一個第二電荷存儲圖案，在 所述至少一個第二電荷存儲圖案的頂表面上形成至少一條第二柵極控制線， 其中，所述至少一條第二柵極控制線與所述多晶硅鰭交叉。
17、 如權(quán)利要求16所述的方法，其中，形成所述多晶硅鰭的步驟包括 在所述層間介電層之上形成非晶硅圖案； 在所述非晶硅圖案之上形成覆蓋層；將準(zhǔn)分子激光束照射到所述覆蓋層上并使所述非晶硅圖案結(jié)晶，從而形 成所述多晶硅鰭；去除所述覆蓋層。
18、 如權(quán)利要求17所述的方法，其中，所述多晶硅鰭的寬度窄于所述非 晶硅圖案的寬度，所述多晶硅鰭的高度高于所述非晶硅圖案的高度。
19、 如權(quán)利要求17所述的方法，還包括在形成所述覆蓋層之前，各向 同性蝕刻地所述層間介電層的上部，從而在所述非晶硅圖案之下形成底切。
20、 如權(quán)利要求19所述的方法，還包括在形成所述至少一個第二電荷 存儲圖案之前，各向同性地蝕刻已被蝕刻的層間介電層的上部，從而在所述 多晶硅鰭之下形成底切，并形成位于所述多晶硅鰭之下的支撐部分。
21、 如權(quán)利要求16所述的方法，還包括在形成第二電荷存儲圖案的步 驟之前，各向同性地蝕刻所述層間介電層的上部，從而在所述多晶硅鰭之下 形成底切，并形成位于所述多晶硅鰭之下的支撐部分。
22、 如權(quán)利要求21所述的方法，其中，所述至少一個第二電荷圖案在所 述多晶硅鰭的環(huán)繞所述支撐部分的被暴露的底表面上。
23、 如權(quán)利要求21所述的方法，其中，所述層間介電層包括順序堆疊的 下層間介電層、保護(hù)層和緩沖層，在對所述層間介電層的上部進(jìn)行各向同性蝕刻的步驟中對所述緩沖層選擇地執(zhí)行并各向同性蝕刻。
24、 如權(quán)利要求16所述的方法，其中所述有源鰭具有沿第 一 方向延伸的線的形狀；所述至少 一條第 一控制柵極線為沿第二方向與所述有源鰭交叉的多條第 一控制柵極線；所述至少一個第一電荷存儲圖案為均形成在所述至少一條第一控制柵極 線之下的多個第 一 電荷存儲圖案；所述多晶硅鰭在所述層間介電層上具有沿所述第一方向延伸的線的形狀；所述至少 一條第二控制柵極線為沿所述第二方向與所述多晶硅鰭交叉的多條第二控制柵極線；所述至少 一個第二電荷存儲圖案為均形成在所述多條第二控制柵極線之 下并在所述多晶硅鰭的頂表面和側(cè)壁上的多個第二電荷存儲圖案。
25、 一種制造非易失性存儲器晶體管的方法，所述方法包括 在基底上形成絕緣層；在所述絕緣層上形成多晶硅鰭；各向同性地蝕刻所述絕緣層，從而在所述多晶硅鰭之下形成底切，并形 成位于所述多晶硅鰭之下的支撐部分；在所述多晶硅鰭的頂表面、側(cè)壁和底表面上形成電荷存儲圖案，在所述 電荷存儲圖案的頂表面上形成控制柵極線，所述控制^H及線與所述多晶硅鰭 交叉。
26、 如權(quán)利要求25所述的方法，其中，形成所述多晶硅鰭的步驟包括 在所述絕緣層上形成非晶硅圖案； 在所述非晶硅圖案上形成覆蓋層；將準(zhǔn)分子激光束照射到所述覆蓋層上并使所述非晶硅圖案結(jié)晶，從而形 成所述多晶硅鰭；去除所述覆蓋層。
27、 如權(quán)利要求26所述的方法，其中，所述多晶硅鰭的寬度窄于所述非 晶硅圖案的寬度，所述多晶硅鰭的高度高于所述非晶硅圖案的高度。
28、 如權(quán)利要求26所述的方法，還包括在形成所述覆蓋層之前，各向 同性地蝕刻所述絕緣層的上部，從而在所述非晶硅圖案之下形成底切。
全文摘要
本發(fā)明提供一種具有多晶硅鰭的非易失性存儲器晶體管、一種具有該晶體管的堆疊式非易失性存儲裝置、一種制造該晶體管的方法以及一種制造該裝置的方法。所述裝置可以包括從半導(dǎo)體基底向上突出的有源鰭。至少一個第一電荷存儲圖案可以形成在有源鰭的頂表面和側(cè)壁上。至少一條第一控制柵極線可以形成在至少一個第一電荷存儲圖案的頂表面上。至少一條第一控制柵極線可以與有源鰭交叉。層間介電層可以形成在至少一條第一控制柵極線上。多晶硅鰭可以形成在層間介電層上。至少一個第二電荷存儲圖案可以形成在多晶硅鰭的頂表面和側(cè)壁上。至少一條第二控制柵極線可以形成在至少一個第二電荷存儲圖案的頂表面上，至少一條第二控制柵極線可以與多晶硅鰭交叉。
文檔編號H01L21/8247GK101246889SQ200810003879
公開日2008年8月20日 申請日期2008年1月28日 優(yōu)先權(quán)日2007年2月12日
發(fā)明者樸永洙, 殷華湘, 鮮于文旭 申請人:三星電子株式會社