專利名稱：半導(dǎo)體元件及其制造方法及互補(bǔ)式半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體元件及其制造方法，特別有關(guān)于一種包括高電 阻區(qū)的半導(dǎo)體元件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體集成電路制造技術(shù)的發(fā)展，芯片中的元件數(shù)量不斷增加，元 件的尺寸也因積集度的提升而不斷地縮小，如何在有限尺寸中，提高半導(dǎo)體 元件的功能，乃成為此領(lǐng)域的開發(fā)重點(diǎn)之一。在設(shè)計(jì)例如高壓元件或閃存的 半導(dǎo)體元件時(shí)， 一般需要高電阻單元，但一般的晶體管沒有提供高電阻單元， 因此造成電路設(shè)計(jì)的困難，如要特地于元件中制作高電阻單元，往往需要數(shù) 道光刻工藝，造成元件制造成本提高。
圖1A 圖1E顯示一習(xí)知互補(bǔ)式金屬-氧化層-半導(dǎo)俠complementaiy metal oxide semiconductor, CMOS)元件的制作方法。首先請(qǐng)參照?qǐng)D1A，提供一基底102, 其包括一N阱區(qū)104和一P阱區(qū)106。 一淺溝槽絕緣(shallow trench isolation, STI)108形成于基底102中，用以隔絕N阱區(qū)104和P阱區(qū)106。接著，形成一P型 晶體管柵極110于基底102的N阱區(qū)104上，形成一N型晶體管柵極112于基底102 的P阱區(qū)106上。后續(xù)，形成一光刻膠圖案114，遮蓋N阱區(qū)104，并進(jìn)行一離子 布植工藝，于P阱區(qū)106中形成N型晶體管輕摻雜漏極區(qū)(light doped drain，以 下可簡稱LDD)109。后續(xù)請(qǐng)參照?qǐng)D1B，移除上述光刻膠圖案114，形成另一光 刻膠圖案116遮蓋P阱區(qū)106，其后進(jìn)行另一離子布植工藝，于N阱區(qū)104中形成 P型晶體管輕摻雜漏極區(qū)118 。
然后，請(qǐng)參照?qǐng)D1C，移除光刻膠圖案116，于N型晶體管柵極112和P型晶 體管柵極110的側(cè)壁上形成間隙壁120。接下來，請(qǐng)參照?qǐng)D1D，形成一光刻膠 圖案122，遮蓋N阱區(qū)104，后續(xù)，以N型晶體管柵極112和間隙壁120為掩膜，進(jìn)行一離子布植工藝，于P阱區(qū)106中形成N型晶體管源極環(huán)極區(qū)124。其后， 請(qǐng)參照?qǐng)D1E，移除光刻膠圖案122，形成一光刻膠圖案128，遮蓋P阱區(qū)106， 后續(xù)，以P型晶體管柵極110和間隙壁120為掩膜，進(jìn)行一離子布植工藝，于N 阱區(qū)104中形成P型晶體管源極/漏極區(qū)126。
此習(xí)知的CMOS元件所形成的摻雜區(qū)皆為低電阻的摻雜區(qū)，業(yè)界需要于元 件中形成高電阻單元，供設(shè)計(jì)例如閃存或高壓元件等使用，并且形成高電阻 單元所需要額外的黃光光刻工藝步驟越少越好，以控制產(chǎn)品的制造成本。

發(fā)明內(nèi)容
根據(jù)上述問題，本發(fā)明提供一種半導(dǎo)體元件的制造方法，及此方法所形 成的元件，其所形成的高電阻區(qū)，可供設(shè)計(jì)元件使用，且所需要額外的黃光 光刻工藝的數(shù)目相對(duì)較少。
本發(fā)明提供一種半導(dǎo)體元件的制造方法。首先，形成一柵極于基底上， 形成一掩膜層于柵極和基底上。其后，圖形化掩膜層，形成位于柵極兩側(cè)的 間隙壁，并同時(shí)形成一布植掩膜。接著，以布植掩膜、間隙壁和柵極為掩膜， 進(jìn)行一第一布植工藝，于基底中形成源極/漏極區(qū)，移除布植掩膜和間隙壁。 其后，進(jìn)行一第二布植工藝，于基底中形成一輕摻雜漏極區(qū)和一電阻區(qū)。
本發(fā)明提供一種半導(dǎo)體元件。 一柵極位于一基底上。 一源極/漏極區(qū)位于 基底中。 一電阻區(qū)和一輕摻雜漏極區(qū)位于基底中，且分別設(shè)置于源極/漏極區(qū) 兩側(cè)，其中柵極兩側(cè)不包括間隙壁。
本發(fā)明提供一種互補(bǔ)式半導(dǎo)體元件的制造方法。首先，提供一基底，包 括一N阱區(qū)和一P阱區(qū)，形成一P型晶體管柵極于N阱區(qū)上，且形成一N型晶體 管柵極于P阱區(qū)上。其后，形成一掩膜層于P型晶體管柵極、N型晶體管柵極和 基底上，圖形化掩膜層，分別于P型晶體管柵極和N型晶體管柵極兩側(cè)形成間 隙壁，并同時(shí)于N阱區(qū)和P阱區(qū)上形成布植掩膜。接著，以P阱區(qū)上的布植掩膜、 間隙壁和N型晶體管柵極為掩膜，進(jìn)行一第一布植工藝，形成N型晶體管源極 /漏極區(qū)，并于后續(xù)步驟移除P阱區(qū)上的布植掩膜和間隙壁。進(jìn)行一第二布植工藝，于P阱區(qū)中形成一N型晶體管輕摻雜漏極區(qū)和一N型晶體管電阻區(qū)。以N阱 區(qū)上的布植掩膜、間隙壁和P型晶體管柵極為掩膜，進(jìn)行一第三布植工藝，形 成P型晶體管源極/漏極區(qū)。然后，移除N阱區(qū)上的布植掩膜和間隙壁，進(jìn)行一 第四布植工藝，于N阱區(qū)中形成一P型晶體管輕摻雜漏極區(qū)和一P型晶體管電阻區(qū)。
本發(fā)明實(shí)施例的半導(dǎo)體元件制造方法能夠形成電阻區(qū)供元件設(shè)計(jì)使用， 而且所需額外黃光光刻工藝步驟相對(duì)較少，可降低元件的制造成本。


圖1A 圖1E顯示一習(xí)知M0S元件的制作方法；
圖2A 圖2E顯示本發(fā)明一實(shí)施例包括電阻區(qū)的MOS元件的制作方法； 圖3A 圖3G顯示本發(fā)明一實(shí)施例包括電阻區(qū)的CMOS元件的制作方法。 主要元件符號(hào)說明
102 基底； 106 P阱區(qū)；
109 N型晶體管輕摻雜漏極區(qū):
110 P型晶體管柵極；
114 光刻膠圖案；
118-P型晶體管輕摻雜漏極區(qū);
120 間隙壁；
124 N型晶體管源極/漏極區(qū)；
126 P型晶體管源極/漏極區(qū)；
128 光刻膠圖案；
204~柵極；
208 蓋層；
212~掩膜層；
215 淺溝槽絕緣；
218~間隙壁；
104 N阱區(qū)；
108 淺溝槽絕緣(STI);
112 N型晶體管柵極； 116 光刻膠圖案；
122 光刻膠圖案；
202~基底； 206 柵極層； 210~襯墊層； 214 光刻膠圖案； 216 布植掩膜； 220~源極/漏極區(qū)；222 輕摻雜漏極區(qū)；224~電阻區(qū)；
302~基底；304 N阱區(qū)；
306 P阱區(qū)；308 淺溝槽絕緣；
310~柵極層；312~蓋層；
314 P型晶體管柵極；316 N型晶體管柵極;
318 襯墊層；320~掩膜層；
322 光刻膠圖案；324 布植掩膜；
326~間隙壁；328 光刻膠圖案；
330 N型晶體管源極/漏極區(qū)；
332 N型晶體管輕摻雜漏極區(qū)；
334 N型晶體管電阻區(qū)；336 光刻膠圖案；
338 P型晶體管源極/漏極區(qū)；
340 P型晶體管輕摻雜漏極區(qū)；
342 P型晶體管電阻區(qū)。
具體實(shí)施例方式
本發(fā)明實(shí)施例提供一種包括電阻區(qū)的金屬氧化物半導(dǎo)體(metal oxide semiconductor,以下可簡稱MOS)元件的制作方法，其所需額外的黃光光刻工 藝數(shù)目相對(duì)較少。
以下以圖2A 圖2E描述本發(fā)明一實(shí)施例包括電阻區(qū)的MOS元件的制作 方法，首先，請(qǐng)參照?qǐng)D2A，提供一例如硅的基底202，形成一柵極204于基底 202上，柵極204可包括一例如多晶硅的柵極層206、 一例如氮化硅的蓋層208 和一例如氮化硅的襯墊層210。較佳襯墊層210具有薄的厚度，例如100埃 500 埃?；?02中包括淺溝槽絕緣215作為元件間的隔絕。
接著請(qǐng)參照?qǐng)D2B，形成一掩膜層212于柵極204和基底202上。掩膜層212 可為正硅酸乙酯(tetmethoxysilane， TEOS)作為前趨物形成的氧化物所組成。 此外，掩膜層212可以由例如氮化物、氮氧化物和/或其它介電材料組成。接下來，以黃光光刻工藝形成一光刻膠圖案2i4于掩膜層212上，遮住預(yù)定形成電 阻區(qū)的區(qū)域。后續(xù)請(qǐng)參照?qǐng)D2C，以光刻膠圖案214為掩膜，對(duì)掩膜層212進(jìn)行 一非等向性刻蝕工藝，將光刻膠圖案214的圖形轉(zhuǎn)移至掩膜層212，形成一布 植掩膜216，并同時(shí)形成位于柵極204兩側(cè)的間隙壁218。在本發(fā)明一較佳實(shí)施 例中，布植掩膜216和間隙壁218由相同材料所組成，例如由氧化物所組成， 且布植掩膜216可鄰接淺溝槽絕緣215。然后，請(qǐng)參照?qǐng)D2D，移除光刻膠圖案 214，以布植掩膜216、柵極204和間隙壁218為掩膜，進(jìn)行一第一布植工藝， 于基底202中形成源極/漏極區(qū)220。在本發(fā)明一實(shí)施例中，此晶體管為N型元 件，第一布植工藝的摻雜物為例如磷的N型摻雜物，在本發(fā)明另一實(shí)施例中， 此晶體管為P型元件，第一布植工藝的摻雜物為例如硼的P型摻雜物，源極/漏 極區(qū)220的摻雜量可大體上為1E15 5E15原子/平方厘米(atoms/cm2)。
后續(xù)，請(qǐng)參照?qǐng)D2E，以例如刻蝕工藝移除布植掩膜216和間隙壁218。在 一實(shí)施例中，間隙壁218和布植掩膜216可同時(shí)移除，例如當(dāng)間隙壁218和布植 掩膜216為氧化物所組成，可進(jìn)行一浸泡氫氟酸(HF)的刻蝕工藝移除間隙 壁218和布植掩膜216。然后，進(jìn)行一第二布植工藝，于基底202中源極/漏極區(qū) 220的兩側(cè)分別形成一輕摻雜漏極區(qū)222和一電阻區(qū)224，而可構(gòu)成雙擴(kuò)散式漏 極(double diffused drain, DDD)。第二布植工藝使用的摻雜物型態(tài)和第一布植 工藝相同，例如當(dāng)晶體管為N型元件，第二布植工藝的摻雜物為例如磷的N型 摻雜物，當(dāng)晶體管為P型元件，第二布植工藝的摻雜物為例如硼的P型摻雜物。
在一實(shí)施例中，由于電阻區(qū)224和輕摻雜漏極區(qū)222釆用相同布植工藝形 成，電阻區(qū)224的型態(tài)和摻雜量大體上和輕摻雜漏極區(qū)222相同，而兩者的摻 雜量均較源極/漏極區(qū)220低，因此，電阻區(qū)224和輕摻雜漏極區(qū)222的阻值較源 極/漏極區(qū)220高。舉例來說，電阻區(qū)224的摻雜量大體上為1E14 5E14 atoms/ cm2，源極/漏極區(qū)220的摻雜量大體上為lE15 5E15 atoms/cm2，電阻區(qū)224的 阻值大體上為1 100K歐姆，源極/漏極區(qū)220的阻值大體上為100~500歐姆。
本實(shí)施例形成的電阻區(qū)224具有較高的電阻，可提供設(shè)計(jì)元件使用，例如可供閃存或高壓元件作為高電阻單元使用。另外，本發(fā)明實(shí)施例形成高電阻 單元的工藝需要的黃光光刻步驟較少，有利于降低產(chǎn)品的制造成本。
圖3A 圖3G顯示本發(fā)明一實(shí)施例包括電阻區(qū)的互補(bǔ)式金屬氧化物半導(dǎo) 體晶體管(CMOS)元件的制作方法。首先請(qǐng)參照?qǐng)D3A，提供例如硅的基底302， 于基底302中形成一N阱區(qū)304和一P阱區(qū)306。形成一淺溝槽絕緣308隔絕N阱 區(qū)304和P阱區(qū)306。形成一P型晶體管柵極314于N阱區(qū)304上，形成一N型晶體 管柵極316于P阱區(qū)306上。N型晶體管柵極316和P型晶體管柵極314皆可包括一 例如多晶硅之柵極層310、例如氮化硅的蓋層312和例如氮化硅的襯墊層318。 較佳襯墊層318具有薄的厚度，例如100埃 500埃。
后續(xù)請(qǐng)參照?qǐng)D3B，以例如化學(xué)氣相沉積法沉積一掩膜層320于基底302上。 掩膜層320可為正硅酸乙酯(TEOS)作為前趨物形成的氧化物所組成。接下來， 以黃光光刻工藝形成一光刻膠圖案322于掩膜層320上，遮住預(yù)定形成高電阻 區(qū)的區(qū)域。
其后請(qǐng)參照?qǐng)D3C，以光刻膠圖案322為掩膜對(duì)掩膜層320進(jìn)行一非等向性 刻蝕工藝，將光刻膠圖案322的圖形轉(zhuǎn)移至掩膜層320，形成一布植掩膜324， 并同時(shí)形成位于N型晶體管柵極316和P型晶體管柵極314兩側(cè)的間隙壁326。在 本發(fā)明一較佳實(shí)施例中，布植掩膜324和間隙壁326由例如氧化物的相同材料 所組成。
接下來請(qǐng)參照?qǐng)D3D，以黃光光刻工藝形成一光刻膠圖案328,覆蓋N阱區(qū) 304和其上的單元。之后，進(jìn)行一離子布植工藝，于P阱區(qū)306中形成一N型晶 體管源極/漏極區(qū)330。此實(shí)施例的離子布植工藝使用例如磷的N型摻雜物。
請(qǐng)參照?qǐng)D3E，以例如浸泡HF的刻蝕工藝移除P阱區(qū)306上的布植掩膜324， 和N型晶體管柵極316兩側(cè)的間隙壁326，并進(jìn)行另一離子布植工藝，于P阱區(qū) 306中N型晶體管源極/漏極區(qū)330的兩側(cè)分別形成一N型晶體管輕摻雜漏極區(qū) 332和一N型晶體管電阻區(qū)334。在本發(fā)明一實(shí)施例中，N型晶體管電阻區(qū)334 的摻雜量大體上和N型晶體管輕摻雜漏極區(qū)332相同，且N型晶體管電阻區(qū)334和N型晶體管輕摻雜漏極區(qū)332的摻雜量均較N型晶體管源極/漏極區(qū)330低。因 此，N型晶體管電阻區(qū)334和N型晶體管輕摻雜漏極區(qū)332的阻值較N型晶體管 源極/漏極330區(qū)高。
請(qǐng)參照?qǐng)D3F，移除上述N阱區(qū)304上的光刻膠圖案328，于P阱區(qū)306上形成 另一光刻膠圖案336。接著進(jìn)行一離子布植工藝，于N阱區(qū)304中形成一P型晶 體管源極/漏極區(qū)338。請(qǐng)參照?qǐng)D3G，以例如浸泡HF的刻蝕工藝，移除P阱區(qū) 306上的布植掩膜324和P型晶體管柵極314兩側(cè)的間隙壁326，并進(jìn)行另一離子 布植工藝，于N阱區(qū)304中P型晶體管源極/漏極區(qū)338的兩側(cè)分別形成一P型晶 體管輕摻雜漏極區(qū)340和一P型晶體管電阻區(qū)342。在本發(fā)明一實(shí)施例中，P型 晶體管電阻區(qū)342的摻雜量大體上和P型晶體管輕摻雜漏極區(qū)340相同，且P型 晶體管電阻區(qū)342和P型晶體管輕摻雜漏極區(qū)340的慘雜量均較P型晶體管源極/ 漏極區(qū)338低。因此，P型晶體管電阻區(qū)342和P型晶體管輕摻雜漏極區(qū)340的阻 值較P型晶體管源極/漏極區(qū)338高。
本發(fā)明實(shí)施例包括電阻區(qū)的晶體管元件的制作方法有許多優(yōu)點(diǎn)其一是 形成電阻區(qū)供元件設(shè)計(jì)使用，另一優(yōu)點(diǎn)是所需額外黃光光刻工藝步驟相對(duì)較 少，可降低元件的制造成本。例如，比較圖1A 1E習(xí)知技術(shù)CM0S晶體管和本 發(fā)明圖3A 3G實(shí)施例CMOS晶體管工藝步驟可得知，習(xí)知技術(shù)CMOS晶體管在 布植基底形成源極/漏極區(qū)和輕摻雜漏極區(qū)時(shí)，需要至少四道黃光光刻工藝步 驟，本發(fā)明實(shí)施例制作CMOS晶體管在布植基底形成源極/漏極區(qū)、輕摻雜漏 極區(qū)和電阻區(qū)時(shí)，僅需要約三道黃光光刻工藝步驟，即，本發(fā)明實(shí)施例制作 電阻區(qū)并沒有增加黃光光刻工藝步驟，具有控制制造成本的優(yōu)點(diǎn)。
以上提供的實(shí)施例用以描述本發(fā)明不同的技術(shù)特征，但根據(jù)本發(fā)明的概 念，其可包括或運(yùn)用于更廣泛的技術(shù)范圍。須注意的是，實(shí)施例僅用以揭示 本發(fā)明工藝、裝置、組成、制造和使用的特定方法，并不用以限定本發(fā)明， 任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與 潤飾。因此，本發(fā)明的保護(hù)范圍，當(dāng)以權(quán)利要求范圍為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體元件的制造方法，其特征在于，所述方法包括提供一基底；形成一柵極于所述基底上；形成一掩膜層于所述柵極和所述基底上；圖形化所述掩膜層，形成位于所述柵極兩側(cè)的間隙壁，并同時(shí)形成一布植掩膜；以所述布植掩膜、所述間隙壁和所述柵極為掩膜，進(jìn)行一第一布植工藝，于所述基底中形成源極/漏極區(qū)；移除所述布植掩膜和所述間隙壁；及進(jìn)行一第二布植工藝，于所述基底中形成一輕摻雜漏極區(qū)和一電阻區(qū)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，所述電阻區(qū)的摻雜量較所述源極/漏極區(qū)低。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體元件的制造方法，其特征在于，所述電阻區(qū)的摻雜量大體上為1E14 5E14 atoms/cm2。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，所述電阻區(qū)和輕摻雜漏極區(qū)分別位于所述源極/漏極區(qū)的兩側(cè)。
5. —種半導(dǎo)體元件，其特征在于，所述半導(dǎo)體元件包括一基底；一柵極，位于所述基底上；一源極/漏極區(qū)，位于所述基底中；及一電阻區(qū)和一輕摻雜漏極區(qū)，位于所述基底中，且分別設(shè)置于所述源極/漏極區(qū)兩側(cè)，其中所述柵極兩側(cè)不包括間隙壁。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其特征在于，所述電阻區(qū)的摻雜量較所述源極/漏極區(qū)低。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體元件，其特征在于，所述電阻區(qū)的摻雜量大體上為1E14 5E14 atoms/cm2。
8. —種互補(bǔ)式半導(dǎo)體元件的制造方法，其特征在于，所述方法包括提供一基底，包括一N阱區(qū)和一P阱區(qū)；形成一P型晶體管柵極于所述N阱區(qū)上，且形成一N型晶體管柵極于所述P阱區(qū)上；形成一掩膜層，于所淑型晶體管柵極、所述N型晶體管柵極和所述基底上；圖形化所述掩膜層，分別于所述P型晶體管柵極和所述N型晶體管柵極兩側(cè)形成間隙壁，并同時(shí)于所述N阱區(qū)和所述P阱區(qū)上形成布植掩膜；以所述P阱區(qū)上的所述布植掩膜、所述間隙壁和所述N型晶體管柵極為掩膜，進(jìn)行一第一布植工藝，形成N型晶體管源極/漏極區(qū)；移除P阱區(qū)上的所述布植掩膜和所述間隙壁；進(jìn)行一第二布植工藝，于所述P阱區(qū)中形成一N型晶體管輕摻雜漏極區(qū)和一N型晶體管電阻區(qū)；以所述N阱區(qū)上的所述布植掩膜、所述間隙壁和所述P型晶體管柵極為掩膜，進(jìn)行一第三布植工藝，形成P型晶體管源極/漏極區(qū)；移除N阱區(qū)上的所述布植掩膜和所述間隙壁；及進(jìn)行一第四布植工藝，于所述N阱區(qū)中形成一P型晶體管輕摻雜漏極區(qū)和一P型晶體管電阻區(qū)。
9. 根據(jù)權(quán)利要求8所述的互補(bǔ)式半導(dǎo)體元件的制造方法，其特征在于，所述N型晶體管電阻區(qū)的摻雜量較所述N型晶體管源極/漏極區(qū)低，且所述P型晶體管電阻區(qū)的摻雜量較所述P型晶體管源極/漏極區(qū)低。
10. 根據(jù)權(quán)利要求8所述的互補(bǔ)式半導(dǎo)體元件的制造方法，其特征在于，所述N型晶體管電阻區(qū)和所述N型晶體管輕摻雜漏極區(qū)分別位于所述N型晶體管源極/漏極區(qū)的兩側(cè)，且所述P型晶體管電阻區(qū)和所述P型晶體管輕摻雜漏極區(qū)分別位于所述P型晶體管源極/漏極區(qū)的兩側(cè)。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件及其制造方法及互補(bǔ)式半導(dǎo)體元件的制造方法。該半導(dǎo)體元件的制造方法包括首先，形成一柵極于基底上，形成一掩膜層于柵極和基底上。其后，圖形化掩膜層，形成位于柵極兩側(cè)的間隙壁，并同時(shí)形成一布植掩膜。接著，以布植掩膜、間隙壁和柵極為掩膜，進(jìn)行一第一布植工藝，于基底中形成源極/漏極區(qū)，移除布植掩膜和間隙壁。其后，進(jìn)行一第二布植工藝，于基底中形成一輕摻雜漏極區(qū)和一電阻區(qū)。該半導(dǎo)體元件制造方法能夠形成電阻區(qū)供元件設(shè)計(jì)使用，而且所需額外黃光光刻工藝步驟相對(duì)較少，可降低元件的制造成本。
文檔編號(hào)H01L21/02GK101499423SQ20081000388
公開日2009年8月5日 申請(qǐng)日期2008年1月28日 優(yōu)先權(quán)日2008年1月28日
發(fā)明者車行遠(yuǎn) 申請(qǐng)人:華邦電子股份有限公司