專利名稱：集成電路芯片的制作方法
技術領域：
本發(fā)明是有關于一種集成電路芯片。
背景技術：
橫向雙擴散金屬氧化物半導體(laterally double-diffused metal oxide semiconductor, LDMOS)是半導體工藝中廣為使用的一種電源元件。LDMOS 可提供較高的崩潰電壓(Vbd)，并且在操作時可具有低的接通電阻 (on-resistance, R^),因此，常用作為電源管理IC(power management IC)中的 高壓元件?；パa式金屬氧化物半導體-橫向擴散金屬氧化物半導體-雙極性元 件工藝(CMOS-DMOS-Bipolar, CDMOS process)以及HV LDMOS模擬工藝， 即是電源管理IC普遍采用的工藝平臺。
隨著電子產(chǎn)品高度模擬化和輕薄短小的趨勢，對于電壓的精準度、穩(wěn)定 度與電池續(xù)航力的要求不斷提高，電源管理IC(power management IC)的角色 因而與日倶增。通常，電源管理IC中需要各種額定電壓不同的高壓元件。 然而，在典型的半導體廠中，單一的LDMOS工藝僅能提供單一種額定電壓 的高壓元件，即每一種額定電壓的高壓元件必須以一 IC來為之。故，若典 型的電源管理IC需要使用不同額定電壓的元件，則必須有不同的IC來滿足 需求，因此尺寸較大且成本較高。
另一方面，LDMOS還可用作開關元件與才莫擬元件。然而，通常，開關 元件僅需在瞬間產(chǎn)生足夠的電流即可達到開啟的目的。而模擬元件則必須長 時間具有穩(wěn)定的電壓以避免造成誤判。由于開關元件與模擬元件的特性需求 并不相同，因此，在典型的單一 LDMOS工藝中僅能針對開關元件或模擬元 件的特性需求來制作，而無法同時制作出滿足開關元件與模擬元件兩者的特 性的LDMOS 。
綜上所述，受到工藝的限制，在單一個集成電路芯片中僅包含單一種特 性需求或單一種額定電壓的LDMOS，不僅在應用上易受限制，而且會占用 非常多的芯片面積，造成成本過高的問題。
發(fā)明內容
本發(fā)明提供一種集成電路芯片，可同時具有不同額定電壓的元件(voltage rating device)。
本發(fā)明提供一種集成電路芯片，可同時具有開關LDMOS元件以及模擬 LDMOS元件。
本發(fā)明提供一種集成電路芯片，其包括多個具有不同額定電壓的 LDMOS元件，位于具有第一導電類型的基底上，各LDMOS元件的組成構 件相同且分別包括二柵極導電層，分別位于上述基底的二第一有源區(qū)上。具 有第二導電類型的共用漏極接觸區(qū)，位于第二有源區(qū)中，第二有源區(qū)位于上 述多個第一有源區(qū)之間。此外，還包括一隔離結構，分隔上述第二有源區(qū)與 上述多個第 一 有源區(qū)。各第 一 有源區(qū)與上述第二有源區(qū)之間的隔離結構在沿 著各柵極導電層下方的溝道的溝道長度方向上的長度為A，且位于各第一有 源區(qū)上的各柵極導電層在沿著上述溝道的上述溝道長度方向上的長度為L， 各LDMOS元件具有不同A/L值。
依照本發(fā)明實施例所述，上述的集成電路芯片中，各LDMOS元件還包 括具有第二導電類型的深阱區(qū)，位于上述基底中。具有第二導電類型的二源 極接觸區(qū)，分別位于上述多個第一有源區(qū)中。具有第二導電類型的二淺摻雜 源極區(qū)，分別位于上述多個第一有源區(qū)中，與上述多個源極接觸區(qū)電性連接。 具有第一導電類型的二基體區(qū)，位于上述多個第一有源區(qū)中，環(huán)繞在上述源 極接觸區(qū)與上述多個淺4參雜源極區(qū)周圍。具有一第二導電類型的二漂移區(qū)， 分別環(huán)繞于各第 一有源區(qū)與上述第二有源區(qū)之間的上述隔離結構的下方周 圍，與上述漏極接觸區(qū)電性連接。二柵極介電層，分別位于各柵極導電層與 各第一有源區(qū)之間。此外，各柵極導電層的一部分與部分各基體區(qū)電容耦合， 各定義出上述溝道區(qū)，且分別延伸至上述隔離結構上彼此電性連接。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述多個LDMOS元 件均為LDNMOS元件，第一導電類型為P型；第二導電類型為N型。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述多個LDMOS元 件均為LDPMOS元件，第一導電類型為N型；第二導電類型為P型。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述多個LDMOS元 件中至少其一是LDNMOS元件，上述LDNMOS元件中的第一導電類型為P型；第二導電類型為N型。上述多個LDMOS元件中至少另一是LDPMOS
元件，LDPMOS元件中的第一導電類型為N型；第二導電類型為P型。 依照本發(fā)明實施例所述，上述的集成電路芯片還包括CMOS元件。 依照本發(fā)明實施例所述，上述的集成電路芯片中，還包括雙極性元件。 依照本發(fā)明實施例所述，上述的集成電路芯片中，上述多個A/L值的范
圍在O.l至2之間，但視不同的工藝世代及元件的額定電壓，A/L值可不限于此。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述隔離結構為場隔 離結構或淺溝渠隔離結構。
本發(fā)明提出一種集成電路芯片，其包括開關LDMOS元件以及模擬 LDMOS元件，位于具有第一導電類型的基底上。開關LDMOS元件以及模 擬LDMOS元件二者的組成構件相同且分別包括二柵極導電層，分別位于上 述基底的二第一有源區(qū)上。具有第二導電類型的共用漏極接觸區(qū)，位于第二 有源區(qū)中，第二有源區(qū)位于上述多個第一有源區(qū)之間。此外，還包括一隔離 結構，分隔上述第二有源區(qū)與上述多個第一有源區(qū)。各第一有源區(qū)與上述第 二有源區(qū)之間的上述隔離結構在沿著各柵極導電層下方的溝道的溝道長度 方向上的長度為A，且位于各第一有源區(qū)上的各柵極導電層在沿著上述溝道 的上述溝道長度方向上的長度為L，開關LDMOS元件以及才莫擬LDMOS元 件具有不同A/L值。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述開關LDMOS元 件的A/L值小于上述模擬LDMOS元件的A/L值。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述開關LDMOS元 件的A/L值的范圍在0.33至1.12。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述模擬LDMOS元 件的上述A/L值的范圍在0.54至1.13 。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述開關LDMOS元 件以及上述模擬LDMOS元件均為LDNMOS元件，均為LDNMOS元件， 第一導電類型為P型；第二導電類型為N型。
依照本發(fā)明實施例所述，上述的集成電路芯片中，上述開關LDMOS元 件以及上述模擬LDMOS元件均為LDPMOS元件，第一導電類型為N型； 第二導電類型為P型。依照本發(fā)明實施例所述，上述的集成電路芯片中，上述開關LDMOS元 件以及上述模擬LDMOS元件其一是LDNMOS元件且另 一是LDPMOS元 件。LDNMOS元件中的第一導電類型為P型；第二導電類型為N型。LDPMQS 元件中的第一導電類型為N型；第二導電類型為P型。
依照本發(fā)明實施例所述，上述的集成電路芯片還包括CMOS元件。 依照本發(fā)明實施例所述，上述的集成電路芯片還包括雙極性元件。 依照本發(fā)明實施例所述，上述的集成電路芯片中，上述隔離結構為場隔 離結構或淺溝渠隔離結構。
本發(fā)明可以透過源極接觸區(qū)與汲汲接觸區(qū)之間的隔離結構在沿著溝道 長度方向上的長度A以及位于有源區(qū)上的柵極導電層在沿著溝道長度方向 上的長度L的改變，而在芯片上同時形成不同額定電壓的元件(voltage rating device》
本發(fā)明可以利用單一的工藝，透過光掩模圖案的改變，而在同一芯片上 形成具有不同額定電壓的LDMOS元件，因此，其不僅工藝簡單，而且可以 避免芯片面積不必要的浪費，滿足客戶多方面的需求。
本發(fā)明可以利用單一的工藝，透過光掩模圖案的改變，而在同一芯片上 形成具有特性需求不同的開關LDMOS元件以及^^擬LDMOS元件。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較 佳實施例，并配合所附圖式，作詳細說明如下。
圖1是依照本發(fā)明實施例所繪示的一種集成電路芯片的剖面示意圖。
圖2是繪示圖1的集成電路芯片的部分構件的俯視圖。
圖3是依照本發(fā)明另一實施例所繪示的一種集成電路芯片的剖面示意圖。
圖4A與圖4B分別是依照本發(fā)明一實施例所繪示的開關LDMOS元件 以及^t擬LDMOS元件的電流與電壓的關系曲線。
圖5A與圖5B分別是依照本發(fā)明另一實施例所繪示的開關LDMOS元 件以及模擬LDMOS元件的電流與電壓的關系曲線。
圖6A與圖6B分別是依照本發(fā)明又一實施例所繪示的開關LDMOS元 件以及模擬LDMOS元件的電流與電壓的關系曲線。主要元件符號說明
10、 20:橫向雙擴散金屬氧化物半導體(LDMOS)
100:第一導電類型基底
102:第二導電類型深阱區(qū)
104:隔離結構
106:第一有源區(qū)
108:第二有源區(qū)
110:第二導電類型源極接觸區(qū)
112:第二導電類型淺摻雜源極區(qū)
114:第一導電類型基體區(qū)
116:第二導電類型漏極接觸區(qū)
118:第二導電類型漂移區(qū)
120: ;f冊極導電層
120a:導電層的延伸部
122:柵極介電層
124:第一導電類型接線區(qū)
126:第一導電類型護環(huán)區(qū)
128:柵極結構
130:溝道區(qū)
300: IC芯片
302:多個LDMOS元件
304: CMOS元件
306:雙4及性元件
X:溝道長度方向
L、 A:長度
具體實施例方式
圖1是依照本發(fā)明實施例所繪示的一種集成電路芯片的剖面示意圖。圖 2是繪示圖1的集成電路芯片的部分構件的俯視圖。
請同時參照圖1與圖2，本發(fā)明的集成電路芯片包含多個LDMOS元件。 這些LDMOS元件均為LDNMOS元件，或均為LDPMOS元件，或其中凄t個是LDNMOS元件而其他為LDPMOS元件。為方便說明，僅以兩個LDMOS 元件10、 20且其二者均為LDNMOS元件來說明的。然而，本發(fā)明并不以此 為限。
在本實施例中，LDNMOS元件10以及LDNMOS元件20均是位于P 型基底100或是P型阱區(qū)上，在此以P型基底100來說明的。LDNMOS元 件10以及LDNMOS元件20分別包括兩個柵極結構128、兩個N型源極接 觸區(qū)110、兩個N型淺摻雜源極區(qū)112、 一個N型共漏極接觸區(qū)116以及兩 個N型漂移區(qū)118，位于P型基底100中的N型深阱區(qū)102中。更具體地說， LDNMOS元件10以及LDNMOS元件20在深阱區(qū)102中的構件是在隔離結 構104所定義出的兩個第一有源區(qū)106以及一個第二有源區(qū)108中，其中第 二有源區(qū)108位于兩個第一有源區(qū)106之間。
各柵極結構128包括柵極導電層120以及柵極介電層122。各柵極介電 層位于隔離結構104所定義的第一有源區(qū)106中。各柵極導電層120覆蓋在 各柵極介電層上。在一實施例中，各柵極導電層120還覆蓋在第一有源區(qū)106 與第二有源區(qū)108之間的隔離結構104上。此外，各柵極導電層120的末端 還藉由延伸至隔離結構104上的延伸部120a彼此電性連接。
兩個N型源極接觸區(qū)110，分別位于第一有源區(qū)106中。為了避免熱載 流子效應，各柵極結構128的一側，分別還有一淺摻雜N型淺摻雜源極區(qū) 112，其分別與各N型源極接觸區(qū)110電性連接。各N型源極接觸區(qū)110以 及各N型淺摻雜源極區(qū)112被P型基體區(qū)114所環(huán)繞。P型基體區(qū)114有一 部分與柵極導電層120電容耦合，構成溝道區(qū)130。
N型共用漏極接觸區(qū)116，則是位于第二有源區(qū)中。兩個N型漂移區(qū)118, 則分別環(huán)繞于各第一有源區(qū)106與第二有源區(qū)108之間的隔離結構104的下 方周圍，并與N型漏極接觸區(qū)116電性連接。
此外，在各P型基體區(qū)114中還可分別包括一 P型接線區(qū)(pick-up region) 124。在N型深阱區(qū)102外的基底100中還可再包括P型護環(huán)(guard ring) 126。
在本實施例中，LDNMOS元件10以及LDNMOS元件20的組成構件相 同，但，其中部分構件的大小略有差異，以使其達到不同的特性需求。更具 體地說，LDNMOS元件10以及LDNMOS元件20中，各第一有源區(qū)106 與第二有源區(qū)108之間的隔離結構104在沿著溝道區(qū)130的溝道長度方向上
10的長度分別為Al與A2;而各柵極導電層120位于第一有源區(qū)106上的柵極 導電層120在沿著溝道區(qū)130的溝道長度方向X上的長度分別為Ll與L2。 在本實施例中，LDMOS元件10的A1/L1值不等于LDMOS元件20的A2/L2 值，使得LDNMOS元件10以及LDNMOS元件20具有不同的特性。若欲 得到A/L較大的LDMOS元件，僅需改變光掩模的圖案，增加第一有源區(qū) 106與第二有源區(qū)108之間的隔離結構104的長度A，或是縮小柵極導電層 120的長度L,抑或是前述兩者同時改變。若欲得到A/L較小的LDMOS元 件，僅需改變光掩模的圖案，縮小第一有源區(qū)106與第二有源區(qū)108之間的 隔離結構104的長度A,或是增加柵極導電層120的長度L，抑或是前述兩 者同時改變。
在一實施例中，LDNMOS元件10以及LDNMOS元件20為具有不同額 定電壓的元件，例如是電源管理集成電路芯片中的兩個額定電壓不同的高壓 元件。LDNMOS元件10以及LDNMOS元件20的源極端可耐高壓，僅需在 柵極導電層120施加微小的電壓即可耐高壓，因此，其柵極介電層122所需 的厚度僅需100埃至200埃左右。LDNMOS元件10以及LDNMOS元件20 的A/L值在0.1至2之間，但視不同的工藝世代及元件的額定電壓，A/L值 可不限于此。當LDNMOS元件10的A1/L1值小于LDNMOS元件20的A2/L2 值時，LDNMOS元件10的崩潰電壓較低，也就是其額定的電壓較低； LDNMOS元件2的崩潰電壓較高，也就是其額定的電壓4交大。
中，例如是同時應用在具有不同電流特性需求的開關元件以及模擬元件上。 在一實施例中，LDNMOS元件10以及LDNMOS元件20分別為開關元件以 及模擬元件。通常，開關元件僅需在開啟的瞬間產(chǎn)生足夠的電流即可達到開 啟的目的，其所需的飽和電流較小，因此，LDNMOS元件10的A1/L1值較 小，其范圍例如是在0.33至1.12。而模擬元件則必須長時間具有穩(wěn)定的電壓 以避免造成誤判，也就是，其必須具有足夠大且穩(wěn)定的飽和電流，電流-電 壓曲線中具有平坦的飽和區(qū)，因此，LDNMOS元件20的A2/L2值較大，其 范圍例如是在0.54至1.13。
在一實施例中，在0.35微米18伏特的LDNMOS工藝中，集成電路芯 片上的開關LDMOS元件的源極接觸區(qū)與漏極接觸區(qū)之間的隔離結構的長度 A為0.6微米；多晶硅柵極在有源區(qū)上的長度L為L8微米，A/L = 0.333; P型基體區(qū)與多晶硅柵極重疊的長度(溝道長度)為0.5微米，其電流與電壓的
關系曲線如圖4A所示。集成電路芯片上的模擬LDMOS元件的源極接觸區(qū) 與漏極接觸區(qū)之間的隔離結構的長度A為1.2微米；多晶硅柵極在有源區(qū)上 的長度L為2.2微米，A/L = 0.545; P型基體區(qū)與多晶硅柵極重疊的長度(溝 道長度)為0.5微米，其電流與電壓的關系曲線如圖4B所示。其結果顯示開 關LDMOS元件的崩潰電壓為29.8伏特；電阻(Rdson)為33.0歐姆/平方厘米。 模擬LDMOS元件的崩潰電壓為38.3伏特；電阻(Rdson)為50.7歐姆/平方厘 米，且其飽和電流曲線非常平坦。
在另 一實施例中，在0.35微米30伏特的LDNMOS工藝中，集成電路 芯片上的開關LDMOS元件的源極接觸區(qū)與漏極接觸區(qū)之間的隔離結構的長 度A為1.0微米；多晶硅柵極在有源區(qū)上的長度L為1.6微米，A/L = 0.625; P型基體區(qū)與多晶硅柵極重疊的長度(溝道長度)為0.5微米，其電流與電壓的 關系曲線如圖5A所示。集成電路芯片上的模擬LDMOS元件的源極接觸區(qū) 與漏極接觸區(qū)之間的隔離結構的長度A為1.8微米；多晶硅柵極在有源區(qū)上 的長度L為2.2微米，A/L = 0.818; P型基體區(qū)與多晶硅柵極重疊的長度(溝 道長度)為0.5微米，其電流與電壓的關系曲線如圖5B所示。其結果顯示開 關LDMOS元件的崩潰電壓為37.7伏特；電阻為37.7歐姆/平方厘米。模擬 LDMOS元件的崩潰電壓為39.1伏特；電阻為62.9歐姆/平方厘米，且其飽 和電流曲線非常平坦。
在另 一實施例中，在0.35微米40伏特的LDNMOS工藝中，集成電路
度A為1.8微米；多晶硅柵極在有源區(qū)上的長度L為1.6微米，A/L= 1.125; P型基體區(qū)與多晶硅柵極重疊的長度(溝道長度)為0.5微米，其電流與電壓的 關系曲線如圖6A所示。集成電路芯片上的模擬LDMOS元件的源極接觸區(qū) 與漏極接觸區(qū)之間的隔離結構的長度A為2.5微米；多晶硅柵極在有源區(qū)上 的長度L為2.2微米，A/L= 1.135; P型基體區(qū)與多晶硅柵極重疊的長度(溝 道長度)為0.5微米，其電流與電壓的關系曲線如圖6B所示。其結果顯示開 關LDMOS元件的崩潰電壓為49.7伏特；電阻為60.2歐姆/平方厘米。模擬 LDMOS元件的崩潰電壓為53.3伏特；電阻為85.7歐姆/平方厘米，且其飽 和電流曲線非常平坦。
以上是以LDNMOS元件來說明元件10、 20，在實際應用時元件10、 20也可以均是LDPMOS元件。若上述的LDNMOS元件中的P型表示第一導 電類型；N型表示第二導電類型，則在LDPMOS元件中，第一導電類型則 為N型；第二導電類型則為P型。
同樣地，元件10、 20也可以分別是LDNMOS元件以及LDPMOS元件。 若上述的LDNMOS元件中的P型表示第一導電類型；N型表示第二導電類 型，則在LDPMOS元件中，第一導電類型則為N型；第二導電類型則為P 型。
此外，請參考圖3，在實際應用時，集成電路芯片300除了具有多個不 同的LDMOS元件302之外，還可以包括其他的元件，例如是CMOS元件 304或是雙極性元件306。
本發(fā)明可以利用單一的工藝，透過光掩模圖案的改變，而在同一芯片上 形成具有不同特性的LDMOS元件，因此，其不僅工藝簡單，而且可以避免 芯片面積不必要的浪費，滿足客戶多方面的需求。此外，本發(fā)明也可以利用 單一的工藝，透過光掩模圖案的改變及增加光掩模層數(shù)，而在同一芯片上形 成具有特性需求不同的開關LDMOS元件以及模擬LDMOS元件。
雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習 此技藝者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因 此本發(fā)明的保護范圍當視權利要求所界定者為準。
1權利要求
1. 一種集成電路芯片，包括多個具有不同額定電壓的橫向雙擴散金屬氧化物半導體元件，位于具有第一導電類型的基底上，各橫向雙擴散金屬氧化物半導體元件的組成構件相同且分別包括二柵極導電層，分別位于該基底的二第一有源區(qū)上；具有第二導電類型的共用漏極接觸區(qū)，位于第二有源區(qū)中，該第二有源區(qū)位于該些第一有源區(qū)之間；隔離結構，分隔該第二有源區(qū)與該些第一有源區(qū)，其中，各該第一有源區(qū)與該第二有源區(qū)之間的該隔離結構在沿著各該柵極導電層下方的溝道的溝道長度方向上的長度為A，且位于各該第一有源區(qū)上的各該柵極導電層在沿著該溝道的該溝道長度方向上的長度為L，該些具有不同額定電壓的橫向雙擴散金屬氧化物半導體元件具有不同A/L值。
2. 如權利要求1所述的集成電路芯片，其中各橫向雙擴散金屬氧化物半導體元件還包括具有該第二導電類型的深阱區(qū)，位于該基底中；具有該第二導電類型的二源極接觸區(qū)，分別位于該些第一有源區(qū)中；具有該第二導電類型的二淺摻雜源極區(qū)，分別位于該些第一有源區(qū)中，與該些源極接觸區(qū)電性連接；具有該第一導電類型的二基體區(qū)，位于該些第一有源區(qū)中，環(huán)繞在該源極接觸區(qū)與該些淺摻雜源極區(qū)周圍；具有第二導電類型的二漂移區(qū)，分別環(huán)繞于各該第 一有源區(qū)與該第二有源區(qū)之間的該隔離結構的下方周圍，與該漏極接觸區(qū)電性連接；以及二柵極介電層，分別位于各該柵極導電層與各該第一有源區(qū)之間，且其中各該柵極導電層的 一部分與部分各該基體區(qū)電容耦合，各定義出該溝道區(qū)，且分別延伸至該隔離結構上彼此電性連接。
3. 如權利要求1所述的集成電路芯片，其中該些橫向雙擴散金屬氧化物半導體元件均為LDNMOS元件，該第一導電類型為P型；第二導電類型為N型。
4. 如權利要求1所述的集成電路芯片，其中該些橫向雙擴散金屬氧化物半導體元件均為LDPMOS元件，該第一導電類型為N型；第二導電類型為P型。
5. 如權利要求1所述的集成電路芯片，其中該些橫向雙擴散金屬氧化物半導體元件中至少其一是LDNMOS元件，該LDNMOS元件中的該第一導電類型為P型；該第二導電類型為N型；以及至少另一是LDPMOS元件，該LDPMOS元件中的該第一導電類型為N型；第二導電類型為P型。
6. 如權利要求1所述的集成電路芯片，還包括CMOS元件。
7. 如權利要求1所述的集成電路芯片，還包括雙極性元件。
8. 如權利要求1所述的集成電路芯片，其中該些A/L值的范圍在0.1至2。
9. 如權利要求1所述的集成電路芯片，其中該隔離結構為場隔離結構或淺溝渠隔離結構。
10. —種集成電路芯片，包括開關橫向雙擴散金屬氧化物半導體元件以及模擬橫向雙擴散金屬氧化物半導體元件，位于具有第一導電類型的基底上，其二者的組成構件相同且分別包括二柵極導電層，分別位于該基底的二第一有源區(qū)上；具有第二導電類型的共用漏極接觸區(qū)，位于第二有源區(qū)中，該第二有源區(qū)位于該些第 一 有源區(qū)之間；隔離結構，分隔該第二有源區(qū)與該些第一有源區(qū)，其中，各該第 一有源區(qū)與該第二有源區(qū)之間的該隔離結構在沿著各該柵上的各該柵極導電層在沿著該溝道的該溝道長度方向上的長度為L，該開關以及該模擬橫向雙擴散金屬氧化物半導體元件具有不同A/L值。
11. 如權利要求10所述的集成電路芯片，其中該開關橫向雙擴散金屬氧化物半導體元件以及該模擬橫向雙擴散金屬氧化物半導體元件還分別包括具有該第二導電類型的深阱區(qū)，位于該基底中；具有該第二導電類型的二源極接觸區(qū)，分別位于該些第 一有源區(qū)中；具有該第二導電類型的二淺摻雜源極區(qū)，分別位于該些第一有源區(qū)中，與該些源極接觸區(qū)電性連接；具有該第一導電類型的二基體區(qū)，位于該些第一有源區(qū)中，環(huán)繞在該源極接觸區(qū)與該些淺摻雜源極區(qū)周圍；具有第二導電類型的二漂移區(qū)，分別環(huán)繞于各該第一有源區(qū)與該第二有源區(qū)之間的該隔離結構的下方周圍，與該漏極接觸區(qū)電性連接；以及二柵極介電層，分別位于各該柵極導電層與各該第一有源區(qū)之間，且其中各該柵極導電層的 一部分與部分各該基體區(qū)電容耦合，各定義出該溝道區(qū)，且分別延伸至該隔離結構上彼此電性連接。
12. 如權利要求10所述的集成電路芯片，其中該開關橫向雙擴散金屬氧化物半導體元件的A/L值小于該模擬橫向雙擴散金屬氧化物半導體元件的A/L值。
13. 如權利要求12所述的集成電路芯片，其中該開關橫向雙擴散金屬氧化物半導體元件的該A/L值的范圍在0.33至1.12。
14. 如權利要求12所述的集成電路芯片，其中該模擬橫向雙擴散金屬氧化物半導體元件的該A/L值的范圍在0.54至1.13。
15. 如權利要求IO所述的集成電路芯片，其中該開關橫向雙擴散金屬氧化物半導體元件以及該模擬橫向雙擴散金屬氧化物半導體元件均為LDNMOS元件，該第一導電類型為P型；第二導電類型為N型。
16. 如權利要求10所述的集成電路芯片，其中該開關橫向雙擴散金屬氧化物半導體元件以及該模擬橫向雙擴散金屬氧化物半導體元件均為LDPMOS元件，該第一導電類型為N型；第二導電類型為P型。
17. 如權利要求10所述的集成電路芯片，其中該開關橫向雙擴散金屬氧化物半導體元件以及該模擬橫向雙擴散金屬氧化物半導體元件其一是LDNMOS元件且另 一是LDPMOS元件，其中該LDNMOS元件中的該第一導電類型為P型；該第二導電類型為N型；以及該LDPMOS元件中的該第一導電類型為N型；第二導電類型為P型。
18. 如權利要求IO所述的集成電路芯片，還包括CMOS元件。
19. 如權利要求IO所述的集成電路芯片，還包括雙極性元件。
20. 如權利要求IO所述的集成電路芯片，其中該隔離結構為場隔離結構或淺溝渠隔離結構。
全文摘要
一種集成電路芯片，其包括開關LDMOS元件以及模擬LDMOS元件，位于具有第一導電類型的基底上。開關LDMOS元件以及模擬LDMOS元件二者的組成構件相同且分別包括二柵極導電層，分別位于上述基底的二第一有源區(qū)上。具有第二導電類型的共用漏極接觸區(qū)，位于第二有源區(qū)中，第二有源區(qū)位于上述多個第一有源區(qū)之間。此外，還包括隔離結構，分隔上述第二有源區(qū)與上述多個第一有源區(qū)。各第一有源區(qū)與上述第二有源區(qū)之間的上述隔離結構在沿著各柵極導電層下方的溝道的溝道長度方向上的長度為A，且位于各第一有源區(qū)上的各柵極導電層在沿著上述溝道的上述溝道長度方向上的長度為L，開關LDMOS元件以及模擬LDMOS元件具有不同A/L值。
文檔編號H01L27/092GK101504945SQ200810005439
公開日2009年8月12日 申請日期2008年2月4日 優(yōu)先權日2008年2月4日
發(fā)明者劉景宏, 李文國, 董明宗, 陳錦隆 申請人:聯(lián)華電子股份有限公司