專利名稱：快閃存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件及其制造方法，更特別地，涉及一種快閃存 儲器及其制造方法。
背景技術(shù)：
存儲器元件因具有可重復(fù)進(jìn)行數(shù)據(jù)存入、讀取及抹除等動作的特性，以 及存入的數(shù)據(jù)在斷電后仍續(xù)存的優(yōu)點，已廣為個人計算機和電子設(shè)備所采用。
典型的存儲器元件為堆迭式柵極結(jié)構(gòu)，其以摻雜的多晶硅制作浮置柵極
(floating gate )與控制柵極(control gate )。浮置柵極處于浮置狀態(tài)，無任何 電路與之連接，浮置柵極與控制柵極間以柵間介電層相隔，浮置柵極與基底 間以穿隧介電層相隔；而控制柵極則與字線相連接。
柵耦合系數(shù)(gate coupling ratio, GCR)是決定存儲器元件操作效能的重 要性質(zhì)之一。存儲器元件的柵耦合系數(shù)越高，則所需的元件操作電壓就越低。 柵耦合系數(shù)與浮置柵極和控制柵極間的電容接觸面積呈正相關(guān)的關(guān)系，亦即 兩者間電容接觸面積越大，柵耦合系數(shù)亦越高。
用來提高柵耦合系數(shù)的方法有下列幾種，包括增加浮置柵極的高度、在 形成柵間介電層前增加位于浮置柵極間的溝渠的深度以及縮減柵間介電層 的厚度等。然而，以增加浮置柵極的高度而言，由于蝕刻工藝所能形成的開 口的深度有限，因此要增加浮置柵極的高度將有技術(shù)上的困難。以增加位于 浮置柵極間的溝渠的深度而言，其必須移除部份基底，有可能破壞位于浮置 柵極下方的溝道層，將影響元件的可靠度。至于利用縮減柵間介電層的厚度 來提高柵耦合系數(shù)的方法，縮減柵間介電層的厚度會降低柵間介電層的隔絕 能力，可能導(dǎo)致漏電流和電壓崩潰等現(xiàn)象的產(chǎn)生。
因此，如何能進(jìn)一步地增加浮置柵極和控制柵極間的電容接觸面積，以 提高柵耦合系數(shù)，進(jìn)而提升存儲器元件的操作效能為目前十分重要且亟需解 決的問題。

發(fā)明內(nèi)容
本發(fā)明提供一種快閃存儲器的制造方法，利用形成一層硅晶粒層，以增 加浮置柵極的表面積，因此能提高存儲器的柵耦合系數(shù)。
本發(fā)明提供一種快閃存儲器，其浮置柵極包括硅晶粒層，用以增加浮置 柵極和控制柵極間的電容接觸面積，因此能提高存儲器的柵耦合系數(shù)。
本發(fā)明提出 一種快閃存儲器的制造方法，首先提供已形成有多個隔離結(jié) 構(gòu)的基底，這些隔離結(jié)構(gòu)的頂部高于基底，且相鄰的隔離結(jié)構(gòu)之間形成多個 開口。接著于這些開口內(nèi)依序形成第一硅半導(dǎo)體層與第二硅半導(dǎo)體層。然后 移除這些隔離結(jié)構(gòu)的 一部份，使這些隔離結(jié)構(gòu)的頂部低于第二硅半導(dǎo)體層的 頂部。接著在第一硅半導(dǎo)體層上形成硅晶粒層，再于基底上形成柵間介電層。 而后于基底上形成控制柵極，并圖案化硅晶粒層、第一硅半導(dǎo)體層以及第二 硅半導(dǎo)體層以形成浮置柵極。
在本發(fā)明 一 實施例中，上述形成第 一硅半導(dǎo)體層與第二硅半導(dǎo)體層的方 法包括下列步驟。首先于基底上依序形成第一硅半導(dǎo)體層與第二硅半導(dǎo)體 層，其中，第二硅半導(dǎo)體層填滿開口。然后移除開口以外的第一硅半導(dǎo)體層 與第二硅半導(dǎo)體層。
在本發(fā)明一實施例中，上述第一硅半導(dǎo)體層的材料包括未摻雜的非晶 硅、未摻雜的多晶硅或未摻雜的單晶硅。
在本發(fā)明一實施例中，上述第二硅半導(dǎo)體層的材料包括摻雜的非晶硅、 摻雜的多晶硅或摻雜的單晶硅。
在本發(fā)明 一 實施例中，上述移除開口以外的第 一硅半導(dǎo)體層與第二硅半 導(dǎo)體層的方法包括化學(xué)機械研磨法。
在本發(fā)明一實施例中，上述硅晶粒層的形成方法包括低壓化學(xué)氣相沉積法。
在本發(fā)明一實施例中，上述隔離結(jié)構(gòu)的形成方法包括下列步驟。首先， 于基底上依序形成一層穿隧介電層與一層掩模層。接著，圖案化掩模層與穿 隧介電層，而于基底中形成多個溝渠。然后于基底上形成一層絕緣層并移除 溝渠以外的絕緣層。而后移除掩模層。
在本發(fā)明一實施例中，上述于基底上形成一層穿隧介電層的步驟后以及 于基底上形成一層掩模層的步驟前，還包括于基底上形成一層導(dǎo)體層。在本發(fā)明 一 實施例中，上述圖案化掩模層與穿隧介電層的步驟還包括圖 案化導(dǎo)體層。
在本發(fā)明一實施例中，上述圖案化硅晶粒層、第一硅半導(dǎo)體層以及第二
硅半導(dǎo)體層的步驟還包括圖案化導(dǎo)體層。
在本發(fā)明一實施例中，上述導(dǎo)體層的材料包括摻雜的非晶硅、摻雜的多
晶 硅或摻雜的單晶硅。
在本發(fā)明 一實施例中，上述穿隧介電層的材料包括氧化硅。
在本發(fā)明一實施例中，上述掩模層的材料包括氮化硅。
在本發(fā)明 一 實施例中，上述絕緣層的材料包括氧化硅。
在本發(fā)明 一 實施例中，上述形成絕緣層的方法包括化學(xué)氣相沉積法。
在本發(fā)明一實施例中，上述移除溝渠以外的絕緣層的方法包括化學(xué)機械
研磨法。
在本發(fā)明一實施例中，上述柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
在本發(fā)明一實施例中，上述控制柵極的材料包括摻雜的多晶硅。 本發(fā)明提出一種快閃存儲器，其配置于基底上，其包括位于基底中的隔 離結(jié)構(gòu)、浮置柵極、柵間介電層以及控制柵極。其中，隔離結(jié)構(gòu)的頂部高于 基底且低于浮置柵極的頂部。浮置柵極配置于隔離結(jié)構(gòu)之間的基底上，其包 括第一硅半導(dǎo)體層、第二硅半導(dǎo)體層以及硅晶粒層。第一硅半導(dǎo)體層配置于 基底上，具有凹狀結(jié)構(gòu)，而第二硅半導(dǎo)體層配置于凹狀結(jié)構(gòu)中，硅晶粒層則 配置于第一硅半導(dǎo)體層上。柵間介電層配置于浮置柵極上，而控制柵極配置 于柵間介電層上。
在本發(fā)明一實施例中，上述第一硅半導(dǎo)體層的材料包括未摻雜的非晶 硅、未摻雜的多晶硅或未摻雜的單晶硅。
在本發(fā)明一實施例中，上述第二硅半導(dǎo)體層的材料包括摻雜的非晶硅、
摻雜的多晶硅或摻雜的單晶硅
在本發(fā)明一實施例中，上述浮置柵極還包括導(dǎo)體層，位于基底與第一硅 半導(dǎo)體層之間。
在本發(fā)明一實施例中，上述導(dǎo)體層的材料包括摻雜的非晶硅、摻雜的多 晶硅或摻雜的單晶硅。
在本發(fā)明 一 實施例中，上述柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
在本發(fā)明一實施例中，上述控制柵極的材料包括摻雜的多晶硅。 本發(fā)明利用移除一部分的隔離結(jié)構(gòu)，使浮置柵極的頂部高于隔離結(jié)構(gòu)， 以增加浮置柵極與控制柵極間的接觸電容。又使浮置柵極具有硅晶粒層，以 大幅增加浮置柵極的表面積，進(jìn)而提高存儲器元件的柵耦合系數(shù)。因此，能 降低元件所需的操作電壓，適用于集成度高的半導(dǎo)體元件。
為使本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并 配合附圖，作詳細(xì)i兌明如下。


圖1A至圖1E是依照本發(fā)明一實施例的一種快閃存儲器的制造流程剖
面示意圖。
主要附圖標(biāo)記說明100:基底
102:穿隧介電層
104導(dǎo)體層
106掩模層
108溝渠
108a:隔離結(jié)構(gòu)110開口
112第一硅半導(dǎo)體層
114第二硅半導(dǎo)體層
116娃晶粒層
118柵間介電層
120控制柵極
122浮置柵極
具體實施例方式
圖1A至圖1E是依照本發(fā)明一實施例的一種快閃存儲器的制造流程剖 面示意圖。
請參照圖1A，首先提供基底100，此基底IOO例如是硅基底。而后，于基底100上依序形成一層穿隧介電層102、 一層導(dǎo)體層104以及一層掩模層 106。穿隧介電層102的材料例如是氧化硅，其形成方法例如是熱氧化法。 導(dǎo)體層104例如是摻雜的非晶硅、摻雜的多晶硅或摻雜的單晶硅，其形成方 法例如是利用化學(xué)氣相沉積法形成一層未摻雜的硅材料層后，進(jìn)行離子注入 步驟以形成它，或者是采用臨場注入雜質(zhì)的方式以化學(xué)氣相沉積法形成摻雜 的硅材料層。當(dāng)然，導(dǎo)體層104也可以是其他導(dǎo)體材料，而且導(dǎo)體層104可 以視實際需要而省略不形成。掩模層106的材料例如是氮化硅，其形成方法 例如是化學(xué)氣相沉積法。
接著，請參照圖1B,在掩模層106形成之后，進(jìn)行光刻與蝕刻工藝以 移除部份掩模層106。接著，以保留的掩模層106為蝕刻掩模，蝕刻導(dǎo)體層 104、穿隧介電層102與部份的基底100，以在基底100中形成溝渠108。然 后于基底100上形成一層絕緣層(未繪示)，以填滿溝渠108。絕緣層的材料 例如是氧化硅，其形成方法例如是常壓化學(xué)氣相沉積法(APCVD)或高密 度等離子體化學(xué)氣相沉積法(HDPCVD)。之后，移除溝渠108以外的絕緣 層，于基底100中形成多個隔離結(jié)構(gòu)108a。移除絕緣層的方法例如是以掩模 層106為研磨終止層，進(jìn)行化學(xué)機械研磨工藝。
繼之，請參照圖1C,移除掩模層106,直至暴露出導(dǎo)體層104表面。移 除掩模層106的同時，開口 110形成于相鄰的隔離結(jié)構(gòu)108a之間。移除掩 模層106的方法例如是進(jìn)行一濕式蝕刻工藝。
隨后，于基底100上依序形成第一硅半導(dǎo)體層112與第二硅半導(dǎo)體層 114，以填滿開口 110。第一硅半導(dǎo)體層112的材料例如是未摻雜的非晶硅、 未摻雜的多晶硅或未摻雜的單晶硅，其形成方法例如是化學(xué)氣相沉積法。第 二硅半導(dǎo)體層114的材料例如是摻雜的非晶硅、摻雜的多晶硅或摻雜的單晶 硅，其形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜的硅材料層后， 進(jìn)行離子注入步驟以形成它，或者是采用臨場注入雜質(zhì)的方式以化學(xué)氣相沉 積法形成摻雜的硅材料層。
繼之，請參照圖1D,移除開口 110以外的第一硅半導(dǎo)體層112與第二 硅半導(dǎo)體層114。移除的方法例如是以隔離結(jié)構(gòu)108a為研磨終止層，進(jìn)行化 學(xué)機械研磨工藝。
接著，移除部份隔離結(jié)構(gòu)108a，使其頂部低于第二硅半導(dǎo)體層114的頂 部。移除部份隔離結(jié)構(gòu)108a的方法包括進(jìn)行蝕刻工藝，例如濕式蝕刻工藝或干式蝕刻工藝。濕式蝕刻工藝?yán)缡且詺宸釣槲g刻劑。
然后，于第一硅半導(dǎo)體層112上形成硅晶粒層116。硅晶粒層116的形
成方法例如是低壓化學(xué)氣相沉積法。值得一提的是，由于硅晶粒具有選擇性
生長在未摻雜的硅材料上的特性，因此硅晶粒層116形成于第一硅半導(dǎo)體層 112上。
而后，于基底100上形成一層?xùn)砰g介電層118。柵間介電層118的材料 例如是氧化硅/氮化硅/氧化硅。此柵間介電層118的形成方法例如是先以熱 氧化法形成一層底氧化硅層，接著，再利用化學(xué)氣相沉積法形成一層氮化硅 層，其后再于氮化硅層上形成頂氧化硅層。之后，于基底100上形成控制柵 極120。形成控制柵極120的方法例如是先在基底100上形成一層導(dǎo)體層(未 繪示)，然后圖案化此導(dǎo)體層。導(dǎo)體層的材料例如是金屬、摻雜的多晶硅或 多晶硅化金屬等，其形成方法視材料的不同而采用物理氣相沉積法(蒸鍍、 賊鍍)或化學(xué)氣相沉積法等方法。
繼之，圖案化硅晶粒層116、第一硅半導(dǎo)體層112、第二硅半導(dǎo)體層114 以及導(dǎo)體層104以形成浮置柵極122。于另 一 實施例中，若未形成導(dǎo)體層104, 則浮置柵極122只由經(jīng)圖案化的硅晶粒層116、第一硅半導(dǎo)體層112以及第
在此不再贅述。
綜上所述，本發(fā)明利用移除部分隔離結(jié)構(gòu)的方式，暴露出一部分的控制 柵極，使控制柵極與浮置柵極間的電容接觸面積增加。再者，利用具有球形 表面的硅晶粒附著于浮置柵極，使浮置柵極的表面積增加，進(jìn)而使控制柵極 與浮置柵極的電容接觸面積倍增，因此可提高存儲器的柵耦合系數(shù)，進(jìn)而降 低所需的元件操作電壓。因此，本發(fā)明可提升存儲器的操作效能且適用于集 成度高的半導(dǎo)體元件。
雖然本發(fā)明已以較佳實施例披露如上，但是其并非用以限定本發(fā)明，任 何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可進(jìn)行一些更動與潤 飾，因此本發(fā)明的保護(hù)范圍當(dāng)以所附的權(quán)利要求所界定者為準(zhǔn)。
10
權(quán)利要求
1. 一種快閃存儲器的制造方法，包括提供基底，該基底中已形成有多個隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)的頂部高于該基底，且相鄰的所述隔離結(jié)構(gòu)之間形成多個開口；于所述開口內(nèi)依序形成第一硅半導(dǎo)體層和第二硅半導(dǎo)體層；移除所述隔離結(jié)構(gòu)的一部份，使所述隔離結(jié)構(gòu)的頂部低于該第二硅半導(dǎo)體層的頂部；于該第一硅半導(dǎo)體層上形成硅晶粒層；于該基底上形成柵間介電層；以及于該基底上形成控制柵極，并圖案化該硅晶粒層、該第一硅半導(dǎo)體層以及該第二硅半導(dǎo)體層以形成浮置柵極。
2. 根據(jù)權(quán)利要求1所述的快閃存儲器的制造方法，其中于所述開口內(nèi)依 序形成第 一硅半導(dǎo)體層和第二硅半導(dǎo)體層的方法包括于該基底上形成該第一硅半導(dǎo)體層；于該基底上形成該第二硅半導(dǎo)體層，該第二硅半導(dǎo)體層填滿所述開口 ；以及移除所述開口以外的該第 一硅半導(dǎo)體層和該第二硅半導(dǎo)體層。
3. 根據(jù)權(quán)利要求2所述的快閃存儲器的制造方法，其中該第 一硅半導(dǎo)體 層的材料包括未摻雜的非晶硅、未摻雜的多晶硅或未摻雜的單晶硅。
4. 根據(jù)權(quán)利要求2所述的快閃存儲器的制造方法，其中該第二硅半導(dǎo)體 層的材料包括摻雜的非晶硅、摻雜的多晶硅或摻雜的單晶硅。
5. 根據(jù)權(quán)利要求2所述的快閃存儲器的制造方法，其中移除所述開口以 外的該第 一硅半導(dǎo)體層和該第二硅半導(dǎo)體層的方法包括化學(xué)機械研磨法。
6. 根據(jù)權(quán)利要求1所述的快閃存儲器的制造方法，其中該硅晶粒層的形 成方法包括低壓化學(xué)氣相沉積法。
7. 根據(jù)權(quán)利要求1所述的快閃存儲器的制造方法，其中所述隔離結(jié)構(gòu)的 形成方法包括于該基底上依序形成穿隧介電層和掩模層；圖案化該掩模層和該穿隧介電層，而于該基底中形成多個溝渠；于該基底上形成絕緣層，該絕緣層填滿所述溝渠；移除所述溝渠以外的該絕緣層；以及 移除該掩模層。
8. 根據(jù)權(quán)利要求7所述的快閃存儲器的制造方法，其中于該基底上形成穿隧介電層的步驟后以及于該基底上形成掩模層的步驟前，還包括于該基底 上形成導(dǎo)體層。
9. 根據(jù)權(quán)利要求8所述的快閃存儲器的制造方法，其中圖案化該掩模層 和該穿隧介電層的步驟還包括圖案化該導(dǎo)體層。
10. 根據(jù)權(quán)利要求8所述的快閃存儲器的制造方法，其中圖案化該硅晶 粒層、該第 一硅半導(dǎo)體層以及該第二硅半導(dǎo)體層的步驟還包括圖案化該導(dǎo)體層。
11. 根據(jù)權(quán)利要求8所述的快閃存儲器的制造方法，其中該導(dǎo)體層的材 料包括摻雜的非晶硅、摻雜的多晶硅或摻雜的單晶硅。
12. 根據(jù)權(quán)利要求7所述的快閃存儲器的制造方法，其中該穿隧介電層 的材料包括氧化硅。
13. 根據(jù)權(quán)利要求7所述的快閃存儲器的制造方法，其中該掩模層的材 料包括氮化硅。
14. 根據(jù)權(quán)利要求7所述的快閃存儲器的制造方法，其中該絕緣層的材 料包括氧化硅。
15. 根據(jù)權(quán)利要求7所述的快閃存儲器的制造方法，其中形成該絕緣層 的方法包括化學(xué)氣相沉積法。
16. 根據(jù)權(quán)利要求7所述的快閃存儲器的制造方法，其中移除所述溝渠 以外的該絕緣層的方法包括化學(xué)機械研磨法。
17. 根據(jù)權(quán)利要求1所述的快閃存儲器的制造方法，其中該柵間介電層 的材料包括氧化硅/氮化硅/氧化硅。
18. 根據(jù)權(quán)利要求1所述的快閃存儲器的制造方法，其中該控制柵極的 材料包括摻雜的多晶硅。
19. 一種快閃存儲器，配置于基底上，包括多個隔離結(jié)構(gòu)，配置于該基底中，所述隔離結(jié)構(gòu)的頂部高于該基底； 浮置柵極，配置于所述隔離結(jié)構(gòu)之間的該基底上，該浮置柵極的頂部高 于所述隔離結(jié)構(gòu)，該浮置柵極包括第一硅半導(dǎo)體層，配置于該基底上，具有凹狀結(jié)構(gòu)；第二硅半導(dǎo)體層，配置于該凹狀結(jié)構(gòu)中；以及硅晶粒層，配置于該第一硅半導(dǎo)體層上； 柵間介電層，配置于該浮置柵極上；以及 控制柵極，配置于該柵間介電層上。
20. 根據(jù)權(quán)利要求19所述的快閃存儲器，其中該第一硅半導(dǎo)體層的材料 包括未摻雜的非晶硅、未摻雜的多晶硅或未摻雜的單晶硅。
21. 根據(jù)權(quán)利要求19所述的快閃存儲器，其中該第二硅半導(dǎo)體層的材料 包括摻雜的非晶硅、摻雜的多晶硅或摻雜的單晶硅。
22. 根據(jù)權(quán)利要求19所述的快閃存儲器，其中該浮置柵極還包括導(dǎo)體 層，位于該基底與該第一硅半導(dǎo)體層之間。
23. 根據(jù)權(quán)利要求22所述的快閃存儲器，其中該導(dǎo)體層的材料包括摻雜 的非晶硅、摻雜的多晶硅或摻雜的單晶硅。
24. 根據(jù)權(quán)利要求19所述的快閃存儲器，其中該柵間介電層的材料包括 氧化硅/氮化硅/氧化硅。
25. 根據(jù)權(quán)利要求19所述的快閃存儲器，其中該控制柵極的材料包括摻 雜的多晶硅。全文摘要
本發(fā)明提供一種快閃存儲器的制造方法，首先提供已形成有多個隔離結(jié)構(gòu)的基底，由于這些隔離結(jié)構(gòu)的頂部高于基底，因此相鄰的隔離結(jié)構(gòu)之間形成多個開口。接著于這些開口內(nèi)依序形成第一硅半導(dǎo)體層與第二硅半導(dǎo)體層以填滿它。然后移除這些隔離結(jié)構(gòu)的一部份，使這些隔離結(jié)構(gòu)的頂部低于第二硅半導(dǎo)體層的頂部。而后在第一硅半導(dǎo)體層上形成硅晶粒層。之后于基底上依序形成柵間介電層與控制柵極，并圖案化硅晶粒層、第一硅半導(dǎo)體層以及第二硅半導(dǎo)體層以形成浮置柵極。
文檔編號H01L29/40GK101499441SQ20081000550
公開日2009年8月5日 申請日期2008年2月3日 優(yōu)先權(quán)日2008年2月3日
發(fā)明者何青原, 劉應(yīng)勵 申請人:力晶半導(dǎo)體股份有限公司