專利名稱：：薄膜晶體管陣列基板及其制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種液晶顯示裝置及其制造方法，特別是涉及一種降低配線信號延遲的薄膜晶體管陣列基板及其制作方法。
背景技術(shù)：
：液晶顯示器(LCD)是目前被廣泛使用的一種平面顯示器，跟其他顯示方式相比，具有低功耗、外型薄、重量輕、無輻射等優(yōu)點。一般而言，LCD包括有薄膜晶體管(TFT)陣列下基板、彩膜(CF)上基板及填充在上下基板之間的液晶層。陣列下基板上的顯示區(qū)域包含多個子像素區(qū)域，每個子像素區(qū)域一般為兩條柵極線(gateline,又稱掃描線)與兩條數(shù)據(jù)線(dataline)交叉所形成的矩形或者其他形狀區(qū)域，其內(nèi)設(shè)置有薄膜晶體管以及像素電極，薄膜晶體管充當(dāng)開關(guān)元件；彩膜上基板上的共通電極與陣列下基板上的像素電極之間的電場強度調(diào)制著液晶分子的偏轉(zhuǎn)方向。由于配線本身存在的電阻，以及該層配線和陣列下基板其它導(dǎo)電層間的電容、該層配線與彩膜上基板上的共通電極之間形成的電容，使得配線存在RC延遲。隨著液晶顯示面板尺寸的增加及分辨率的提高，LCD的配線，包括數(shù)據(jù)線、柵極線、修復(fù)線等的RC延遲也會隨之增大。而過大的RC延遲會影響液晶顯示器的亮度、對比度等，從而降低顯示品質(zhì)。如在柵極線打開TFT開關(guān)以及數(shù)據(jù)線對像素充電的過程中，柵極線上的RC延遲會影響TFT的開關(guān)特性，數(shù)據(jù)線上的RC延遲則會影響加在液晶層上的信號電壓，從而影響顯示特性。圖1示出一種TFT-LCD的子像素示意圖。陣列基板100上的導(dǎo)電層有3層，分別是Gate層、D層和IT0層，其中Gate層形成柵線101、TFT的柵極106以及共用電極線102，D層(圖中黑色斜線的部分)形成數(shù)據(jù)線103、TFT的源極104和漏極105，而ITO層形成像素電極107。各導(dǎo)電層之間有絕緣層(圖中未畫出)。柵信號加到柵極106上，用來打開或關(guān)閉TFT;當(dāng)TFT打開時，數(shù)據(jù)信號通過數(shù)據(jù)線的漏極105傳輸?shù)皆礃O104。源極104通過接觸孔108和像素電極107連接。陣列基板100和彩膜基板(圖中未畫出)之間是液晶層，像素電極和彩膜基板上的ITO層之間形成液晶電容Clc，液晶電容上的電壓用來控制液晶分子的旋轉(zhuǎn)方向；像素電極和共用電極線之間形成存儲電容Cst，用來輔助保持液晶電容上的電壓。左右相鄰像素共用一根柵線101，上下相鄰像素共用一根數(shù)據(jù)線103。圖2示出另一種子像素結(jié)構(gòu)，其中TFT的源極204、漏極205的結(jié)構(gòu)與圖l略有不同，且是以柵線IOI作為TFT的柵極。在上述兩種子像素結(jié)構(gòu)中，計算柵線和數(shù)據(jù)線之間的電容時除了要考慮柵線和數(shù)據(jù)線交叉部分形成的電容外，還要考慮TFT的漏極和柵線之間的電容。目前通常采用如下幾種方法來降低配線RC延遲第一種方法是采用低電阻率的配線材料。在中國申請專利CN200380103627.X中，公開了一種使用更低電阻率的銅合金作為配線材料的方法。雖然采用銅或者銅合金作為配線材料能夠降低配線電阻R，從而降低配線上的信號延遲，但是目前還不能進(jìn)行量產(chǎn)，實用性較差。第二種方法是增加配線的寬度及厚度以降低配線的電阻，從而降低配線的信號延遲，但是增加配線寬度會使陣列下基板的開口率降低，同時和其它層之間的電容也會增大，對降低RC延遲的效果有限；另外，增加配線厚度還會增加靶材的使用量，影響產(chǎn)率(throughput)，還會增加產(chǎn)品點缺陷、線缺陷的發(fā)生率。第三種方法是減少配線層和陣列下基板其它導(dǎo)電層之間的交疊面積。采用自對準(zhǔn)工藝(Self-AlignmentProcess)能夠降低陣列下基板上各層配線之間的電容，從而減小配線的RC延遲。但是考慮到目前的工藝能力，這種方法降低配線RC延遲的能力也有限。
發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提供一種能夠降低柵線和數(shù)據(jù)線信號延遲的薄膜晶體管陣列基板。本發(fā)明為解決上述技術(shù)問題而采用的技術(shù)方案是提供一種薄膜晶體管陣列基板，包括一基板、多條柵線和數(shù)據(jù)線以及多個像素結(jié)構(gòu)。這些柵線與數(shù)據(jù)線，配置于基板上，且柵線與數(shù)據(jù)線相交以定義多個像素區(qū)域。多個像素結(jié)構(gòu)配置于基板上的各像素區(qū)域中，其中各像素結(jié)構(gòu)包括一薄膜晶體管和一像素電極，該薄膜晶體管的源極通過接觸孔電性連接所述像素電極，該薄膜晶體管的漏極位于柵線與數(shù)據(jù)線的交叉部。本發(fā)明還提供一種上述薄膜晶體管陣列基板制作方法，包括以下步驟首先，提供一基板，并在基板上形成柵線和柵極；接著，在柵線和柵極之上覆蓋柵極絕緣層，再在柵極絕緣層上形成半導(dǎo)體層；之后，在半導(dǎo)體層和柵極絕緣層上形成數(shù)據(jù)線和薄膜晶體管的漏極、源極，其中以所述柵線和數(shù)據(jù)線的交叉部作為所述漏極；最后形成像素電極并通過接觸孔和薄膜晶體管的源極電性連接。由于本發(fā)明的薄膜晶體管陣列基板中的TFT的漏極和柵線和數(shù)據(jù)線的交叉部共用，這種結(jié)構(gòu)能夠減小柵線和數(shù)據(jù)線的耦合電容，而柵線和數(shù)據(jù)線的電阻基本保持不變，基于信號延遲的時間系數(shù)t正比于共用電極上的總電容和總電阻的乘積，本發(fā)明的薄膜晶體管陣列基板能夠降低柵線和數(shù)據(jù)線的信號延遲。為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā)明的具體實施方式作詳細(xì)說明，其中圖1是現(xiàn)有的一種TFT陣列基板的子像素結(jié)構(gòu)示意圖。圖2是現(xiàn)有的另一種TFT陣列基板的子像素結(jié)構(gòu)示意圖。圖3是本發(fā)明一個實施例的TFT陣列基板的子像素結(jié)構(gòu)示意圖。圖4A圖4C是根據(jù)本發(fā)明一個實施例的TFT陣列基板的制作方法流程圖。具體實施方式圖3是本發(fā)明一個實施例的TFT陣列基板的結(jié)構(gòu)示意圖。在一個薄膜晶體管陣列基板上，配置有多條柵線301和數(shù)據(jù)線303(圖中各示出2條)以及共用電極線302，這些柵線和數(shù)據(jù)線相交以定義多個像素區(qū)域(圖中示出一個)，在圖中所示像素區(qū)域中，配置了一個像素結(jié)構(gòu)，其包括一個薄膜晶體管和一個像素電極307，該薄膜晶體管具有源極304、漏極305以及柵極，其中像素電極307通過接觸孔308與薄膜晶體管的源極304連接，漏極305是位于柵線301與數(shù)據(jù)線303的交叉部，柵極則是位于柵線301上。下面參照圖4A圖4C說明本發(fā)明的薄膜晶體管陣列基板的制作流程。圖4A圖4C是圖3中剖面線A-A位置的基板截面圖。首先，參照圖4A，提供一絕緣基板300，并在基板上形成包括上述柵線301和柵極的柵極布線層310。接著，參照圖4B，先在柵極布線層310之上覆蓋柵極絕緣層320，之后，在絕緣層320上形成包括非晶硅層331和n+非晶硅層332的半導(dǎo)體層330。再者，在半導(dǎo)體層330和柵極絕緣層320上形成數(shù)據(jù)布線層340。之后，參照圖4C所示，使數(shù)據(jù)布線層形成上述數(shù)據(jù)線303和薄膜晶體管的漏極305、源極304，其中是以柵線301和數(shù)據(jù)線303的交叉部作為漏極305。之后，覆蓋一層鈍化層350，然后形成像素電極307(參照圖3)并通過接觸孔308和薄膜晶體管的源極304電性連接。本發(fā)明的薄膜晶體管陣列基板中，其TFT的漏極與柵線和數(shù)據(jù)線的交叉部共用，這種結(jié)構(gòu)能夠減小柵線和數(shù)據(jù)線的耦合電容，而柵線和數(shù)據(jù)線的電阻基本保持不變，基于信號延遲的時間常數(shù)t正比于共通電極上的總電容和總電阻的乘積，艮P:這種子像素結(jié)構(gòu)能夠減小柵線和數(shù)據(jù)線上的信號延遲。以32英寸TV的子像素為例進(jìn)行說明，其分辨率為1366X3X768，其子像素大小為170.25ymX510.75um?；诒景l(fā)明的LCD柵線和數(shù)據(jù)線的信號延遲的時間常數(shù)與未采用本發(fā)明的通常的LCD的柵線和數(shù)據(jù)線的信號延遲的時間常數(shù)如下表1所示<table>tableseeoriginaldocumentpage6</column></row><table>表1可見，本發(fā)明的薄膜晶體管陣列基板能夠降低LCD的柵線和數(shù)據(jù)線上的信號延遲。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。權(quán)利要求1.一種薄膜晶體管陣列基板，其特征在于包括一基板；多條柵線與多條數(shù)據(jù)線，配置于所述基板上，其中所述柵線與數(shù)據(jù)線相交以定義多個像素區(qū)域；多個像素結(jié)構(gòu)，配置于所述基板上的各像素區(qū)域中，其中各像素結(jié)構(gòu)包括一薄膜晶體管和一像素電極，所述薄膜晶體管的源極通過接觸孔電性連接所述像素電極，所述薄膜晶體管的漏極位于所述柵線與數(shù)據(jù)線的交叉部。2.如權(quán)利要求l所述的薄膜晶體管陣列基板，其特征在于，還包括共用電極線，所述像素電極部分與所述共用電極線連接。3.如權(quán)利要求l所述的薄膜晶體管陣列基板，其特征在于，所述薄膜晶體管的柵極是位于所述柵線上。4.如權(quán)利要求l所述的薄膜晶體管陣列基板，其特征在于，還包括一柵極絕緣層，設(shè)置于所述柵線之上。5.如權(quán)利要求4所述的薄膜晶體管陣列基板，其特征在于，還包括一半導(dǎo)體層，其位于所述薄膜晶體管的源極和漏極的下方且在所述柵極絕緣層之上。6.—種薄膜晶體管陣列基板的制作方法，包括以下步驟提供一基板；在基板上形成柵線和柵極；在柵線和柵極之上覆蓋柵極絕緣層；在柵極絕緣層上形成半導(dǎo)體層；在半導(dǎo)體層和柵極絕緣層上形成數(shù)據(jù)線和薄膜晶體管的漏極、源極，其中以所述柵線和數(shù)據(jù)線的交叉部作為所述漏極；以及形成像素電極并通過接觸孔和薄膜晶體管的源極電性連接。全文摘要本發(fā)明涉及一種薄膜晶體管陣列基板及其制作方法，此薄膜晶體管陣列基板包括一基板；多條柵線與多條數(shù)據(jù)線，配置于基板上，且這些柵線與數(shù)據(jù)線相交以定義多個像素區(qū)域；多個像素結(jié)構(gòu)，配置于基板上的各像素區(qū)域中，其中各像素結(jié)構(gòu)包括一薄膜晶體管和一像素電極，薄膜晶體管的源極通過接觸孔電性連接所述像素電極，薄膜晶體管的漏極位于柵線與數(shù)據(jù)線的交叉部。由于本發(fā)明的薄膜晶體管陣列基板中的薄膜晶體管的漏極和柵線和數(shù)據(jù)線的交叉部共用，這種結(jié)構(gòu)能夠減小柵線和數(shù)據(jù)線的耦合電容，從而降低柵線和數(shù)據(jù)線的信號延遲。文檔編號H01L21/84GK101236975SQ20081003415公開日2008年8月6日申請日期2008年3月3日優(yōu)先權(quán)日2008年3月3日發(fā)明者田廣彥申請人:上海廣電光電子有限公司