專利名稱：防靜電保護結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種防靜電保護結(jié)構(gòu)，本發(fā)明還涉及一種防靜電保護結(jié)構(gòu)的制作方法。
背景技術(shù)：
靜電對于電子產(chǎn)品的傷害一直是不易解決的問題。當(dāng)今使用最多的ESD保護結(jié) 構(gòu)就是GGNM0S結(jié)構(gòu)(Ground Gate NM0S，柵極接地NMOS)。為了提升輸出級的ESD防護能 力，在工藝上發(fā)展出金屬硅化物阻擋的工藝技術(shù)，其目的是把輸出級用的NMOS組件中的金 屬硅化物去除，使其漏極與源極的方塊電阻增大，因而使MOS組件具有較高的漏極電阻與 源極電阻，較大的漏極電阻與源極電阻可以有效地提升MOS器件對ESD的防護能力?，F(xiàn)有 的GGNMOS防靜電結(jié)構(gòu)如圖1所示，包括P型襯底1及其上面的P阱2，所述P阱2上設(shè)置有 第一多晶硅柵3，所述第一多晶硅柵3的左側(cè)下方設(shè)置有第一 N+擴散區(qū)4，所述第一 N+擴 散區(qū)4左側(cè)還設(shè)置有一個P+擴散區(qū)5，所述P+擴散區(qū)5的左側(cè)設(shè)置有第一場氧化區(qū)6，所 述P+擴散區(qū)5與所述第一 N+擴散區(qū)4之間相隔有第二場氧化區(qū)7，所述P+擴散區(qū)5上方 設(shè)置有第一金屬硅化物8，所述第一 N+擴散區(qū)4上方設(shè)置有第二金屬硅化物9，所述第二金 屬硅化物9位于所述第一多晶硅柵3的左側(cè)，所述第一金屬硅化物8、第二金屬硅化物9和 第一多晶硅柵3接地，所述第一多晶硅柵的右側(cè)下方設(shè)置有漏極N+擴散區(qū)10，所述漏極N+ 擴散區(qū)IO左側(cè)上方設(shè)置有第三金屬硅化物ll，右側(cè)上方設(shè)置有第四金屬硅化物12，所述第 三金屬硅化物11與第四金屬硅化物12之間間隔有金屬硅化物阻擋區(qū)13，所述漏極N+擴散 區(qū)10的右側(cè)設(shè)置有第三場氧化區(qū)14，所述第四金屬硅化物12連接輸出入焊墊。
為了達成上述目的，在制程上需要多用一層光罩來定義出金屬硅化物阻擋區(qū) (silicide diffusion blocking)，但這樣做會需要增加一張光刻版，這就增加了生產(chǎn)成 本。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種防靜電保護結(jié)構(gòu)，以及這種防靜電保護結(jié) 構(gòu)的制作方法，能夠采用較為簡單的步驟制作出性能優(yōu)良的防靜電保護結(jié)構(gòu)，同時降低生 產(chǎn)成本。 為解決上述技術(shù)問題，本發(fā)明防靜電保護結(jié)構(gòu)的技術(shù)方案是，包括P型襯底及其 上面的P阱，所述P阱上設(shè)置有第一多晶硅柵，所述第一多晶硅柵的左側(cè)下方設(shè)置有第一 N+ 擴散區(qū)，所述第一 N+擴散區(qū)左側(cè)還設(shè)置有一個P+擴散區(qū)，所述P+擴散區(qū)的左側(cè)設(shè)置有第 一場氧化區(qū)，所述P+擴散區(qū)與所述第一 N+擴散區(qū)之間相隔有第二場氧化區(qū)，所述P+擴散 區(qū)上方設(shè)置有第一金屬硅化物，所述第一 N+擴散區(qū)上方設(shè)置有第二金屬硅化物，所述第二 金屬硅化物位于所述第一多晶硅柵的左側(cè)，所述第一金屬硅化物、第二金屬硅化物和第一 多晶硅柵接地，所述第一多晶硅柵的右側(cè)設(shè)置有第二多晶硅柵，所述第一多晶硅柵與所述 第二多晶硅柵之間隔有第三金屬硅化物，所述第三金屬硅化物的下方設(shè)置有第二N+擴散區(qū)，所述第二 N+擴散區(qū)的左側(cè)延伸到所述第一多晶硅柵右側(cè)下方，所述第二 N+擴散區(qū)的右 側(cè)延伸到所述第二多晶硅柵左側(cè)的下方，所述第二多晶硅柵的右側(cè)下方設(shè)置有第三N+擴 散區(qū)，所述第二 N+擴散區(qū)與第三N+擴散區(qū)之間設(shè)置有第二溝道N型擴散區(qū)，所述第二溝道 N型擴散區(qū)同時位于所述第二多晶硅柵的下方，所述第三N+擴散區(qū)上方設(shè)置有第四金屬硅 化物，所述第四金屬硅化物位于所述第二多晶硅柵的右側(cè)，所述第三N+擴散區(qū)的右側(cè)設(shè)置
有第三場氧化區(qū)，所述第二多晶硅柵與所述第四金屬硅化物連接輸出入焊墊。 本發(fā)明還提供了一種防靜電保護結(jié)構(gòu)的制作方法，其技術(shù)方案是，在制作所述第
一多晶硅柵的時候同時制作第二多晶硅柵，并且在此之前采用N型埋層注入的形式制作第
二溝道N型擴散區(qū)，形成后的所述第二溝道N型擴散區(qū)與P阱之間的結(jié)反向擊穿電壓不低
于所述輸出入焊墊的正常工作電壓。 本發(fā)明還提供了另一種防靜電保護結(jié)構(gòu)的制作方法，其技術(shù)方案是，在制作所述 第一多晶硅柵的時候同時制作第二多晶硅柵，并且在此之后透過所述第二多晶硅柵通過注 入方式形成所述第二溝道N型擴散區(qū)，形成后的所述第二溝道N型擴散區(qū)與P阱之間的結(jié) 反向擊穿電壓不低于所述輸出入焊墊的正常工作電壓。 本發(fā)明通過采用第二多晶硅柵代替現(xiàn)有的金屬硅化物阻擋區(qū)，能夠有效的防止靜 電對器件的傷害，同時節(jié)省了原先制作金屬硅化物阻擋區(qū)的掩膜版，從而降低了生產(chǎn)成本。


下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細的說明 圖1為現(xiàn)有的防靜電保護結(jié)構(gòu)的示意圖； 圖2為本發(fā)明防靜電保護結(jié)構(gòu)的示意圖； 圖3和圖4為GGNMOS結(jié)構(gòu)的原理圖； 圖5為多指狀結(jié)構(gòu)示意圖； 圖6為本發(fā)明防靜電保護結(jié)構(gòu)應(yīng)用的示意圖。 圖中附圖標(biāo)記為，1.P型襯底；2.P阱；3.第一多晶硅柵；4.第一 N+擴散區(qū)；5. P+ 擴散區(qū)；6.第一場氧化區(qū)；7.第二場氧化區(qū)；8.第一金屬硅化物；9.第二金屬硅化物； 10.漏極N+擴散區(qū)；11.第三金屬硅化物；12.第四金屬硅化物；13金屬硅化物阻擋區(qū)； 14.第三場氧化區(qū)；15.第二多晶硅柵；16.第二N+擴散區(qū)；17.第三N+擴散區(qū)。
具體實施例方式
本發(fā)明公開了一種防靜電保護結(jié)構(gòu)，如圖2所示，包括P型襯底1及其上面的P阱 2，所述P阱2上設(shè)置有第一多晶硅柵3，所述第一多晶硅柵3的左側(cè)下方設(shè)置有第一 N+擴 散區(qū)4，所述第一 N+擴散區(qū)4左側(cè)還設(shè)置有一個P+擴散區(qū)5，所述P+擴散區(qū)5的左側(cè)設(shè)置 有第一場氧化區(qū)6，所述P+擴散區(qū)5與所述第一 N+擴散區(qū)4之間相隔有第二場氧化區(qū)7， 所述P+擴散區(qū)5上方設(shè)置有第一金屬硅化物8，所述第一 N+擴散區(qū)4上方設(shè)置有第二金 屬硅化物9，所述第二金屬硅化物9位于所述第一多晶硅柵3的左側(cè)，所述第一金屬硅化物 8、第二金屬硅化物9和第一多晶硅柵3接地，所述第一多晶硅柵3的右側(cè)設(shè)置有第二多晶 硅柵15，所述第一多晶硅柵3與所述第二多晶硅柵15之間隔有第三金屬硅化物ll，所述第 三金屬硅化物11的下方設(shè)置有第二N+擴散區(qū)16，所述第二N+擴散區(qū)16的左側(cè)延伸到所述第一多晶硅柵3右側(cè)下方，所述第二 N+擴散區(qū)16的右側(cè)延伸到所述第二多晶硅柵15左 側(cè)的下方，所述第二多晶硅柵15的右側(cè)下方設(shè)置有第三N+擴散區(qū)17，所述第二N+擴散區(qū) 16與第三N+擴散區(qū)17之間設(shè)置有第二溝道N型擴散區(qū)18，所述第二溝道N型擴散區(qū)18 同時位于所述第二多晶硅柵15的下方，所述第三N+擴散區(qū)17上方設(shè)置有第四金屬硅化物 12，所述第四金屬硅化物12位于所述第二多晶硅柵15的右側(cè)，所述第三N+擴散區(qū)17的右 側(cè)設(shè)置有第三場氧化區(qū)14，所述第二多晶硅柵15與所述第四金屬硅化物12連接輸出入焊 墊。 如圖3所示，由于NM0S寄生的NPN三極管的基極(襯底)與發(fā)射極(源極)的PN 結(jié)在瀉流時應(yīng)處于正向?qū)?，所以基極上加的偏壓應(yīng)比發(fā)射極高O. 7V，此時寄生NPN導(dǎo)通， 達到圖4中所示的A點；從A點到B點是驟回特性，從B點到C點是寄生NPN開啟后的線性 放大區(qū)，此時電流和電壓呈線性增大。但由于多指狀設(shè)計的結(jié)構(gòu)(如圖5所示)要求多根 NMOS均勻開啟，在設(shè)計時會考慮將C點的電壓大于A點的電壓。因此較常見的方式是通過 調(diào)節(jié)漏極電阻來調(diào)整B，C點的斜率。在本發(fā)明中，通過調(diào)節(jié)第二溝道N型擴散區(qū)的寬度，即 可達到調(diào)整漏極電阻的目的。 本發(fā)明的一種應(yīng)用可以參見圖6所示，圖6中是以遲滯放大器為例，通過采用本發(fā) 明所提供的防靜電保護結(jié)構(gòu)，使得遲滯放大器的輸入端可以不受靜電的損壞。類似的，本發(fā) 明還可以應(yīng)用于其它電路輸入輸出端的防靜電保護。 本發(fā)明還提供了一種上述防靜電保護結(jié)構(gòu)的制作方法，在制作所述第一多晶硅柵 的時候同時制作第二多晶硅柵，并且在此之前采用N型埋層注入的形式制作第二溝道N型 擴散區(qū)，形成后的所述第二溝道N型擴散區(qū)與P阱之間的結(jié)反向擊穿電壓不低于所述輸出 入焊墊的正常工作電壓。 本發(fā)明還提供了另一種上述防靜電保護結(jié)構(gòu)的制作方法，在制作所述第一多晶硅 柵的時候同時制作第二多晶硅柵，并且在此之后透過所述第二多晶硅柵通過注入方式形成 所述第二溝道N型擴散區(qū)，形成后的所述第二溝道N型擴散區(qū)與P阱之間的結(jié)反向擊穿電 壓不低于所述輸出入焊墊的正常工作電壓。 本發(fā)明所提供的防靜電保護結(jié)構(gòu)中的漏極通過第二多晶硅柵和第二溝道N型擴 散區(qū)形成，第二溝道N型擴散區(qū)代替現(xiàn)有技術(shù)中的金屬硅化物阻擋區(qū)，用來調(diào)節(jié)漏極擴散 區(qū)上的電阻，達到有效提升MOS器件對ESD的防護能力。相對于使用金屬硅化物阻擋工藝， 本發(fā)明在制作過程中可以可節(jié)省一張光刻版，從而降低了生產(chǎn)成本。同時本發(fā)明在不改變 現(xiàn)有工藝條件的情況下，通過改變GGNMOS的漏區(qū)結(jié)構(gòu)，在漏區(qū)加入第二多晶硅柵和第二溝 道N型擴散區(qū)，也有效的解決了并聯(lián)的NMOS保護器件在ESD發(fā)生時的開啟電壓不一，造成 ESD保護能力不能充分發(fā)揮的問題。
權(quán)利要求
一種防靜電保護結(jié)構(gòu)，包括P型襯底及其上面的P阱，所述P阱上設(shè)置有第一多晶硅柵，所述第一多晶硅柵的左側(cè)下方設(shè)置有第一N+擴散區(qū)，所述第一N+擴散區(qū)左側(cè)還設(shè)置有一個P+擴散區(qū)，所述P+擴散區(qū)的左側(cè)設(shè)置有第一場氧化區(qū)，所述P+擴散區(qū)與所述第一N+擴散區(qū)之間相隔有第二場氧化區(qū)，所述P+擴散區(qū)上方設(shè)置有第一金屬硅化物，所述第一N+擴散區(qū)上方設(shè)置有第二金屬硅化物，所述第二金屬硅化物位于所述第一多晶硅柵的左側(cè)，所述第一金屬硅化物、第二金屬硅化物和第一多晶硅柵接地，其特征在于，所述第一多晶硅柵的右側(cè)設(shè)置有第二多晶硅柵，所述第一多晶硅柵與所述第二多晶硅柵之間隔有第三金屬硅化物，所述第三金屬硅化物的下方設(shè)置有第二N+擴散區(qū)，所述第二N+擴散區(qū)的左側(cè)延伸到所述第一多晶硅柵右側(cè)下方，所述第二N+擴散區(qū)的右側(cè)延伸到所述第二多晶硅柵左側(cè)的下方，所述第二多晶硅柵的右側(cè)下方設(shè)置有第三N+擴散區(qū)，所述第二N+擴散區(qū)與第三N+擴散區(qū)之間設(shè)置有第二溝道N型擴散區(qū)，所述第二溝道N型擴散區(qū)同時位于所述第二多晶硅柵的下方，所述第三N+擴散區(qū)上方設(shè)置有第四金屬硅化物，所述第四金屬硅化物位于所述第二多晶硅柵的右側(cè)，所述第三N+擴散區(qū)的右側(cè)設(shè)置有第三場氧化區(qū)，所述第二多晶硅柵與所述第四金屬硅化物連接輸出入焊墊。
2. —種如權(quán)利要求1所述的防靜電保護結(jié)構(gòu)的制作方法，其特征在于，在制作所述第 一多晶硅柵的時候同時制作第二多晶硅柵，并且在此之前采用N型埋層注入的形式制作第 二溝道N型擴散區(qū)，形成后的所述第二溝道N型擴散區(qū)與P阱之間的結(jié)反向擊穿電壓不低 于所述輸出入焊墊的正常工作電壓。
3. —種如權(quán)利要求1所述的防靜電保護結(jié)構(gòu)的制作方法，其特征在于，在制作所述第 一多晶硅柵的時候同時制作第二多晶硅柵，并且在此之后透過所述第二多晶硅柵通過注入 方式形成所述第二溝道N型擴散區(qū)，形成后的所述第二溝道N型擴散區(qū)與P阱之間的結(jié)反 向擊穿電壓不低于所述輸出入焊墊的正常工作電壓。
全文摘要
本發(fā)明公開了一種防靜電保護結(jié)構(gòu)，在第一多晶硅柵的右側(cè)設(shè)置有第二多晶硅柵，第一多晶硅柵與第二多晶硅柵之間隔有第三金屬硅化物，第三金屬硅化物的下方設(shè)置有第二N+擴散區(qū)，第二多晶硅柵的右側(cè)下方設(shè)置有第三N+擴散區(qū)，第二N+擴散區(qū)與第三N+擴散區(qū)之間設(shè)置有第二溝道N型擴散區(qū)，第三N+擴散區(qū)上方設(shè)置有第四金屬硅化物。本發(fā)明還公開了一種上述的防靜電保護結(jié)構(gòu)的制作方法，在制作第一多晶硅柵的時候同時制作第二多晶硅柵，在此之前采用N型埋層注入的形式，或者在此之后透過所述第二多晶硅柵通過注入方式形成第二溝道N型擴散區(qū)。本發(fā)明能夠有效的防止靜電對器件的傷害，同時節(jié)省了原先制作金屬硅化物阻擋區(qū)的掩膜版，從而降低了生產(chǎn)成本。
文檔編號H01L27/085GK101752373SQ20081004415
公開日2010年6月23日 申請日期2008年12月19日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者徐向明, 蘇慶 申請人:上海華虹Nec電子有限公司