專利名稱：半導體結構及其制造方法
技術領域：
本發(fā)明涉及半導體結構，且尤其涉及具有遠次集電極(far subcollector)和基于深溝槽的遠次集電極穿通件(reachthrough)的半 導體結構及其制造方法。
背景技術：
一些高性能的無源半導體器件受益于埋置摻雜層在半導體襯底 內增加了的深度。例如，雙極晶體管中次集電極深度的增加提供了擊 穿電壓增加的優(yōu)點。對于另一示例，其中本征半導體區(qū)域被夾在p型 摻雜的半導體區(qū)域和n型摻雜區(qū)域之間的正-本征-負(PIN) 二極管 的操作頻率隨埋置摻雜層深度而增加，該埋置摻雜層用作PIN 二極管 的一個端子。根據常規(guī)半導體制造方法，埋置摻雜層的深度典型地受形成到達 該埋置摻雜層的穿通件的能力的限制。盡管通過對半導體區(qū)域進行注 入然后外延例如大于2微米的顯著厚度的半導體材料可以形成深的埋 置摻雜層，但是可以通過離子注入形成的穿通件的深度受注入的離子 的投影射程的限制。例如，在1.0MeV的加速下，硼離子在硅中的投 影射程僅為1.8微米。在1.0MeV的加速下，磷離子和砷離子的投影 射程甚至更小，分別為僅1.2微米和0.6微米。另外，埋置摻雜層通 常需要5.0xl0,cii^量級的重摻雜濃度以獲得低的電阻。這種高能量 和這種高劑量的摻雜劑注入需要高性能離子注入機上的長注入時間， 并因此，需要高的工藝成本。而且，即使采用了這些工藝步驟，除非 離子注入能量被進一步增加(商業(yè)可得的離子注入機難以實現)，埋 置摻雜層的深度不超過2.0微米。在現有技術中已經知道通過采用多級穿通件在比離子注入的投影射程更深的地方形成埋置摻雜層或"遠次集電極"的方法。根據該方 法，在初始半導體襯底上形成摻雜區(qū)域。在初始半導體襯底的表面上 生長第一外延半導體層達到這樣的厚度，通過該厚度，可以通過離子 注入形成穿通件，即，該厚度為后續(xù)離子注入工藝的離子的投影射程 的厚度。在第一外延生長層內形成第一穿通件之后，在該第一外延生 長層上生長第二外延半導體層。通過離子注入在第二外延生長層中形 成第二穿通件。根據該現有技術，半導體層的每一輪外延生長將埋置 半導體層的深度延伸后續(xù)離子注入的投影射程，即，延伸隨后在其中 形成的穿通件的深度。由于可用離子注入機的能量限制，埋置摻雜層的深度的增加實際上被限制為小于約1.2~1.8微米。此外，用于半導 體材料的外延的高溫要求導致埋置摻雜層中的摻雜劑的體擴散，由此 減少了埋置摻雜層的深度，而且還減小了摻雜密度，并相應地，減小 了埋置摻雜層的導電性。因此，需要提供一種半導體結構及其制造方法，該半導體結構具 有位于超出離子注入工藝的典型投影射程的深度處的埋置摻雜層或 "遠次集電極"、以及將該遠次集電極電連接到半導體襯底的表面處的 結構的穿通件。此外，需要提供一種具有遠次集電極以及到達遠次集電極的穿通 件的半導體結構以及使用最小附加工藝步驟和工藝成本制造該半導 體結構的方法。發(fā)明內容本發(fā)明通過提供具有與至少一個深溝槽的壁上和壁外部形成的 穿通區(qū)域接觸的遠次集電極的半導體結構和這種半導體結構的制造 方法解決上述需要。具體而言，本發(fā)明在初始半導體襯底的表面上形成遠次集電極，接著是半導體材料的厚外延生長。初始半導體襯底和外延生長的半導 體部分共同地形成半導體襯底。在遠次集電極的部分上方形成至少一 個深溝槽，并且該至少一個深溝槽與次遠集電極鄰接。在該至少一個深溝槽的壁上沉積摻雜材料層。在驅入式退火過程中，摻雜劑從該至 少一個深溝槽的壁上的摻雜材料層擴散到半導體村底中。由所迷至少一個深溝槽的外壁上的摻雜半導體區(qū)域形成到達遠次集電極的穿通 區(qū)域?？梢灾苽涞酱┩▍^(qū)域的接觸件。備選地，可以形成輔助穿通區(qū) 域并對其制備接觸件。根據本發(fā)明的第一實施例， 一種半導體結構包括 遠次集電極，位于半導體襯底中且被摻雜以一種導電類型的摻雜劑；至少一個深溝槽，位于所述半導體襯底中；穿通區(qū)域，位于所述至少一個深溝槽的壁上和壁外部，鄰接所迷 遠次集電極，且被摻雜以所述一種導電類型的摻雜劑；以及至少一個輔助穿通區(qū)域，位于所述穿通區(qū)域上，接觸半導體襯底 的頂表面，且被摻雜以所述一種導電類型的摻雜劑。根據本發(fā)明的笫一實施例，該半導體結構優(yōu)選地包括位于穿通區(qū) 域上方和內部的電介質層。該半導體結構優(yōu)選地進一步包括所述電介質層內的填充材料；以及所迷填充材料之上的淺溝槽隔離，其中所述電介質層和填充材料 直接位于淺溝槽隔離下方。所述電介質層可以是氮化硅、氧化硅和氧氮化硅。所述電介質層 可以被摻雜以所述一種導電類型的摻雜劑。所述電介質層可以選自硼 硅玻璃(BSG)、磷硅玻璃(PSG)和砷硅玻璃(ASG)。該半導體結構還可以進一步包括保護環(huán)區(qū)域，該保護環(huán)區(qū)域直接位于所述至少一個深溝槽下方并被摻雜以與所述一種導電類型不同 的另一種導電類型的摻雜劑。在這種情況下，穿通區(qū)域可以與圓環(huán)面 拓樸同胚，即，通過連續(xù)的拉伸和彎曲，穿通區(qū)域可以變換成圓環(huán)面。 該半導體結構還可以進一步包括位于所述至少一個輔助穿通區(qū) 域上的金屬接觸件。根據本發(fā)明的第二實施例， 一種半導體結構包括 遠次集電極，位于半導體襯底中且被摻雜以一種導電類型的摻雜劑；至少一個深溝槽，位于所述半導體襯底中；穿通區(qū)域，位于所述至少一個深溝槽的壁上和壁外部，鄰接所述遠次集電極，且被摻雜以所述一種導電類型的摻雜劑；摻雜填充材料，位于所述至少一個深溝槽中，且被摻雜以所述一 種導電類型的摻雜劑；以及位于所述摻雜填充材料上的金屬接觸件。根據本發(fā)明的第二實施例，該半導體結構優(yōu)選地包括位于所述至 少一個深溝槽的壁上和壁內部的電介質層，其中所述電介質層和穿通 區(qū)域與球形拓樸同胚，即通過連續(xù)的拉伸和彎曲，穿通區(qū)域可以被變 換成球形。優(yōu)選地，所述電介質層位于所述至少一個深溝槽的一側上， 而該穿通區(qū)域位于所述至少一個深溝槽的相對一側上。該半導體結構還可以進一步包括淺溝槽隔離，其中所述電介質層 和穿通區(qū)域直接位于淺溝槽隔離下。所述電介質層可以是氮化硅、氧化硅和氧氮化硅。所述電介質層 可以被摻雜以所述一種導電類型的摻雜劑。所述電介質層可以選自硼 硅玻璃(BSG )、磷硅玻璃(PSG )和砷硅玻璃(ASG )。該半導體結構還可以進一步包括保護環(huán)區(qū)域，該保護環(huán)區(qū)域直接位于所述至少一個深溝槽下方并被摻雜以與所述一種導電類型相反的另 一種導電類型的摻雜劑。根據本發(fā)明的這兩個實施例，半導體襯底優(yōu)選地包括與遠次集電 極鄰接的外延生長的半導體部分。次集電極優(yōu)選地位于超過常規(guī)離子注入投影射程的深度，且更優(yōu)選地位于從半導體襯底的頂表面測量約 1.0微米至約8.0微米的范圍，且更優(yōu)選地位于2.0微米至5.0微米的范圍。根據本發(fā)明的這兩個實施例，所述一種導電類型的摻雜劑可以是 p型的，或可替換地是n型的。如果所述一種導電類型的摻雜劑是p 型的，則另一種導電類型的摻雜劑是n型。如果所述一種導電類型的 摻雜劑是n型的，則另一種導電類型的摻雜劑是p型的。根據本發(fā)明，形成本發(fā)明的第一實施例的半導體結構的方法包括在半導體襯底中形成遠次集電極，其中所述遠次集電極被摻雜以一種導電類型的摻雜劑；在所述半導體襯底中形成至少一個深溝槽，其中所述至少一個深 溝槽鄰接所述遠次集電極；在所述至少一個深溝槽的壁上和壁外部形成穿通區(qū)域，其中所述 穿通區(qū)域被摻雜以所述一種導電類型的摻雜劑，且鄰接所述遠次集電 極；以及形成輔助穿通區(qū)域，其中所述輔助穿通區(qū)域被摻雜以所述一種導 電類型的摻雜劑，接觸所述半導體襯底的頂表面，并鄰接所述至少一 個深溝槽。優(yōu)選地，通過對初始半導體襯底的一部分進行離子注入，然后在 初始半導體襯底上外延生長半導體材料，來形成半導體襯底中的遠次 集電極。可以直接在所述至少一個深溝槽下方形成保護環(huán)區(qū)域，且該保護 環(huán)區(qū)域被摻雜以與所述一種導電類型相反的另一種導電類型的摻雜 劑。在這種情況下，穿通區(qū)域與圓環(huán)面拓樸同胚。摻雜材料層可以沉積在所述至少一個深溝槽內部，其中摻雜材料 層包含所述一種導電類型的摻雜劑，且來自于摻雜材料層的所迷一種 導電類型的摻雜劑可以在退火步驟中被驅入半導體村底中?？梢栽诖┩▍^(qū)域上方和內部形成電介質層。穿通區(qū)域上方和內部 的電介質層可以通過熱氧化摻雜材料層形成。備選地，電介質層可以 在去除摻雜材料層之后通過沉積形成。此外，可以在電介質層圍繞的容積中形成填充材料，且此后可以 在填充材料之上形成淺溝槽隔離，其中所述淺溝槽隔離直接在所述電 介質層和填充材料上形成。根據本發(fā)明的填充材料可以是摻雜的，也 可以是不摻雜的。可以在所述至少 一個輔助穿通區(qū)域上形成金屬接觸件。根據本發(fā)明，形成本發(fā)明的第二實施例的半導體結構的方法包括在半導體村底中形成遠次集電極，其中所述遠集電極被摻雜以一種導電類型的摻雜劑；在所述半導體襯底中形成至少一個深溝槽，其中所述至少一個深 溝槽鄰接遠次集電極；在所述至少一個深溝槽的壁上和壁外部形成穿通區(qū)域，其中所述 穿通區(qū)域被摻雜以所述一種導電類型的摻雜劑，且鄰接所述遠次集電 極；在所述至少一個深溝槽中形成摻雜填充材料，且摻雜以所述一種 導電類型的摻雜劑；以及形成位于所述摻雜填充材料上的金屬接觸件。優(yōu)選地，通過對初始半導體村底的一部分進行離子注入，然后在 初始半導體襯底上外延生長半導體材料，形成半導體襯底中的遠次集 電極?？梢灾苯釉谒鲋辽僖粋€深溝槽下形成保護環(huán)區(qū)域，且該保護環(huán) 區(qū)域被摻雜以與所述一種導電類型相反的另一種導電類型的摻雜劑。可以在穿通區(qū)域上方和內部形成電介質層，其中電介質層和穿通 區(qū)域都與球形拓樸同胚。在這種情況下，可以使用光致抗蝕劑對所述 電介質層進行光刻構圖，且可以蝕刻電介質層的暴露部分。此外，可以直接在所述電介質層和穿通區(qū)域之上形成淺溝槽隔離。摻雜材料層可以選自硼硅玻璃(BSG)、磚硅玻璃(PSG)和砷 硅玻璃(ASG)。備選地，摻雜材料層可以選自摻雜的多晶硅、摻雜 的非晶硅、包含合金的摻雜多晶硅以及包含合金的摻雜非晶硅。穿通 區(qū)域上方和內部的電介質層可以通過熱氧化或氮化摻雜材料層形成。


圖l-3是根據本發(fā)明的第一和第二實施例的示例結構的按順序的垂直截面圖。圖4-10是根據本發(fā)明的第一實施例的示例結構的按順序的垂直 截面圖。圖11-17是根據本發(fā)明的第二實施例的示例結構的按順序的垂直 截面圖。
具體實施方式
如上所述，本發(fā)明涉及下面參考附圖詳細描述的具有遠次集電極和基于深溝槽的遠次集電極穿通件的半導體結構及其制造方法。參考圖1，示出了初始半導體襯底10的垂直截面圖。根據本發(fā) 明，光致抗蝕劑5被涂敷于初始半導體襯底10的頂表面且被光刻構 圖以在光致抗蝕劑5中限定開孔。對初始半導體襯底10的暴露部分 進行離子注入以形成注入摻雜區(qū)域11。盡管圖1示出了延伸到初始半 導體襯底10的表面的注入摻雜區(qū)域11，初始半導體襯底10的表面之 下的注入摻雜區(qū)域11的形成可以備選地根據在此明確預期的后續(xù)結 構中的相應變化進行。注入摻雜區(qū)域ll的摻雜可以是p型或n型的。優(yōu)選地，摻雜濃 度為約1.0xl0,cm3至約5.0xl021/cm3，且優(yōu)選地為約3.0xl02G/cm3至 約2.0xl021/cm3 ，以在注入摻雜區(qū)域11中獲得典型地為約 1.0xl(T3ll-cm量級或更小的低電阻率。參考圖2,然后去除已構圖的光致抗蝕劑5。在諸如氫氟酸(HF) 中的濕法蝕刻之類的適當的表面清洗之后，進行半導體材料的外延生 長以形成外延生長的半導體部分20。由于在外延生長過程中半導體材 料的添加，注入摻雜區(qū)域11被埋置在外延生長的半導體部分20之下 以形成遠次集電極12。由于形成具有低缺陷密度的外延生長的半導體 部分20所需的典型的高溫，注入摻雜區(qū)域11中的摻雜劑經歷體擴散， 且因此，圖2中的遠次集電極12的厚度典型地超過圖1中的注入摻 雜區(qū)域11的厚度。初始半導體襯底10和外延生長的半導體部分20 共同地形成了半導體襯底24，其中嵌入了遠次集電極12。初始半導體襯底10和外延生長的半導體部分20可以包括相同或 不同的半導體材料，只要這兩種材料之間的晶格失配足夠小以允許外 延生長的半導體部分20在初始半導體襯底10上的外延生長。包括初 始半導體襯底10和外延生長的半導體部分20中每一個的半導體材料 的非限制示例可以是下面材料之一硅、鍺、硅-鍺合金、硅碳合金、 硅-鍺-碳合金、砷化鎵、砷化銦、躊化銦、III-V族化合物半導體材料、 II-VI族化合物半導體材料、有機半導體材料以及其它化合物半導體 材料。初始半導體襯底10和外延生長的半導體部分20二者的摻雜濃度 都足夠低以防止經過半導體材料本身的高水平的漏電流。例如，在初 始半導體襯底io和外延生長的半導體部分20中，摻雜濃度可以都低 于5.0xl017/cm3，優(yōu)選地，低于5.0x1016/cm3?？蛇x但優(yōu)選地，墊(pad)層30被沉積在半導體襯底24上。墊層 30可以包括氧化硅層、氮化硅層或氧化硅層和氮化硅層的疊層。參考圖3，通過涂敷和光刻構圖光致抗蝕劑(未示出)并將光致 抗蝕劑中的圖案轉移到可選的墊層30和半導體襯底24中，在半導體 襯底24中形成至少一個深溝槽31。形成深度超過2.0微米的深溝槽 的方法在現有技術中已知。深溝槽可以具有約2.0微米到約8.0微米 的深度。所述至少一個深溝槽31的至少一個壁鄰接遠次集電極12， 即，所述至少一個深溝槽31在對至少一個深溝槽31的蝕刻過程中與 遠次集電極12相交?？蛇x但優(yōu)選地，可以通過注入與遠次集電極12中的摻雜劑相反 導電類型的摻雜劑，直接在所述至少一個深溝槽31下方形成保護環(huán) 區(qū)域32?？梢栽谌コ糜谏顪喜畚g刻的光致抗蝕劑之后進行離子注 入，或優(yōu)選地在去除該光致抗蝕劑之前進行離子注入，使得在離子注 入過程中僅所述至少一個深溝槽31的底部被注入了摻雜劑。與遠次 集電極12或隨后形成的穿通區(qū)域具有相反摻雜劑類型的保護環(huán)區(qū)域 32提供了 pn結，使得可以防止閂鎖。保護環(huán)區(qū)域32中的摻雜劑濃度 足夠高，使得隨后進行的摻雜劑從摻雜材料層的向外擴散不反轉保護環(huán)區(qū)域32中的摻雜類型的極性。保護環(huán)區(qū)域32中的摻雜濃度為約 1.0xl02°/cm3至約5.0xl021/cm3，且優(yōu)選地為約5.0xl02G/cm3至約 2.0xl020/cm3。根據本發(fā)明的第一實施例，如圖4所示，在所述至少一個深溝槽 31的壁上沉積摻雜材料層50。如果存在可選的墊層30,摻雜材料層 50也在可選的墊層30上沉積。摻雜材料層50內的摻雜劑與遠次集電 極12中的摻雜劑具有相同的導電類型。摻雜材料層50可以選自硼硅 玻璃(BSG)、磷硅玻璃(PSG)和砷硅玻璃(ASG)。備選地，摻 雜材料層可以選自摻雜的多晶硅、摻雜的非晶硅、包含合金的摻雜多 晶硅以及包含合金的摻雜非晶硅。參考圖5，進行熱退火以驅動摻雜劑從摻雜材料層50進入到半 導體襯底24以形成穿通區(qū)域54。進行驅入式退火的方法在現有技術 中已知。穿通區(qū)域54內的摻雜劑與遠次集電極12中的摻雜劑的導電 類型相同，而與保護環(huán)區(qū)域32中的摻雜劑的導電類型相反。穿通區(qū) 域54中的峰值摻雜濃度為約1.0xlO力cmS至約1.0xl021/cm3，且優(yōu)選 地，為約5.0xl0"/ci^至約5.0xl02°/cm3，其中摻雜濃度從所述至少一 個深溝槽31的中心沿徑向遞減。由于保護環(huán)區(qū)域32中的摻雜劑的足 夠高的摻雜水平，在驅入式退火之后保護環(huán)區(qū)域32維持相同類型的如果形成保護環(huán)區(qū)域32，根據本發(fā)明的第一實施例的穿通區(qū)域 54可以具有漸縮柱體的形狀，且因此可以與圓環(huán)面拓樸同胚，即，穿 通區(qū)域可以通過連續(xù)的拉伸和彎曲而被變換成圓環(huán)面。如果不形成保 護環(huán)區(qū)域32，根據本發(fā)明的第一實施例的穿通區(qū)域54可以具有杯子 的形狀，且因此，可以與球形拓樸同胚，即，穿通區(qū)域可以通過連續(xù) 的拉伸和彎曲而被變換成球形。盡管本發(fā)明的說明提到了"穿通區(qū) 域，，54，但是本發(fā)明對于多個穿通區(qū)域54的實現是簡單明了的且在此 被明確預期。多個穿通區(qū)域54在需要時可以彼此鄰接。參考圖6，在所述至少一個深溝槽31的壁上形成電介質層62。 如果摻雜材料層50選自硼硅玻璃(BSG)、磷硅玻璃(PSG)和砷硅玻璃(ASG)，電介質層62可以是驅入式退火之后摻雜材料層50 的剩余物。備選地，如果摻雜材料層50選自摻雜的多晶硅、摻雜的 非晶硅、包含合金的摻雜多晶硅以及包含合金的摻雜非晶硅，那么在 驅入式退火之后可以通過氧化或氮化摻雜材料層50來形成電介質層 62。根據另一備選方法，可以例如在去除摻雜材料層50之后通過化 學汽相沉積(CVD)或交替層沉積(ALD)來沉積電介質層62。電 介質層62是不導電的絕緣體。參考圖7，填充材料64填充所述至少一個深溝槽31。填充材料 64可以是摻雜或不摻雜的，且可以包括多晶硅、非晶硅、包含合金的 多晶硅或包含合金的非晶硅。而且，填充材料64可以包括電介質材 料，例如，氧化硅、氮化硅或氧氮化硅。填充材料64可以是導體或 絕緣體。優(yōu)選地，填充材料64具有共形階梯覆蓋，且在所述至少一 個深溝槽31的中心處形成最小尺寸接合。參考圖8，通過蝕刻(例如濕法蝕刻或活性離子反應蝕刻(RIE)) 使填充材料64凹進，或通過化學機械拋光(CMP)使其平整化。如 果存在可選的墊層30，可以用可選的墊層30作為蝕刻停止層或CMP 停止層。此后，可以去除可選的墊層30。由于可選的墊層30中有限 的厚度，包括一部分電介質層62和一部分填充材料64的柱子可以從 半導體襯底24的表面突出?？梢酝ㄟ^采用使電介質層62和填充材料 64凹陷的活性離子蝕刻來減小和消除這種突出。參考圖9，通過常規(guī)方法，例如，通過光致抗蝕劑(未示出)的 涂敷和光刻構圖、在半導體襯底24中蝕刻淺溝槽、使用絕緣體填充 淺溝槽并平整化所得的半導體結構的頂表面，形成淺溝槽隔離70。從 半導體襯底24的頂表面看，可以只由遮蔽掩模和與淺溝槽隔離70結 合的遮蔽掩模限定用于輔助穿通區(qū)域72的區(qū)域。輔助穿通區(qū)域72的 深度由離子注入的能量和注入核素限定，且可以高于、低于或與淺蝕 刻隔離70的底部一樣高。輔助穿通區(qū)域72部分地重疊原始穿通區(qū)域 54，或鄰接排除了輔助穿通區(qū)域72和原始穿通區(qū)域54之間的重疊區(qū) 域的減少的穿通區(qū)域54，(此后稱為"穿通區(qū)域54"，)。輔助穿通區(qū)域72中的摻雜劑與遠次集電極12的摻雜劑的導電類型相同。此時可以通過對光致抗蝕劑(未示出)的適當構圖和離子注入形 成不同于輔助穿通區(qū)域72的摻雜區(qū)域74。例如，如果摻雜區(qū)域74在 被所述至少一個深溝槽31圍繞的外延生長的半導體部分20中形成且 具有與遠次集電極12的摻雜相反的摻雜類型，整體結構形成了 PIN 二極管。參考圖10,優(yōu)選地在輔助穿通件72上形成金屬接觸件80。金屬 接觸件80還可以在諸如摻雜區(qū)域74之類的其它結構上形成。金屬接 觸件可以包括金屬硅化物。此后，線中間(MOL， middle-of-line)電 介質88被沉積和平整化，接著形成隨后被填充以接觸通路90的接觸 通路孔。金屬布線92與接觸通路90相連。根據本發(fā)明的第二實施例，如圖11所示，在所述至少一個深溝 槽31的壁上沉積電介質層40。如果存在可選的墊層30，還在該可選 的墊層30上形成電介質層40。電介質層40優(yōu)選地阻擋摻雜劑的擴散。 電介質層40可以包括氧化硅層、氮化硅層、氧氮化硅層或其疊層。 優(yōu)選地，電介質層40包括氮化珪層。參考圖12，光致抗蝕劑41被涂敷到半導體襯底24的頂表面且 被構圖，使得所述至少一個深溝槽31中每一個的僅一部分被光致抗 蝕劑41遮蔽，而所述至少一個深溝槽31中每一個的剩余部分暴露。 通過濕法蝕刻或通過活性離子蝕刻(RIE)蝕刻所述至少一個深溝槽 31的暴露部分。優(yōu)選地，該濕法蝕刻或活性離子蝕刻相對于半導體襯 底24中的下面的半導體材料和可選的墊層30有選擇性。參考圖13，光致抗蝕劑41被去除。如圖13所示，摻雜材料層 52被沉積在所述至少一個深溝槽31中且填充所述至少一個深溝槽 31。摻雜材料層52是導體。如果存在可選的墊層30，在可選的墊層 30上也沉積摻雜材料層52。摻雜材料層52中的摻雜劑與遠次集電極 12的摻雜劑的導電類型相同。摻雜材料層52可以選自摻雜的多晶硅、 摻雜的非晶硅、包含合金的摻雜多晶硅以及包含合金的摻雜非晶硅。 優(yōu)選地，摻雜材料層52具有共形階梯覆蓋，且在所述至少一個深溝槽31的中心處形成最小尺寸接合。參考圖14，通過蝕刻(例如濕法蝕刻或活性離子反應蝕刻(RIE)) 使摻雜材料層52凹進，或通過化學機械拋光(CMP)使摻雜材料層 52平整化，以形成摻雜填充材料52，?？梢杂秒娊橘|層40作為蝕刻停 止層或CMP停止層。如果存在可選的墊層30，則也可以用可選的墊 層30作為蝕刻停止層或CMP停止層。如圖14所示，可以采用活性 離子蝕刻以使摻雜填充材料52，的頂部凹陷到可選墊層30的頂表面之 下。進行熱退火以將摻雜劑從摻雜材料層50驅入半導體層24，從而 形成穿通區(qū)域54。因為所述至少一個深溝槽31的一側具有不讓摻雜 劑擴散通過的電介質層40，僅所述至少一個深溝槽31的沒有電介質 層40的一側允許摻雜劑的向外擴散。因此，僅在所述至少一個深溝 槽31的一側形成穿通區(qū)域54。穿通區(qū)域54中的摻雜劑與遠次集電極 12中的摻雜劑具有相同的導電類型，而與保護環(huán)區(qū)域32中的摻雜劑 具有相反的導電類型。穿通區(qū)域54內的峰值摻雜濃度為約 1.0xl019/cm3至約1.0xl021/cm3，且優(yōu)選地，為約5.0xl019/cm3至約 5.0xl02Q/cm3,其中摻雜濃度從所述至少一個深溝槽31的中心開始沿 徑向遞減。由于保護環(huán)區(qū)域32中的摻雜劑的足夠高的摻雜水平，驅 入式退火之后，保護環(huán)區(qū)域32維持相同導電類型的摻雜。因此，根據本發(fā)明的第二實施例的穿通區(qū)域54僅在所述至少一 個深溝槽31的一側形成，且可以具有沿著柱體的長度裂開的部分漸 縮的柱體形狀，且因此可以與球形拓樸同胚。盡管本發(fā)明提到"穿通 區(qū)域54"，本發(fā)明對于多個穿通區(qū)域54的實現是簡單明了的且在此被 明確預期。多個穿通區(qū)域54在需要時可以彼此鄰接。參考圖15，可以通過活性離子蝕刻(RIE)或優(yōu)選地通過濕法蝕 刻來去除電介質層40的半導體村底24的頂表面上方的部分和可選的 墊層30。參考圖16,通過常規(guī)方法，例如，通過光致抗蝕劑(未示出) 的涂敷和光刻構圖、在半導體襯底24中蝕刻淺溝槽、使用絕緣體填充淺溝槽并平整化所得的半導體結構的頂表面，形成淺溝槽隔離70。 優(yōu)選地，淺溝槽隔離70不覆蓋所述至少一個深溝槽31的頂表面的部 分，使得隨后可以在其上形成金屬接觸件。此時可以通過光致抗蝕劑的適當構圖和離子注入形成不同于輔 助穿通區(qū)域72的摻雜區(qū)域74。例如，如果摻雜區(qū)域74在被所述至少 一個深溝槽31圍繞的外延生長半導體部分20中形成且具有與遠次集 電極12的摻雜相反的摻雜類型，則整體結構形成了 PIN二極管。參考圖17，優(yōu)選地在摻雜填充材料52，上形成金屬接觸件80。金 屬接觸件80還可以在諸如摻雜區(qū)域74之類的其它結構上形成。金屬 接觸件可以包括金屬硅化物。此后，線中間(MOL)電介質88被沉 積和平整化，接著形成隨后被填充以接觸通路90的接觸通路孔。金 屬布線92與接觸通路90相連。根據本發(fā)明的兩個實施例，在形成了這樣的導電路徑，該導電路 徑從優(yōu)選地埋置在比常規(guī)離子注入的投影射程深的位置的遠次集電 極12開始，穿過接觸該遠次集電極的穿通區(qū)域(54或54，)和可選地 通過輔助穿通區(qū)域72，到達半導體襯底24表面上的金屬接觸件80。盡管已經根據特定實施例描述了本發(fā)明，很明顯，考慮上述描述， 對于本領域技術人員而言，各種替換、修改和變化是顯而易見的。因 此，本發(fā)明意在包括落在本發(fā)明和所附權利要求的范圍和精神內的所 有這些替換、修改和改變。
權利要求
1.一種半導體結構，包括遠次集電極，位于半導體襯底中且被摻雜以一種導電類型的摻雜劑；至少一個深溝槽，位于所述半導體襯底中；穿通區(qū)域，位于所述至少一個深溝槽的壁上和壁外部，鄰接所述遠次集電極，且被摻雜以所述一種導電類型的摻雜劑；以及至少一個輔助穿通區(qū)域，位于所述穿通區(qū)域上，接觸所述半導體襯底的頂表面，且被摻雜以所述一種導電類型的摻雜劑。
2. 根據權利要求1的半導體結構，其中所述半導體襯底包括與 所述遠次集電極鄰接的外延生長的半導體部分。
3. 根據權利要求1的半導體結構，進一步包括保護環(huán)區(qū)域，該 保護環(huán)區(qū)域直接位于所述至少一個深溝槽下方并被摻雜以另一種導 電類型的摻雜劑，其中所述另一種導電類型與所述一種導電類型相 反，且所述穿通區(qū)域與圓環(huán)面拓樸同胚。
4. 根據權利要求1的半導體結構，進一步包括位于所述穿通區(qū) 域上方和內部的電介質層。
5. 根據權利要求4的半導體結構，進一步包括 由所述電介質層圍繞的填充材料；以及所述填充材料之上的淺溝槽隔離，其中所述電介質層和所述填充 材料直接位于所述淺溝槽隔離下方。
6. 根據權利要求1的半導體結構，進一步包括位于所述至少一 個輔助穿通區(qū)域上的金屬接觸件。
7. —種半導體結構，包括遠次集電極，位于半導體襯底中且被摻雜以一種導電類型的摻雜劑；至少一個深溝槽，位于所述半導體襯底中；穿通區(qū)域，位于所述至少一個深溝槽的壁上和壁外部，鄰接所述 遠次集電極，且被摻雜以所述一種導電類型的摻雜劑；摻雜填充材料，位于所述至少一個深溝槽中，且被摻雜以所述一 種導電類型的摻雜劑；以及位于所述摻雜填充材料上的金屬接觸件。
8. 根據權利要求7的半導體結構，其中所述半導體包括與所述 遠次集電極鄰接的外延生長的半導體部分。
9. 根據權利要求7的半導體結構，進一步包括保護環(huán)區(qū)域，該 保護環(huán)區(qū)域直接位于所述至少一個深溝槽下方并被摻雜以另一種導 電類型的摻雜劑，其中所述另一種導電類型與所述一種導電類型相 反。
10. 根據權利要求7的半導體結構，進一步包括位于所述至少一 個深溝槽的所述壁上和壁內部的電介質層，其中所述電介質層和所述 穿通區(qū)域都與球形拓樸同胚。
11. 根據權利要求10的半導體結構，進一步包括淺溝槽隔離， 其中所述電介質層和所述穿通區(qū)域直接位于所述淺溝槽隔離下方。
12. —種制造半導體結構的方法，包括在半導體襯底中形成遠次集電極，其中所述遠次集電極被摻雜以 一種導電類型的摻雜劑；在所述半導體村底中形成至少一個深溝槽，其中所述至少一個深 溝槽鄰接所述遠次集電極；在所述至少一個深溝槽的壁上和壁外部形成穿通區(qū)域，其中所述 穿通區(qū)域被摻雜以所述一種導電類型的摻雜劑，且鄰接所述遠次集電極；以及形成輔助穿通區(qū)域，其中所述輔助穿通區(qū)域被摻雜以所述一種導 電類型的摻雜劑，接觸所述半導體襯底的頂表面，并鄰接所述至少一 個深溝槽。
13. 根據權利要求12的方法，其中通過對初始半導體襯底的一 部分進行離子注入，然后在所述初始半導體襯底上外延生長半導體材 料，來形成所述半導體襯底中的所述遠次集電極。
14. 根據權利要求12的方法，進一步包括形成保護環(huán)區(qū)域，所 述保護環(huán)區(qū)域直接位于所述至少一個深溝槽下方并被摻雜以另一種 導電類型的摻雜劑，其中所述另一種導電類型與所述一種導電類型相 反，且所述穿通區(qū)域與圓環(huán)面拓樸同胚。
15. 根據權利要求12的方法，進一步包括在所述穿通區(qū)域上方 和內部形成電介質層。
16. —種制造半導體結構的方法，包括在半導體襯底中形成遠次集電極，其中所述遠集電極被摻雜以一種導電類型的摻雜劑；在所述半導體村底中形成至少一個深溝槽，其中所述至少一個深 溝槽鄰接所述遠次集電極；在所述至少一個深溝槽的壁上和壁外部形成穿通區(qū)域，其中所述 穿通區(qū)域被摻雜以所述一種導電類型的摻雜劑，且鄰接所述遠次集電極；在所述至少 一個深溝槽中形成摻雜填充材料，且摻雜以所述一種導電類型的摻雜劑；以及形成位于所迷摻雜填充材料上的金屬接觸件。
17. 根據權利要求16的方法，通過對初始半導體襯底的一部分 進行離子注入，然后在所述初始半導體襯底上外延生長半導體材料， 來形成所述半導體襯底中的所述遠次集電極。
18. 根據權利要求16的方法，進一步包括形成保護環(huán)區(qū)域，所 述保護環(huán)區(qū)域直接位于所述至少一個深溝槽下方且被摻雜以另一種 導電類型的摻雜劑，其中所述另一種導電類型與所述一種導電類型相 反。
19. 根據權利要求16的方法，進一步包括形成位于所述至少一 個深溝槽的所述壁上和壁內部的電介質層，其中所述電介質層和所述 穿通區(qū)域都與球形拓樸同胚。
20.根據權利要求19的方法，進一步包括: 對所述電介質層進行光刻構圖；以及 蝕刻所述電介質層的暴露部分。
全文摘要
本發(fā)明公開了一種半導體結構及其制造方法。通過向初始半導體襯底的區(qū)域進行摻雜劑的離子注入，然后外延生長半導體材料，形成位于超出常規(guī)離子注入范圍的深度處的遠次集電極或埋置摻雜半導體層。通過從沉積在與遠次集電極鄰接的至少一個深溝槽中的摻雜材料層向外擴散摻雜劑來形成到達該遠次集電極的穿通區(qū)域?？梢試@所述至少一個深溝槽或僅在所述至少一個深溝槽的一側形成所述穿通區(qū)域。如果所述至少一個溝槽的內部與所述穿通區(qū)域電連接，則可以在所述至少一個溝槽內的摻雜填充材料上形成金屬接觸件。如果所述至少一個溝槽的內部不與所述穿通區(qū)域電連接，則在接觸所述穿通區(qū)域的輔助穿通區(qū)域上形成金屬接觸件。
文檔編號H01L21/328GK101257039SQ20081008226
公開日2008年9月3日 申請日期2008年2月29日 優(yōu)先權日2007年3月1日
發(fā)明者布拉德利·A.·奧納, 戴維·C.·謝里丹, 斯蒂芬·H.·沃爾德曼, 羅伯特·M.·拉塞爾 申請人:國際商業(yè)機器公司