專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件。特別地，本發(fā)明涉及一種有效地應(yīng) 用于半導(dǎo)體器件的技術(shù)，這種半導(dǎo)體器件具有一種層疊結(jié)構(gòu)的布線 襯底。
背景技術(shù)：
在常規(guī)層疊型半導(dǎo)體器件中，在一個外部襯底上層疊兩個或多個 半導(dǎo)體器件，且使半導(dǎo)體器件本身制成很薄，其中每一個半導(dǎo)體器 件具有安裝在一個絕緣襯底中形成的凹槽中的一個半導(dǎo)體元件，此 外，能在三個維度上安裝多種類型的半導(dǎo)體元件(例如，見專利文 獻(xiàn)1 )。[專利文獻(xiàn)1]日本未審查專利出版物平成No. 7 ( 1995 ) -106509 (圖1 ) 發(fā)明內(nèi)容在關(guān)于層疊型和小尺寸高功能半導(dǎo)體器件進(jìn)行各種研究之后，本 發(fā)明發(fā)現(xiàn)以下問題。對安裝在便攜式小尺寸電子裝置等中的半導(dǎo)體器件的要求主要是減小尺寸和厚度，并且達(dá)到高功能。關(guān)于這一點，為了以小尺寸BGA (球網(wǎng)格陣列)達(dá)到更高功能，如果使半導(dǎo)體芯片數(shù)增加，則在 檢選芯片的產(chǎn)量的影響下，出現(xiàn)難以減小成本的問題。在一種作為邏輯/專用集成電路(ASIC)和存儲器的組合的封裝 系統(tǒng)中，由于共引腳與獨(dú)立引腳之間的位置關(guān)系而引起，出現(xiàn)難以 在引線鍵合時分布引線的問題。此外，在小尺寸和薄封裝的引線鍵合時，在環(huán)路高度的影響下， 難以將封裝高度保持在 一 定水平。本發(fā)明的一個目的是提供一種能夠達(dá)到高密度封裝的半導(dǎo)體器件。本發(fā)明的另一個目的是提供一種能夠提高可靠性的半導(dǎo)體器件。 本發(fā)明的又一個目的是提供一種能夠達(dá)到更高功能的半導(dǎo)體器件。由以下描迷和附圖，本發(fā)明的以上和其他目的和新穎特點將變得 顯而易見。以下簡短描述如這里公開的本發(fā)明的典型方式。 按照本發(fā)明，提供一種半導(dǎo)體器件，包括一個布線襯底，具有一 個第一主表面和一個第二主表面， 一個半導(dǎo)體芯片，與布線襯底鍵 合并且電連接，其他布線村底，按一級或多級層疊在布線襯底的第他半導(dǎo)體芯片，安裝并且電連接在按一級或多級層疊的其他布線襯 底上，和多個外部端子，在布線襯底的第二主表面上形成，其中布 線襯底中的布線層數(shù)大于其他布線襯底中的布線層數(shù)。


圖1是表示按照本發(fā)明的第一實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖；圖2是表示將圖l說明的半導(dǎo)體器件安裝在一個安裝襯底上的安 裝結(jié)構(gòu)的側(cè)視圖；圖3是表示按照第一實施例的一個變更的半導(dǎo)體器件的結(jié)構(gòu)的 側(cè)3見圖；圖4是表示圖3說明的半導(dǎo)體器件所用的存儲芯片安裝布線襯底 上的焊接區(qū)陣列的例子的底視圖；圖5是表示圖3說明的半導(dǎo)體器件所用的邏輯芯片安裝布線襯底 上的焊接區(qū)陣列的例子的底視圖；圖6是表示按照本發(fā)明的第二實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖；圖7是表示圖6說明的半導(dǎo)體器件中的底級布線襯底中的第一層中導(dǎo)線分布的例子的平面圖；圖8是表示圖6說明的半導(dǎo)體器件中的底級布線襯底中的第二層中導(dǎo)線分布的例子的平面圖；圖9是表示圖6說明的半導(dǎo)體器件中的底級布線襯底中的第三層中導(dǎo)線分布的例子的平面圖；圖IO是表示圖6說明的半導(dǎo)體器件中的底級布線襯底中的第四層中導(dǎo)線分布的例子的平面圖；圖11是表示六層結(jié)構(gòu)的半導(dǎo)體器件中的頂級布線襯底中導(dǎo)線分布的例子的平面圖；圖12是表示六層結(jié)構(gòu)的半導(dǎo)體器件中從底部起第五級的布線襯底中導(dǎo)線分布的例子的平面圖；圖13是表示六層結(jié)構(gòu)的半導(dǎo)體器件中從底部起第四級的布線襯底中導(dǎo)線分布的例子的平面圖；圖14是表示六層結(jié)構(gòu)的半導(dǎo)體器件中從底部起第三級的布線襯底中導(dǎo)線分布的例子的平面圖；圖15是表示六層結(jié)構(gòu)的半導(dǎo)體器件中從底部起第二級的布線襯底中導(dǎo)線分布的例子的平面圖；圖16是表示按照本發(fā)明的第三實施例的半導(dǎo)體器件的結(jié)構(gòu)例子的截面圖；圖17是表示裝配圖16說明的半導(dǎo)體器件的下填密封法的例子的截面圖；圖18是表示圖17說明的下填密封法的部分透視圖； 圖19是表示裝配圖16說明的半導(dǎo)體器件的過程的例子的制造工 藝流程圖；圖20是表示利用圖18說明的下填密封法的樹脂擴(kuò)散狀態(tài)的例子 的平面圖；圖21是表示在使用按照第三實施例的一個變更的布線襯底的情 況下，利用下填密封法的樹脂擴(kuò)散狀態(tài)的平面圖；圖22是表示在使用按照第三實施例的另一個變更的布線襯底的 情況下，利用下填密封法的樹脂擴(kuò)散狀態(tài)的平面圖；圖23是表示在使用按照第三實施例的又一個變更的利用布線襯 底的情況下，下填密封法的截面圖；圖24是表示按照第三實施例的又一個變更的布線襯底的表面?zhèn)?結(jié)構(gòu)的平面圖；圖25是表示圖24說明的布線襯底的背表面?zhèn)冉Y(jié)構(gòu)的后視圖； 圖26是表示按照本發(fā)明的第四實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖；圖27是表示裝配圖26說明的半導(dǎo)體器件的過程的例子的制造工 藝流程圖；圖28是表示按照本發(fā)明的第五實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖；圖29是表示圖28說明的半導(dǎo)體器件中的多層布線襯底的布線層 中，倒裝連接與引出導(dǎo)線之間連接狀態(tài)的例子的放大部分截面圖；圖30是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層布線襯底的 表面層中導(dǎo)線分布的例子的平面圖；圖31是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層布線襯底的 第二層中導(dǎo)線分布的例子的平面圖；圖32是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層布線村底的 第三層中導(dǎo)線分布的例子的平面圖；圖33是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層布線襯底的 第四層中導(dǎo)線分布的例子的平面圖；圖34是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層布線襯底的 表面層中焊接區(qū)陣列的例子的平面圖；圖35是表示圖34說明的用于倒裝連接的焊接區(qū)陣列的詳細(xì)的放 大平面圖；圖36是表示圖35說明的各焊接區(qū)的直徑，以及還表示焊接區(qū)與 通孔的連接狀態(tài)的例子的放大部分透視圖；圖37是表示圖35說明的焊接區(qū)陣列中焊接區(qū)間距的各種例子的 部分平面圖；圖38是表示結(jié)合在圖28說明的半導(dǎo)體器件中的半導(dǎo)體芯片的主 表面上的焊盤陣列的例子的平面圖；圖39是表示圖38說明的半導(dǎo)體芯片與多層布線襯底之間的連接 方法的例子的側(cè)視圖；圖40是表示第五實施例所用的多層布線襯底的表面層中焊接抗 蝕劑中的孔形狀的例子的放大部分平面圖；圖41是表示圖34說明的多層布線襯底中各布線層中導(dǎo)線分布規(guī) 則的例子的平面圖；圖42是表示一個襯底上的焊接區(qū)陣列的例子的平面圖，作為與 圖3 4說明的第五實施例所用的多層布線襯底比較的 一 個比較例；圖43是表示結(jié)合在按照第五實施例的扇出型半導(dǎo)體器件中的多 層布線襯底中各布線層中導(dǎo)線分布規(guī)則的例子的平面圖；圖44是表示結(jié)合在按照第五實施例的扇入/扇出型半導(dǎo)體器件 中的多層布線襯底中各布線層中導(dǎo)線分布規(guī)則的例子的平面圖；圖45是表示按照本發(fā)明的第六實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖；圖46是表示結(jié)合在圖45說明的半導(dǎo)體器件中的多層布線襯底中 各布線層中導(dǎo)線分布規(guī)則的例子的平面圖；以及圖47是表示按照第六實施例的一個變更的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。
具體實施方式
在以下實施例中，關(guān)于相同或相似部分，原則上除必要之處之外 將省略其重復(fù)解釋。為了方便的原因所要求的，將按分開方式分成多個部分或?qū)嵤├?描述以下實施例，然而除非另有i兌明，它們并不是相互無關(guān)的，而 是有關(guān)系的，以便一個是另一個的部分或全部的變更、細(xì)節(jié)的描述 或輔助解釋。在以下實施例中，當(dāng)提及元件數(shù)時(包括數(shù)、數(shù)值、數(shù)量和范圍)， 對所提及的數(shù)無限制，然而對所提及的數(shù)之上或之下的數(shù)字也將可 行，除非另有說明，并且除基本明顯地對所提及數(shù)字作出限制的情 況外。以下將參考附圖詳細(xì)描述本發(fā)明的實施例。在用于解釋實施例的 所有附圖中，具有相同功能的部件用同樣標(biāo)號識別，并且將省略其 重復(fù)解釋。(實施例1 )圖1是表示按照本發(fā)明的第一實施例的半導(dǎo)體器件的結(jié)構(gòu)例子的截面圖，圖2是表示將圖1說明的半導(dǎo)體器件安裝在一個安裝襯 底上的安裝結(jié)構(gòu)的例子的側(cè)視圖，圖3是表示按照第一實施例的一 個變更的半導(dǎo)體器件的結(jié)構(gòu)的側(cè)視圖，圖4是表示圖3說明的半導(dǎo)圖，以及圖5是表示圖3說明的半導(dǎo)體器件中一個邏輯芯片安裝布 線襯底上的焊接區(qū)陣列的例子的底視圖。本第一實施例的半導(dǎo)體器件是一種層疊型封裝38,其中將一個 半導(dǎo)體芯片31與一個布線襯底倒裝連接，并且層疊多個這樣的結(jié)構(gòu)。更具體地，本第一實施例的半導(dǎo)體器件是一種模塊產(chǎn)品，其中在 一個包括與布線襯底倒裝連接的半導(dǎo)體芯片31的第一封裝結(jié)構(gòu)32 上，層疊外觀上具有相同結(jié)構(gòu)的一個或多個另外第一封裝結(jié)構(gòu)32。圖1所示的層疊封裝38包括一個薄封裝襯底(布線襯底)33, 具有一個作為第一主表面的背表面33b和一個作為第二主表面的表 面33a, —個半導(dǎo)體芯片31，與封裝襯底33鍵合并且電連接，另外 的封裝襯底(另外的布線襯底)，按多級層疊在封裝襯底33的背表 面33b上，并且各通過多個焊接球(凸起電極)37與下面布線村底 電連接，另外的半導(dǎo)體芯片31,分別安裝并且電連接在按多級層疊 的另外的封裝襯底33上，和多個作為外部端子的焊接球35，在底層 中的封裝襯底33的表面(第二主表面)33a上形成。安裝在底部封 裝村底33上的半導(dǎo)體芯片31小于安裝在第二級和較高級上的另外 的半導(dǎo)體芯片31。因而，層疊型封裝38包括總計四層封裝結(jié)構(gòu)，它們是布置在底 層的第一封裝結(jié)構(gòu)32,和按三級層疊在底部第一封裝結(jié)構(gòu)上的相同 結(jié)構(gòu)的另外三個第一封裝結(jié)構(gòu)32。在這種情況下，安裝在底部封裝 襯底33上的半導(dǎo)體芯片31小于安裝在第二級和較高級封裝村底33 上的另外的半導(dǎo)體芯片31。各第一封裝結(jié)構(gòu)32包括一個封裝襯底33, —個半導(dǎo)體芯片31, 與封裝襯底33的表面(第二主表面，下表面)33a倒裝連接，多個 作為凸起電極的金凸塊31c，以連接在半導(dǎo)體芯片31與封裝村底33 之間， 一個密封部分36，不僅保護(hù)使用金凸塊的倒裝連接，而且減 小芯片與襯底之間的熱膨脹量的差，和多個作為外部端子的焊接球 35,在封裝襯底33上的半導(dǎo)體芯片31外面和周圍形成。封裝襯底33的表面33a和半導(dǎo)體芯片31的主表面31a相互相對 布置，并且通過金凸塊31c相互電連接。此外，本倒裝連接利用下 填密封法用樹脂來密封，并且在半導(dǎo)體芯片31外面和周圍安排多個 作為外部端子的焊接球35,因而構(gòu)成一個扇出型層疊封裝。例如，封裝村底33是一種薄的兩層布線結(jié)構(gòu)，其中在襯底的外 圍上并排安排多個作為電極的焊接區(qū)33d,用于安裝焊接球35和37 。 當(dāng)附在焊接區(qū)33d上時，焊接球35和37按四邊形狀并排安排，以 便圍繞半導(dǎo)體芯片31的外面。在接近封裝襯底33的表面(第二主表面)33a的中心，形成一 個向表面33a和背表面(第一主表面)33b敞開的通孔33c。在裝配 層疊型封裝38時，以及在利用下填密封法密封倒裝連接的時候，通 過通孔33c注入樹脂。在第一實施例的層疊型封裝38中的各封裝結(jié)構(gòu)32中，在如封裝 襯底33的安裝芯片側(cè)的相同側(cè)的表面33a上，設(shè)置焊接球35和37。因而，在層疊型封裝38中，由于使個別第一封裝結(jié)構(gòu)32層疊， 所以形成各第一封裝結(jié)構(gòu)32，以便半導(dǎo)體芯片32關(guān)于封裝襯底33 低于球35和37。更具體地，在各第一封裝結(jié)構(gòu)32中，半導(dǎo)體芯片31的背表面 31b離封裝襯底33的高度低于從封裝襯底33到各焊接球35和37 的頂部的高度，由此能肯定地實現(xiàn)層疊，而不使半導(dǎo)體芯片31的背 表面31b與上面或下面的第一封裝結(jié)構(gòu)32中的封裝襯底33接觸。此外，由于焊接球35和37設(shè)置在如封裝村底33的半導(dǎo)體芯片 31安裝表面的相同表面上，所以有可能達(dá)到減小層疊結(jié)構(gòu)的厚度。也就是，在半導(dǎo)體芯片31與封裝襯底33的表面33a倒裝連接的 情況下，將焊接球35和37安裝在相同表面33a上，由此當(dāng)另一個 第一封裝結(jié)構(gòu)32層疊在第一封裝結(jié)構(gòu)32上時，將半導(dǎo)體芯片31布 置在頂層的第一封裝結(jié)構(gòu)32中的封裝襯底32的下側(cè)上，以便半導(dǎo) 體芯片31不從封裝襯底33伸突出，因而使得有可能減小層疊型封 裝38的厚度。倒裝連接的半導(dǎo)體芯片31與封裝襯底3 3之間的間隙例如為非常 窄的30|atn至50jam。作為用于倒裝連接的凸起電極的金凸塊31c例 如是通過應(yīng)用引線鍵合技術(shù)形成的短柱凸快。然而，由涂敷或焊接 形成的凸塊電極也將可行。附在各第一封裝結(jié)構(gòu)32上的多個焊接球35和37包括作為層疊 型封裝38的外部端子的引腳，和用于與下面的另外的第一封裝結(jié)構(gòu) 32連接的引腳。在各第一封裝結(jié)構(gòu)32中，通過與焊接區(qū)33d連接的焊接膏34，實行與上面的另外的第一封裝結(jié)構(gòu)32的電連接。在層疊型封裝38中，安裝在底層的封裝襯底33上的半導(dǎo)體芯片 31小于安裝在上面的另外的封裝襯底33上的另外的半導(dǎo)體芯片31。也就是，在按多級(圖1為四級)層疊的第一封裝結(jié)構(gòu)32中， 安裝在最低級的第一封裝結(jié)構(gòu)32上的半導(dǎo)體芯片31與另外的上面 的半導(dǎo)體芯片31比較尺寸最小。由于這樣使得安裝在最低級的第一封裝結(jié)構(gòu)32上的半導(dǎo)體芯片 31尺寸相對小，所以有可能在作為外部端子的焊接球35與半導(dǎo)體芯 片31的外圍之間形成一個間隔。也就是，如圖2部分A所示，有可能在作為外部端子的各焊接球 35與半導(dǎo)體芯片31之間形成長距離，并且在它們之間形成一個間 隔。結(jié)果，即使在將層疊型封裝38安裝在安裝襯底42上之后，在 可靠性試驗中由于熱而引起彎曲應(yīng)力施加于層疊型封裝38上，彎曲 應(yīng)力也能在悍接球35與半導(dǎo)體芯片31之間的襯底間隔部分中被吸 收和減輕。結(jié)果，有可能提高層疊型封裝38的安裝可靠性。 其次，將在以下給出關(guān)于第一實施例的一個變更的描述。 與圖1所示的層疊型封裝38那樣，按照圖3所示的變更的層疊 型封裝(半導(dǎo)體器件)41是一種多個(三個)第一封裝結(jié)構(gòu)32的層 疊結(jié)構(gòu)，然而與圖1的層疊型封裝38不同在于，在各第一封裝結(jié)構(gòu) 32中，將半導(dǎo)體芯片31安裝在與封裝襯底33的外部端子安裝側(cè)的 相對側(cè)。也就是，在各第一封裝結(jié)構(gòu)32中，將半導(dǎo)體芯片31安裝在作為 封裝襯底33的第一主表面的背表面33b (上表面)上，而將多個作 為外部端子的焊接球35設(shè)置在位于背表面相對側(cè)的作為第二主表面 的表面33a (下表面)上。按照本布置，在最低層的封裝襯底33中，半導(dǎo)體芯片31不安裝 在作為下表面的表面33a上，因此能在表面33a上在與半導(dǎo)體芯片 31的里面和外面分別對應(yīng)的兩個區(qū)域內(nèi)，布置多個作為外部端子的焊接球35。因而，層疊封裝38能制成扇入/扇出型，并且因此有可能達(dá)到一 種多引腳結(jié)構(gòu)。圖4表示在第二級和第三級封裝襯底33各自的表面 33a (下表面)上的焊接區(qū)陣列，其中用于安裝焊接球37的焊接區(qū) 33d僅安排在作為芯片的外面區(qū)域的周緣部分上。另一方面，圖5表示在最低層的封裝襯底33的表面33a (下表 面)上的焊接區(qū)陣列，其中在芯片的里面和外面區(qū)域都安排多個焊 接區(qū)33d,用于安裝作為外部端子的焊接球35。安裝在最底層的第一封裝結(jié)構(gòu)32上的半導(dǎo)體芯片31尺寸小于安 裝在上面的另外的第一封裝結(jié)構(gòu)32上的半導(dǎo)體芯片31。按照這樣結(jié)構(gòu)，在層疊封裝41具有一個存儲芯片和一個邏輯芯 片的情況下，存儲芯片一般尺寸大于并且引腳數(shù)小于邏輯芯片。因 此，通過將具有邏輯電路的半導(dǎo)體芯片31安裝在最低層的第一封裝 結(jié)構(gòu)的封裝襯底32上，有可能保證外部端子(焊接球35 )的要求數(shù) 的引腳，而不增加封裝尺寸。因此，有可能達(dá)到一種高功能的層疊型封裝41。在圖3所示的封裝襯底33中，由于焊接球35也布置在最低層的 封裝襯底33上安裝的半導(dǎo)體芯片31之下，所以難以減弱例如在封 裝之后在可靠性試驗中由于熱而產(chǎn)生的內(nèi)部應(yīng)力。在這樣情況下， 優(yōu)選地采用一種結(jié)構(gòu)，其中如圖3所示，在構(gòu)成上層封裝結(jié)構(gòu)32的 封裝襯底33上安裝尺寸較大的存儲芯片，并且在最低層封裝襯底33 與最低層半導(dǎo)體芯片31之間形成一個間隙。按照這種結(jié)構(gòu)，有可能(第二實施例)圖6是表示按照本發(fā)明的第二實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖，圖7是表示圖6說明的半導(dǎo)體器件中底級布線襯底中第 一層中導(dǎo)線分布的例子的平面圖，圖8是表示圖6說明的半導(dǎo)體器 件中底級布線襯底中第二層中導(dǎo)線分布的例子的平面圖，圖9是表示圖6說明的半導(dǎo)體器件中底級布線襯底中第三層中導(dǎo)線分布的例 子的平面圖，圖IO是表示圖6說明的半導(dǎo)體器件中底級布線襯底中 第四層中導(dǎo)線分布的例子的平面圖，圖11是表示六層結(jié)構(gòu)的半導(dǎo)體 器件中頂級布線襯底中導(dǎo)線分布的例子的平面圖，圖12是表示六層 結(jié)構(gòu)的半導(dǎo)體器件中從底部起第五級布線襯底中導(dǎo)線分布的例子的 平面圖，圖13是表示六層結(jié)構(gòu)的半導(dǎo)體器件中從底部起第四級布線 襯底中導(dǎo)線分布的例子的平面圖，圖14是表示六層結(jié)構(gòu)的半導(dǎo)體器 件中從底部起第三級布線襯底中導(dǎo)線分布的例子的平面圖，以及圖 15是表示六層結(jié)構(gòu)的半導(dǎo)體器件中從底部起第二級布線襯底中導(dǎo)線 分布的例子的平面圖。圖6說明按照的本發(fā)明的第二實施例的半導(dǎo)體器件，與第 一實施 例的層疊型封裝38那樣，它是一個通過層疊多個半導(dǎo)體封裝而構(gòu)成 的層疊型封裝46。然而，與其中僅層疊多個第一封裝結(jié)構(gòu)32的第一 實施例的層疊型封裝38不同，將一個具有多層襯底(布線襯底)43 的第二封裝結(jié)構(gòu)44布置為一個底部襯底，并且在其上層疊多級(本 第二實施例為三級)的第一封裝結(jié)構(gòu)32。因而，本第二實施例的層疊封裝46具有一種總計四級封裝的層 疊結(jié)構(gòu)。最低層的第二封裝結(jié)構(gòu)44中的多層襯底(第一布線襯底)43比 第二級和較高級第一封裝結(jié)構(gòu)32中的另外的封裝襯底33(另外的布 線襯底，或第二布線襯底)布線層數(shù)較大并且因此較厚。例如，在 各第一封裝結(jié)構(gòu)32中的封裝襯底33上的布線層是分別在襯底的表 面和背表面上形成的兩層，而第二封裝結(jié)構(gòu)44中的多層襯底43具 有如圖7至圖10所示的這樣四層布線結(jié)構(gòu)。同樣在第二封裝結(jié)構(gòu)44中，第一級芯片(第一半導(dǎo)體芯片)47 通過焊接凸塊45與多層襯底43倒裝連接，并且在多層襯底43上在 接近第一級芯片47的中心形成一個通孔43c,以在裝配中在倒裝連 接之后在下填密封步驟時，從作為多層襯底43的第二主表面的表面 43a側(cè)(倒裝連接側(cè))相對的背表面(第一主表面)43b側(cè)，通過通孔4 3c注入樹脂。如圖6所示，在第二封裝結(jié)構(gòu)44中，在通過倒裝連接安裝的第 一級芯片47外面和周圍，按多行(例如三行)設(shè)置多個作為外部端 子的焊接球35。焊接球35設(shè)置在如安裝第一級芯片47側(cè)的相同側(cè) 上。也就是，第二封裝結(jié)構(gòu)44是一個扇出型封裝結(jié)構(gòu)。例如在布置在底級中結(jié)合的第二封裝結(jié)構(gòu)44的具有邏輯/ASIC 的第一級芯片47，并且在層疊在第二封裝結(jié)構(gòu)44上的第一封裝結(jié)構(gòu) 32中，通過金凸塊31c將一個主要具有存儲芯片的作為第二級半導(dǎo) 體芯片的第二級芯片(另一個半導(dǎo)體芯片，或第二半導(dǎo)體芯片)48 與封裝襯底33倒裝連接。此外，在第三級的第一封裝結(jié)構(gòu)32中，通過金凸塊31c將一個 作為第三級半導(dǎo)體芯片的第三級芯片(另一個半導(dǎo)體芯片)49與封 裝村底33倒裝連接。類似地，在第四級的第一封裝結(jié)構(gòu)32中，通 過金凸塊31c將一個作為第四級或頂級半導(dǎo)體芯片的第四級芯片(另 一個半導(dǎo)體芯片)50與封裝襯底33倒裝連接。在本第二實施例的層疊型封裝46中，第二級芯片48、第三級芯 片49和第四級芯片50各設(shè)有一個存儲電路。在第二級和更高級封 裝襯底33上形成的作為凸起電極的焊接球37為相同端子類型和布 置，以便它們能在各級與上面級和下面的級連接。此外，在第二封裝結(jié)構(gòu)44中，用于在第二級至第四級按相同布 置電連接的焊接球37與作為外部端子的對應(yīng)焊接球35之間，連接 的連接導(dǎo)線43g (見圖9 )全部在底級多層襯底43上形成。例如，在第二級和第三級的封裝襯底33上，不形成將層疊型封 裝46中第四級的第一封裝結(jié)構(gòu)32上所形成的作為凸起電極的焊接 球37與作為外部端子的焊接球35連接的導(dǎo)線，而是在從第四級的 第一封裝結(jié)構(gòu)32至第一級多層襯底43的背表面43b的相關(guān)級中， 通過焊接球37設(shè)置直接連接，并且在底級多層襯底43上形成連接 導(dǎo)線43g。在本第二實施例的層疊型封裝46中，底級多層襯底43中的布線層數(shù)大于第二級和更高級封裝襯底33各自中的布線層數(shù)，因而允許 在底級多層襯底43上形成連接導(dǎo)線43g。因此，有可能利于第二級 和更高級封裝襯底33中的導(dǎo)線分布。更具體地，在層疊型封裝46中的第二級和更高級第一封裝結(jié)構(gòu) 32的封裝襯底33中，僅形成用于各封裝(芯片)的導(dǎo)線(芯片與焊 接球37之間的導(dǎo)線)，而不形成與作為外部端子的焊接球35連接 的導(dǎo)線，與焊接球35連接的這些導(dǎo)線全部為在具有較大布線層數(shù)的 底級中的第二封裝結(jié)構(gòu)44的多層村底43上形成。例如，在多層襯底43具有四層布線結(jié)構(gòu)，并且第二級和更高級 封裝襯底33各有兩個表面和背面布線層的情況下，將一個具有邏輯 /ASIC的第一級芯片47結(jié)合在底級的第二封裝結(jié)構(gòu)44中，并且將一 個存儲芯片結(jié)合在第二級和更高級第一封裝結(jié)構(gòu)32各自中，由此在 多層襯底43中，變得有可能將導(dǎo)線分布給四個布線層中的三層中的 外部端子，并且剩余一層能用于另外導(dǎo)線分布。當(dāng)在存儲芯片與邏輯芯片之間作比較時， 一般地存儲芯片比邏輯 芯片尺寸大且引腳數(shù)小。而且關(guān)于電路布局，邏輯芯片比存儲芯片 復(fù)雜。也就是，在存儲芯片情況下，地址和數(shù)據(jù)相互清楚地分開， 以便有可能容易地分布導(dǎo)線，而邏輯芯片引腳數(shù)大且電路布局復(fù)雜。因此，在本第二實施例的層疊型封裝46中，在具有較大布線層 數(shù)的底部多層襯底43上安裝具有較大引腳數(shù)的邏輯芯片，并且在第 二級和更高級封裝襯底33各自上，安裝具有較小引腳數(shù)的存儲芯片， 由此將第二級和更高級封裝襯底33的連接導(dǎo)線(43g)抽出到底部 多層襯底43，并且在多層襯底43的布線層中制成分布給作為外部端 子的焊接球35的連接導(dǎo)線。結(jié)果，在第二級和更高級封裝襯底33中，能容易實現(xiàn)導(dǎo)線分布， 而且在底部多層襯底43中，能在上述四個布線層中的三層中實現(xiàn)對 外部端子的導(dǎo)線分布，并且剩余一層能用于另外導(dǎo)線分布。例如，剩余一層可以用于安裝另一個半導(dǎo)體元件、 一個無源元件 或一個插座，以及用于其布線時導(dǎo)線分布，或可以用作安裝層疊型封裝46的襯底的安裝襯底(見圖2)上布線的一部分，以在外部端 子至外部端子之間設(shè)置連接。因而，在本第二實施例的層疊型封裝46中，使其上安裝的具有分布變得較容易，并且因此有可能使導(dǎo)線不用于分布給外部端子。 因此，布線層中布線的一部分能在其安裝狀態(tài)下用于另一個半導(dǎo)體元件、 一個無源元件或一個插座的導(dǎo)線分布。結(jié)果，有可能達(dá)到一種半導(dǎo)體器件的高密度封裝(層疊型封裝46)。而且，由于變得有可能安裝另一個半導(dǎo)體元件、 一個無源元件或 一個插座，所以能以低成本實現(xiàn)一種高功能半導(dǎo)體器件(層疊型封 裝46)。此外，由于在層疊型封裝46中使用具有四個布線層的多層襯底 43,并且在多層襯底43上層疊另外的第一封裝結(jié)構(gòu)32，所以有可能 防止層疊型封裝46的翹曲，并且因此有可能改進(jìn)用戶側(cè)的襯底封裝 特性。圖7至圖IO表示多層村底43的布線層中導(dǎo)線分布的例子，其中 圖7表示從底部起第一層中的導(dǎo)線分布，圖8表示從底部起第二層 中的導(dǎo)線分布，圖9表示從底部起第三層中的導(dǎo)線分布，以及圖10 表示從底部起第四層中的導(dǎo)線分布。在圖7所示的第一布線層中，為了通過焊接凸塊45與第一級芯 片47倒裝連接，以及為了與作為層疊型封裝46的外部端子的焊接 球35連接，在中心區(qū)域按點陣格狀安排多個作為電極的內(nèi)焊接區(qū) 43d,以用于倒裝連接，并且在周圍區(qū)域按三行安排多個作為電極的 外焊接區(qū)43e，以與焊接球35連接。關(guān)于圖7至圖IO所示的內(nèi)焊接區(qū)43d、外焊接區(qū)43e和通孔43h 的連接，黑電極表示單獨(dú)用于存儲的電極，白電極表示單獨(dú)用于邏 輯的電極，而陰影線電極表示共電極，例如電源/GND。在圖7所示的第一布線層中，形成多個引出導(dǎo)線43f，以連接在用于倒裝連接的內(nèi)焊接區(qū)4 3d的外面兩行和連接到焊接球35的外焊 接區(qū)43e之間。在第一布線層中形成的引出導(dǎo)線43f主要用于邏輯 的引出導(dǎo)線，并且還形成用于共電極例如電源/GND的引出導(dǎo)線43f， 然而其數(shù)目小。在圖8所示的第二布線層中，形成多個通孔43h，并且通過引出 導(dǎo)線4 3f分別將用于邏輯和倒裝連接的內(nèi)焊接區(qū)4 3d，和用于邏輯和 外焊接區(qū)連接的通孔43h,以及用于共電極和倒裝連接的內(nèi)焊接區(qū) 43d,和用于共電極和外焊接區(qū)連接的通孔43h連接在一起。在圖9所示的第三布線層中，形成多個通孔43h,并且通過引出 導(dǎo)線43f分別將用于邏輯和倒裝連接的內(nèi)焊接區(qū)43d，和用于邏輯和 外焊接區(qū)連接的通孔，以及用于共電極和倒裝連接的內(nèi)焊接區(qū)43d， 和用于共電極和外焊接區(qū)連接的通孔43h連接在一起，此外，通過 連接導(dǎo)線43g將用于存儲器(黑)的通孔43h連接在一起，并且通 過連接導(dǎo)線43g將用于電源/GND (陰影線)的通孔43h連接在一起。在圖10所示的第四布線層中，形成用于與焊接球3 7連接的多個 外焊接區(qū)43e,在布線層的周圍區(qū)域并排安排的外焊接區(qū)43e，以及 多個通孔43h。外焊接區(qū)43e和通孔43h通過連接導(dǎo)線43g連接在一 起。此外，通過引出導(dǎo)線43f將用于倒裝連接的內(nèi)焊接區(qū)43d和外 焊接區(qū)43e連接在一起。在第四布線層中不形成用于邏輯的導(dǎo)線。其次，現(xiàn)在將關(guān)于圖11至圖15所示的布線給出以下描述。圖11至圖15表示在一種六層封裝結(jié)構(gòu)的層疊型封裝46中封裝 襯底33的布線層中的導(dǎo)線分布，這種層疊型封裝46具有結(jié)合在從 底部起第二級和更高級芯片中多種類型的存儲電路。圖11表示第六級或頂級封裝襯底33中的布線，和安裝在該襯底 上的一個第六級芯片(另一個半導(dǎo)體芯片)52。例如，在第六級芯 片52中結(jié)合一個閃存電路。如該圖所示，在這個布線層中，形成連 接導(dǎo)線54,以連接在第六級芯片52上作為表面電極的焊盤53與對 應(yīng)焊接區(qū)33d之間。在圖11至圖15所示的焊接區(qū)33d中，黑電極 表示5芯片共引腳，而白電極表示單獨(dú)用于芯片的引腳。圖12表示從底部起第五級封裝襯底33中的布線，和安裝在該襯 底上的第五級芯片(另一個半導(dǎo)體芯片)51。例如，在第五級芯片 51中結(jié)合一個閃存電路。如圖12所示，在這個布線層中，形成連接 導(dǎo)線54,以連接在第五級芯片51上作為表面電極的焊盤53與對應(yīng) 焊接區(qū)33d之間。圖13表示從底部起第四級封裝襯底33中的布線，和安裝在該襯 底上的一個第四級芯片(另一個半導(dǎo)體芯片)50。例如，在第四級 芯片50中結(jié)合另一個閃存電路。如圖13所示，在這個布線層中， 形成連接導(dǎo)線54，以連接在第四級芯片50上作為表面電極的焊盤 53與對應(yīng)焊接區(qū)33d之間。圖14表示從底部起第三級封裝襯底33中的布線，和安裝在該村 底上的一個第三級芯片(另一個半導(dǎo)體芯片)49。例如，在第三級 芯片49中結(jié)合一個SRAM (靜態(tài)隨機(jī)存取存儲器)電路。如圖14所 示，在這個布線層中，形成連接導(dǎo)線54,以連接在第三級芯片49 上作為表面電極的焊盤53與對應(yīng)焊接區(qū)33d之間。圖15表示從底部起第二級封裝襯底33中的布線，和安裝在該村 底上的一個第二級芯片(另一個半導(dǎo)體芯片)48。例如，在第二級 芯片48中結(jié)合一個偽SRAM (偽靜態(tài)隨機(jī)存取存儲器)電路。如圖 15所示，在這個布線層中，形成連接導(dǎo)線54,以連接在第二級芯片 48上作為表面電極的焊盤53與對應(yīng)焊接區(qū)33d之間。如圖11至圖15所示，在第二實施例的層疊型封裝46中，有可 能使第二級和更高級封裝襯底33中的導(dǎo)線分布變得容易。優(yōu)選地在第二級和更高級封裝襯底33各自上安裝一個具有存儲 電路的芯片。在這種情況下，任選地存儲電路數(shù)為一個或多個。 (第三實施例)圖16是表示按照本發(fā)明的第三實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖，圖17是表示在裝配圖16說明的半導(dǎo)體器件時的下填密 封法的例子的截面圖，圖18是表示圖17說明的下填密封法的部分 透視圖，圖19是表示裝配圖16說明的半導(dǎo)體器件的過程的例子的制造工藝流程圖，圖20是表示利用圖18說明的下填密封法的樹脂 擴(kuò)散狀態(tài)的例子的平面圖，圖21是表示在使用按照第三實施例的一 個變更的布線襯底的情況下，利用下填密封法的樹脂擴(kuò)散狀態(tài)的平 面圖，圖22是表示在使用按照第三實施例的另一個變更的布線襯底 的情況下，利用下填密封法的樹脂擴(kuò)散狀態(tài)的平面圖，圖23是表示 在使用按照第三實施例的又一個變更的布線襯底的情況下，下填密 封法的截面圖，圖24是表示按照第三實施例的又一個變更的布線襯 底的表面?zhèn)冉Y(jié)構(gòu)的平面圖，以及圖25是表示圖24說明的布線襯底 的背表面?zhèn)冉Y(jié)構(gòu)的后視圖。本第三實施例的半導(dǎo)體器件是一種層疊型封裝10,其中將一個 半導(dǎo)體芯片1與一個布線襯底倒裝連接，并且層疊多個這樣結(jié)構(gòu)。更具體地，本第三實施例的半導(dǎo)體器件是一個層疊結(jié)構(gòu)的模塊產(chǎn) 品，其中在一個第一封裝結(jié)構(gòu)2上，它包括一個與一個布線襯底倒 裝連接的半導(dǎo)體芯片1,層疊有一個或多個相同結(jié)構(gòu)的另外第 一封裝 結(jié)構(gòu)2?，F(xiàn)在將給出關(guān)于圖16所示的層疊型封裝10的詳細(xì)結(jié)構(gòu)的描述。 層疊型封裝IO是一種總計四級的封裝結(jié)構(gòu)，它包括一個布置在最低 級的第一封裝結(jié)構(gòu)2,和三個按三級層疊其上的另外的第一封裝結(jié)構(gòu) 2。首先將描述第一封裝結(jié)構(gòu)2的構(gòu)造。第一封裝結(jié)構(gòu)2包括一個作 為薄布線襯底的封裝村底3， 一個通過倒裝連接安裝在封裝襯底3 的表面3a上的半導(dǎo)體芯片1，多個作為凸起電極的金凸塊lc，以連 接在半導(dǎo)體芯片l與封裝襯底3之間， 一個密封部分6，以保護(hù)使用 金凸塊lc的倒裝連接，并且減弱芯片與襯底之間的熱膨脹量的差， 和多個作為外部端子的焊接球8，安排在封裝襯底3上半導(dǎo)體芯片1 外面和周圍。因而，所討論的封裝結(jié)構(gòu)是一種扇出型封裝結(jié)構(gòu)，其中封裝襯底 3的表面3a和半導(dǎo)體芯片1的主表面la相互相對，并且通過金凸塊 lc相互電連接，此外，倒裝連接利用下填密封法用樹脂密封，并且在半導(dǎo)體芯片1外面和周圍安排多個作為外部端子的焊接球8。例如，封裝襯底3是一種很薄的兩層布線襯底，其中在襯底的外 圍區(qū)域并排安排多個作為電極的焊接區(qū)3d,以安裝焊接球8,并且 按四邊形式并排安排多個焊接球8,以便當(dāng)將焊接球8附在焊接區(qū) 3d上時圍繞半導(dǎo)體芯片1的外面。在這種情況下，將多個焊接球8 各布置在半導(dǎo)體芯片1附近，以達(dá)到減小層疊型封裝10的尺寸。在表面3a的芯片安裝區(qū)3h的接近中心處，形成向封裝襯底3 的表面3a和背表面3b兩者敞開的通孔3c。在作為半導(dǎo)體器件裝配 層疊型封裝10的時候，在利用下填密封法使倒裝連接密封時，從封 裝襯底3的背表面3b側(cè)向通孔3c中注入密封樹脂12,以便送在半 導(dǎo)體芯片1與封裝村底3之間，如圖17所示。因此，如圖18和圖20所示，在封裝襯底3中，優(yōu)選地在芯片的 中心部分，在包括半導(dǎo)體芯片l的主表面la上兩條對角線的交叉點 所對應(yīng)的位置，形成通孔3c，由此4吏密封樹脂12在通過通孔3c注 入時能幾乎均勻地分散，以便密封樹脂12的擴(kuò)散方向7 (見圖20) 覆蓋整個圓周(360°)。另外，密封樹脂12能以幾乎相等量送給， 并且在整個圓周擴(kuò)散。而且，由于在層疊型封裝10中層疊個別半導(dǎo)體器件結(jié)構(gòu)，所以 各第一封裝結(jié)構(gòu)2中的半導(dǎo)體芯片1關(guān)于封裝襯底3比焊接球8形 成得較低。換句話說，在各半導(dǎo)體器件結(jié)構(gòu)中，半導(dǎo)體芯片1的背表面lb 離封裝襯底3的高度低于從封裝襯底3直到各焊接球8的頂部的高 度，由此在層疊半導(dǎo)體器件結(jié)構(gòu)的時候，能確定地在半導(dǎo)體芯片1 的背表面lb不與上面或下面半導(dǎo)體器件結(jié)構(gòu)的封裝襯底3接觸下， 使結(jié)構(gòu)層疊。在層疊型封裝10中，為了達(dá)到減小層疊結(jié)構(gòu)的厚度，在封裝村 底3上如半導(dǎo)體芯片1安裝側(cè)的相同側(cè)上設(shè)置焊接球8。也就是，在半導(dǎo)體芯片1與封裝襯底3的表面3a倒裝連接的情 況下，焊接球8安裝在相同表面3a上。通過這樣做，當(dāng)另一個第一封裝結(jié)構(gòu)2層疊在該第一封裝結(jié)構(gòu)2上時，半導(dǎo)體芯片1布置在上 面另一個第一封裝結(jié)構(gòu)2中封裝村底3的下側(cè)，也就是，半導(dǎo)體芯 片1不在封裝襯底3上突出，以便有可能減小層疊型封裝10的厚度。而且，在本第三實施例的層疊型封裝10中，具有拋光背表面lb 的半導(dǎo)體芯片1在各半導(dǎo)體器件結(jié)構(gòu)中與封裝襯底倒裝連接，由此 能減小層疊型封裝10的厚度。例如，使其背表面lb側(cè)拋光的半導(dǎo) 體芯片1的厚度大約為90,。倒裝連接半導(dǎo)體芯片1與封裝襯底3之間的間隔例如大約為 30jLim至5 0|Lim,這個間隔非常窄。用于倒裝連接的作為凸起電極的金 凸塊lc例如是通過應(yīng)用引線鍵合技術(shù)形成的短柱凸塊。然而，它們 可以是用涂敷或焊接形成的凸塊電極。附在各第一封裝結(jié)構(gòu)2上的多個焊接球8包括在層疊型封裝10 中作為外部端子的引腳，和與下面另一個第一封裝襯底2連接的引 腳。其次，參考圖19的制造工藝流程圖，將在以下關(guān)于制造本第三 實施例的層疊型封裝10的方法給出描述。首先，提供一個作為布線襯底的封裝襯底3,它在接近芯片安裝 區(qū)3h的中心形成一個通孔3c (見圖4)。另一方面，提供一個半導(dǎo) 體芯片1,其中將用于倒裝連接的作為凸起電極的金凸塊lc附在作 為芯片主表面la的表面電極的焊盤ld上(見圖17)。凸起電極可以是用涂敷或焊接形成的凸塊電極。其后，執(zhí)行圖19中步驟S1所示的芯片安裝。更具體地，將封裝 襯底3的表面3a和半導(dǎo)體芯片1的主表面la相互相對布置，并且 在這種狀態(tài)下執(zhí)行熱壓鍵合，以通過Au (金)-Au (金)連接或Au (金)-Sn (錫)連接實行倒裝連接。然而，在凸起電極是用焊接形 成的凸塊電極的情況下，用回流執(zhí)行倒裝連接。其后，在步驟S2，利用下填樹脂執(zhí)行密封。更具體地，如圖17和圖18所示，使用一個管嘴5將下填密封樹 脂12從封裝襯底3的背表面3b側(cè)逐滴注入通孔3c中，以將密封樹脂12送在半導(dǎo)體芯片la與封裝襯底3之間。這樣將密封樹脂12從封裝襯底3的背表面3b側(cè)注入在接近襯底 的芯片安裝區(qū)3h的中心形成的通孔3c，以將樹脂送在半導(dǎo)體芯片1 與封裝襯底3之間。因而，由于密封樹脂12是從接近芯片1的中心 部分灌注到芯片與封裝襯底3之間的空間，所以有可能防止密封樹 脂12粘附在封裝襯底3上芯片外面形成的焊接區(qū)3d上。因此，有 可能改進(jìn)半導(dǎo)體器件(層疊型封裝IO)的質(zhì)量。此外，由于密封樹脂12從封裝襯底3的背表面3b注入，所以不 擔(dān)心密封樹脂會慢慢流動到半導(dǎo)體芯片1的背表面lb上，并且能在 該第一封裝結(jié)構(gòu)2上層疊另一個第一封裝結(jié)構(gòu)2。特別地，在通過焊接球8層疊封裝襯底3的情況下，為了減小半 導(dǎo)體器件的尺寸，防止密封樹脂12的慢慢流動非常重要。在考慮密 封樹脂12會慢慢流動到半導(dǎo)體芯片1的背表面lb的可能性下設(shè)計 半導(dǎo)體器件的情況下，有必要做出設(shè)計，以便與半導(dǎo)體芯片1的原 始厚度比較，相鄰封裝襯底之間的間隔足夠。增加各焊接球8的高 度對擴(kuò)大相鄰封裝襯底3之間的間隔是必需的。然而，焊接球8在 它們形成或連接的時候溶化，因此為了增加它們的高度，還必須與 此成比例地增加它們的直徑。在焊接球8如本第三實施例的半導(dǎo)體器件那樣安排在半導(dǎo)體芯 片1周圍的情況下，增加各焊接球8的直徑直接導(dǎo)致增加半導(dǎo)體器 件的尺寸。關(guān)于這一點，如本發(fā)明那樣，通過從封裝襯底3的背表 面3b注入密封樹脂12，以防止密封樹脂慢慢流動到半導(dǎo)體芯片1 的背表面lb上，有可能使相鄰封裝襯底3之間的間隔設(shè)置得窄，并 且因此有可能達(dá)到減小焊接球8的尺寸。此外，由于密封樹脂12從接近芯片的中心注入，所以密封樹脂 能從芯片中心向外擴(kuò)散，并且與其中密封樹脂從芯片的側(cè)面注入的 常規(guī)方法比較，有可能減少由于樹脂的堆積現(xiàn)象而引起的空隙的形 成。因此，有可能改進(jìn)層疊型封裝10的可靠性。在樹脂密封步驟結(jié)束之后，在步驟S3供給焊接膏。在步驟S3，為了與上面第一封裝結(jié)構(gòu)2中的焊接球8連接，將 焊接膏4應(yīng)用于封裝襯底3的背表面3b上的焊接區(qū)3d。關(guān)于焊接膏 4，例如使用無Pb焊接。隨后，在步驟S4供給焊接球。在這個步驟，在安排在封裝襯底 3上的半導(dǎo)體芯片l外面和周圍的多個焊接區(qū)3d上，設(shè)置作為外部 端子的焊接球8。更具體地，在如封裝襯底3的芯片安裝表面的相同表面3a上形 成的焊接區(qū)3d上，安排焊接球8,并且通過回流固定在焊接區(qū)3d 上。這樣，在半導(dǎo)體封裝3中，焊接球8安排在如芯片安裝側(cè)的相 同側(cè)，并且因此有可能達(dá)到減小第一封裝結(jié)構(gòu)2的厚度。關(guān)于焊接 膏4,例如使用無Pb焊接。其后，在步驟S5執(zhí)行切成個別塊和分類。在本步驟，通過切成 個別塊形成第一封裝結(jié)構(gòu)2,并且通過分類獲得良好質(zhì)量的多個第一 封裝結(jié)構(gòu)。然后，在步驟S6執(zhí)行層疊。在本步驟中，將一個第一封裝結(jié)構(gòu) 2布置在底級，并且將另外第一封裝結(jié)構(gòu)2按多級層疊在其上。另外 第一封裝結(jié)構(gòu)2與底級的第一封裝結(jié)構(gòu)2結(jié)構(gòu)上完全相同。首先，在底級第一封裝結(jié)構(gòu)2中，在與封裝襯底3的設(shè)有焊接球 8的表面(表面3a)相對的表面(背表面3b)上，層疊如底級第一 封裝結(jié)構(gòu)2相同結(jié)構(gòu)的另一個第一封裝結(jié)構(gòu)2。在這種情況下，當(dāng)?shù)准壷械谝环庋b結(jié)構(gòu)2的封裝襯底3上的焊接 區(qū)和上面另一個第一封裝結(jié)構(gòu)2中的焊接球8相互對準(zhǔn)的時候，執(zhí) 行層疊。隨后，在另一個第一封裝結(jié)構(gòu)上層疊又一個第一封裝結(jié)構(gòu)2。這 種層疊操作重復(fù)多次。其后，使第二級和更高級第一封裝結(jié)構(gòu)2中的焊接球8和下面第 一封裝結(jié)構(gòu)2的封裝村底上的焊接區(qū)3d相互電連接。焊接區(qū)3d與 焊接球8之間的連接通過回流實行。這樣完成本第三實施例的層疊型封裝10的裝配?，F(xiàn)在將給出第三實施例的變更的描述。在圖20所示的封裝結(jié)構(gòu)中，如上所述在接近封裝襯底3的中心 形成一個圓形通孔3c。在正方形半導(dǎo)體芯片l的情況下，圓形通孔 3c更有效地適用。也就是，由于從通孔3c到芯片的四邊的距離相等， 所以樹脂通過逐滴注入從中心部分各向同性地擴(kuò)散。結(jié)果，有可能減少由于樹脂的堆積現(xiàn)象而形成的空隙；另外，與 從芯片的側(cè)面應(yīng)用樹脂比較，有可能縮短樹脂注入時間。而且，通 過盡可能擴(kuò)大通孔3c的直徑，能進(jìn)一步縮短注入密封樹脂21所需 的時間。另一方面，在圖21所示的變更中，形成通孔3c，以便其開口部 分的形狀符合半導(dǎo)體芯片1的主表面la的輪廓形狀。也就是，在半 導(dǎo)體芯片l為矩形形狀的情況下，也使通孔3c制成矩形，以便像圖 20所示形狀那樣，從通孔到芯片的四邊的距離成為相等。通過這樣 做，有可能減少由于樹脂的堆積現(xiàn)象而形成的空隙，并且縮短注入 樹脂所需的時間。在圖22所示的變更中，形成通孔3c,以便其開口部分的形狀是 交叉形狀。同樣應(yīng)用這種形狀，有可能縮短樹脂注入時間。按照圖23所示的變更，提供一個采用薄膜帶襯底9作為布線襯 底的封裝。即使使用形成有通孔9a的帶襯底9的結(jié)構(gòu)，也能獲得如 上相同效果。在圖24和圖25所示的變更中，封裝襯底3在其表面3a上具有 一個平坦部分3g,它具有與半導(dǎo)體芯片l的尺寸對應(yīng)的尺寸，并且 其中不形成導(dǎo)線3e。此外， 一個其上安裝半導(dǎo)體芯片l的芯片安裝 區(qū)3h包括平坦部分3g，并且在平坦部分3g中形成通孔3c。圖24 表示表面3a側(cè)，以及圖25表示背表面！3b側(cè)。也就是，表面3a上芯片安裝區(qū)3h的大部分被平坦部分3g占據(jù)， 其中不形成布線3e和通孔3f。導(dǎo)線3e通過通孔3f在背表面3b上 形成。使用上述封裝襯底3裝配第一封裝結(jié)構(gòu)2。首先，在芯片安裝步驟，將封裝襯底3的表面3a上的芯片安裝 區(qū)3h中的平坦部分3g和半導(dǎo)體芯片l的主表面la相互相對地定位， 其后通過金凸塊lc使半導(dǎo)體芯片l與芯片安裝區(qū)3h倒裝連接。在隨后密封步驟中，將密封樹脂12通過通孔3c從封裝襯底3 的背表面3b側(cè)注入，并且允許沿封裝襯底3的表面3a的平坦部分 3g流動，以便填滿半導(dǎo)體芯片1與封裝襯底3之間。因而，將表面3a上用于封裝襯底3的倒裝連接的芯片安裝區(qū)3h 的較大部分形成為平坦部分3g,也就是，不存在對密封樹脂12的流 動的阻礙，以便有可能減少空隙的形成，并且因此有可能改進(jìn)層疊 型封裝10的可靠性。同樣在表面3a的芯片安裝區(qū)3h中形成布線3e的情況下，如果 使相鄰導(dǎo)線之間的間距例如比半導(dǎo)體芯片1上相鄰焊盤ld(見圖17 ) 之間的間距足夠大，則有可能減少對密封樹脂12的流動的阻礙，并 且從而減少空隙的形成。也就是，通過將布線襯底上相鄰導(dǎo)線3e之間的間距足夠加寬到 這樣程度，以便不阻礙密封樹脂12的流動，則有可能減少空隙的形 成。在難以足夠加寬相鄰導(dǎo)線3e之間的間距的情況下，可以按照布 線規(guī)則使間距盡可能窄，允許小到不致引起缺陷的空隙的形成。 (第四實施例)圖26是表示按照本發(fā)明的第四實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖，以及圖27是表示裝配圖26說明的半導(dǎo)體器件的過程的例子的制造工藝流程圖。在本第四實施例中，將給出層疊型BGA(球網(wǎng)格陣列)11的描述。關(guān)于BGA襯底，例如使用一個四層布線結(jié)構(gòu)的多層襯底(布線襯底) 13,使用該多層村底13裝配一個作為第二半導(dǎo)體器件的第二封裝 14，并且在第二封裝結(jié)構(gòu)14上按多級(本實施例為三級)層疊第一 封裝結(jié)構(gòu)2，作為第三實施例所述的層疊型封裝10的組成結(jié)構(gòu)。因 而，本第四實施例的半導(dǎo)體器件是一種包括總計四層封裝結(jié)構(gòu)的層 疊型BGA 11。半導(dǎo)體芯片l也與第二封裝結(jié)構(gòu)14倒裝連接，并且在裝配工作 時在倒裝連接之后的下填樹脂密封步驟中，在多層襯底13上接近半 導(dǎo)體芯片1的中心形成一個通孔13c,以通過通孔13c從與多層襯底 13的表面13a (倒裝連接側(cè))相對的背表面13b側(cè)注入密封樹脂12 (見圖18)。如圖26所示，在第二封裝結(jié)構(gòu)14中，在通過倒裝連接安裝的半 導(dǎo)體芯片1的外面和周圍，按多行(例如三行)安排多個作為外部 端子的焊接球8。焊接球8設(shè)置在如安裝半導(dǎo)體芯片l側(cè)的相同側(cè)。 也就是，第二封裝結(jié)構(gòu)14是一種扇出型封裝結(jié)構(gòu)。布置在底級的第二封裝結(jié)構(gòu)14中所結(jié)合的半導(dǎo)體芯片1例如是 一個具有邏輯電路的半導(dǎo)體芯片，而層疊在其上的各第一封裝結(jié)構(gòu)2 中結(jié)合的半導(dǎo)體芯片1例如是一個具有存儲電路的半導(dǎo)體芯片。其次，參考圖17的制造工藝流程圖，將給出制造本第四實施例 的BGA的方法的描述。關(guān)于怎樣裝配第二封裝結(jié)構(gòu)14上層疊的第一封裝結(jié)構(gòu)2,如第 三實施例所述的相同，并且因此這里將省略其重復(fù)解釋。首先，提供一個作為布線襯底的多層襯底13，它具有一個在接 近安裝半導(dǎo)體芯片1的區(qū)域的中心形成的通孔13c。另一方面，提供 一個半導(dǎo)體芯片1，它具有作為電極的焊盤ld (見圖17),在芯片 的主表面la上形成。隨后，在圖27所示的步驟Sll執(zhí)行芯片安裝操作。在這個步驟， 通過焊接凸塊15使多層襯底13的表面13a和半導(dǎo)體芯片1的主表 面13a相互相對布置，然后在這種狀態(tài)下通過回流使芯片倒裝連接其后，在步驟S12供給焊接球。在這個步驟，通過回流在多層村 底13上半導(dǎo)體芯片1外面和周圍安裝多個作為外部端子的焊接球8 。在這種情況下，在作為多層村底13的芯片安裝表面的相同表面 13a上安排焊接球8，并且通過回流固定。結(jié)果，在多層襯底13上， 在如半導(dǎo)體芯片l的安裝側(cè)的第二封裝結(jié)構(gòu)14的厚度。為了固定焊接球，例如使用無Pb的焊接 膏4。然后，在步驟S13,用下填樹脂執(zhí)行密封。在這個步驟，同樣在本第四實施例的半導(dǎo)體器件制造方法中，將 下填密封樹脂12 (見圖17)從多層襯底13的背表面13b側(cè)逐滴注 入通孔13中，并且送在半導(dǎo)體芯片1與多層襯底13之間。這樣將密封樹脂12從多層襯底13的背表面13b側(cè)注入接近半導(dǎo) 體芯片1的中心部分，并且送到芯片與襯底之間，由此如第三實施 例的情況那樣，能防止填充樹脂12粘附在多層襯底13上的芯片外 面安排的焊接球8上，并且因此有可能改進(jìn)BGA ll的質(zhì)量。而且，由于密封樹脂12從多層襯底13的背表面13b側(cè)注入，所 以樹脂不會慢慢流動到半導(dǎo)體芯片1的背表面lb上，并且有可能防 止芯片l從焊接球8突出。結(jié)果，有可能防止在封裝BGA 11的時候 出現(xiàn)的任何不便。此外，由于密封樹脂12從接近芯片的中心部分注入，所以樹脂 能從芯片的中心部分向外擴(kuò)散，并且與其中從芯片的側(cè)面注入樹脂 的常規(guī)方法比較，有可能減少由于樹脂的堆積現(xiàn)象而引起的空隙的 形成。因此，有可能改進(jìn)BGA 11的可靠性。在密封步驟之后，跟隨步驟S14中的切成單獨(dú)塊并且分類。在這 個步驟，通過切成個別塊形成第二封裝結(jié)構(gòu)14,通過分類從這些個 別塊中獲得良好質(zhì)量的多個第二封裝結(jié)構(gòu)14。其后，在步驟S15供給焊接膏。在這個步驟，為了將第一封裝結(jié)構(gòu)2層疊并且電連接在以上形成 的各第二封裝結(jié)構(gòu)14上，對多層襯底13的背表面13b上的預(yù)定端 子應(yīng)用焊接膏4。關(guān)于焊接膏4，例如使用無Pb烊接。隨后，在步驟S16執(zhí)行層疊。在這個步驟，將第二封裝結(jié)構(gòu)14 布置在底級，并且在其上按多級(本實施例為三級)層疊第三實施 例所述的第一封裝結(jié)構(gòu)2。更具體地，在第二封裝結(jié)構(gòu)14上按多級層疊第一封裝2，同時相互對準(zhǔn)。其后，在第一封裝結(jié)構(gòu)2之間形成焊接球8的電連接。 這樣完成圖4所示的本第四實施例的層疊型BGA 11的裝配。 (第五實施例)圖28是表示按照本發(fā)明的第五實施例的半導(dǎo)體器件的結(jié)構(gòu)例子 的截面圖，圖29是表示在圖28說明的半導(dǎo)體器件中多層布線襯底分截面圖，圖30是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層布 線襯底的表面層中導(dǎo)線分布的例子的平面圖，圖31是表示結(jié)合在圖 2 8說明的半導(dǎo)體器件中的多層布線襯底的第二層中導(dǎo)線分布的例子 的平面圖，圖32是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層布 線襯底的第三層中導(dǎo)線分布的例子的平面圖，圖33是表示結(jié)合在圖 2 8說明的半導(dǎo)體器件中的多層布線襯底的第四層中導(dǎo)線分布的例子 的平面圖，圖34是表示結(jié)合在圖28說明的半導(dǎo)體器件中的多層襯 底的表面層中焊接區(qū)陣列的例子的平面圖，圖35是表示圖34說明 的倒裝連接的焊接區(qū)陣列的詳細(xì)的放大平面圖，圖36是表示圖35 說明的各焊接區(qū)的直徑，并且還表示焊接區(qū)與通孔的連接狀態(tài)的例 子的放大部分透視圖，圖37是表示圖35說明的焊接區(qū)陣列中焊接 區(qū)間距的多種例子的部分平面圖，圖38是表示結(jié)合在圖28說明的 半導(dǎo)體器件中的半導(dǎo)體芯片的主表面上焊盤陣列的例子的平面圖， 圖39是表示將圖38說明的半導(dǎo)體芯片與多層布線襯底連接的方法 的例子的側(cè)視圖，圖40是表示第五實施例所用的多層布線襯底的表 面層中焊接抗蝕劑中孔形狀的例子的放大部分平面圖，圖41是表示 圖34說明的多層布線襯底中各布線層中導(dǎo)線分布規(guī)則的例子的平面 圖，圖42是表示襯底上焊接區(qū)陣列的例子的平面圖，作為與圖34 說明的第五實施例所用的多層布線襯底比較的一個比較例子，圖43 是表示結(jié)合在按照第五實施例的扇出型半導(dǎo)體器件中的多層布線襯 底中，各布線層中導(dǎo)線分布規(guī)則的例子的平面圖，以及圖44是表示 結(jié)合在按照第五實施例的扇入/扇出型半導(dǎo)體器件中的多層布線襯底中，各布線層中導(dǎo)線分布規(guī)則的例子的平面圖。圖28說明的本第五實施例的半導(dǎo)體器件是一個BGA (球網(wǎng)格陣 列)，其中半導(dǎo)體芯片21與多層布線襯底23倒裝連接。如圖29所示，在半導(dǎo)體芯片21的主表面21a上按點陣形格狀形 成多個作為表面電極的焊盤21b，并且在焊盤21b上形成用于倒裝連 接的作為凸起電極的金凸塊21c。安裝在本第五實施例的BGA 22中的半導(dǎo)體芯片21為小尺寸，并 且具有相對大量的引腳。例如，它是一個具有邏輯/ASIC的半導(dǎo)體芯 片。芯片上的焊盤以窄間距安排。在外圍布置中，其中在半導(dǎo)體芯片 2的主表面21a的外圍區(qū)域中安排焊盤21b，如果除焊盤間距變窄外 還增加引腳數(shù)，則允許倒裝連接的焊盤間距遇到限制，并且變得不 可能實行倒裝連接。鑒于這點，為了允許倒裝連接，將芯片上的焊 盤從外圍布置重新安排成如圖38所示的陣列形狀(點陣形狀)，以 給予允許倒裝連接的間距。因此，為了減小成本，本第五實施例的BGA 22采用一種通過減 去法制造的多層布線襯底23,并且具有一種結(jié)構(gòu)，其中通過倒裝連 接將半導(dǎo)體芯片21安裝在襯底上。因而，在考慮符合減去法的基本 設(shè)計規(guī)則下，在BGA 22中結(jié)合具有高效導(dǎo)線分布的多層布線襯底23?，F(xiàn)在將給出圖28所示的BGA的結(jié)構(gòu)的描述。BGA 22包括一個具 有多個布線層的多層布線村底23,各設(shè)有多個焊接區(qū)23d, —個半 導(dǎo)體芯片21,與多層布線襯底23的表面層23a上按點陣形狀安排的 焊接區(qū)23d倒裝連接，多個作為凸起電極的金凸塊21c，布置在多層 布線襯底23與半導(dǎo)體芯片21之間，多個作為外部端子的焊接球24， 與半導(dǎo)體芯片21電連接，并且按環(huán)形設(shè)置在多層布線襯底23上， 和一個密封部件25，布置在多層布線襯底23與半導(dǎo)體芯片21之間， 并且在作為倒裝連接的金凸塊21c周圍，密封部件25利用下填密封 法形成。按照下填密封法，通過在多層布線襯底23中形成的通孔23c,從多層布線襯底23的背表面23b側(cè)注入密封樹脂，由此形成密封部 件25。而且，在BGA22中，在多層布線村底23上與芯片安裝側(cè)相對的 側(cè)，按多行并且按環(huán)形安排多個作為外部端子的焊接球24。也就是， 在多層布線襯底23的背表面23b上設(shè)置多個焊接球24。在這種情況下，所有多個焊接球8安排在半導(dǎo)體芯片21外面和 周圍。這樣的BGA 22稱為扇出型BGA 22。如圖30所示，多層布線襯底23在其布線層各自中設(shè)有引出導(dǎo)線 23e，以在用于倒裝連接的焊接區(qū)23d與用于焊接球連接的焊接區(qū) 23d之間電連接。此外，如圖41所示，多層布線襯底23在其多個布 線層的任何一個中設(shè)有第一焊接區(qū)行23g,以使引出導(dǎo)線23e經(jīng)過用 于倒裝連接的相鄰焊接區(qū)23d之間，和第二焊接區(qū)行23h,以使引出 導(dǎo)線23e不經(jīng)過用于倒裝連接的焊接區(qū)23d之間。形成第一焊接區(qū) 行23g和第二焊接區(qū)行23h，以便第一焊接區(qū)行23g中相鄰焊接區(qū) 2 3d之間的間距大于第二焊接區(qū)行2 3h中相鄰焊接區(qū)2 3d之間的間距 (例如，圖35中間距b〉間距c)。也就是，如圖35所示，以不同間距安排用于倒裝連接的多個焊 接區(qū)23d，使它們在結(jié)合在本第五實施例的BGA 22中的多層布線襯 底23的表面層23a上形成。此外，關(guān)于多層布線襯底23的表面層23a上安排的用于倒裝連 接的多個焊接區(qū)23d，如圖36通過通孔23f與內(nèi)層(第二層、第三 層和第四層)的引出導(dǎo)線23e連接的各焊接區(qū)23d的直徑(B),大 于與表面層23a(第一層)上安排的引出導(dǎo)線23e直接連接的各焊接 區(qū)23d的直徑(A)。例如，(B) =250jim， (A) =200|am,兩者關(guān)系為(B) > (A)。與各內(nèi)層的引出導(dǎo)線23e連接的相鄰?fù)?3f之間的間距(d) 例如為(d)=300|iim。此外，安排在表面層23a上的各引出導(dǎo)線23e 的線寬(P)和相鄰導(dǎo)線23e之間的間隔(Q)例如為(P) =40|^和 (Q) =40,。因而，在本第五實施例中在多層布線襯底2 3的表面層23a上形 成的用于倒裝連接的多個焊接區(qū)23d按不同間距安排，并且具有多 個直徑?，F(xiàn)在關(guān)于從圖29至圖33所示的多層布線襯底23中各布線層中 用于倒裝連接的焊接區(qū)23d,直到用于焊接球連接的焊接區(qū)23d抽出 導(dǎo)線的方式給出以下描述。在如圖29所示具有四個布線層的這樣的多層布線襯底23中，優(yōu) 選地在多層布線襯底23的表面層23a中用于倒裝連接的點陣狀安排 的焊接區(qū)23d，與各布線層中引出導(dǎo)線23e之間的連接，以每兩行的 用于倒裝連接的點陣狀安排的焊接區(qū)23d制成。也就是，如圖30所示，在第一層(表面層23a)中，將用于倒 裝連接的點陣狀安排的焊接區(qū)23d中位于外面兩行的焊接區(qū)23d和 引出導(dǎo)線23e連接在一起，然后將引出導(dǎo)線23e連接到用于焊接球 連接的預(yù)定焊接區(qū)23d。隨后，如圖31所示，在第二層中，將用于倒裝連接的點陣狀安 排的焊接區(qū)23d中從外面起位于第三行和第四行中的焊接區(qū)23d和 引出導(dǎo)線23e連接在一起，然后將引出導(dǎo)線23e連接到用于焊接球 連接的預(yù)定焊接區(qū)23d。此外，如圖32所示，在第三層中，將用于倒裝連接的點陣狀安 排的焊接區(qū)23d中從外面起位于第五行和第六行中的焊接區(qū)23d和 引出導(dǎo)線23e連接在一起，然后將引出導(dǎo)線23e連接到用于焊接球 連接的預(yù)定焊接區(qū)23d。最后，如圖33所示，在第四層中，將用于倒裝連接的點陣狀安 排的焊接區(qū)23d中位于里面兩行的焊接區(qū)23d的一部分和引出導(dǎo)線 23e連接在一起，然后將引出導(dǎo)線23e連接到用于焊接連接的焊接區(qū) 23d。然而，在各布線層中，不與引出導(dǎo)線23e連接的非接觸焊接區(qū) 2 3d包括在用于焊接球連接的焊接區(qū)2 3d中。因而，在多層布線襯底23中，在按照布線層數(shù)的用于倒裝連接的點陣狀安排的焊接區(qū)23d中，按多行例如兩行執(zhí)行各布線層中用 于倒裝連接的點陣狀安排的焊接區(qū)2 3d與引出導(dǎo)線2 3e之間的連接， 由此能有效地分布導(dǎo)線。其次，在采用通過減去法制造的多層布線襯底23的情況下，考 慮符合襯底設(shè)計規(guī)則，給出以下關(guān)于焊接區(qū)間距、焊接區(qū)直徑和導(dǎo) 線分布的描述。圖34表示在多層布線襯底23的表面層23a中，用于倒裝連接的 焊接區(qū)23d和用于焊接球連接的焊接區(qū)23d的陣列，以及圖35以較 大比例僅表示用于倒裝連接的焊接區(qū)23d的陣列。焊接球24與襯底 的背表面23b上用于焊接球連接的焊接區(qū)23d連接。如圖35所示，在本第五實施例的BGA 22中，在采用通過減去法 制造的多層布線襯底23的情況下，考慮符合襯底設(shè)計規(guī)則，將多層 布線襯底23上用于倒裝連接的焊接區(qū)23d的數(shù)設(shè)定為最大數(shù)。也就是，設(shè)定多個焊接區(qū)直徑和多個焊接區(qū)-焊接區(qū)間距。首先，如圖36所示，關(guān)于焊接區(qū)直徑，有兩個焊接區(qū)直徑，其 中一個是通過通孔23f與內(nèi)層(第二層、第三層和第四層)中的引 出導(dǎo)線23e連接的焊接區(qū)23d，而其中另一個是與布置在表面層23a (第一層)的引出導(dǎo)線23e直接連接的焊接區(qū)23d。通過通孔23f 與內(nèi)層引出導(dǎo)線23e連接的各焊接區(qū)23d的直徑(B)大于與表面層 23a上引出導(dǎo)線23e直接連接的焊接區(qū)23d的直徑(A)。例如，(B) =250jum， (A) =200，并且(B) 〉 (A)。在用于倒裝連接的點陣列狀安排的焊接區(qū)23d中的外面兩行，安 排與表面層23a上引出導(dǎo)線23e直接連接的較小直徑的焊接區(qū)23d。 也就是，如圖35所示，在用于倒裝連接的點陣狀焊接區(qū)23d中，外 面兩行全部包括較小直徑的焊接區(qū)23d。關(guān)于焊接區(qū)-焊接區(qū)間距，在圖35所示例子中，在(a) 、 (b)、(c ) 、 (d) 、 (e) 、 (f) 、 ( g) 、 ( h ) 、 U ) 、 (j )和(k)十一個位置，設(shè)定總計八個間距，包括圖中垂直間距和橫向間距。 在與各布線層連接的兩行中，外行包括以允許經(jīng)過 一 條導(dǎo)線的間距(b)安排的焊接區(qū)23d，而內(nèi)行包括能夠以最小間距(c)安排的焊 接區(qū)23d。因而，內(nèi)行的焊接區(qū)比外行的焊接區(qū)以較窄間距安排。由于與內(nèi)層的引出導(dǎo)線23e連接的各焊接區(qū)23d的直徑(B)大 于與表面層23a上的引出導(dǎo)線23e直接連接的焊接區(qū)2 3d的直徑(A ), 所以外面兩行(a)的焊接區(qū)能比里面行(b)焊接區(qū)以較窄間距安 排。此外，相鄰行之間的間隔能設(shè)定在允許焊接區(qū)2 3d布置的最小間 距(d )。這樣確定間距(a)、 (b)、 (c)和(d)。此外，在接近焊接 區(qū)行的中心，安排焊接區(qū)23d,以便它們的位置位于中心線，或關(guān)于 中心線對稱，以確定間距(e) 、 (f)、 (g)、 (h)、 (i)、 (j) 和(k )。例如，如圖37所示，在具有6mmx6mm尺寸的半導(dǎo)體芯片21的情 況下，(a) =320, (b)=370jum, ")=300,, (d)=300|iim, (e) = 330,， (f)-370(im, (g)=550(am， (h) = 325(am， ( i )=415(im， (j ) =325|am， 和(k) =325|iim。因而，即使在采用通過減去法制造的低成本的多層布線襯底2 3 的情況下，考慮符合襯底設(shè)計規(guī)則，也能增加用于倒裝連接的焊接 區(qū)23d的數(shù)。作為增加用于倒裝連接的焊接區(qū)23d的數(shù)的結(jié)果，不僅變得有可 能對于小芯片或多引腳的BGA 22也實行較高密度封裝，而且有可能 改進(jìn)BGA 22的電特性。而且，由于通過減去法制造的多層布線襯底23也能用于倒裝連 接，所以有可能達(dá)到減小BGA 22的成本，其中具有點陣狀安排的金 凸塊21c的半導(dǎo)體芯片21與多層布線襯底23連接，如圖38和圖39 所示。此外，由于能增加用于倒裝連接的焊接區(qū)23d的數(shù)，所以變得有 可能增加有效引腳的數(shù)，并且因此有可能改進(jìn)BGA 22的性能。如圖35所示的用于倒裝連接的焊接區(qū)陣列那樣，通過以不同焊接區(qū)直徑和焊接區(qū)-焊接區(qū)間距安排焊接區(qū)23，有可能安排320個用 于倒裝連接的焊接區(qū)23d。另一方面，如圖42所示的比較例子那樣，在相同尺寸的芯片上 以 一個焊接區(qū)直徑和一個焊接區(qū)-焊接區(qū)間距安排焊接區(qū)23d的情況 下，能夠安排的焊接區(qū)23d的數(shù)是225。也就是，在第一實施例的 BGA 22中，與比較例子比較，能使能夠安排的焊接區(qū)的數(shù)增加95。因而，有可能增加用于倒裝連接的有效引腳的數(shù)。如圖36和圖40所示，在多層布線村底23中，通過通孔23f與 各內(nèi)層的引出導(dǎo)線23e連接的焊接區(qū)3d,和與表面層23a上安排的 引出導(dǎo)線23e直接連接的焊接區(qū)各用具有相同尺寸的圓形孔23j的 焊接抗蝕劑23i覆蓋，孔23j各自定位在焊接區(qū)23d上。也就是，通過通孔23f與各內(nèi)層的引出導(dǎo)線23e連接的焊接區(qū) 23d,和與表面層23a上安排的引出導(dǎo)線23e直接連接的焊接區(qū)23d 直徑不同，然而由焊接抗蝕劑23i的孔23j所限定的用于倒裝連接 的暴露端子部分是相同尺寸的圓形部分。因此，即使焊接區(qū)23d尺寸不同，也能使通過金凸塊21的倒裝 連接就連接強(qiáng)度來說穩(wěn)定，并且有可能防止在金凸塊21c中出現(xiàn)缺 陷連接。其次，在圖41所示的BGA 22的多層布線襯底23中各布線層中， 關(guān)于用于倒裝連接的焊接區(qū)23d和用于焊接球連接的焊接區(qū)23d的 導(dǎo)線分布，將在以下給出描述。圖41表示多層布線村底23中各布線層中襯底主表面的僅四分之 一范圍內(nèi)的導(dǎo)線分布，然而在BGA 22的多層布線襯底中，說明的導(dǎo) 線分布覆蓋襯底主表面的整個范圍。首先，在第一布線層(表面層23a)中，在用于倒裝連接的點陣 狀安排的焊接區(qū)23d中，位于最外周位置的第一焊接區(qū)行23g中的 焊接區(qū)23d,和從最外周起第二行(第二焊接區(qū)行23h)中的焊接區(qū) 23d由引出導(dǎo)線23e抽出，并且與位于一個最內(nèi)周行和位于最內(nèi)行外 面的行中的用于焊接球連接的焊接區(qū)23d連接。在這種情況下，由于位于兩個最外周行的用于倒裝連接的焊接區(qū)23d不通過通孔23f而與引出導(dǎo)線23e直接連接，所以焊接區(qū)直徑設(shè) 定得小，并且焊接區(qū)-焊接區(qū)間距設(shè)定為最小窄間距。然而，在位于 最外周位置的第一焊接區(qū)行23g中，在相鄰焊接區(qū)之間布置一條導(dǎo) 線。從最外周起第三行和隨后行中用于倒裝連接的焊接區(qū)23d通過 通孔23f與下一層連接，并且在這種情況下因為與通孔23f連接， 所以焊接區(qū)直徑大于最外兩行中的直徑。隨后，在第二布線層中，將從最外周起第三行和第四行中用于倒 裝連接的焊接區(qū)23d抽出，并且與用于焊接球連接的預(yù)定焊接區(qū)23d 連接。第三行(第 一焊接區(qū)行23g )的焊接區(qū)以允許在相鄰焊接區(qū)之間 布置一條導(dǎo)線的間距安排。第四行(第二焊接區(qū)行23h)的焊接區(qū)因 為不必在相鄰焊接區(qū)之間經(jīng)過一條導(dǎo)線，所以僅以最小間隔安排。 因而，存在關(guān)系，即第三行(第一焊接區(qū)行23g)的焊接區(qū)-焊接區(qū) 間距〉第四行(第二焊接區(qū)行23h)的焊接區(qū)-焊接區(qū)間距。其次，在第三布線層中，將第五行和第六行的焊接區(qū)抽出。第五行(第一焊接區(qū)行23g )的焊接區(qū)以允許在相鄰焊接區(qū)之間 布置一條導(dǎo)線的間距安排。在第六行(第二焊接區(qū)行23h)中，因為 不必在相鄰焊接區(qū)之間經(jīng)過一條導(dǎo)線，所以焊接區(qū)以最小間隔安排。 因而，存在關(guān)系，即第五行(第一焊接區(qū)行23g)的焊接區(qū)-焊接區(qū) 間距〉第六行(第二焊接區(qū)行23h)的焊接區(qū)-焊接區(qū)間距。隨后，在第四布線層中，將第七行和第八行的焊接區(qū)從最外周抽出。第七行的焊接區(qū)以允許在相鄰焊接區(qū)之間布置一條導(dǎo)線的間距所以僅以最小間隔安排。因而，存在關(guān)系，即第七行的焊接區(qū)-焊接 區(qū)間距> 第八行的焊接區(qū)-焊接區(qū)間距。這樣，在各布線層中，將用于倒裝連接的焊接區(qū)23d和用于焊接 球連接的焊接區(qū)23d通過引出導(dǎo)線23e抽出并且連接。其次，描述本發(fā)明的第五實施例的一個變更。圖43和圖44分別表示扇出型半導(dǎo)體器件和扇入/扇出型半導(dǎo)體 器件中導(dǎo)線分布的方法。扇出型半導(dǎo)體器件為一種結(jié)構(gòu)，其中所有多個外部端子安排在半 導(dǎo)體芯片21外面和周圍，而扇入/扇出型半導(dǎo)體器件為一種結(jié)構(gòu)， 其中在一個襯底背表面上安排多個外部端子，以便跨過半導(dǎo)體芯片 21的里面區(qū)域和外面區(qū)域兩者。圖43和圖44分別表示在扇出型半導(dǎo)體器件和扇入/扇出型半導(dǎo) 體器件中，在多層布線襯底23中的各布線層中，用于倒裝連接的焊 接區(qū)23d與用于焊接球連接的焊接區(qū)23d之間的導(dǎo)線分布。同樣在圖43和圖44各自所示的多層布線襯底中的各布線層中， 導(dǎo)線分布僅以襯底主表面的四分之一范圍表示，然而在各半導(dǎo)體器 件的多層布線襯底23中說明的導(dǎo)線分布覆蓋襯底主表面的整個范 圍。首先將參考圖43所示的扇出型半導(dǎo)體器件中的導(dǎo)線分布。在第 一布線層(表面層23a)中，在用于倒裝連接的點陣狀安排的焊接區(qū) 23d中，位于最外周位置的第一焊接區(qū)行23g中的焊接區(qū)23d和從最 外周起第二行(第二焊接區(qū)行23h)中的焊接區(qū)23d通過引出導(dǎo)線 23e抽出，并且與位于最外周的用于焊接球連接的預(yù)定焊接區(qū)23d 連接。在這種情況下，由于在最外周兩行中用于倒裝連接的焊接區(qū)23d 是不通過通孔23f而與引出導(dǎo)線23e直接連接的焊接區(qū)，所以焊接 區(qū)直徑設(shè)定得小，并且焊接區(qū)-焊接區(qū)間距設(shè)定為最小窄間距。然而， 在第一最外行23g中的相鄰焊接區(qū)之間布置一條導(dǎo)線。從最外行起 將第三行和隨后行中用于倒裝連接的焊接區(qū)23d通過通孔23f與下 一層連接。在這種情況下，因為與通孔23f連接，所以焊接區(qū)直徑 大于最外兩行中焊接區(qū)直徑。隨后，在第二布線層中，從最外周起將第三行和第四行中用于倒 裝連接的焊接區(qū)抽出，并且與從最外周起第二行和第三行中用于焊接球連接的焊接區(qū)連接。第三行(第一焊接區(qū)行23g)中用于倒裝連 接的焊接區(qū)以允許在相鄰焊接區(qū)之間布置一條導(dǎo)線的間距安排。第 四行(第二行23丄l^聲4t區(qū)il^不必^ir鄰焊接區(qū)之間經(jīng)過一條導(dǎo) 線，所以以最小間隔安排。因而，存在關(guān)系，即第三行(第一焊接 區(qū)行23g)的焊接區(qū)-焊接區(qū)間距>第四行(第二焊接區(qū)行23h)的焊 接區(qū)-焊接區(qū)間距。然后，在第三布線層中，從最外周起將第五行和第六行中用于倒 裝連接的焊接區(qū)抽出，并且與從最外周起第三行和第四行中用于焊 接球連接的焊接區(qū)連接。第五行(第一焊接區(qū)行23g)中用于倒裝連 接的焊接區(qū)以允許在相鄰焊接區(qū)之間布置 一條導(dǎo)線的間距安排。第 六行(第二焊接區(qū)行2 3h )中的焊接區(qū)因為不必在相鄰焊接區(qū)之間經(jīng) 過一條導(dǎo)線，所以僅以最小間隔安排。因而，存在關(guān)系，即第五行 (第一焊接區(qū)行23g)中的焊接區(qū)-焊接區(qū)間距〉第六行(第二焊接區(qū) 行23h)中的焊接區(qū)-焊接區(qū)間距。隨后，將第七行和第八行中用于倒裝連接的焊接區(qū)抽出，并且與 從最外周起第四行中用于焊接球連接的焊接區(qū)連接。第七行中用于 倒裝連接的焊接區(qū)以允許在相鄰焊接區(qū)之間布置 一條導(dǎo)線的間距安 排。此外，第八行中的焊接區(qū)因為不必在相鄰焊接區(qū)之間經(jīng)過一條 導(dǎo)線，所以僅以最小間隔安排。因而，存在關(guān)系，即第七行中的焊 接區(qū)-焊接區(qū)間距>第八行中的焊接區(qū)-焊接區(qū)間距。這樣，在各布線層中，用于倒裝連接的焊接區(qū)23d和用于焊接球 連接的焊接區(qū)23d通過引出導(dǎo)線23e連接，以完成扇出型半導(dǎo)體器 件中的導(dǎo)線分布。其次，將給出關(guān)于圖44所示的扇入/扇出型半導(dǎo)體器件中的導(dǎo)線 分布的描述。在第一布線層(表面層23a)中，在用于倒裝連接的點 陣狀安排的坪接區(qū)23d中，將位于最外周位置的第一焊接區(qū)行23g 中的焊接區(qū)23d和從最外周起第二行(第二焊接區(qū)行23h)中的焊接 區(qū)23d通過引出導(dǎo)線23e抽出，并且與最外第一行、第二行和第三 行中用于焊接球連接的預(yù)定焊接區(qū)23d連接。在這種情況下，關(guān)于最外兩行中用于倒裝連接的焊接區(qū)23d,由 于它們是不通過通孔23f而與引出導(dǎo)線23e直接連接的焊接區(qū)，所 以焊接區(qū)直徑設(shè)定得小，并且焊接區(qū)-焊接區(qū)間距設(shè)定為最小窄滑 距。然而，在第一最外焊接區(qū)行23g中的相鄰焊接區(qū)之間布置一條 導(dǎo)線。從最外周起將第三行和隨后行中用于倒裝的焊接區(qū)23d通過 通孔23f與下一層連接。在這種情況下，因為與通孔23f連接，所 以焊接區(qū)直徑大于最外兩行中的焊接區(qū)直徑。隨后，在第二布線層中，從最外周起將第三行和第四行中用于倒 裝連接的焊接區(qū)抽出，并且與從最外周起第三行和第四行中用于焊 接球連接的焊接區(qū)連接。在這種情況下，將第四行和隨后行中用于 焊接球連接的焊接區(qū)23d布置在芯片之下，以給予扇入布局，然而 因為在第一層中制成倒裝連接，所以有可能制成焊接球24的扇入布 局。同樣在這種情況下，將第三行(第一焊接區(qū)行23g)中用于倒裝 連接的焊接區(qū)以允許在相鄰焊接區(qū)之間布置一條導(dǎo)線的間距安排。 第四行(第二焊接區(qū)行23h )中的焊接區(qū)因為不必在相鄰焊接區(qū)之間 經(jīng)過一條導(dǎo)線，所以僅以最小間隔安排。因而，存在關(guān)系，即第三 行(第一焊接區(qū)行23g)中的焊接區(qū)-焊接區(qū)間距〉第四行(第二焊接 區(qū)行23h)中的焊接區(qū)-焊接區(qū)間距的。然后，在第三布線層中，從最外周起將第四行、第五行和第六行 中用于倒裝連接的焊接區(qū)抽出，并且與第五行和第六行中用于焊接 球連接的焊接區(qū)連接。將第四行和第五行中用于倒裝連接的焊接區(qū) 2 3d以允許在相鄰焊接區(qū)之間布置一條導(dǎo)線的間距安排。其次，在第四布線層中，從最外周起將第五行和第六行中用于倒 裝連接的焊接區(qū)抽出，并且與從最外周起第六行中用于焊接球連接 的焊接區(qū)連接。第七行和第八行中用于倒裝連接的焊接區(qū)是非接觸 引腳，它們不與引出導(dǎo)線23e連接。這樣，在各布線層中，用于倒裝連接的焊接區(qū)23d和用于焊接球 連接的焊接區(qū)23d通過引出導(dǎo)線23e連接，以完成扇入/扇出半導(dǎo)體39器件中的導(dǎo)線分布。 (第六實施例)圖46是表示結(jié)合在圖45說明的半導(dǎo)體器件中的多層布線襯底中 各布線層中導(dǎo)線分布規(guī)則的例子的平面圖，以及圖47是表示按照第 六實施例的一個變更的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。本第六實施例的半導(dǎo)體器件是一種結(jié)構(gòu)的BGA 26,其中在如多 層布線襯底23的芯片安裝側(cè)的相同側(cè)上的半導(dǎo)體芯片21外面和周 圍，安排多個作為外部端子的焊接球24。如圖45所示，在BGA 26中，在多層布線襯底23的一個相同表 面上設(shè)置半導(dǎo)體芯片21和多個焊接球24。如圖46所示，在BGA26 中，在多層布線襯底23中的內(nèi)層中形成作為電源的固化布線的電源 平面23k的情況下，按以下方式執(zhí)行各布線層中的導(dǎo)線分布。在圖46所示的多層布線襯底23中的各布線層中，導(dǎo)線分布僅以 襯底主表面的四分之一 范圍示出，然而在半導(dǎo)體器件的多層布線襯 底23中，說明的導(dǎo)線分布覆蓋村底主表面的整個范圍。首先，在第一布線層(表面層23a)中，在用于倒裝連接的點陣 狀安排的焊接區(qū)23d中，將位于最外周位置的第一焊接區(qū)行23g中 的焊接區(qū)23d和從最外周起第二行(第二焊接區(qū)行23h)中的焊接區(qū) 23d抽出，并且與位于最內(nèi)周和最外周的用于焊接球連接的預(yù)定焊接 區(qū)23d連接。在這種情況下，由于最外兩行中用于倒裝連接的焊接區(qū)23d是不 通過通孔23f而與引出導(dǎo)線23e直接連接的焊接區(qū)，所以焊接區(qū)直 徑設(shè)定得小，并且焊接區(qū)-焊接區(qū)間距設(shè)定為最小窄間距。然而，在 位于最外位置的第一焊接區(qū)行23g中的相鄰焊接區(qū)之間布置一條導(dǎo) 線。從最外周起將第三行和隨后行中用于倒裝連接的焊接區(qū)23d通 過通孔23f與下一層連接。在這種情況下，因為與通孔23f連接， 所以焊接區(qū)直徑大于最外兩行中的焊接區(qū)直徑。隨后，在第二布線層中，從最外周起將第三行(第一焊接區(qū)行 23g)和第四行(第二焊接區(qū)行23h)中用于倒裝連接的焊接區(qū)抽出，并且與從最外周起第二行和第三行中用于焊接球連接的焊接區(qū)連接。在這種情況下，第三行(第一焊接區(qū)行23g)中用于倒裝連接的 焊接區(qū)以允許在相鄰焊接區(qū)之間布置一條導(dǎo)線的間距安排。第四行 (第二焊接區(qū)行23h )中的焊接區(qū)因為不必在相鄰焊接區(qū)之間經(jīng)過一 條導(dǎo)線，所以僅以最小間隔安排。因而，存在關(guān)系，即第三行(第 一焊接區(qū)行23g)中的焊接區(qū)-焊接區(qū)間距〉第四行(第二焊接區(qū)行 23h)中的焊接區(qū)-焊接區(qū)間距。在第二布線層中，設(shè)有一個電源平面23k。用于倒裝連接的相鄰 焊接區(qū)之間的間隔窄，并且不可能保證關(guān)于不與電源平面23k連接 的焊接區(qū)23d的間隙，由于這個原因，布置電源平面23k，以便圍繞 用于倒裝連接的焊接區(qū)23d。關(guān)于用于焊接球連接的焊接區(qū)23d,有可能保證關(guān)于不與電源平 面2 3k連接的焊接區(qū)23d的間隙，并且因此有可能布置電源平面2 3k。在第二布線層中需要布線的情況下，優(yōu)選地在BGA 26的四角一 起抽出導(dǎo)線，由此無需切割電源平面23k。隨后，在第三布線層中，從最外周起將第五行和第六行中用于倒 裝連接的焊接區(qū)抽出，并且與從最外周起第二行和第三行中用于焊 接球連接的焊接區(qū)連接。在這種情況下，第五行(第一焊接區(qū)行23g)間距安排。此外，第六行(第二焊接區(qū)行23h)中的焊接區(qū)因為不必 在相鄰焊接區(qū)之間經(jīng)過一條導(dǎo)線，所以僅以最小間隔安排。因而， 存在關(guān)系，即第五行(第一焊接區(qū)行23g)中的焊接區(qū)-焊接區(qū)間距〉 第六行(第二焊接區(qū)行23h)中的焊接區(qū)-焊接區(qū)間距。同樣在第三層中設(shè)有一個電源平面23k。由于用于倒裝連接的焊 接區(qū)之間的間隔窄，并且不可能保證關(guān)于不與電源平面23k連接的 焊接區(qū)23d的間隙，所以布置電源平面23k,以^使圍繞用于倒裝連接 的焊接區(qū)23d。如第二層那樣，關(guān)于用于焊接球連接的焊接區(qū)23d,因為有可能 保證關(guān)于不與電源平面23k連接的焊接區(qū)23d的間隙，所以能布置電源平面23k。其次，在第四布線層中，從最外周起將第六行、第七行和第八行 (包括第五行一部分)中用于倒裝連接的焊接區(qū)抽出，并且與從最 外周起第 一行、第二行和第三行中用于焊接球連接的焊接區(qū)連接。 在用于倒裝連接的第八行中的四個引腳中，三個引腳為非接觸引腳， 它們不與引出導(dǎo)線23e連接。這樣，在各布線層中，將用于倒裝連接的焊接區(qū)23d和用于焊接 球連接的焊接區(qū)23d抽出，并且通過引出導(dǎo)線23e連接，以完成BGA 26中的導(dǎo)線分布。如本第六實施例的BGA 26的情況那樣，即使當(dāng)半導(dǎo)體芯片l和 多個焊接球24設(shè)置在多層布線襯底23的一個相同側(cè)，并且作為固 化布線的電源平面23k設(shè)置在多層布線村底23的內(nèi)層時，也有可能 如圖46那樣在各布線層中分布導(dǎo)線，并且因此即使在本第六實施例 的BGA中，也有可能獲得如第五實施例的BGA 22相同效果。圖47表示按照第六實施例的一個變更的BGA 27。 BGA 27為一種 結(jié)構(gòu)，其中如BGA 26那樣在從用于倒裝連接的點陣狀安排的焊接區(qū) 23d中抽出引出導(dǎo)線23e的時候，在各布線層中一次將焊接區(qū)抽取一行而不是兩行o更具體地，作為多引腳結(jié)構(gòu)的半導(dǎo)體器件，BGA 27按照用于倒 裝連接的點陣狀安排的焊接區(qū)23d的多行，使用具有布線層的多層 布線襯底23。在圖47所示結(jié)構(gòu)中，多層布線襯底23具有八個布線 層。即使在這種情況下，將各布線層中用于倒裝連接的焊接區(qū)23d 一次一行抽出，并且與用于焊接球連接的預(yù)定焊接區(qū)23d連接，由 此在BGA 27中也能獲得如BGA 26相同的效果。雖然已經(jīng)基于其實施例具體地描述了本發(fā)明，但是不用說本發(fā)明 不限于以上實施例，而是在不違反本發(fā)明的要旨的范圍內(nèi)可以實現(xiàn) 各種改變。在以上第一、第二、第三和第四實施例的每一個中，主要關(guān)于一種包括總計四層封裝結(jié)構(gòu)的半導(dǎo)體封裝給出了描述，但是層疊封裝 結(jié)構(gòu)的個數(shù)不特別地限于這個范圍，因為各封裝結(jié)構(gòu)具有一種倒裝 連接結(jié)構(gòu)，并且這樣封裝結(jié)構(gòu)在用下填樹脂密封狀態(tài)下按兩級或多 級層疊。在以上第五和第六實施例中，當(dāng)從用于倒裝連接的點陣狀安排的焊接區(qū)23d中抽出引出導(dǎo)線23e時，關(guān)于在各層中一次一行或兩行 地抽出引出導(dǎo)線23e的情況給出了描述。然而，各層中抽出的行數(shù) 不特別地限制，根據(jù)引腳數(shù)、焊接區(qū)-焊接區(qū)間距或多層布線襯底23 中的布線層述，可以實現(xiàn)各種改變。以下將概括如這里公開的本發(fā)明的典型方式所獲得的效果。 通過使其上安裝有邏輯/ASIC芯片的襯底中的布線層數(shù)大于其 上安裝有存儲芯片的襯底中的布線層數(shù)，變得較容易實行導(dǎo)線分布，層。結(jié)果，能安裝另一個半導(dǎo)體元件、 一個無源部件或一個插座， 并且為了其導(dǎo)線分布，能使用上述布線層上的布線，并且因此有可 能達(dá)到一種高密度封裝的半導(dǎo)體器件。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一布線襯底，具有第一主表面、與所述第一主表面相對的第一背表面、以及多個第一布線；第一半導(dǎo)體芯片，具有邏輯電路，并且安裝在所述第一布線襯底上并通過第一導(dǎo)電材料電連接到所述第一布線襯底的多個第一布線；第二布線襯底，具有第二主表面、與所述第二主表面相對的第二背表面、以及多個第二布線，所述第二布線襯底層疊在所述第一布線襯底的第一主表面上方，并且通過多個第一凸起電極電連接到所述第一布線襯底；第二半導(dǎo)體芯片，具有存儲電路，并且安裝在所述第二布線襯底上并通過第二導(dǎo)電材料電連接到所述第二布線襯底的多個第二布線；和第三布線襯底，具有第三主表面、與所述第三主表面相對的第三背表面、以及多個第三布線，所述第三布線襯底層疊在所述第二布線襯底的第二主表面上方，并且通過多個第二凸起電極電連接到所述第二布線襯底；第三半導(dǎo)體芯片，具有存儲電路，并且安裝在所述第三布線襯底上并通過第三導(dǎo)電材料電連接到所述第三布線襯底的多個第三布線；以及多個外部端子，形成在所述第一布線襯底的第一背表面上方，其中所述第一布線襯底中的布線層數(shù)大于所述第二布線襯底中的布線層數(shù)；其中所述多個第一凸起電極沿著所述第二布線襯底的外圍布置；其中所述多個第二凸起電極沿著所述第三布線襯底的外圍布置；以及其中所述多個第二凸起電極分別布置在所述多個第一凸起電極上方。
2. 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述第一半導(dǎo)體芯片具有多個第一焊盤，所述多個第一焊盤 形成在所述第一半導(dǎo)體芯片的第一主表面上方；其中所述第二半導(dǎo)體芯片具有多個第二焊盤，所述多個第二焊盤形成在所述第二半導(dǎo)體芯片的第二主表面上方；以及其中所述多個第一焊盤的數(shù)目大于所述多個第二焊盤的數(shù)目。
3. 根據(jù)權(quán)利要求1的半導(dǎo)體器件， 其中所述第二半導(dǎo)體芯片的存儲芯片是SRAM;以及 其中所述第三半導(dǎo)體芯片的存儲芯片是SRAM。
4. 根據(jù)權(quán)利要求1的半導(dǎo)體器件， 其中所述第二半導(dǎo)體芯片的存儲芯片是SRAM;以及其中所述第三半導(dǎo)體芯片的存儲芯片是閃存。
5. 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述第二布線襯底的平面形狀是正方形； 其中所述第三布線襯底的平面形狀是正方形； 其中所述多個第一凸起電極沿著所述第二布線襯底的每一側(cè)布 置；以及其中所述多個第二凸起電極沿著所述第三布線襯底的每一側(cè)布置。
全文摘要
提供一種高密度封裝的半導(dǎo)體器件，包括一個多層襯底；一個與多層襯底電連接的第一級芯片；多個另外的封裝襯底，按三級層疊在多層襯底上，并且各通過焊接球與一個下面的布線襯底連接；第二級、第三級和第四級芯片，分別與按三級層疊的另外的封裝襯底電連接；和多個焊接球，設(shè)置在底部多層襯底上。具有一個邏輯芯片的底部多層襯底中的布線層數(shù)分別大于具有存儲芯片的封裝襯底中的布線層數(shù)，由此半導(dǎo)體器件能具有一個不用于對焊接球分布導(dǎo)線的布線層，并且布線層中的布線例如能用于安裝另一個半導(dǎo)體元件或一個無源部件，以獲得一種作為層疊型封裝的高密度封裝的半導(dǎo)體器件。
文檔編號H01L25/10GK101241905SQ200810082878
公開日2008年8月13日 申請日期2004年5月19日 優(yōu)先權(quán)日2003年6月4日
發(fā)明者三輪孝志, 井村智香子, 小山宏, 川上勝, 川洼浩, 木本良輔, 柴本正訓(xùn), 菊池卓, 西田隆文 申請人:株式會社瑞薩科技