專利名稱：開關(guān)單元和開關(guān)單元陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種開關(guān)陣列的使用，該開關(guān)陣列包括含有相變材料的可編程通
路孑L(programmable via),該相變材料在電路和系統(tǒng)設(shè)計中與加熱元件集成。 本發(fā)明的電路和系統(tǒng)設(shè)計提供快速和可靠的邏輯開關(guān)屬性介質(zhì)，也能夠產(chǎn)生 二維開關(guān)功能。
背景技術(shù)：
可再配置電路(reconfigurable circuit)已經(jīng)在半導伴工業(yè)中廣泛用于現(xiàn)場 可編程門陣列(FPGA)和缺陷存儲元件的修復。FPGA包括陣列中的一組 簡單的、可再配置的邏輯塊，并具有能重新布置邏輯塊之間的互聯(lián)的散布的 開關(guān)。
預期可再配置電路也在目前正在開發(fā)的三維(3D )集成技術(shù)中扮演重要 的角色。三維集成制作彼此垂直堆疊的多層結(jié)構(gòu)，該多層結(jié)構(gòu)能夠形成具有 不同功能的單一芯片組合。在這些多層和多功能結(jié)構(gòu)中，通常需要可再配置 電路連接來提供可控制的邏輯功能，存儲修復，數(shù)據(jù)加密以及其他功能。
可編程通路孔是一種能夠?qū)崿F(xiàn)高性能可再配置邏輯應用而沒有低邏輯 門密度和功率為代價的技術(shù)。相變材料對于該應用是有吸引力的選項，但是 至今，已經(jīng)受到半導體存儲器開發(fā)者最大的關(guān)注是作為閃存(falsh memory ) 的可能的替換。
相變材料典型地是鍺(Ge)、銻(Sb)和碲(Te)的三元合金，其典型 成分是Ge2Sb2Te5。其他成分比如GeSb和GeSb4 (包括其他元素例如纟參雜劑 的替換/添加)正在積極的研究中。
在室溫，以及高至中等高溫，相變材料在兩個相是穩(wěn)定的，即電的中等 良導體的晶相(crystalline phase )和纟色緣的非晶相(amorphous phase )。所述 相可以通過熱循環(huán)互相轉(zhuǎn)變。熱循環(huán)包括(i) "RESET(重置)"(或OFF(關(guān) 斷))脈沖，其是相變材料從晶相到非晶相的轉(zhuǎn)變。在該熱循環(huán)中，溫度升高到相變材料的熔點之上，隨后進行時間tl的快速淬火，其結(jié)果是熔體中的
原子的雜亂排列得到保持。(ii) "SET (設(shè)置)"(或ON(導通))脈沖，其中 進行稍微更長時間t2的更低溫度的退火，其能夠?qū)崿F(xiàn)從非晶相回到晶相的轉(zhuǎn)變。
可編程的通路孔包括相變材料(PCM),該相變材料能利用集成的加熱 元件在高阻(OFF-非晶)和導電(ON-晶體)狀態(tài)之間開關(guān)。開關(guān)過程(switching process)通常通過流過加熱元件的電流脈沖完成，該加熱元件斷開包含相變 材料的通路孔。OFF開關(guān)操作由急劇的高電流脈沖來完成，該脈沖熔化和淬 火/非晶化相變通路孔臨近加熱元件的薄區(qū)。在ON開關(guān)操作中，相對低的但 長的電流脈沖通過加熱元件施加以將非晶PCM退火到晶體狀態(tài)。
在現(xiàn)有技術(shù)中，只實施和引入通路孔的頂部(加上加熱元件)，其中測 量通路孔的頂接觸和加熱元件的一個接觸之間的通路孔電阻。
雖然可編程通路孔結(jié)構(gòu)的概念和它們的制作方法已經(jīng)提出，但沒有描述
使用和結(jié)合這種器件以實現(xiàn)PCM開關(guān)的更好性能的電路設(shè)計或系統(tǒng)設(shè)計的 公開。

發(fā)明內(nèi)容
本發(fā)明提供開關(guān)單元的使用以及具有開關(guān)單元的陣列。連接陣列內(nèi)的每 個開關(guān)單元以控制/開關(guān)一定的電路塊。本發(fā)明的每個開關(guān)單元結(jié)構(gòu)包括四端 子可編程通路孔結(jié)構(gòu)，該結(jié)構(gòu)包括一個加熱元件和至少兩個填充有相變材料 的通路孔，該相變材料與該加熱元件接觸。在優(yōu)選實施例中，存在兩個相變 材料通路孔且它們位于加熱元件相對的兩側(cè)(即，相對表面)。填充有相變 材料的兩個通路孔連接到金屬層級(metal level)(例如，Mn+j。Mn)，然后 進一步連接至一定的電路塊。
加熱元件典型地配置來開關(guān)低電阻晶體狀態(tài)和高電阻非晶狀態(tài)之間的 PCM材料的可開關(guān)部分的電導率。從加熱元件的兩個部分，具體的為端部， 連接加熱元件到控制單元(比如場效應晶體管(FET))。本發(fā)明通過控制流 過加熱元件的電流(即，熱)、進一步影響通路孔結(jié)構(gòu)的電阻狀態(tài)、并最終 由于通路孔的電阻負荷開關(guān)電路塊的ON/OFF來提供可再配置的開關(guān)功能。
本發(fā)明設(shè)計中的每個加熱元件通過Mn層級從其兩個末端端子連接到兩 個晶體管。兩個晶體管之一的源電極是接地的，同時其漏電極連接到加熱元件的 一端而其柵電極鏈接到寫入線。
對于另一晶體管，另一晶體管的漏電極連接到位線，同時該另一晶體管 的柵電極連接到寫入線且其源極連接到加熱元件的另 一端。
在本發(fā)明的一個實施例中，提供單一開關(guān)單元，其包括 可編程的通路孔結(jié)構(gòu)，該結(jié)構(gòu)包括至少兩個相變材料通路孔，它們都直 接接觸加熱元件，所述可編程通路孔結(jié)構(gòu)進一步包括與所述加熱元件的第一 部分接觸的第一端子，與所述加熱元件的第二部分接觸的第二端子，與所述 至少兩個可編程通路孔之一接觸的第三端子，以及與所述至少兩個可編程通 路孔的另一個接觸的第四端子；
第一電路塊，與所述第三和第四端子之一接觸； 第二電路塊，與沒有接觸所述第 一 電路塊的第三或第四端子接觸； 第一場效應晶體管的源區(qū)，與所述第一和第二端子之一接觸；以及 第二場效應晶體管的漏區(qū)，與沒有接觸所述第一場效應晶體管的所述源 區(qū)的所述第 一或第二端子接觸。
本發(fā)明的開關(guān)單元的工作原理是寫入線連接到晶體管的兩個柵極，其進 一步控制這些晶體管的ON/OFF。當寫入線是導通時，'則連接到晶體管之一 的漏電極的位線提供的電流將決定經(jīng)過加熱元件的電流/功率。來自加熱元件 的功率又將決定兩個含有PCM的通路孔的狀態(tài)，即，它們的ON狀態(tài)或它 們的OFF狀態(tài)。當含有PCM的通路孔在ON狀態(tài)時，允許通過通路孔的兩 個電路塊之間的通訊。當通路孔在OFF狀態(tài)時，由于高電阻，信號不能在 兩個電if各塊之間通過。
本發(fā)明還提供開關(guān)單元陣列，包括
多個可編程的通路孔結(jié)構(gòu)，每個可編程通路孔結(jié)構(gòu)包括至少兩個相變材 料通路孔，它們都直接接觸加熱元件，所述可編程通路孔結(jié)構(gòu)進一步包括與 所述加熱元件的第 一部分接觸的第 一端子，與所述加熱元件的第二部分接觸 的第二端子，和所述至少兩個可編程通路孔之一接觸的第三端子，以及與所
述至少兩個可編程通路孔的另一個接觸的第四端子；第一電路塊，與所述第 三和第四端子之一接觸；第二電路塊，與沒有接觸所迷第一電路塊的第三或
第四端子接觸；第一場效應晶體管的源區(qū)，與所述第一和第二端子之一接觸； 以及第二場效應晶體管的漏區(qū)，與沒有接觸所述第一場效應晶體管的所述源 區(qū)的第一或第二端子接觸。除了以上描述的開關(guān)單元和開關(guān)陣列外，本發(fā)明還提供操作方法(即，
開關(guān))的方法，包括 提供一結(jié)構(gòu)，包括
至少一個可編程通路孔結(jié)構(gòu)，包括至少兩個相變材料通路孔，它們都直 接接觸加熱元件，所述至少一個可編程通路孔結(jié)構(gòu)還包括與所述加熱元件的 第一部分接觸的第一端子，與所述加熱元件的第二部分接觸的第二端子，與 所述至少兩個可編程通路孔之一接觸的第三端子，以及與所述至少兩個可編 程通路孔的另一個接觸的第四端子；第一電路塊，與所述第三和第四端子之 一接觸；第二電路塊，與沒有接觸所述第一電路塊的第三和第四端子接觸；
第一場效應晶體管的源區(qū)，與所述第一和第二端子之一接觸，所述第一 場效應晶體管的漏區(qū)，與位線接觸，以及所述第一場效應晶體管的柵極，與 寫入線接觸；以及
第二場效應晶體管的漏區(qū)，與沒有接觸所述第一場效應晶體管的所述源 區(qū)接觸的第一或第二端子接觸，所述第二晶體管還包括與地接觸的源區(qū)，且 所述第二場效應晶體管的柵極與所述寫入線接觸；以及
通過所述位線施加電流脈沖，其中所述電流脈沖經(jīng)過所述加熱元件且改 變所述通路孔內(nèi)的至少兩個相變材料的起始狀態(tài)到第二狀態(tài)。
在一個實施例中，起始狀態(tài)是晶態(tài)的且第二狀態(tài)是非晶態(tài)，且電流脈沖 熔化和淬火/非晶化每個相變材料通路孔的薄區(qū)。在另一個實施例中，起始狀 態(tài)是非晶態(tài)且第二狀態(tài)是晶態(tài)，且電流脈沖退火每個所述相變材料通路孔。


圖1是示出能用在本發(fā)明中的基本四端子可編程通路孔結(jié)構(gòu)的圖示(通 過截面圖)。
圖2是示出一個開關(guān)單元結(jié)構(gòu)設(shè)計的示意圖，該開關(guān)單元結(jié)構(gòu)設(shè)計包括 圖1所示的四端子可編程通路孔結(jié)構(gòu)和兩個場效應晶體管(FET R和FET L )。
圖3是本發(fā)明的電路系統(tǒng)設(shè)計FETL網(wǎng)絡(luò)的示意圖，該網(wǎng)絡(luò)連接到如圖 2所示的單個開關(guān)單元的加熱元件的左手側(cè)。
圖4是本發(fā)明的電路系統(tǒng)設(shè)計FETR網(wǎng)絡(luò)的示意圖，該網(wǎng)絡(luò)連接到如圖 2所示的單個開關(guān)單元的加熱元件的右手側(cè)。
具體實施例方式
現(xiàn)在將參照下面的描述和本發(fā)明的附圖更加詳細地描述本發(fā)明。本發(fā)明 提供使用至少一個帶有相變材料的可編程通路孔結(jié)構(gòu)的開關(guān)單元和開關(guān)單 元陣列。應該注意提供本申請的附圖是為說明性的目的，因此，它們沒有按 比例畫出。
在下面的描述中，為了提供對本發(fā)明的徹底理解，闡述許多細節(jié)，比如 具體結(jié)構(gòu)、部件、材料、維度、工藝步驟和技術(shù)。然而，本領(lǐng)域普通技術(shù)人 員應該理解的是，本發(fā)明可以在沒有這些具體細節(jié)的情況下實施。在其它情 況，為了避免混淆本發(fā)明，沒有描述熟知的結(jié)構(gòu)和工藝步驟。
應該理解，當作為層、區(qū)域和基板的元件被稱為在另一個元件"上"或
元件被稱為"直接"在另一元件"上"或"之上"時，不存在中間元件。還 應該理解的是，當元件被稱為在另一元件"之下，，或"下面"時，其可以是 直接在其它元件"之下"或"下面"，或可以存在中間元件。相反，當元件 被稱為"直接"在另一元件"之下"或"下面"時，不存在中間元件。
如上所述，本發(fā)明提供開關(guān)單元，以及具有開關(guān)單元的陣列。該陣列內(nèi) 的每個開關(guān)單元被連接以控制/開關(guān)特定的電路塊。本發(fā)明實施例的每個開關(guān)
單元結(jié)構(gòu)包括四端子可編程通路孔結(jié)構(gòu)。在本發(fā)明的一個實施例中，四端子 通路孔結(jié)構(gòu)包括至少兩個可編程通路孔，其填充有與加熱元件集成的相變材 料。具體地，可編程通路孔之一位于加熱材料之下，^其它可編程通路孔位 于加熱元件之上。也就是，每個可編程通路孔與加熱元件的相對表面接觸。 所述至少兩個可編程通if各孔基本上彼此對準。兩個可編程通路孔可接觸兩個 不同的端子，而加熱元件的上表面的端部可連接到兩個不同的端子。因此， 本發(fā)明的結(jié)構(gòu)是能控制和開關(guān)來自外部功率源的信號的四端子器件。
結(jié)構(gòu)的圖示說明(通過截面圖)。如圖所示，四端子可編程通路孔結(jié)構(gòu)100 包括半導體基板12,例如含硅半導體基板。第一介電層14,例如熱氧化物， 位于半導體基板12的頂上。第一介電層14包括嵌入到第一介電層14內(nèi)的 導電材料18。第二介電層20位于第一介電層14以及導電材料18的暴露表 面的頂上。
在第二介電層20內(nèi)，存在至少一個填充有第一相變材料的第一通路孔(在下文也稱為第一可編程通路孔24)。如圖l所示，第一可編程通路孔24 具有直接接觸導電材料18的上表面的表面。
圖案化的加熱材料(在下文稱為加熱元件26),例如TaSiN，位于第二 介電層20以及第一可編程通路孔24的暴露表面的頂上。第三介電層28包 括填充有第二相變材料的至少一個第二通路孔(在下文也稱為第二可編程通 路孔32 )，該第三介電層28位于第二介電層20以及加熱元件26的頂上。
如圖所示，第二可編程通路孔32接觸加熱元件26的上表面。這樣，本 發(fā)明的結(jié)構(gòu)至少包括第 一可編程通路孔24和第二可編程通^^孔32，它們位 于加熱元件26的相對的表面上。
圖案化的擴散阻擋34，位于第二可編程通路孔32的暴露的表面上。
該結(jié)構(gòu)還分別包括第一和第二導電填充的接觸通路孔38和38，，它們穿 過第三介電層28延伸并與加熱元件26的上表面接觸。如圖所示，第一和第 二導電填充的接觸通路孔位于加熱元件26的端部。第三導電填充的接觸通 路孔39穿過第三介電層28和第二介電層20延伸到嵌入在第一介電層14內(nèi) 的導電材料18的上表面。導電材料18形成該結(jié)構(gòu)中的Mn(金屬層級n(metal level n),這里n是從1開始的整數(shù))且導電填充的通路孔38、 38，和39形成 Mn+I (金屬層級11+ 1 )。
仍如圖1所示，每個導電填充的通路孔(38、 38，和39)蓋帽以導電材 料40。應該強調(diào)的是導電材料40也存在于導電填充的通路孔38、 38，和39 內(nèi)。導電材料40，(與導電材料40為相同的材料)也位于存在于第二可編程 通路孔32上的圖案化的擴散阻擋34，的頂上。在圖l.中，Tl代表第一端子， T2代表第二端子，T3代表第三端子且T4代表第四端子。T3和T4分別與 兩個可編程通路孔24和32接觸，Tl和T2連接到加熱元件26的端部。
子通路孔結(jié)構(gòu)。雖然詳細描述并圖示了該優(yōu)選結(jié)構(gòu)，也可以使用包括加熱元
孔結(jié)構(gòu)。
本發(fā)明中使用的四端子可編程通路孔結(jié)構(gòu)能使用本領(lǐng)域技術(shù)人員熟知 的常規(guī)技術(shù)制作。.典型地，使用各種沉積、光刻和蝕刻步驟制作這種四端子 可編程通路孔結(jié)構(gòu)。圖1所示的四端子可編程通路孔結(jié)構(gòu)使用2007年4月 10日提交的共同未決和共同轉(zhuǎn)讓的序列號11/733,523的美國申請中詳細描述的工藝步驟來形成。將，523申請的全部內(nèi)容引用參考于此。
在四端子可編程通路孔結(jié)構(gòu)中存在的材料對于本領(lǐng)域的技術(shù)人員也是 熟知的。下面是圖1標注和示出的材料的描述。半導體基板12包括具有半 導體屬性的任何材料，例如包括Si、 SiGe、 SiGeC、 SiC、 Ge合金、GaAs、 InAs、 InP以及其它III-V或II - VI族化合物半導體。半導體基板12還可以 包括層疊半導體，例如Si/SiGe、絕緣體上硅(SOI )或絕緣體上SiGe( SGOI )。 優(yōu)選地，半導體基板12由含Si半導體材料組成，即，包含硅的半導體材料。 半導體基板12可以包括單晶取向或其可以是具有不同晶體取向的表面區(qū)域 的混合(hybrid)半導體基板。半導體基板12可以包括應變半導體材料，非應 變半導體材料或應變和非應變的半導體材料的組合也在本發(fā)明的范圍內(nèi)。半
導體基板12可以是摻雜的、非摻雜的、或其中含有摻雜和非摻雜區(qū)域(沒 有具體示出)。
第一介電層14包括具有絕緣屬性的任何材料，例如包括氧化物、氮化 物、氮氧化物、旋涂玻璃或其多層。優(yōu)選地，第一介電層14是氧化物，比 如例如硅的氧化物，最優(yōu)選的是硅的熱氧化物。
導體材料18包括任何導電材料，例如金屬、金屬合金、金屬硅化物和 其多層。優(yōu)選地，導電材料18是包括A1、 W和Cu之一的導電金屬。在一 個實施例中，采用W作為導電材料18。應該注意的是導電材料18形成結(jié)構(gòu) 內(nèi)用于將第一 (即，下部)可編程通路孔接觸到外部連接的配線區(qū)域(Mn)。
第二介電層20可以包括與第一介電層14相同或不同的材料。典型地， 第二介電層20是氧化物，例如硅的氧化物。
第一可編程通路孔24包括具有可以通過施加能量例如熱、光、電壓或 電流而改變的電學屬性(例如，電阻、電容等)的第一相變材料(PCM)。 PCM的實例包括硫族化物(chalcogenide)材料或硫族化物合金。硫族化物材 料是這樣的材料，即其包括至少一種選自元素周期表的VIB族(IUPAC術(shù) 語)的元素，即碲、硫或硒中的任何元素。硫族化物可以是純的材料或其可 以摻雜有N和/或Si。在本發(fā)明的優(yōu)選實施例中，第一可編程通路孔24內(nèi)的 第一 PCM由Ge2Sb2TepX GeSb組成。
加熱材料26包括電阻率高于接下來形成的金屬配線的電阻率的任何材 料(典型地為氧化物和/或氮化物)。典型地，本發(fā)明采用的加熱材料26具有 從約100到約1000 ohm cm的電阻率，而更加典型的是從約500到約3000ohm cm。在本發(fā)明的一個優(yōu)選實施例中，加熱材料26是具有約2000 ohm cm 的硅氮化物(silidded nitride),例如TaSiN。在另一個實施例中，加熱材料 26是氧化物，例如Cr02或Ru02。在本發(fā)明的特別優(yōu)選的實施例中，使用 TaxSiyNz (這里x、 y和z是從0到約1 )作為加熱材料26.
第三介電層28可以包括與第二介電層20相同或不同的介電材料。典型 地，第二和第三介電層(分別為20和28)由硅的氧化物組成。
第二可編程通路孔32包括第二PCM，該第二 PCM可以包括與第一可 編程通路孔24內(nèi)的第一PCM的材料相同或不同-優(yōu)選相同的_材料。在本 發(fā)明的優(yōu)選實施例中，第二可編程通路孔32的第二 PCM由Ge2Sb2丁es或 GeSb組成。
擴散阻擋34，包括防止污染物擴散到填充通路孔的PCM中的任何材料。 擴散阻擋34，包括Ta、 TaN、 Ti、 TiN、 Ru、 ZrN和RuN至少之一。典型地， 采用TiN/Ti或TaN/Ta疊層作為擴散阻擋層34。
形成本發(fā)明結(jié)構(gòu)的導電配線的導電材料18、 40和40，包括單質(zhì)金屬，例 如W、 Cu、 Al或其合金例如AlCu。優(yōu)選地，使用W作為導電材料。
如上所述，圖1所示的可編程通路孔結(jié)構(gòu)代表可以用在本發(fā)明中的四端 子可編程通路孔結(jié)構(gòu)的 一種類型。包括與加熱元件直接接觸的至少兩個可編 程通路孔和四個端子的其它類型的可編程通路孔結(jié)構(gòu)也可以在本發(fā)明中實 施。
對于可以采用的四端子結(jié)構(gòu)共同的是，每個包括至少兩個填充有相變材 料的通路孔。該至少兩個通路孔與加熱元件直接接觸。該通路孔中的相變材 料可以在高阻(OFF-非晶的)和導電(ON-晶體的)狀態(tài)之間利用集成的 外部加熱元件來轉(zhuǎn)換，如上所述。在本發(fā)明中轉(zhuǎn)換過程通過流過毗鄰相變通 路孔的加熱元件的電流脈沖來實現(xiàn)。OFF開關(guān)操作由急劇的高電流脈沖(在 大于1 mAmps的量級)完成，其可以熔化和淬火/非晶化每個相變材料通路 孔的薄區(qū)。在ON開關(guān)搡作中，相對低的(在小于1 mAmps的量級)、但更 長的電流脈沖通過加熱元件施加以將非晶相變材料退火到晶體狀態(tài)。
圖2是示出本發(fā)明的一個典型的開關(guān)單元結(jié)構(gòu)設(shè)計的示意圖，其包括比 如圖1所示的四端子可編程通路孔結(jié)構(gòu)和兩個場效應晶體管(FETR和FET L)。在本發(fā)明的一個開關(guān)單元設(shè)計中，端子4， T4，通過金屬層級M。+,連接 到第二可編程通路孔32，并且也連接到另一側(cè)的電路塊A。端子3, T3,通過金屬層級Mn連接到第一可編程通路孔24，并且也連接到另 一側(cè)的電路塊 B。端子l， Tl,通過金屬層級M。連接到加熱元件26的左手側(cè)，并且也連 接到FETL的源區(qū)(FETL的漏區(qū)連接到位線BL)。端子2, T2,通過金屬 層級Mn連接到加熱元件26的右手側(cè)，并且也連接到FET R的漏區(qū)(源區(qū) 接地)。
電路塊A和B包括能夠?qū)崿F(xiàn)任何邏輯和存儲功能的任何常規(guī)電路。這 種電路的實例包括但不限于信號計算單元和數(shù)據(jù)存儲單元。
FET L和FET R的柵極(75L和75R)連接到寫入線(定義為WL )。 FET L的沒有連接到加熱元件26的源區(qū)或漏區(qū)連接到位線(定義為BL)。 FETR 的沒有連接到加熱元件的源區(qū)或漏區(qū)總是接地。
為了開關(guān)ON/OFF電路塊A和B之間的通訊，加熱元件26之上和之下 的PCM通路孔(分別為32和24)的電阻狀態(tài)必須通過改變流過加熱元件 26的電流而在晶態(tài)和非晶態(tài)之間控制。
假設(shè)PCM通路孔的起始狀態(tài)是ON(晶體狀態(tài))，為了將它們開關(guān)到OFF 以中斷電路A或B，必須通過WL施加足夠的電流到柵極上來導通FET L 和FET R。同時，急劇的高電流脈沖通過BL發(fā)送到FET L中并通過加熱元 件24以熔化和淬火/非晶化臨近它的相變通路孔的薄區(qū)。因此，PCM通路孔 的電阻狀態(tài)將變?yōu)镺FF并實現(xiàn)OFF過程。
為了使PCM返回ON,必須通過WL施加足夠的電流到柵極來導通FET L和FET R。相對低的但更長的電流脈沖然后從BL施加到FET L并流過加 熱元件24以將非晶相變材料退火到晶體狀態(tài)。因此，PCM通路孔的電阻狀 態(tài)將變成ON且兩個電路塊能彼此通訊。
當不使用開關(guān)單元時，可以簡單地將FET L和FET R關(guān)斷，從而沒有電 流能夠通過加熱元件24。
現(xiàn)在參考圖3-4，其示出本發(fā)明的基本開關(guān)陣列。本發(fā)明的開關(guān)陣列概 念包括連接到使用以上示出的前述概念的開關(guān)單元的FET的2個二維網(wǎng)絡(luò)。 圖3示出連接到單一開關(guān)單元(定義為SWxy)的加熱元件24的左手側(cè)的 FET L網(wǎng)絡(luò)。每個單一 FET L的端子分別連接到BLx、 WLy和SWxy。圖4 示出連接到單一開關(guān)單元(定義為SWxy )的加熱元件24的右手側(cè)的FETR 網(wǎng)絡(luò)。每個單一FETR單元的端子分別連接到WLy、 SWxy和地。
如果想將SWxy關(guān)斷，WLy提供足夠的電流以導通連接到SWxy的FETL和FET R的柵極(75L和75R )。然后，BLx提供短的高電流脈沖到SWxy 加熱元件中并使兩個PCM通路孔變成非晶。為了使SWxy返回ON，進行 相同的操作，但到加熱元件的電流脈沖更低更長。因為在此點沒有需要的功 能，所有其它BL和WL單元可保持關(guān)斷。
因此，可以看出使用該開關(guān)陣列概念可以通過快速可再配置(可編程) 功能有效地管理電路系統(tǒng)并控制各區(qū)域功能。
盡管這里已經(jīng)參照具體實施例、特征和方面描述了本發(fā)明，應該理解本 發(fā)明并不因此限于此，但更確切地效用延伸到其它修改、變化、使用和實施 例，并因此所有這些其它修改、變化、應用和實施例視為在本發(fā)明的精神和 范圍內(nèi)。
權(quán)利要求
1、一種開關(guān)單元，包括可編程通路孔結(jié)構(gòu)，包括直接與加熱元件接觸的至少兩個相變材料通路孔，所述可編程通路孔結(jié)構(gòu)還包括與所述加熱元件的第一部分接觸的第一端子、與所述加熱元件的第二部分接觸的第二端子、與所述至少兩個可編程通路孔之一接觸的第三端子、以及與所述至少兩個可編程通路孔的另一個接觸的第四端子；第一電路塊，與所述第三和第四端子之一接觸；第二電路塊，與沒有接觸所述第一電路塊的所述第三或第四端子接觸；第一場效應晶體管的源區(qū)，與所述第一和第二端子之一接觸；以及第二場效應晶體管的漏區(qū)，與沒有接觸所述第一場效應晶體管的所述源區(qū)的所述第一或第二端子接觸。
2、 如權(quán)利要求1所述的開關(guān)單元，還包括位于半導體基板的表面上的 第一介電層，所述第一介電層具有嵌入其中的導電材料；位于所述第一介電 層和所述導電材料的頂上的第二介電層，所述第二介電層包括所述相變材料 通路孔之一，所述相變材料通路孔的所述之一具有直接接觸所述導電材料的 上表面的表面，所述加熱元件位于所述第二介電層的上表面上并直接在所述 相變材料通路孔的所述之一的頂上；具有另一相變材料通路孔的第三介電 層，位于所述加熱元件以及所述第二介電層的暴露表面上；以及位于所述另 一相變材料通路孔的暴露表面上的圖案化擴散阻擋。
3、 如權(quán)利要求1所述的開關(guān)單元，其中每個所述相變材料通路孔包括好u族化物材料或辟u族化物合金。
4、 如權(quán)利要求3所述的開關(guān)單元，其中所述硫族化物材料或硫族化物 合金是Ge2Sb2Te5和GeSb之一。
5、 如權(quán)利要求1所述的開關(guān)單元，其中所述加熱元件是具有100 ohm cm 或更大的電阻率的氮化物或氧化物。
6、 如權(quán)利要求5所述的開關(guān)單元，其中所述加熱元件是Ta^iyNz、 Cr()2 或Ru02，這里x、 y和z是從0到1 。
7、 如權(quán)利要求1所述的開關(guān)單元，其中所述第一場效應晶體管還包括 與位線接觸的漏區(qū)，并且所述第 一場效應晶體管的柵極與寫入線接觸。
8、 如權(quán)利要求1所述的開關(guān)單元，其中所述第二場效應晶體管還包括 接觸到地的源區(qū)，并且所述第二場效應晶體管的柵極與寫入線接觸。
9、 如權(quán)利要求1所述的開關(guān)單元，其中所述第一場效應晶體管還包括與位線接觸的漏區(qū)，且所述第一場效應晶體管的柵極接觸寫入線，而所述第 二場效應晶體管還包括接觸地的源區(qū)，且所述第二場效應晶體管的柵極與所 述寫入線接觸。
10、 一種開關(guān)單元陣列，包括多個可編程通路孔結(jié)構(gòu)，每個可編程通路孔結(jié)構(gòu)包括直接接觸加熱元件 的至少兩個相變材料通路孔，所述可編程通路孔結(jié)構(gòu)還包括與所述加熱元件 的第 一部分接觸的第 一端子、與所述加熱元件的第二部分接觸的第二端子、 與所述至少兩個可編程通路孔之一接觸的第三端子、以及與所述至少兩個可 編程通路孔的另一個接觸的第四端子；第一電路塊，與所述第三和第四端子 之一接觸；第二電路塊，與沒有接觸所述第一電路塊的所述第三或第四端子 接觸；第一場效應晶體管的源區(qū)，與所述第一和第二端子之一接觸；以及第 二場效應晶體管的漏區(qū)，與沒有接觸所述第 一場效應晶體管的所述源區(qū)的第 一或第二端子接觸。
11、 如權(quán)利要求IO所述的開關(guān)單元陣列，其中每個可編程通路孔結(jié)構(gòu) 還包括位于半導體基板的表面上的第一介電層，所述第一介電層具有嵌入其 中的導電材料；位于所述第一介電層和所述導電材料的頂上的第二介電層， 所述第二介電層包括所述相變材料通路孔之一，所述相變材料通路孔的所述之一具有直接接觸導電材料的上表面的表面，所述加熱元件位于第二介電層 的上表面上并直接在所述相變材料通路孔之一的頂上；具有另一相變材料通 路孔的第三介電層，該另 一相變材料通路孔位于所述加熱元件和所述第二介 電層的暴露表面上；以及位于所述另一相變材料通路孔的暴露表面上的圖案 化擴散阻擋。
12、 如權(quán)利要求IO所述的開關(guān)單元陣列，其中每個所述相變材料通路 孔包括;克族化物材料或好。族化物合金。
13、 如權(quán)利要求IO所述的開關(guān)單元陣列，其中每個加熱元件是具有100 ohm cm或更大的電阻率的氮化物或氧化物。
14、 如權(quán)利要求13所述的開關(guān)單元陣列，其中每個加熱元件是TaxSiyN,、 Cr02或Ru02,這里x、 y和z是從0到l。
15、 如權(quán)利要求IO所述的開關(guān)單元陣列，其中每個所述第一場效應晶 體管還包括與位線接觸的漏區(qū)，并且每個所述第 一場效應晶體管的柵極與寫 入線接觸。
16、 如權(quán)利要求10所述的開關(guān)單元陣列，其中每個所述第二場效應晶 體管還包括接觸到地的源區(qū)，并且每個所述第二場效應晶體管的柵極與寫入 線接觸。
17、 如權(quán)利要求IO所述的開關(guān)單元陣列，其中每個所述第一場效應晶 體管還包括與位線接觸的漏區(qū)，且每個所述第一場效應晶體管的柵極接觸寫 入線，每個所述第二場效應晶體管還包括接觸地的源區(qū)，且每個所述第二場 效應晶體管的柵極與所述寫入線接觸。
18、 一種方法，包括提供結(jié)構(gòu)，包括至少一個可編程通路孔結(jié)構(gòu)，該結(jié)構(gòu)包括至少兩個直接接觸加熱元件的相變材料通路孔，所述可編程通路孔結(jié)構(gòu)還包括與所述加熱元件的 第 一部分接觸的第 一端子、與所述加熱元件的第二部分接觸的第二端 子、與所述至少兩個可編程通路孔之一接觸的第三端子、以及與所述至 少兩個可編程通路孔的另一個接觸的第四端子；第一電路塊，與所述第 三和第四端子之一接觸；第二電路塊，與沒有接觸所述第一電路塊的第 三或第四端子接觸；第一場效應晶體管的源區(qū)，與所述第一和第二端子之一接觸，所述 第一場效應晶體管的漏區(qū)，與位線接觸，以及所述第一場效應晶體管的 柵極，與寫入線接觸；以及第二場效應晶體管的漏區(qū)，與沒有接觸所述第 一場效應晶體管的源 區(qū)的第 一或第二端子接觸，所述第二場效應晶體管還包括接觸到地的源 區(qū)，且所述第二場效應晶體管的柵極與所述寫入線接觸；以及 通過所述位線施加電流脈沖，其中所述電流脈沖流過所述加熱元件并改 變所述至少兩個相變材料的起始狀態(tài)到第二狀態(tài)。
19、 如權(quán)利要求18的方法，其中所述起始狀態(tài)是晶態(tài)而所述第二狀態(tài) 是非晶態(tài)，且所述電流脈沖熔化和淬火/非晶化所述相變材料通路孔的薄區(qū)。
20、 如權(quán)利要求18的方法，其中所述起始狀態(tài)是非晶態(tài)且所述第二狀 態(tài)是晶態(tài)，且所述電流脈沖退火每個所述相變材料通路孔。
全文摘要
本發(fā)明提供開關(guān)單元和開關(guān)單元陣列。至少一個可編程通路孔結(jié)構(gòu)，該結(jié)構(gòu)包括至少兩個直接接觸加熱元件的相變材料通路孔，可編程通路孔結(jié)構(gòu)還包括與所述加熱元件的第一部分接觸的第一端子，與加熱元件的第二部分接觸的第二端子，與至少兩個可編程通路孔之一接觸的第三端子，以及與至少兩個可編程通路孔的另一個接觸的第四端子；第一電路塊，與第三和第四端子之一接觸；第二電路塊，與沒有接觸第一電路塊的第三或第四端子接觸；第一場效應晶體管的源區(qū)，與第一和第二端子之一接觸；以及第二場效應晶體管的漏區(qū)，與沒有接觸第一場效應晶體管的源區(qū)的第一或第二端子接觸。本發(fā)明還提供操作該至少一個可編程通路孔結(jié)構(gòu)的方法。
文檔編號H01L27/24GK101304040SQ20081009137
公開日2008年11月12日 申請日期2008年5月8日 優(yōu)先權(quán)日2007年5月8日
發(fā)明者林鐘漢, 陳冠能 申請人:國際商業(yè)機器公司