專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件。
背景技術(shù)：
圖3是示出常規(guī)半導(dǎo)體器件的截面圖。在常規(guī)半導(dǎo)體器件100中， 晶體管120和140以及變?nèi)荻O管130形成在p型半導(dǎo)體襯底IIO上。 晶體管120和140以及變?nèi)荻O管130全部是金屬氧化物半導(dǎo)體(MOS) 型。晶體管120是p溝道型，并且包括n型阱區(qū)121、 p+型擴(kuò)散層122、 n+型擴(kuò)散層123、柵絕緣膜124和柵電極125。擴(kuò)散層122用作晶體管 120的源-漏區(qū)。晶體管140是n溝道晶體管，并且包括p型阱區(qū)141、 n+型擴(kuò)散層142、 p+型擴(kuò)散層143、柵絕緣膜144和柵電極145。擴(kuò)散 層142用作晶體管140的源-漏區(qū)。變?nèi)荻O管130包括n型阱區(qū)131、 n+型擴(kuò)散層132、柵絕緣膜134和柵電極135。在與形成變?nèi)荻O管130 的柵絕緣膜134的同時(shí)，同時(shí)形成晶體管120和140的柵絕緣膜124 和144，并且這些膜具有相同的厚度。涉及本發(fā)明的現(xiàn)有技術(shù)文獻(xiàn)包括日本專利特開No.2004-311,858; 日本專利特開No.2004-214,408;日本專利特開No.2004-235,577;日本 專利特開No.2004-229，102;和Ali Hajimiri等人的"Design Issues in CMOS Differential LC Oscillators", IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1999年5月，第5期，34巻，717至724頁。本發(fā)明人已經(jīng)認(rèn)識(shí)到如下。如圖4所示，隨著變?nèi)荻O管的柵絕緣膜的厚度變得更薄，會(huì)增加變?nèi)荻O管的調(diào)諧靈敏度(AC/AV)。因 此，在常規(guī)技術(shù)中已經(jīng)進(jìn)行了用于有效地提供更薄厚度的變?nèi)荻O管 的柵絕緣膜的研究(例如，參見日本專利特開No.2004-311,858)。在 圖4中，縱坐標(biāo)表示電容C (任意定標(biāo))，而橫坐標(biāo)表示柵電壓V(任 意定標(biāo))。線Cl和線C2分別表示使用具有2.0nm厚度和具有1.4nm 厚度的變?nèi)荻O管的柵絕緣膜的情況下的結(jié)果。然而，因?yàn)閷?duì)于柵電壓的較小改變，較高的調(diào)諧靈敏度會(huì)使得電 容過量地變化，所以引發(fā)了很難實(shí)現(xiàn)微調(diào)電容的問題。近年來，由于 制造半導(dǎo)體器件工藝的發(fā)展，柵絕緣膜的厚度日益變薄，出現(xiàn)了這種 問題。發(fā)明內(nèi)容根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體器件，其包括設(shè)置在 半導(dǎo)體襯底中的MOS型晶體管；和設(shè)置在半導(dǎo)體襯底中的MOS型變 容二極管；其中變?nèi)荻O管的柵絕緣膜比晶體管的柵絕緣膜中最薄的 柵絕緣膜厚。在該半導(dǎo)體器件中，變?nèi)荻O管的柵絕緣膜形成為比晶體管的柵 絕緣膜中最薄的柵絕緣膜厚。這可以避免變?nèi)荻O管的柵絕緣膜的厚 度過薄以至超過需要，即使晶體管的柵絕緣膜的厚度日益減小。更具 體地講，可以避免變?nèi)荻O管的過高的調(diào)諧靈敏度。根據(jù)本發(fā)明，可以獲得包括變?nèi)荻O管的半導(dǎo)體器件，其允許很 容易地實(shí)現(xiàn)電容微調(diào)。


結(jié)合附圖，由下面某些優(yōu)選實(shí)施例的描述，本發(fā)明的上述和其它 目的、優(yōu)點(diǎn)和特征將變得更加顯而易見，其中圖1是示出根據(jù)本發(fā)明的半導(dǎo)體器件的實(shí)施例的截面圖；圖2是示出變?nèi)荻O管的LC-VCO的電路示意圖；圖3是示出常規(guī)半導(dǎo)體器件的截面圖；和圖4是示出變?nèi)荻O管的電容和柵電壓關(guān)系的圖表。
具體實(shí)施方式
現(xiàn)在將在這里參考示范性實(shí)施例描述本發(fā)明。本領(lǐng)域的技術(shù)人員 將認(rèn)識(shí)到，利用本發(fā)明的教導(dǎo)可以實(shí)現(xiàn)許多選擇性實(shí)施例，并且本發(fā) 明并不限于以說明為目的而示出的實(shí)施例。參考附圖，將描述根據(jù)本發(fā)明的示范性實(shí)施例。在所有圖中，相 同的附圖標(biāo)記指定給圖中共同出現(xiàn)的元件，并且將不再重復(fù)它們的詳 細(xì)描述。圖1是示出根據(jù)本發(fā)明的半導(dǎo)體器件的實(shí)施例的截面圖。半導(dǎo)體 器件1包括晶體管10和70以及變?nèi)荻O管20。該晶體管10和70是 金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管(MOSFET)。變?nèi)荻O管 20是MOS型變?nèi)荻O管。晶體管10和70以及變?nèi)荻O管20形成在 相同的半導(dǎo)體襯底30中。在本實(shí)施例中，半導(dǎo)體襯底30是p型硅襯 底。晶體管10是p溝道晶體管，并且包括n型阱區(qū)11、 p+型擴(kuò)散層 12和13、 n+型擴(kuò)散層14、柵絕緣膜15和柵電極16。.阱區(qū)11形成在 半導(dǎo)體襯底30中。擴(kuò)散層12、 13和14形成在阱區(qū)11中。擴(kuò)散層12 和13用作晶體管10的源-漏區(qū)。擴(kuò)散層12和13分別連接到源-漏端子 42和44。擴(kuò)散層14也連接到阱端子46。阱端子46被通過擴(kuò)散層14 電連接到阱區(qū)11。柵絕緣膜15是形成在半導(dǎo)體襯底30中的晶體管的 柵絕緣膜中的最薄的柵絕緣膜。柵電極16被通過柵絕緣膜15提供在 半導(dǎo)體襯底30的上方。柵電極16連接到柵端子48。晶體管70是n溝道晶體管，并且包括p型阱區(qū)71、 n+型擴(kuò)散層72和73、 p+型擴(kuò)散層74、柵絕緣膜75和柵電極76。阱區(qū)71形成在 半導(dǎo)體襯底30中。擴(kuò)散層72、 73和74形成在阱區(qū)71中。擴(kuò)散層72 和73用作晶體管70的源-漏區(qū)。擴(kuò)散層72和73分別連接到源漏端子 82和84。擴(kuò)散層74也連接到阱端子86。阱端子86被通過擴(kuò)散層74 電連接到阱區(qū)11。柵絕緣膜75是形成在半導(dǎo)體襯底30中的晶體管的 柵絕緣膜中最薄的柵絕緣膜。柵電極76被通過柵絕緣膜75提供在半 導(dǎo)體襯底30的上方。柵電極76連接到柵端子88。
變?nèi)荻O管20包括n型阱區(qū)21、 n+型擴(kuò)散層22 (第一擴(kuò)散層)、 n+型擴(kuò)散層23 (第二擴(kuò)散層)、柵絕緣膜25和柵電極26。阱區(qū)21形 成在半導(dǎo)體襯底30中。擴(kuò)散層22和23形成在阱區(qū)21中。擴(kuò)散層22 提供在柵電極26的一側(cè)，而擴(kuò)散層23提供在柵電極26的另一側(cè)。擴(kuò) 散層22和23連接到公共阱端子52。換句話說，擴(kuò)散層22和23相互 電連接。阱端子52被通過擴(kuò)散層22和23電連接到阱區(qū)21。柵電極 26被通過柵絕緣膜25提供在半導(dǎo)體襯底30上。柵電極26連接到柵端 子54。通過改變柵電壓，或者換句話說通過改變施加到阱端子52和柵 端子54之間的電壓，可以改變變?nèi)荻O管20的電容。
變?nèi)荻O管20的柵絕緣膜25的厚度大于柵絕緣膜15和75的厚 度。柵絕緣膜15和75的典型厚度例如是1.4mn。柵絕緣膜25的典型 厚度例如是2.0nm。
圖2是示出變?nèi)荻O管的LC諧振-電壓控制振蕩器(LC-VCO) 的電路示意圖。該LC-VCO 60提供在，例如，芯片上系統(tǒng)(SOC)結(jié) 構(gòu)中。LC-VCO60連接在電源和地之間。LC-VCO60從電源向地按順 序被設(shè)置有感應(yīng)器部分62、可變電容器部分63、負(fù)電阻器部分64和 電流調(diào)整器部分65。
感應(yīng)器部分62提供有兩個(gè)螺旋形的感應(yīng)器62a和62b。每個(gè)螺旋 形感應(yīng)器62a和62b的一端連接到電源。螺旋形感應(yīng)器62a和62b的另一端分別連接到輸出端子66a和66b。
可變電容器部分63提供有兩個(gè)變?nèi)荻O管63a和63b。變?nèi)荻O 管63a和63b的一端(例如，阱端子)分別連接到輸出端子66a和66b。 變?nèi)荻O管63a和63b的另一端(例如，柵極端子)連接到公共控制端 子66c。每個(gè)變?nèi)荻O管63a和63b的構(gòu)造都與圖1中示出的變?nèi)荻O 管20相同。
變?nèi)荻O管63a和63b的柵絕緣膜的厚度可以等于之后論述的晶 體管64a、 64b和65a的柵絕緣膜的厚度，或者可以彼此不同。在具有 不同柵絕緣膜厚度的情況下，變?nèi)荻O管63a和63b的柵絕緣膜的厚度 可以大于或可以小于晶體管64a、 64b和65a的柵絕緣膜的厚度。然而， 如果晶體管64a、 64b和65a具有下述柵絕緣膜，其中該絕緣膜在還包 括變?nèi)荻O管63a和63b的半導(dǎo)體襯底中所設(shè)置的晶體管的柵絕緣膜中 是最薄的柵絕緣膜，那么變?nèi)荻O管63a和63b的柵絕緣膜形成為比晶 體管64a、 64b和65a的柵絕緣膜厚。
負(fù)電阻器部分64提供有n溝道晶體管64a和64b。晶體管64a的 漏極和柵極分別連接到輸出端子66a和輸出端子66b。晶體管64b的漏 極和柵極分別連接到輸出端子66b和輸出端子66a。
電流調(diào)整器部分65提供有n溝道晶體管65a。晶體管65a的漏極 連接到晶體管64a和64b的源極。晶體管65a的源極連接到地。晶體管 65a的柵極還配置成被施加偏置電壓。
在這種LC-VCO 60中，通過由感應(yīng)部分62和可變電容器部分63 組成的并聯(lián)LC儲(chǔ)能電路的諧振現(xiàn)象，產(chǎn)生具有與諧振頻率相等的頻率 的交變電流信號(hào)。產(chǎn)生的交變電流信號(hào)的頻率可以通過調(diào)節(jié)變?nèi)荻O 管63a和63b的電容來控制。這里，諧振頻率定義為在并聯(lián)LC儲(chǔ)能電 路的電抗降為零時(shí)的頻率。另外，諧振現(xiàn)象是電流交替流過并聯(lián)LC儲(chǔ)能電路中的感應(yīng)器和可變電容器(變?nèi)荻O管)的現(xiàn)象。
將描述通過使用本實(shí)施例的結(jié)構(gòu)可獲得的有利效果。在本實(shí)施例
中，變?nèi)荻O管20的柵絕緣膜25形成得比晶體管10和70的柵絕緣 膜15和75厚。這可避免變?nèi)荻O管20的柵絕緣膜25的厚度過薄以 至超過需要，即使晶體管的柵絕緣膜的厚度日益降低。更具體地，可 以避免變?nèi)荻O管20的過髙的調(diào)諧靈敏度。由此，實(shí)現(xiàn)了包括變?nèi)荻?極管20的半導(dǎo)體器件1，其能夠容易地獲得電容的微調(diào)。除了上面描 述的之外，考慮到獲得適當(dāng)?shù)恼{(diào)諧靈敏度，柵絕緣膜25的厚度可以優(yōu) 選在1.5 nm到3.5 nm的范圍之內(nèi)。
相反，在圖3示出的常規(guī)半導(dǎo)體器件中，變?nèi)荻O管130的柵絕 緣膜134的厚度等于晶體管120和140的柵絕緣膜124和144的厚度。 因此，根據(jù)制造半導(dǎo)體器件工藝的進(jìn)展，由于在提供更薄的柵絕緣膜 124和144的厚度的改進(jìn)中，會(huì)導(dǎo)致在提供更薄的柵絕緣134的厚度中 出現(xiàn)過度的改進(jìn)以至超過需要，因此出現(xiàn)導(dǎo)致變?nèi)荻O管130的過高 的調(diào)諧靈敏度的問題。如果形成在半導(dǎo)體襯底110中的晶體管的柵絕 緣膜中最薄的柵絕緣膜的厚度小于1.5rim就會(huì)導(dǎo)致這種問題。
另外，當(dāng)變?nèi)荻O管20是組成LC-VCO (見圖2)的變?nèi)荻O管 時(shí)，變?nèi)荻O管20的非常高的靈敏度就會(huì)導(dǎo)致輸入到變?nèi)荻O管20 的電壓波動(dòng)的影響增強(qiáng)，導(dǎo)致惡化的LC-VCO的抖動(dòng)噪聲特性。如果 產(chǎn)品/工藝是顯示出晶體管的較低的源電壓和較薄的柵絕緣膜的較前沿 產(chǎn)品/前沿工藝，就會(huì)出現(xiàn)這種問題。
例如，在使用90nm—代的高速CPU (源電壓是IV)的情況下， 由于動(dòng)態(tài)IR位降、靜態(tài)IR位降和疊加的源噪聲，經(jīng)常導(dǎo)致電壓的變 化。變?nèi)荻O管的電壓波動(dòng)會(huì)引起變?nèi)荻O管的電容波動(dòng)。于是，電 容的波動(dòng)會(huì)引起LC-VCO的振蕩頻率波動(dòng)，且最終會(huì)使抖動(dòng)噪聲特性 惡化。用于減小抖動(dòng)噪聲特性的惡化的可能技術(shù)可以是下述技術(shù)通過 將所希望的調(diào)節(jié)器安裝至其，以減小被輸入到變?nèi)荻O管的電壓中的 波動(dòng)本身。然而，這種技術(shù)需要復(fù)雜的電路結(jié)構(gòu)。相反，本實(shí)施例提 供了防止導(dǎo)致變?nèi)荻O管20的過高的調(diào)節(jié)靈敏度，如上所述。這允許 在不采用調(diào)節(jié)器的情況下，減小電容隨著電壓波動(dòng)的相對(duì)波動(dòng)，以便 可以抑制抖動(dòng)噪聲特性的惡化。
除了上述之外，低的調(diào)節(jié)靈敏度會(huì)導(dǎo)致窄的調(diào)節(jié)范圍。如果必須 利用寬的調(diào)節(jié)范圍，則例如可采用電容開關(guān)(參見日本專利特開 No.2004-229,102)。在日本專利特開No.2004-229，102的圖6中，公開了 LC-VCO進(jìn)一步包括一對(duì)電容元件(每個(gè)電容元件都一端連接至輸出端 且另一端通過開關(guān)元件接地)。以上描述的該對(duì)電容元件對(duì)應(yīng)于電容 開關(guān)。更具體地，日本專利特開No.2004-229,102公開了用于通過倒裝 包括在電容開關(guān)中的開關(guān)元件擴(kuò)展LC-VCO的調(diào)節(jié)范圍的技術(shù)。所述調(diào) 節(jié)范圍被定義為電容的最大值C親與其最小值Cmin的比(=Cmax/Cmin)。 在上述的圖4中，用于采用具有2.0nm厚度的柵絕緣膜的情況的調(diào)節(jié)范 圍(線C1)為約5.0。用于釆用具有1.4nm厚度的柵絕緣膜的另一情況的 調(diào)節(jié)范圍(線C2)為約6.5。
本發(fā)明不限于上述實(shí)施例，且還可采用其各種變形。例如，除了 采用二氧化硅(Si02)之外，對(duì)于上述實(shí)施例的柵絕緣膜的組分可采用 氮氧化硅(SiON)，或可選地采用多層膜。在這種情況下，SiON膜或 多層膜的等效氧化物厚度(EOT:轉(zhuǎn)換厚度，其是通過將膜例如高介電 常數(shù)膜〈高-k膜〉的物理厚度轉(zhuǎn)換成等效于SK)2膜的電性膜厚度獲得的) 滿足上述厚度。
顯而易見的是，本發(fā)明不限于上述實(shí)施例，且可修改和改變，而 不脫離本發(fā)明的范圍和精神。
權(quán)利要求
1.一種半導(dǎo)體器件，包括設(shè)置在半導(dǎo)體襯底中的金屬-氧化物-半導(dǎo)體(MOS)型晶體管；和設(shè)置在所述半導(dǎo)體襯底中的MOS型變?nèi)荻O管；其中，所述變?nèi)荻O管的柵絕緣膜比所述晶體管的柵絕緣膜中最薄的柵絕緣膜厚。
2. 如權(quán)利要求l所述的半導(dǎo)體器件，其中，所述變?nèi)荻O管組成 LC諧振型電壓控制振蕩器。
3. 如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述變?nèi)荻O管的所 述柵絕緣膜比組成所述電壓控制振蕩器的晶體管的柵絕緣膜厚。
4. 如權(quán)利要求l所述的半導(dǎo)體器件，其中，所述晶體管的所述最 薄柵絕緣膜的等效氧化物厚度低于1.5 nm。
5. 如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述變?nèi)荻O管包括.-設(shè)置在所述半導(dǎo)體襯底中的第一導(dǎo)電類型的阱區(qū)，設(shè)置在所述阱區(qū)中 的所述第一導(dǎo)電類型的擴(kuò)散層，以及通過所述柵絕緣膜設(shè)置在所述半 導(dǎo)體襯底上的柵電極。
6. 如權(quán)利要求5所述的半導(dǎo)體器件，其中，所述擴(kuò)散層包括設(shè)置在所述柵電極的一側(cè)中的所述第一 導(dǎo)電類型的第一擴(kuò)散層，和設(shè)置在所述柵電極的另一側(cè)中的所述第一 導(dǎo)電類型的第二擴(kuò)散層，以及其中，所述第一擴(kuò)散層電連接到所述第二擴(kuò)散層。
全文摘要
一種半導(dǎo)體器件(1)，其包括MOS晶體管(10)和(70)以及MOS變?nèi)荻O管(20)。晶體管(10)和(70)以及變?nèi)荻O管(20)形成在相同的半導(dǎo)體襯底(30)上。晶體管(10)和(70)的柵絕緣膜(15)和(75)是形成在半導(dǎo)體襯底(30)中的晶體管的柵絕緣膜中最薄的柵絕緣膜。變?nèi)荻O管(20)的柵絕緣膜(25)的厚度大于柵絕緣膜(15)和(75)的厚度。
文檔編號(hào)H01L27/06GK101290935SQ20081009263
公開日2008年10月22日 申請(qǐng)日期2008年4月16日 優(yōu)先權(quán)日2007年4月16日
發(fā)明者中柴康隆 申請(qǐng)人:恩益禧電子股份有限公司