專利名稱：半導體封裝基板及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體封裝基板及其制法，特別是涉及一種形成 有導電柱的半導體封裝基板及其制法。
背景技術(shù)：
在現(xiàn)行覆晶(Flip Chip)技術(shù)中，于集成電路(IC)的半導體芯片的主 動面上具有電極墊，而有機電路板亦具有相對應(yīng)該電極墊的電性連接 墊，于該半導體芯片的電極墊與電路板的電性連接墊之間形成有焊錫 結(jié)構(gòu)或其他導電粘著材料，該焊錫結(jié)構(gòu)或?qū)щ娬持牧咸峁┰摪雽w 芯片以及電路板之間的電性連接以及機械性的連接，相關(guān)制造工藝即 如圖1A至圖1F所示。
請參閱圖1A，首先，提供一表面具有多個電性連接墊lll及線路 112的電路板11。
請參閱圖1B，接著于該形成有電性連接墊111的電路板11表面上 以印刷、旋涂或貼合形成一絕緣保護層12，并通過圖案化工藝于該絕 緣保護層12中形成開孔120以露出部分該電性連接墊111的上表面。
請參閱圖1C，在該絕緣保護層12及開孔120表面形成有一導電 層13,該導電層13主要作為后述電鍍焊錫材料所需的電流傳導路徑。
請參閱圖1D，接著于該電路板11上形成一阻層14，并經(jīng)圖案化 工藝，以于該阻層14中形成開孔140并露出該絕緣保護層開孔120。
請參閱圖1E，再對該電路板11進行電鍍(Electroplating)工藝，通 過該導電層13具導電特性，從而在進行電鍍時作為電流傳導路徑，以 在該阻層開孔140及絕緣保護層開孔120中形成一導電柱15，且該導 電柱15頂緣突出于該絕緣保護層開孔120，并在阻層開孔140中形成 側(cè)緣151。
請參閱圖1F，移除該阻層14及其所覆蓋的導電層13，使該導電 柱15于該絕緣保護層12表面形成凸出的側(cè)緣151。但是，上述現(xiàn)有制法中，該絕緣保護層開孔120的尺寸及該阻層
開孔140的尺寸皆十分微細， 一般約50,-60,，故對位極為不易， 為使該阻層開孔140可與該絕緣保護層開孔120對位，通常將該阻層 開孔140的尺寸加大，藉以降低對位的困難度及提高工藝對位準確度， 而當絕緣保護層開孔120孔徑更小時，受限于機臺精度，阻層開孔140 的尺寸亦可能加大至絕緣保護層開孔120的兩倍。
但是，加大該阻層開孔140的尺寸，導致該導電柱15的頂面產(chǎn)生 側(cè)緣151，使各該導電柱15之間的間距必須加大，如此即無法于該導 電柱15頂面上形成細間距的預(yù)焊錫凸塊。
且該導電柱15的側(cè)緣151是凸出于該絕緣保護層12表面，容易 因溫度變化及CTE(coefficient of thermal expansion)差異產(chǎn)生應(yīng)力，并集 中于該導電柱15與側(cè)緣151之間，而出現(xiàn)破壞的情況。
因此，如何提出一種半導體封裝電路板及其制法，以形成細間距 的導電柱，實已成為目前業(yè)界亟待克服的難題。
發(fā)明內(nèi)容
鑒于上述的缺陷，本發(fā)明的一目的是提供一種半導體封裝基板及 其制法，以于基板本體的電性連接墊上形成細間距的導電柱。
本發(fā)明的又一目的是提供一種半導體封裝基板及其制法，以避免 產(chǎn)生應(yīng)力集中的情況。
本發(fā)明的再一目的是提供一種半導體封裝基板及其制法，以限制 底部填充材料的流動位置。
本發(fā)明的另一目的是提供一種半導體封裝基板及其制法，以降低 封裝后的整體厚度。
為達到上述及其他目的，本發(fā)明提出一種半導體封裝基板，包括: 基板本體，至少一表面具有多個電性連接墊及多條線路；多個導電柱， 分別完全包覆各該電性連接墊；以及絕緣保護層，形成于該基板本體 表面，且具有顯露部以露出該導電柱。
該基板本體表面還包括有介電層，于該介電層表面具有該電性連 接墊及線路，且于該基板本體的介電層與電性連接墊，以及介電層與 線路之間具有一導電層。本發(fā)明還提供一種半導體封裝基板的制法，包括提供至少一表 面具有多個電性連接墊及多條線路的基板本體；于各該電性連接墊表 面上形成有一導電柱，使該導電柱完全包覆該電性連接墊的頂面及側(cè) 表面；以及于該基板本體表面形成一絕緣保護層，且該絕緣保護層表 面形成顯露部，以通過該顯露部露出該導電柱。
該電性連接墊及線路的制造工藝包括提供一表面具有介電層的
基板本體；于該介電層表面形成一導電層；于該導電層上形成一第一 阻層，且于該第一阻層中形成多個開口以露出部分的導電層；以及于 所述開口中電鍍形成該電性連接墊及線路。
該導電柱的制造工藝包括移除該第一阻層；于該導電層上形成 有一第二阻層，且于該第二阻層中對應(yīng)該電性連接墊位置形成有開孔， 以完全露出該電性連接墊的頂面及側(cè)表面；以及于所述開孔中的電性 連接墊表面形成該導電柱；還包括移除該第二阻層及其所覆蓋的導電 層。
上述的半導體封裝基板及其制法中，該顯露部為多個未貫穿該絕 緣保護層的凹部，從而以各別露出各該導電柱的頂面及其周圍側(cè)表面； 或該顯露部為多個貫穿該絕緣保護層的開孔，并露出該基板本體部分 表面，從而以對應(yīng)完全露出各該導電柱的頂面及側(cè)表面；或該顯露部 為一未貫穿該絕緣保護層的凹陷區(qū)，以露出各該導電柱的頂面及其周 圍側(cè)表面；或該顯露部為一貫穿該絕緣保護層的開槽，并露出該基板 本體部分表面，以完全露出各該導電柱的頂面及側(cè)表面。
本發(fā)明的半導體封裝基板及其制法，該導電柱的頂端無現(xiàn)有的側(cè) 緣，而可避免產(chǎn)生應(yīng)力集中，且該導電柱完全包覆在該電性連接墊的 頂面及側(cè)表面，得有較佳的結(jié)合強度以避免破壞，且該電性連接墊的 寬度與一般線路層的線寬相近，既使該導電柱完全包覆該電性連接墊， 該導電柱的尺寸亦小于現(xiàn)有具側(cè)緣的導電柱，而得以形成細間距的導 電柱；之后還于該基板本體表面形成該絕緣保護層，且該絕緣保護層 表面形成一顯露部，而該顯露部為多個凹部、多個開孔、 一凹陷區(qū)或 一開槽以露出所述導電柱的頂面及其周圍側(cè)表面，從而于形成該導電 柱后再形成該絕緣保護層，從而可避免現(xiàn)有制造工藝中先形成絕緣保 護層再電鍍形成導電柱，因阻層與絕緣保護層之間開孔對位問題，導致該導電柱頂端于絕緣保護層表面形成側(cè)緣，使得該導電柱之間的間 距無法縮小；并可通過該凹部、開孔、凹陷區(qū)或開槽限制該底部填充
材料的流動位置以避免產(chǎn)生溢膠的情況；又得通過該凹部、開孔、凹
陷區(qū)或開槽以降低半導體封裝件的整體厚度。
圖1A至圖1F為現(xiàn)有嵌埋半導體芯片的制法流程圖2A至圖2J為本發(fā)明的嵌埋半導體芯片的基板的制法流程圖； 圖2J'為圖2J的另一實施方式剖視圖3A及圖3B為本發(fā)明的嵌埋半導體芯片的基板的制法流程以及
圖3B'為圖3B的另一實施方式剖視圖。 主要元件符號說明
11、 20基板本體111、 241電性連接墊
12絕緣保護層120絕緣保護層開孔
13、 22導電層14阻層
140阻層開孔15、 26導電柱
151側(cè)緣21介電層
23第一阻層230第一阻層開口
24線路241a、 26a頂面
241b、 26b側(cè)表面25第二阻層
250第二阻層開口27絕緣保護層
270凹部271開孔
272凹陷區(qū)273開槽
28光罩281、 281'不透光區(qū)域
具體實施例方式
以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。
第一實施例請參閱圖2A至圖2J，為本發(fā)明的半導體封裝基板及其制法。
請參閱圖2A，首先提供至少一表面形成有介電層21的基板本體 20，且于該介電層21上形成一導電層22，該導電層22主要作為后述 電鍍金屬材料所需的電流傳導路徑，其可由金屬或沉積數(shù)層金屬層所 構(gòu)成，如選自銅、錫、鎳、鉻、鈦、銅-鉻等單層或多層結(jié)構(gòu)，或可使 用例如聚乙炔、聚苯胺或有機硫聚合物等導電高分子材料。
請參閱圖2B，于該導電層22上利用印刷、旋涂或貼合等方式形 成一第一阻層23，且該第一阻層23通過曝光、顯影等圖案化工藝以形 成有多個開口 230，以露出基板本體20表面部分的導電層22，該第一 阻層23可為一例如干膜或液態(tài)光阻等光阻層(Photoresist)。
請參閱圖2C，于該第一阻層23的開口 230中的導電層22表面進 行電鍍(Electroplating)工藝，通過該導電層22具導電特性，從而在進行 電鍍時作為電流傳導路徑，以在所述開口 230中電鍍形成有線路24及 電性連接墊241，且該線路24或電性連接墊241電性連接該基板本體 20(圖式中未表示)；但是關(guān)于基板本體形成導電線路及電性連接墊的制 造工藝技術(shù)繁多，乃業(yè)界所周知的工藝技術(shù)，非本發(fā)明的重點，為避 免模糊本發(fā)明的發(fā)明重點，故未再予贅述。
請參閱圖2D，移除該第一阻層23，以露出該線路24、電性連接 墊241及未被遮覆的導電層22。
請參閱圖2E，于該線路24、電性連接墊241及導電層22表面形 成有一第二阻層25，該第二阻層25為一例如干膜或液態(tài)光阻等光阻層 (Photoresist),再通過曝光、顯影等圖案化工藝使該第二阻層25形成多 個開口 250以露出該電性連接墊241，從而以完全露出該電性連接墊 241的頂面241a及側(cè)表面241b。
請參閱圖2F，對該基板本體20進行電鍍工藝，通過該導電層22 具導電特性作為電流傳導路徑，以在所述開口 250中的電性連接墊241 表面上電鍍形成一導電柱26，使該導電柱26完全包覆該電性連接墊 241的頂面241a及側(cè)表面241b，得有較佳的結(jié)合強度以避免破壞，且 該電性連接墊241的寬度與一般線路層24的線寬相近，既使該導電柱 26完全包覆該電性連接墊241，且該導電柱241的尺寸亦小于現(xiàn)有具 側(cè)緣151的導電柱15，而得以形成細間距的導電柱15;該導電柱26的材料可為諸如鉛、錫、銀、銅、金、鉍、銻、鋅、鎳、鋯、鎂、銦、 碲以及鎵等金屬的其中一者；但是，依實際操作的經(jīng)驗，由于銅為成
熟的被電鍍材料且成本較低，該導電柱26由電鍍銅所構(gòu)成為較佳，但
非以此為限。
請參閱圖2G,移除該第二阻層25及其所覆蓋的導電層22。 請參閱圖2H,于該基板本體20的介電層21表面形成一絕緣保護 層27;于本實施例中，是利用印刷、旋涂及貼合的任一方式將該絕緣 保護層27形成于該基板本體20的介電層21、線路24及導電柱26表 面，該絕緣保護層27可為感光性絕緣防焊材料，例如以環(huán)氧樹脂為基 材的綠漆等，具有縮錫與防焊特性的材料所制成，該絕緣保護層27亦 可為有機及無機的抗氧化膜的任一具有縮錫與防焊特性的材料所制 成，并非以綠漆為限。
請參閱圖21，于該絕緣保護層27表面置有一具有不透光區(qū)域281 的光罩28，使未為該不透光區(qū)域281所覆蓋的絕緣保護層27進行曝光 (硬化)。
請參閱圖2J，之后移除該絕緣保護層27未被曝光部分(未硬化)的 表面，進而于該絕緣保護層27表面形成多個為凹部270的顯露部，從 而以對應(yīng)顯露各該導電柱26的頂面26a及其周圍側(cè)表面26b，之后該 絕緣保護層27的凹部270下未被曝光部分再進行曝光，使該凹部270 完全硬化成形；該絕緣保護層27的凹部270環(huán)繞在該導電柱26的周 圍，且凹部270未貫穿該絕緣保護層27，使得后續(xù)封裝工藝中，于該 導電柱26頂端形成的焊錫凸塊的形狀接近圓形，從而以降低應(yīng)力集中 及接合時的橋接異常。
另請參閱圖2J，，或?qū)⒃摻^緣保護層27未被曝光部分(未硬化)全部 移除，以成為多個為開孔271的顯露部，并露出該基板本體20的介電 層21部分表面，從而以個別完全露出該導電柱26的頂面26a及側(cè)表 面26b，使該導電柱26周圍無絕緣保護層27，而于封裝接合時焊錫完 整包覆導電柱26，以降低封裝的應(yīng)力。
本發(fā)明還提出一種半導體封裝基板，其包括基板本體20，至少 一表面具有線路24及多個電性連接墊241;多個導電柱26，個別完全 包覆形成于該電性連接墊241的頂面241a及側(cè)表面241b;以及絕緣保護層27，形成于該基板本體20表面，且于該絕緣保護層27表面形成 有多個為凹部270的顯露部，其中，該凹部270未貫穿該絕緣保護層 27，并對應(yīng)露出各該導電柱26的頂面26a及其周圍側(cè)表面26b。
該半導體封裝基板的絕緣保護層27表面，亦可形成有多個貫穿絕 緣保護層27的開孔271，并露出該基板本體部分表面，以對應(yīng)完全露 出各該導電柱26的頂面26a及側(cè)表面26b。
該基板本體20的介電層21與電性連接墊241，以及介電層21與 線路24之間具有一導電層22，該導電層22的材料是選自銅、錫、鎳、 鉻、鈦及銅-格合金所組群組的其中一者，或該導電層22可為導電高分 子材料。
該導電柱26的材料是選自鉛、錫、銀、銅、金、鉍、銻、鋅、鎳、 鋯、鎂、銦、碲以及鎵等金屬的其中一者。 第二實施例
請參閱圖3A及圖3B，為本發(fā)明的另一實施制法，與前一實施例 的不同處在于該光罩的不透光區(qū)域是全部覆蓋各該導電柱，并包括各 該導電柱之間的區(qū)域。
如圖3A所示，是接續(xù)第一實施例的圖21，該光罩28的不透光區(qū) 域281'是完全覆蓋在各該導電柱26，以及各該導電柱26之間的區(qū)域， 使未為該不透光區(qū)域281所覆蓋的絕緣保護層27進行曝光。
請參閱圖3B，之后移除該絕緣保護層27未被曝光部分的表面， 進而于該絕緣保護層27表面形成一為凹陷區(qū)272的顯露部，該凹陷區(qū) 272未貫穿該絕緣保護層27，并露出各該導電柱26的頂面26a及其周 圍側(cè)表面26b，之后該絕緣保護層27的凹陷區(qū)272下未被曝光部分再 進行曝光，使該凹陷區(qū)272完全硬化成形，得通過該凹陷區(qū)272以避 免封裝用的底部填充材料(Underfill)產(chǎn)生溢流，而得限制底部填充材料 的流動。
另請參閱圖3B，，或?qū)⒃摻^緣保護層27未被曝光部分(未硬化)全 部移除，以成為一為開槽273的顯露部，以露出該基板本體20的介電 層21部分表面，并完全露出該導電柱26的頂面26a及側(cè)表面26b;由 于該導電柱26周圍無絕緣保護層27，而得避免封裝用的底部填充材料 (Underfill)產(chǎn)生溢流以限制底部填充材料的流動，并可降低封裝高度，以及降低結(jié)合應(yīng)力。
本發(fā)明還提出一種半導體封裝基板，其包括基板本體20，至少
一表面具有線路24及多個電性連接墊241;多個導電柱26，完全包覆 形成于該電性連接墊241的頂面241a及側(cè)表面241b;以及絕緣保護層 27，形成于該基板本體20表面，且于該絕緣保護層27表面形成有一 為凹陷區(qū)272的顯露部，其中，該凹陷區(qū)272未貫穿該絕緣保護層27， 并露出各該導電柱26的頂面26a及其側(cè)表面26b。
該半導體封裝基板的絕緣保護層27表面，亦可形成一貫穿該絕緣 保護層27的開槽273，并露出該基板本體部分表面，以完全露出各該 導電柱26的頂面26a及側(cè)表面26b。
本發(fā)明的半導體封裝基板及其制法，該導電柱的頂端無現(xiàn)有的側(cè) 緣，故受溫度變化時應(yīng)力較小，且該導電柱完全包覆在該電性連接墊 的頂面及側(cè)表面，得有較佳的結(jié)合強度以避免破壞，且該電性連接墊 的寬度與一般線路層的線寬相近，該導電柱的尺寸也小于現(xiàn)有具側(cè)緣 的導電柱；之后還于該基板本體表面形成該絕緣保護層，且該絕緣保 護層表面形成一為凹部、開孔、凹陷區(qū)或開槽的顯露部以露出所述導 電柱的頂面及其周圍側(cè)表面，從而于形成該導電柱后再形成該絕緣保 護層，可避免現(xiàn)有制造工藝中先形成絕緣保護層再電鍍形成導電柱， 因阻層與絕緣保護層之間開孔對位問題，導致該導電柱頂端于絕緣保 護層表面形成側(cè)緣，使得該導電柱之間的間距無法縮??；并可通過該 顯露部限制該底部填充材料的流動位置來避免產(chǎn)生溢膠的情況；又得 通過該顯露部來降低半導體封裝件的整體厚度。
上述實施例僅為例示性說明本發(fā)明的原理及其功效，而非用于限 制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下， 對上述實施例進行修飾與變化。因此，本發(fā)明的權(quán)利保護范圍，應(yīng)以 權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1、一種半導體封裝基板，其特征在于，包括基板本體，至少一表面具有多個電性連接墊及多條線路；多個導電柱，分別完全包覆各該電性連接墊；以及絕緣保護層，形成于該基板本體表面，且具有顯露部以露出該導電柱。
2、 根據(jù)權(quán)利要求1所述的半導體封裝基板，其特征在于該基板 本體表面還包括有介電層，于該介電層表面具有該電性連接墊及線路。
3、 根據(jù)權(quán)利要求2所述的半導體封裝基板，其特征在于還包括 該基板本體的介電層與電性連接墊之間具有一導電層，以及介電層與 線路之間具有一導電層。
4、 根據(jù)權(quán)利要求1所述的半導體封裝基板，其特征在于該顯露 部為多個未貫穿該絕緣保護層的凹部，以對應(yīng)露出各該導電柱的頂面 及其周圍側(cè)表面。
5、 根據(jù)權(quán)利要求1所述的半導體封裝基板，其特征在于該顯露 部為多個貫穿該絕緣保護層的開孔，并露出該基板本體部分表面，以 對應(yīng)完全露出各該導電柱的頂面及側(cè)表面。
6、 根據(jù)權(quán)利要求l所述的半導體封裝基板，其特征在于該顯露 部為一未貫穿該絕緣保護層的凹陷區(qū)，以露出各該導電柱的頂面及其 周圍側(cè)表面。
7、 根據(jù)權(quán)利要求1所述的半導體封裝基板，其特征在于該顯露 部為一貫穿該絕緣保護層的開槽，并露出該基板本體部分表面，以完 全露出各該導電柱的頂面及側(cè)表面。
8、 一種半導體封裝基板的制法，其特征在于，包括提供至少一表面具有多個電性連接墊及多條線路的基板本體；于各該電性連接墊表面上形成有一導電柱，使該導電柱完全包覆 該電性連接墊的頂面及側(cè)表面；以及于各該基板本體表面形成一絕緣保護層，且該絕緣保護層表面形 成顯露部，通過該顯露部以露出各該導電柱。
9、 根據(jù)權(quán)利要求8所述的半導體封裝基板的制法，其特征在于，該電性連接墊及線路的制造工藝包括 提供一表面具有介電層的基板本體； 于該介電層表面形成一導電層；于該導電層上形成一第一阻層，且于該第一阻層中形成多個開口 以露出部分的導電層；以及于各該開口中電鍍形成該電性連接墊及線路。
10、 根據(jù)權(quán)利要求8所述的半導體封裝基板的制法，其特征在于 該導電柱的制造工藝包括移除該第一阻層；于該導電層上形成有一第二阻層，且于該第二阻層中對應(yīng)該電性 連接墊位置形成有開孔，以完全露出該電性連接墊的頂面及側(cè)表面； 以及于各該開孔中的電性連接墊表面形成該導電柱。
11、 根據(jù)權(quán)利要求10所述的半導體封裝基板的制法，其特征在于:還包括移除該第二阻層及其所覆蓋的導電層。
12、 根據(jù)權(quán)利要求8所述的半導體封裝基板的制法，其特征在于:該顯露部為多個未貫穿該絕緣保護層的凹部，從而以對應(yīng)露出各該導 電柱的頂面及其周圍側(cè)表面。
13、 根據(jù)權(quán)利要求8所述的半導體封裝基板的制法，其特征在于:該顯露部為多個貫穿該絕緣保護層的開孔，并露出該基板部分表面，以對應(yīng)完全露出各該導電柱的頂面及側(cè)表面。
14、 根據(jù)權(quán)利要求8所述的半導體封裝基板的制法，其特征在于: 該顯露部為一未貫穿該絕緣保護層的凹陷區(qū)，以露出各該導電柱的頂 面及其周圍側(cè)表面。
15、 根據(jù)權(quán)利要求8所述的半導體封裝基板的制法，其特征在于: 該顯露部為一貫穿該絕緣保護層的開槽，并露出該基板本體部分表面， 以完全露出各該導電柱的頂面及側(cè)表面。
全文摘要
一種半導體封裝基板及其制法，該半導體封裝基板包括基板本體，至少一表面具有多個電性連接墊；多個導電柱，分別完全包覆各該電性連接墊；以及絕緣保護層，形成于該基板本體表面，且具有顯露部以露出該導電柱；從而可縮小導電柱之間的間距、避免產(chǎn)生應(yīng)力集中、避免底部填充材料造成溢流、以及降低封裝高度。
文檔編號H01L23/48GK101567355SQ200810092649
公開日2009年10月28日 申請日期2008年4月22日 優(yōu)先權(quán)日2008年4月22日
發(fā)明者胡文宏 申請人:全懋精密科技股份有限公司