專利名稱：半導(dǎo)體芯片的接合方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的制造，且特別涉及在三維半導(dǎo)體元件(如
三維堆疊集成電路(stacked integrated circuit)系統(tǒng)級(jí)封裝元件)中將分離的芯 片進(jìn)行接合的系統(tǒng)與方法。
背景技術(shù)：
現(xiàn)代電子裝置大多包含一個(gè)或多個(gè)芯片，其封裝于一個(gè)黑色塑膠封裝體 或以其他形式的封裝保護(hù)。各芯片執(zhí)行與電子裝置操作相關(guān)的特定功能，且 架設(shè)于一個(gè)或多個(gè)印刷電路板(printed wired board, PWB)上，印刷電路板于多 個(gè)芯片間提供機(jī)械性支持與電子連接。之后以某些形式的外罩來保護(hù)印刷電 路板與一個(gè)或多個(gè)輸入與輸出裝置，如鍵盤或LCD屏幕。現(xiàn)代電子裝置的 例子包括移動(dòng)電話、個(gè)人電子助理、個(gè)人游戲裝置。較大的電子裝置包括個(gè) 人計(jì)算機(jī)與電視機(jī)。
一般而言，芯片為一小片的半導(dǎo)體材料，且于其上具有很多的微小電子 元件彼此互相連接以形成集成電路。圖1顯示一傳統(tǒng)半導(dǎo)體芯片10的簡(jiǎn)化 立體圖。如圖1所示，半導(dǎo)體芯片10是細(xì)薄的且通常為正方形或長(zhǎng)方形。 半導(dǎo)體芯片10的上表面11具有有源區(qū)12。有源區(qū)為上表面11的一部份， 其上具有許多微小的電子元件。在此例中，有源區(qū)12包括一系列的接合墊 13，用來與外部進(jìn)行電連接。 一密封環(huán)14形成于半導(dǎo)體芯片10的上表面11 之上圍繞在有源區(qū)12的周圍，其將有源區(qū)12與芯片的其他部分分離，并且 在特定工藝中提供保護(hù)。圖1也標(biāo)示出芯片10的背面15，但其無法在圖中 看出。通常背面15沒有電路或接合墊，雖然在某些應(yīng)用中會(huì)在背面形成電 路或接合墊。
圖2為一傳統(tǒng)半導(dǎo)體晶片20的平面圖。為了說明仍標(biāo)示出芯片10，雖 然在此時(shí)其還未與其他相鄰的元件分離，且一般是稱為裸片。如圖2所示， 多個(gè)裸片22通常呈陣列形成在晶片20的表面21上，在一系列工藝步驟中同時(shí)制作。此工藝大都為自動(dòng)化，且必須非常的精確。為了上述目的，于晶
片20的周圍形成一定位缺口 23，以確認(rèn)其適當(dāng)?shù)奈恢?，但也可使用其他?位控制的方法。在工藝中會(huì)對(duì)特定點(diǎn)進(jìn)行檢驗(yàn)與各種測(cè)試，以鑒別出哪些裸 片具有缺陷而無法使用。每個(gè)裸片22通常不需彼此相同，且在之后的制造 工藝中會(huì)被切割成個(gè)別的芯片，例如圖1中的芯片10。
如上所述，固定于印刷電路板(未圖示)上許多芯片經(jīng)?；ハ噙B接形成 系統(tǒng)，以完成整體的功能。隨著高效能電子裝置的普及，對(duì)于新式封裝系統(tǒng) 的需求也跟著提高。圖3顯示一系統(tǒng)級(jí)封裝元件，在單一封裝體中包含一完 整系統(tǒng)的芯片。
圖3顯示一三維系統(tǒng)級(jí)封裝半導(dǎo)體元件30的簡(jiǎn)化立體圖。如圖所示， 此元件由三個(gè)芯片互相堆疊所組成。顯示于圖1的芯片10在此例子中為在 三芯片堆疊的頂部。半導(dǎo)體芯片31直接位于芯片10的下方，而半導(dǎo)體芯片 32位于半導(dǎo)體芯片31的下方。 一中間層33介于芯片31與芯片32之間，且 中間層34位于芯片31與芯片10之間。這些中間層一般為某些形式的絕緣 材料，其可用來將芯片互相接合。當(dāng)組裝時(shí)，可將元件30完全封裝于此材 料或其他相似材料中，雖然圖3并未如此圖示。于元件30中，三個(gè)芯片中 最小的半導(dǎo)體芯片10與最大的半導(dǎo)體芯片31，使用接合線35來進(jìn)行許多電 連接。也可使用其他的電連接方式，例如制造垂直導(dǎo)電結(jié)構(gòu)，其將一芯片上 的元件與其他芯片(通常為相鄰的芯片)上的元件進(jìn)行連接。
不幸的是，當(dāng)使用垂直導(dǎo)電結(jié)構(gòu)來進(jìn)行電連接時(shí)，可能會(huì)發(fā)生接合的問 題。用來準(zhǔn)備芯片接合的工藝，例如研磨與拋光，通常會(huì)留下影響接合工藝 的化學(xué)殘留物與介電材料。此外，若消耗太多時(shí)間在準(zhǔn)備工藝與接合工藝之 間，氧化或腐蝕可能會(huì)降低導(dǎo)體的品質(zhì)。然而，消除此耽擱的時(shí)間(有時(shí)稱 為等候時(shí)間(Queue Time,簡(jiǎn)稱Q-time))可能會(huì)增加額外的成本或造成 其他不好的結(jié)果。因此目前需要一種半導(dǎo)體元件(例如三維堆疊集成電路) 的制造方法，以在準(zhǔn)備芯片的連接時(shí)，可提供優(yōu)選的接合可靠度，且允許較 長(zhǎng)的等候時(shí)間。

發(fā)明內(nèi)容
本發(fā)明提供制造一半導(dǎo)體元件的方法，包括形成多個(gè)裸片于一半導(dǎo)體晶片上；放置該晶片于一真空室中且形成一真空；執(zhí)行一選擇的真空環(huán)境處理; 以及之后連接該半導(dǎo)體晶片至一基礎(chǔ)半導(dǎo)體晶片，優(yōu)選在維持真空環(huán)境時(shí)。 在本發(fā)明中選擇的真空環(huán)境處理包括一個(gè)或多個(gè)氫氣熱退火、 一氫氣等離子 體處理或一氨等離子體處理。在一些實(shí)施例中，可在真空環(huán)境處理前執(zhí)行一 化學(xué)浸泡，優(yōu)選為使用一檸檬酸或者是鹽酸浴。
本發(fā)明還提供一種半導(dǎo)體芯片的接合方法，包括當(dāng)芯片位于真空或減壓 環(huán)境下，對(duì)其執(zhí)行一真空環(huán)境處理。上述方法可于兩個(gè)室中執(zhí)行，第一個(gè)裝 載芯片且形成真空，第二個(gè)則執(zhí)行真空環(huán)境處理。芯片從第一室轉(zhuǎn)移至第二 室而不需要破真空的情況為優(yōu)選。 一第三室可用來連接該芯片至基礎(chǔ)晶片或 是其他芯片。在一實(shí)施例中在真空處理前執(zhí)行一化學(xué)浸泡。
本發(fā)明優(yōu)選實(shí)施例的優(yōu)點(diǎn)為減少露出的導(dǎo)電材料的氧化，且大幅或完全 消除濕氣與化學(xué)殘留物，如此可提供優(yōu)選的附著，因而有優(yōu)選的接合可靠度。
本發(fā)明優(yōu)選實(shí)施例的更進(jìn)一步優(yōu)點(diǎn)為延長(zhǎng)等候時(shí)間，因而減緩工藝中的 時(shí)間限制且不會(huì)產(chǎn)生顯著的額外成本。


圖1顯示一傳統(tǒng)半導(dǎo)體芯片的簡(jiǎn)化立體圖。
圖2顯示一傳統(tǒng)半導(dǎo)體晶片的平面圖。
圖3顯示一三維系統(tǒng)級(jí)封裝半導(dǎo)體元件的簡(jiǎn)化立體圖。
圖4顯示根據(jù)本發(fā)明實(shí)施例的制造一半導(dǎo)體元件的方法流程圖。
圖5顯示根據(jù)本發(fā)明實(shí)施例的系統(tǒng)的簡(jiǎn)化概要圖。
圖6顯示根據(jù)本發(fā)明實(shí)施例的制造一半導(dǎo)體元件的方法流程圖。
圖7a-圖7h為本發(fā)明實(shí)施例的半導(dǎo)體元件于不同制造階段的剖面圖。
并且，上述附圖中的附圖標(biāo)記說明如下
10、 31、 32半導(dǎo)體芯片
11半導(dǎo)體芯片10的上表面
12有源區(qū)
13接合墊
14密封環(huán)
15半導(dǎo)體芯片10的背面20半導(dǎo)體晶片
21半導(dǎo)體晶片20的表面
22、 431~439 裸片
23 定位缺口
30三維系統(tǒng)級(jí)封裝半導(dǎo)體元件 33、 34 中間層 35接合線
100、 300制造一半導(dǎo)體元件的方法
101、 301 開始 105提供晶片
110、 115、 310、 320 形成裸片
111、 315提供第二晶片 120、 350、 365 置于真空室中 125、 355 形成真空
130、 360真空環(huán)境處理
135、 370 接合
140、 375 繼續(xù)
200系統(tǒng)
205、 495 真空室
210真空環(huán)境處理室
215真空環(huán)境處理源
220加熱源
225接合室
305提供第一晶片
325連接載體
330薄化晶背
335切割
340選擇良好的裸片 345化學(xué)浸泡 400半導(dǎo)體元件401基礎(chǔ)晶片
405、 425 基底
410有源區(qū)層
415第一晶片頂部介電層
420第二晶片
420' 第二半導(dǎo)體晶片420的剩余芯片
427、 427' 、 427" 背面
430有源區(qū)層
440 鋸口
445 導(dǎo)孔
450載體
490接合工具
具體實(shí)施例方式
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特 舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明。
本發(fā)明將以三維堆疊集成電路半導(dǎo)體元件為例來說明。本發(fā)明也可應(yīng)用 于其他半導(dǎo)體元件。如前述，本發(fā)明為在芯片制造工藝的特定階段中提供較 長(zhǎng)等候時(shí)間的方法與系統(tǒng)，且借由減少在準(zhǔn)備接合工藝后留在接合表面的濕 氣與化學(xué)殘留物以降低連接失敗的風(fēng)險(xiǎn)。本發(fā)明的系統(tǒng)與方法將在以下說 明。
圖4顯示本發(fā)明實(shí)施例的制造方法100的流程圖。在"開始"，如步驟 101，先取得所需的材料與設(shè)備。首先提供一晶片，如步驟105。晶片可由例 如硅或硅鍺形成，但也可使用其他材料。之后形成多個(gè)裸片于上述晶片的至 少一表面上，如步驟110。提供一第二晶片，如步驟111，之后也形成多個(gè) 裸片于第二晶片上，如步驟115。接著放置第二半導(dǎo)體晶片于一真空室中， 如步驟120且形成一真空，如步驟125。在一優(yōu)選實(shí)施例中，在真空室的真 空約1 mTorr。
在本發(fā)明的此實(shí)施例中，之后執(zhí)行一真空環(huán)境處理，如步驟130。需注 意的是，此處所使用的"真空環(huán)境處理"指當(dāng)?shù)诙谡婵窄h(huán)境中時(shí)，執(zhí)行所選擇的處理。上述處理包括一個(gè)或多個(gè)氫氣熱退火、氫氣等離子體處理 或氨等離子體處理。除了上述處理外，不排除可在真空環(huán)境下進(jìn)行其他處理。
之后將第二半導(dǎo)體晶片與第一半導(dǎo)體晶片接合在一起，如步驟135。例
如借由適當(dāng)?shù)貙删瑢?duì)齊、壓合并加熱，直到特定的元件(例如銅導(dǎo)體) 接合在一起。在其他實(shí)施例中，也可使用其他的接合方式。然而，優(yōu)選在真 空環(huán)境下來執(zhí)行接合。而此意味著，在某些階段需將第一晶片導(dǎo)入第二晶片 所在的真空環(huán)境中。然而，優(yōu)選為第二晶片在整個(gè)工藝中皆維持于真空環(huán)境 中。
本發(fā)明還提供制造三維堆疊集成電路半導(dǎo)體元件的系統(tǒng)。圖5顯示根據(jù) 本發(fā)明實(shí)施例的系統(tǒng)200的示意圖。在此實(shí)施例中，系統(tǒng)200包括一真空室 205用來產(chǎn)生一減壓環(huán)境。 一真空環(huán)境處理室210優(yōu)選為與真空室205相通， 以使在減壓環(huán)境中的一個(gè)或多個(gè)半導(dǎo)體芯片或晶片在此部分的工藝中能持 續(xù)維持于真空下。 一真空環(huán)境處理源215與真空環(huán)境處理室210相通或包含 于真空環(huán)境處理室210中，且其在適合的時(shí)間點(diǎn)以適合的方式提供選擇真空 環(huán)境處理所需要的材料。在系統(tǒng)中可視需要包含一加熱源220以提高環(huán)境溫 度。最后顯示一接合室225，且其優(yōu)選與真空環(huán)境處理室210相通，以使被 處理的晶片或芯片在此部分的工藝維持在真空環(huán)境下。加熱源220也可同樣 對(duì)接合工藝加熱，因此，加熱源220可與接合室225相通。或者，可使用一 分開的加熱源(未顯示)來替代。
需注意的是，雖然圖5顯示三個(gè)腔室，但在其他實(shí)施例中(未顯示)可 將額外的設(shè)備或處理室加入圖5的設(shè)備中。
圖6顯示本發(fā)明實(shí)施例的制造方法300的流程圖。同樣地在"開始"， 如步驟301，先取得所需的所有材料與設(shè)備。首先提供一第一晶片，如步驟 305，且形成多個(gè)裸片，如步驟310。需注意的是，雖然敘述為第一，但第一 晶片的提供與形成并不限定在任何特定的時(shí)間。而裸片的形成，此處是泛指 在晶片表面上形成集成電路與其相關(guān)元件。每一個(gè)裸片代表一半導(dǎo)體芯片， 且包含芯片功能所需的電路系統(tǒng)。
芯片一般指制作完成的裸片，其與其他形成于晶片上的裸片分開，但并 非嚴(yán)格限定。因此可在切割裸片之前或之后執(zhí)行本發(fā)明的操作。步驟的操作 順序與時(shí)間并無特別限定。雖然從一單一晶片制造的芯片彼此相同或?qū)嵸|(zhì)上相同，但此非為必須。裸片可指一裸片或多個(gè)裸片； 一晶片可只包括一芯片， 雖然實(shí)例上并不常見。
提供一第二晶片，如步驟315，且形成裸片，如步驟320。在此實(shí)施例 中，將第二晶片連接至一載體，如步驟325，以保護(hù)其上的集成電路且露出 晶片的背面。之后薄化未受保護(hù)的晶背，如步驟330，以露出晶背的導(dǎo)體， 例如只穿過部分晶片的導(dǎo)孔(conductor-filled via)。薄化的方式可包括，例如 拋光、化學(xué)機(jī)械研磨(chemical-mechanical polishing, CMP)與蝕刻，雖然這些 步驟并無個(gè)別顯示。可回蝕(etch back)表面以使導(dǎo)孔(若存在的話)實(shí)際上 稍微突出于表面。
在圖6的實(shí)施例中，之后例如借由鋸開、破裂或激光蝕刻將裸片切割成 單獨(dú)的芯片，如步驟335。在此工藝中為了維持芯片于適當(dāng)?shù)奈恢?，可使?膠帶。例如，將晶片置于膠帶上，而之后將裸片鋸開或破碎但維持粘附于膠 帶上(將在之后移除膠帶)。之后，進(jìn)行檢査與測(cè)試選擇良好的裸片，如步 驟340。認(rèn)定為不良的芯片將在之后被移除與丟棄。之后視需要而定執(zhí)行一 化學(xué)浸泡，如步驟345。而當(dāng)執(zhí)行化學(xué)浸泡時(shí)，其將于擰檬酸浴或于鹽酸浴 中進(jìn)行。
根據(jù)該實(shí)施例，然后將第二晶片上剩余的裸片置于一真空室中，如步驟 350，且制造一真空環(huán)境，如步驟355。之后執(zhí)行一真空環(huán)境處理，如步驟 360。根據(jù)本發(fā)明，真空環(huán)境處理包括一個(gè)或多個(gè)氫氣熱退火、氫氣等離子 體處理或氨等離子體處理。在真空環(huán)境處理之后，將第一晶片導(dǎo)入真空室中， 如步驟365。之后將第一晶片的芯片(裸片)與第二晶片剩余的(已知良好 的)芯片進(jìn)行連接，如步驟370。
圖7a至圖7h為根據(jù)本發(fā)明實(shí)施例半導(dǎo)體元件400在不同制造階段的剖 面圖。圖7a顯示基礎(chǔ)晶片401，其包括基底405。 一有源區(qū)層410形成于基 底405的頂部表面上。需注意的是，此處所提及的元件的頂部與底部或上部 或下部為根據(jù)所述圖中元件的定位方向。在本文中，有源區(qū)通常用來敘述晶 片的一部分，其上形成有集成電路與相關(guān)元件，且包括形成在晶片上或晶片 中的電子元件與連接這些元件的金屬層。第一晶片頂部介電層415覆蓋有源 區(qū)層410。需注意的是，有源區(qū)層410在現(xiàn)行的應(yīng)用中很可能包括許多單獨(dú) 的裸片，而為了簡(jiǎn)化，圖中并未顯示。圖7b顯示一第二晶片420，其包括一基底425與一有源區(qū)層430。在此 實(shí)施例中，有源區(qū)層430包括許多裸片431至439。需注意的是，為了方便， 只顯示一些裸片于圖中；而一般晶片可具有更多裸片(如圖l所示)。在切 割的準(zhǔn)備步驟中，鋸口 440形成于每個(gè)裸片之間，其穿過有源區(qū)層430且延 伸進(jìn)入基底425。導(dǎo)孔445從有源區(qū)層430往下延伸至基底425。每個(gè)導(dǎo)孔 445為一纖細(xì)痩長(zhǎng)的凹陷且以一導(dǎo)電材料(例如銅)填滿。而其上端與一個(gè) 或多個(gè)位于有源區(qū)層430中的元件連接(然而，嚴(yán)格地來說，并非每個(gè)導(dǎo)孔 445都需要如此的連接)。也需注意的是，這些附圖并未完全按比例來顯示。
之后將一載體450設(shè)置于第二半導(dǎo)體晶片420的頂部上。載體450可為 任何能使裸片420穩(wěn)固地設(shè)置且之后能加以移除的材料。明顯地，在接下來 的操作中載體450幫助維持與穩(wěn)固半導(dǎo)體晶片420的不同部分的位置。在此 實(shí)施例中，上述操作包括一背面427的薄化，而其實(shí)際上為縮小基底425的 厚度。之后執(zhí)行一化學(xué)機(jī)械研磨以露出導(dǎo)孔445的下端，如圖7c所示?？?在此階段清理背面427'。之后執(zhí)行一蝕刻工藝以使導(dǎo)孔445的下端稍微突 出于進(jìn)一步縮小后的背面427"，如圖7d所示(需注意的是，為了簡(jiǎn)化刪除 了一些標(biāo)號(hào))。
根據(jù)此實(shí)施例，之后執(zhí)行切割以使第二晶片420上的裸片431至439彼 此完全分離。 一開始可將裸片設(shè)置于膠帶或其他可吸附裸片的材料，以維持 裸片穩(wěn)定度與其相對(duì)位置。選擇已知良好的單獨(dú)的芯片，也就是說將已知不 良的芯片移除。將接合工具490附著于剩余的芯片，于圖中為芯片432、 434、 435與438，如圖7e所示。之后可執(zhí)行一化學(xué)浸泡，例如使用檸檬酸或鹽酸 浴，然而此步驟并非必須。
根據(jù)圖7a至圖7h的實(shí)施例之后將第二半導(dǎo)體晶片420的剩余芯片420' 至于一真空室495中，如圖7f所示。抽真空以產(chǎn)生一真空環(huán)境，且之后執(zhí)行 一真空環(huán)境處理。如前述，在本發(fā)明中，此真空環(huán)境處理包括一個(gè)或多個(gè)氫 氣熱退火、氫氣等離子體處理或氨等離子體處理。接著將基礎(chǔ)半導(dǎo)體晶片410 導(dǎo)入真空室495中，且可將剩余的芯片420'于其接合，如圖7g所示。明顯 地，芯片432、 434、 435與438首先對(duì)齊于一適合的裸片或基礎(chǔ)半導(dǎo)體晶片 410表面上的其他位置。
之后將半導(dǎo)體元件400從真空室495移出，且移除接合工具490，而任何所需的表面調(diào)整或清理可于此時(shí)進(jìn)行。此階段的半導(dǎo)體元件400的結(jié)構(gòu)顯 示于圖7h。之后繼續(xù)其他工藝，以制造額外的元件，分離單獨(dú)的三維堆疊集 成電路元件或其他所需的操作，例如額外芯片的堆疊與連接。
需注意的是，于圖4至圖7h的操作順序可做任何邏輯上允許的變換。 此外，在不超出本發(fā)明精神下，在一些實(shí)施例中可增加其他操作步驟或移除 部分操作步驟。例如，可完全刪除在執(zhí)行真空環(huán)境處理前的化學(xué)浸泡?；蚶?如，良好裸片的篩選可在真空環(huán)境處理后執(zhí)行，或者是在化學(xué)浸泡后立即執(zhí) 行。
以此方式形成的三維堆疊集成電路元件，其芯片間的接合度優(yōu)選，且提 供較長(zhǎng)的等候時(shí)間而不需顯著增加制造成本。需注意的是，除了在特定的實(shí) 施例中特別指出之外，本發(fā)明并不限制在提供任何特定的結(jié)果。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開如上，然而其并非用以限定本發(fā)明，任 何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的改 動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體芯片的接合方法，包括提供一真空環(huán)境；以及在該真空環(huán)境下執(zhí)行一處理，其包括在該半導(dǎo)體芯片上至少進(jìn)行氫氣熱退火、氫氣等離子體處理與氨等離子體處理其中之一。
2. 如權(quán)利要求1所述的半導(dǎo)體芯片的接合方法，在提供該真空環(huán)境前還 包括放置該芯片于一真空室中。
3. 如權(quán)利要求2所述的半導(dǎo)體芯片的接合方法，在執(zhí)行該處理前還包括 從該真空室移出該芯片。
4. 如權(quán)利要求3所述的半導(dǎo)體芯片的接合方法，還包括將該半導(dǎo)體芯片與另一半導(dǎo)體芯片接合。
5. 如權(quán)利要求4所述的半導(dǎo)體芯片的接合方法，在接合前還包括將半導(dǎo) 體從該真空室移進(jìn)一接合室。
6. 如權(quán)利要求4所述的半導(dǎo)體芯片的接合方法，其中該另一半導(dǎo)體芯片 為形成在一半導(dǎo)體晶片上的半導(dǎo)體芯片。
7. 如權(quán)利要求1所述的半導(dǎo)體芯片的接合方法，在該處理前還包括一化 學(xué)浸泡。
8. 如權(quán)利要求7所述的半導(dǎo)體芯片的接合方法，其中該化學(xué)浸泡包括擰 檬酸。
9. 如權(quán)利要求7所述的半導(dǎo)體芯片的接合方法，其中該化學(xué)浸泡包括鹽
10.種半導(dǎo)體芯片的接合方法，包括-形成多個(gè)芯片于一第一半導(dǎo)體晶片上；形成多個(gè)第二芯片于一第二半導(dǎo)體晶片上，其中第二芯片與在該第一晶 片上的一對(duì)應(yīng)的芯片相容；放置該第二半導(dǎo)體晶片于一真空室中；提供一真空于該真空室中；執(zhí)行一真空環(huán)境處理；將該第二半導(dǎo)體晶片對(duì)齊于該第一半導(dǎo)體晶片；以及 將該第一與第二半導(dǎo)體晶片進(jìn)行加熱。
11. 如權(quán)利要求io所述的半導(dǎo)體芯片的接合方法，在接合前還包括切割該第二晶片上的該第二芯片。
12. 如權(quán)利要求11所述的半導(dǎo)體芯片的接合方法，還包括選擇良好的該 第二芯片以進(jìn)行接合。
13. 如權(quán)利要求11所述的半導(dǎo)體芯片的接合方法，還包括將該第二芯片 固定于一載體。
14. 如權(quán)利要求IO所述的半導(dǎo)體芯片的接合方法，還包括蝕刻該第二半 導(dǎo)體晶片的接合面以提升欲接合的導(dǎo)體的輪廓。
15. 如權(quán)利要求IO所述的半導(dǎo)體芯片的接合方法，在該真空環(huán)境處理前 還包括執(zhí)行一化學(xué)浸泡。
全文摘要
本發(fā)明公開一種半導(dǎo)體芯片的接合方法，包括提供一真空環(huán)境；以及在該真空環(huán)境下執(zhí)行一處理，其包括在該半導(dǎo)體芯片上至少進(jìn)行氫氣熱退火、氫氣等離子體處理與氨等離子體處理其中之一。本發(fā)明的優(yōu)點(diǎn)為減少露出的導(dǎo)電材料的氧化，且大幅或完全消除濕氣與化學(xué)殘留物，如此可提供優(yōu)選的附著，因而有優(yōu)選的接合可靠度。本發(fā)明的更進(jìn)一步優(yōu)點(diǎn)為延長(zhǎng)等候時(shí)間，因而減緩工藝中的時(shí)間限制且不會(huì)產(chǎn)生顯著的額外成本。
文檔編號(hào)H01L21/60GK101295654SQ20081009299
公開日2008年10月29日 申請(qǐng)日期2008年4月22日 優(yōu)先權(quán)日2007年4月25日
發(fā)明者余振華, 劉重希, 孫元成, 米玉杰 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司