專利名稱：驅(qū)動電路及設有該電路的電子設備的制作方法
技術領域：
本發(fā)明涉及利用PWM控制來驅(qū)動發(fā)光二極管等負載的驅(qū)動電路及 設有該電路的電子設備，具體涉及一種能夠降低負載端電壓的驅(qū)動電 路及設有該電路的電子設備。
背景技術：
傳統(tǒng)的發(fā)光二極管(以下,簡記LED)驅(qū)動電路中，考慮制造工藝變 化所造成的LED正向電壓變化時，降低電流消耗的最佳方法是采用LED 端電壓比較方式，該方式為根據(jù)LED端電壓和基準電壓的電壓比較結果 來控制由為LED提供電源的恒壓電路所構成的開關調(diào)節(jié)器。然而，在這 種電路中，當根據(jù)脈沖寬度調(diào)制(以下，簡記P麗)的脈沖信號來點亮LED 時，由于LED端電壓不穩(wěn)定，無法控制LED接通時的LED端電壓，因此不得 不采用輸出電壓比較方式，即根據(jù)對開關調(diào)節(jié)器的輸出電壓分壓而得 的分壓電壓與預定基準電壓的電壓比較結果來控制開關調(diào)節(jié)器的輸出 電壓。
圖7是表示如上所述LED驅(qū)動電路構成例的概略框圖。 在圖7的LED驅(qū)動電路100中，恒壓電路101向LED110輸出預定的恒 定電壓,而恒流電路向LED110供給恒定電流。恒壓電路101構成開關調(diào) 節(jié)器，其執(zhí)行開關晶體管(未圖示)的開關控制，以使得對恒壓電路IOI 的輸出電壓Vout分壓而得的分壓電壓成為從基準電壓發(fā)生電路103輸 入的預定基準電壓Vref，從而將預定恒定電壓提供給LEDllO。恒流電路 102從外部接收P麗脈沖信號Spwm，根據(jù)該脈沖信號Spwm向LED供紿恒定 電流。
另外，雖然與本發(fā)明不同，但也有這樣一種發(fā)光二極管驅(qū)動電路裝 置(例如，參照日本特開平ll-42809號公報)，即對各芯片之間的LED亮度變化進行調(diào)整的場合，僅增加一點電路就能實現(xiàn)供給LED的電流變化 量均勻。但是，如圖7所示LED驅(qū)動電路場合，當設定基準電壓Vref時，需要 考慮制造工藝不一致所造成的LED110正向電壓變化，因此LED驅(qū)動電路 整體的消耗電流要比所述LED端電壓比較方式增大。應用于便攜式設備 的顯示裝置等的白光LED的正向電壓最小值為3. 0V，標準值為3. 2V,而 最大值為3. 9V左右。因此，采用輸出電壓比較方式時，不得不考慮因制 造工藝變化而產(chǎn)生的LED正向電壓最大值3.9V的基礎上設定基準電壓 Vref 。由于LED正向電壓的標準值為3. 2V,所以大部電路必須要輸出比 標準值大約O. 7V的電壓。若LED端電壓變大，則驅(qū)動電路自身的消耗電 流增大，例如當驅(qū)動電路由半導體集成電路所構成場合，封裝發(fā)熱就成 了問題。發(fā)明內(nèi)容本發(fā)明就是為解決上述先有技術所存在的問題而提出來的，本發(fā) 明的目的在于提供一種驅(qū)動電路及設有該電路的電路設備，在根據(jù)P麗 脈沖信號來驅(qū)動LED等負載的驅(qū)動電路中，根據(jù)恒壓電路的輸出電壓與 基準電壓的比較結果來控制輸出電壓，因此能夠抑制制造工藝變化所 引起的負載端電壓升高，從而降低消耗電力。為了實現(xiàn)上述目的，本發(fā)明提供一種驅(qū)動電路，用于供電以驅(qū)動由 一個以上發(fā)光二極管構成的負載,其特征在于，包括恒壓電路部，向所述負載的一端供給恒定電壓；恒流電路部，基于從外部輸入的脈沖信號向所述負載的另一端供 給恒定電流； '第一基準電壓發(fā)生電路部，根據(jù)所述恒流電路部的輸出端電壓產(chǎn) 生第一基準電壓，并輸出所產(chǎn)生的第一基準電壓；其中，所述恒壓電路部控制輸出電壓以使得與輸出給所述負載的 輸出電壓成比例的電壓成為所述第一基準電壓。根據(jù)本發(fā)明的驅(qū)動電路，其特征還在于，所述第一基準電壓發(fā)生電路部當所述恒流電路部的輸出端電壓小于預定的第二基準電壓時，使 第一基準電壓上升；當所述恒流電路部的輸出端電壓為大于所述第二
基準電壓的預定第三基準電壓以上時，使第一基準電壓下降；當所述恒
流電路部的輸出端電壓大于所述第二基準電壓而小于所述第三基準電 壓時，維持第一基準電壓。
根據(jù)本發(fā)明的驅(qū)動電路，其特征還在于，所述第一基準電壓發(fā)生電
路部包括
電壓比較電路部，比較所述恒流電路部的輸出端電壓與所述第二 基準電壓及所述第三基準電壓，產(chǎn)生表示該比較結果的信號，并輸出該 信號；
計數(shù)電路部，根據(jù)該比較結果進行加計數(shù)，減計數(shù)或維持計數(shù)； D/A轉換電路部，對表示該計數(shù)電路部計數(shù)的數(shù)字信號進行數(shù)字/
模擬轉換，產(chǎn)生所述第一基準電壓，并輸出該第一基準電壓。
根據(jù)本發(fā)明的驅(qū)動電路，其特征還在于，所述D/A轉換電路部與預
定時鐘信號同步實行對所述計數(shù)電路部的計數(shù)的采樣。
根據(jù)本發(fā)明的驅(qū)動電路，其特征還在于，所述第一基準電壓發(fā)生電 路部具有
第二及第三基準電壓發(fā)生電路部，對電源電壓進行分壓以產(chǎn)生所 述第二基準電壓及第三基準電壓，并輸出所產(chǎn)生的第二及第三基準電 壓。
根據(jù)本發(fā)明的驅(qū)動電路，其特征還在于，所述恒壓電路部、恒流 電路部以及第一基準電壓發(fā)生電路部集成在一個IC 。
為了實現(xiàn)上述目的，本發(fā)明提供一種電子設備，設有驅(qū)動電路，用 于供電以驅(qū)動由一個以上發(fā)光二極管所構成的負載，其特征在于，所述 驅(qū)動電路包括
恒壓電路部，向所述負載的一端供給恒定電壓；
恒流電路部，根據(jù)從外部輸入的脈沖信號向所述負載的另一端供 給恒定電流；
第一基準電壓發(fā)生電路部，根據(jù)所述恒流電路部的輸出端電壓產(chǎn)生第一基準電壓，并輸出所產(chǎn)生的第一基準電壓；
其中，所述恒壓電路部控制輸出電壓以使與輸出給所述負載的輸 出電壓成比例的電壓成為所述第一基準電壓。
根據(jù)本發(fā)明的電子設備，其特征還在于,所述第一基準電壓發(fā)生電
路部當所述恒流電路部的輸出端電壓小于預定的第二基準電壓時，使 第一基準電壓上升；當所述恒流電路部的輸出端電壓為大于所述第二
基準電壓的預定的第三基準電壓以上時，使第一基準電壓下降；當所述
恒流電路部的輸出端電壓大于所述第二基準電壓而小于所述第三基準 電壓時，則維持第一基準電壓。
根據(jù)本發(fā)明的電子設備，其特征還在于，所述第一基準電壓發(fā)生電
路部具有
電壓比較電路部，比較所述恒流電路部的輸出端電壓與所述第二 基準電壓及所述第三基準電壓，產(chǎn)生表示該比較結果的信號，并輸出該 信號；
計數(shù)電路部，根據(jù)該比較結果進行加計數(shù)，減計數(shù)或維持計數(shù)；
D/A轉換電路部，對表示該計數(shù)電路部的計數(shù)的數(shù)字信號進行數(shù)字 /模擬轉換，以產(chǎn)生所述第一基準電壓，并輸出該第一基準電壓。
根據(jù)本發(fā)明的電子設備，其特征還在于，所述D/A轉換電路部與預 定時鐘信號同步實行對所述計數(shù)電路部的計數(shù)的采樣。
根據(jù)本發(fā)明的電子設備，其特征還在于，所述第一基準電壓發(fā)生電 路部具有
第二及第三基準電壓發(fā)生電路部，對電源電壓進行分壓以產(chǎn)生所 述第二基準電壓及第三基準電壓，并輸出所產(chǎn)生的第二及第三基準電 壓。
下面說明本發(fā)明的效果。
如上所述可知，按照本發(fā)明的驅(qū)動電路及設有該電路的電子設備， 恒流電路部根據(jù)從外部輸入的脈沖信號控制向負載提供恒流，以使為 該負載提供電源的恒壓電路產(chǎn)生這樣的輸出電壓輸出給負載與該輸出電壓成比例的電壓成為根據(jù)恒流電路部的輸出端電壓變化的第一基 準電壓，因此，即使在以P麗脈沖信號來驅(qū)動由發(fā)光二極管等構成的負 載的驅(qū)動電路，也能夠抑制因制造工藝不一致而負載端電壓上升，從而 實現(xiàn)消耗電力降低。


圖l是表示本發(fā)明第一實施例的驅(qū)動電路構成例的概略框圖2表示圖1的恒流電路3及第 一基準電壓發(fā)生電路4的電路例； 圖3表示圖1及圖2的恒壓電路2的電路例； 圖4表示圖2的信號SA-SC波形例的時序圖； 圖5表示在啟動時圖2各信號波形例的時序圖； 圖6表示圖1第一基準電壓發(fā)生電路4的另一電流例； 圖7是表示以往的驅(qū)動電路構成例的概略框圖。
具體實施例方式
下面，結合附圖和實施例詳細說明本發(fā)明。
圖l是表示本發(fā)明第一實施例的驅(qū)動電路構成例的概略框圖。
參見圖1，驅(qū)動電路1為根據(jù)脈寬調(diào)制的脈沖信號來點亮LED10的驅(qū)
動電路，其可裝配在攜帶設備等電子設備中，根據(jù)需要，也可將驅(qū)動電 路1和LED1—起裝配到電子設備中。
驅(qū)動電路1設有恒壓電路2、恒流電路3及第一基準電壓發(fā)生電路4: 所述恒壓電路2構成開關調(diào)節(jié)器，所述恒流電路3根據(jù)從外部輸入的脈 沖信號Spwm向LED提供恒定電流，所述第一基準電壓發(fā)生電路4產(chǎn)生與 恒流電路和LED10陰極的連接點電壓相對應的第一基準電壓Vrefl，輸 出到恒壓電路2。恒壓電路2構成恒壓電路部，恒流電路3構成恒流電路 部，第一基準電壓發(fā)生電路4構成第一基準電壓發(fā)生電路部，LED10構成 負載。
恒壓電路2對輸出電壓Vout進行控制，以使得對輸出紿LED10陽極 的輸出電壓Vout進行分壓而得的分壓電壓Vfb成為第一基準電壓Vrefl。若脈沖信號Spwm為預定的信號電平如高電平，則恒流電路3向 LED10供給恒定電流;若脈沖信號Spwm為低電平，則停止供給。第一基準 電壓發(fā)生電路當恒流電路3和LED10陰極的連接點電壓小于預定的第二 基準電壓Vref2時，使第一基準電壓Vrefl上升；當恒流電路3和LED10陰 極的連接點電壓為大于第二基準電壓Vref2的第三基準電壓Vref3以上 時，使第一基準電壓Vrefl降低；當恒流電路3和LED10陰極的連接點電 壓大于第二基準電壓Vref2而小于第三基準電壓Vref3時，使第一基準 電壓Vrefl保持不變，并輸出該第一基準電壓Vrefl。
圖2表示圖1的恒流電路3及第一基準電壓發(fā)生電路4的電路例。 在圖2中，恒流電路3由麗0S晶體管M1及M2、開關Swl、恒流源ll以 及延遲電路12構成，第一基準電壓發(fā)生電路4由比較器21和22、鎖存電 路23和24、計數(shù)器25、數(shù)字/模擬(以下，簡記D/A)轉換器26、分頻器27、 延遲電路28、"與"電路29以及電阻R21-R23所構成。比較器21和22 構成電壓比較電路部，鎖存電路23、 24以及計數(shù)器25構成計數(shù)電路部， D/A轉換器構成D/A轉換電路部，電阻R21-R23構成第二及第三基準電壓 發(fā)生電路部。
在恒流電路3中，恒流源11和NM0S晶體管M1串聯(lián)連接在電源電壓 Vdd和地電壓之間，恒流源ll向麗OS晶體管Ml提供預定的恒定電流。 麗OS晶體管Ml的柵極從外部接收預定的偏置電壓Vbias， NMOS晶體管 M2的柵極也通過開關SWl接收偏置電壓Vbias。另外，麗0S晶體管M2連 接在LED10和地電壓之間，麗OS晶體管M2的漏極構成恒流電路3的輸出 端。延遲電路12將從外部輸入的脈沖信號SpMi延遲預定的第一延遲時 間T1輸出，作為脈沖信號SA,開關SW1根據(jù)脈沖信號SA實行開關切換。
在第一基準電壓發(fā)生電路4中，電阻R21-R23串聯(lián)連接在電源電壓 Vdd和地電壓之間，電阻R21和電阻R22的連接點電壓構成第三基準電壓 Vref3，其輸入比較器21的反相輸入端。另夕卜，電阻R22和電阻R23的連 接點電壓構成第二基準電壓Vref2，其輸入比較器22的反相輸入端。 LED10陰極和匪OS晶體管M2漏極的連接點信號SB分別輸入比較器21及 22的各非反相輸入端，比較器21和22的各輸入信號分別對應輸人鎖存電路23和24。
脈沖信號SA在延遲電路28中被延遲預定的第二延遲時間T2，并輸 入"與"電路29的一方的輸入端，脈沖信號Spwm輸入"與"電路29另 一方的輸入端。"與"電路29的輸出信號SC分別輸出到鎖存電路23和 24，鎖存電路23和24根據(jù)信號SC實行鎖存操作。鎖存電路23和24的各 輸出信號SD1和SD2分別輸入計數(shù)器25，計數(shù)器25將表示計數(shù)值的數(shù)碼 信號輸出到D/A轉換器。分頻器27對從外部輸入的基準時鐘信號Src進 行分頻后向D/A轉換器26輸出作為時鐘信號SE。 D/A轉換器26與時鐘信 號同步實行對從計數(shù)器25輸入的信號的采樣，并實行D/A轉換，向恒壓 電路2輸出所轉換的信號作為第一基準電壓Vrefl。
圖3表示圖1及圖2的恒壓電路2的電路例。該圖3以降壓型開關調(diào)節(jié) 器為例。
在圖3中，恒壓電路2構成同步整流型開關調(diào)節(jié)器，其將作為輸入電 壓輸入的電源電壓Vdd轉換成預定的恒定電壓，向LED10陽極輸出所轉 換的恒定電壓作為輸出電壓Vout。
恒壓電路2設有開關晶體管M31、同步整流用晶體管M32、輸出電壓 檢測用電阻R31和R32、電感器L31、平滑用輸出電容器Co、誤差放大電 路31、振蕩電路32、 P麗比較器33以及反相器34，所述開關晶體管M31 由用于控制電源電壓Vdds的輸出而實行開關切換的PMOS晶體管所構成， 所述同步整流用晶體管M32由麗OS晶體管所構成。
輸出電壓檢測用電阻R31、 R32對輸出電壓Vout進行分壓，并輸出分 壓而得的分壓電壓Vfb。誤差放大電路31放大所輸入的分壓電壓Vfb與 第一基準電壓Vrefl的電壓差，產(chǎn)生輸出信號EAo輸出。
振蕩電路32從來自外部的輸入基準時鐘信號Src產(chǎn)生預定的三角 波信號TW輸出，P麗比較器33根據(jù)誤差放大電路31的輸出信號EAo和所 述三角波信號TW信號而產(chǎn)生對輸出信號EAo進行脈寬調(diào)制的脈沖信號 Sp輸出。脈沖信號Sp經(jīng)過反相器34反相后，分別輸入到開關調(diào)節(jié)器M31 及同步整流用晶體管M32的各柵極。開關調(diào)節(jié)器M31及同步整流用晶體 管M32串聯(lián)連接在電源電壓Vdd和地電壓之間，將開關調(diào)節(jié)器M31及同步整流用晶體管M32的連接點作為Lx。
電感器L31連接在連接點Lx和輸出電壓Vout之間，輸出電壓Vout和 地電壓之間，串聯(lián)連接電阻R31及R32，同時，連接輸出電容器Co，分壓電 壓Vfb從電阻R31和R32的連接點輸出。分壓電壓Vfb輸入誤差放大電路 31的反相輸入端，第一基準電壓Vrefl輸入誤差放大電路31的非反相輸 入端，誤差放大電路31的輸出端與P麗比較器33的非反相輸入端連接。 三角波信號TW輸入PWM比較器33的反相輸入端，P麗比較器33輸出的脈 沖信號Sp經(jīng)過反相器34分別輸入開關調(diào)節(jié)器M31及同步整流用晶體管 M32的各柵極。
若輸出電壓Vout變大，則誤差放大電路31的輸出信號EAo電壓降低， 從而來自P麗比較器33的脈沖信號Sp的占空比變小。結果，開關調(diào)節(jié)器 M31的接通時間變短，與此相應，同步整流用晶體管M32的接通時間變長， 因此輸出電壓Vout降低。若輸出電壓Vout變小，則誤差放大電路31的輸 出信號EAo電壓上升，從而來自P麗比較器33的脈沖信號Sp的占空比變 大。結果，開關調(diào)節(jié)器M31的接通時間變長，與此相應，同步整流用晶 體管M32的接通時間變短，因此輸出電壓Vout上升。通過重復上述操作， 保證輸出電壓Vout穩(wěn)定在預定電壓上。
在這樣結構中，圖4是表示信號SA-SC的波形例的時序圖，下面利用 圖4對恒流電路3及鎖存電路23、 24動作進行說明。
若脈沖信號Spwm在延遲電路12被延遲而產(chǎn)生的脈沖信號為高電平， 則開關SW1接通以處于導通狀態(tài)，從而信號SB電壓降到從輸出電壓Vout 減去LED10正向電壓的電壓；若脈沖信號SA為低電平，則開關SW1斷開以 處于截止狀態(tài)，從而信號SB電壓上升。"與"電路29在脈沖信號Spwm 變?yōu)楦唠娖街笱舆t電路28的輸出信號變?yōu)楦唠娖降臅r段，輸出低電 平信號SC，若延遲電路28的輸出信號變?yōu)楦唠娖?，則輸出高電平信號 SC。
接著，"與"電路29若脈沖信號Spwm變?yōu)榈碗娖?，則不管延遲電路 28的輸出信號如何，都輸出低電平信號SC。鎖存電路23及24若信號SC 由高電平降到低電平，則分別鎖存對應的比較器21及22的輸出信號電平。
另一方面，比較器21若信號SB電壓等于或大于第三基準電壓Vref3， 則輸出高電平信號；若信號SB電壓小于第三基準電壓Vref3，則輸出低 電平信號。比較器22若信號SB電壓大于第二基準電壓Vref2，則輸出高 電平信號;若信號SB電壓小于第二基準電壓Vref2，則輸出低電平信號。
計數(shù)器25當鎖存電路23及24的各輸出信號SD1及SD2同時為高電平 時，執(zhí)行減法計數(shù)；當鎖存電路23及24的各輸出信號SD1及SD2同時為低 電平時，執(zhí)行加法計數(shù);當鎖存電路23及24的各輸出信號SD1及SD2的信 號電平不同時，維持當前的計數(shù)。表示計數(shù)器25計數(shù)的數(shù)字信號被輸出 到D/A轉換器26，而D/A轉換器26與從分頻器27輸入的時鐘信號同步實 行對所輸入數(shù)字信號的采樣，例如與時鐘信號SE從低電平到高電平的 上升沿同步，對所輸入的數(shù)字信號進行D/A轉換，產(chǎn)生第一基準電壓 Vrefl，并向恒壓電路2中誤差放大電路31的非反相輸入端輸出。
在此，圖5是表示啟動時圖2各信號波形圖的時序圖，下面利用圖5 說明啟動時圖2第一基準電壓發(fā)生電路4的動作。
當電源電壓Vdd供電開始，同時脈沖信號Sp碰開始輸入的啟動時， 鎖存電路23及24的各輸出信號SD1及SD分別為低電平，如圖5所示，從而 計數(shù)器25進行加計數(shù)。因此，從D/A轉換器26輸出的第一基準電壓Vref 1 與從分頻器27輸入的時鐘信號SE的信號電平上升沿同步梯次上升，隨 之，恒壓電路2逐漸提升輸出電壓Vout。即，由圖5可知，恒壓電路2及第 一基準電壓發(fā)生電路4在實行使輸出電壓Vout逐漸升高的軟起動操作，
因此無需另外設置軟起動電路，也能實現(xiàn)軟起動操作。
在圖2中，用電阻R21-R23對電源電壓進行分壓而產(chǎn)生第二基準電 壓Vref2及第三基準電壓Vref3，但也可以將電阻25插入到恒流源ll和 麗0S晶體管M1之間，從電阻R25和麗0S晶體管M1漏極的連接點輸出第二 基準電壓Vref2，同時從恒流源11和電阻R25的連接點輸出第三基準電 壓Vref3，如圖6所示。由此，能夠減少電阻數(shù)、縮小電路面積、降低費 用。
這樣，按照本第一實施例的驅(qū)動電路，恒流電路3根據(jù)從外部輸入的脈沖信號Spwm控制提供給LEC10的恒流，以使為LED10提供電源的恒 壓電路2產(chǎn)生這樣的輸出電壓Vout提供給LEDlO:對輸出電壓Vou分壓而 得的分壓電壓成為根據(jù)恒流電路3和LED10的連接點電壓而變化的第一 基準電壓。這樣，即使在根據(jù)PWM脈沖信號點亮LED的驅(qū)動電路中也能夠 抑制制造工藝所造成的LED端電壓升高，降低消耗電力。
在上述說明中，以驅(qū)動一個LED10的場合為例作了說明，但這僅僅 是一例，本發(fā)明并不局限于此，本發(fā)明也可以適用于驅(qū)動一個以上 LED10的驅(qū)動電路。驅(qū)動多個LED10時，例如，可并聯(lián)所有LEDIO。
此外，在上述說明中，以驅(qū)動LED10的驅(qū)動電路為例作了說明，但本 發(fā)明也可以適用于驅(qū)動LED以外負載的電路，這種場合，使用負載代替 LEDIO。
上面參照

了本發(fā)明的實施例，但本發(fā)明并不局限于上述 實施例。在本發(fā)明技術思想范圍內(nèi)可以作種種變更，它們都屬于本發(fā)明 的保護范圍。
權利要求
1. 一種驅(qū)動電路，用于供電驅(qū)動由一個以上發(fā)光二極管所構成的負載，其特征在于，包括恒壓電路部，向所述負載的一端供給恒定電壓；恒流電路部，根據(jù)從外部輸入的脈沖信號向所述負載的另一端供給恒定電流；第一基準電壓發(fā)生電路部，根據(jù)所述恒流電路部的輸出端電壓產(chǎn)生第一基準電壓，并輸出所產(chǎn)生的第一基準電壓；其中，所述恒壓電路部控制輸出電壓以使輸出給所述負載的輸出電壓成比例的電壓成為所述第一基準電壓。
2. 根據(jù)權利要求l所述的驅(qū)動電路,其特征在于，所述第一基準電 壓發(fā)生電路部當所述恒流電路部的輸出端電壓小于預定的第二基準電 壓時，使第一基準電壓上升；當所述恒流電路部的輸出端電壓為大于所 述第二基準電壓的預定第三基準電壓以上時，使第一基準電壓下降；當 所述恒流電路部的輸出端電壓大于所述第二基準電壓而小于所述第三 基準電壓時，則維持第一基準電壓。
3. 根據(jù)權利要求2所述的驅(qū)動電路，其特征在于,所述第一基準電 壓發(fā)生電路部包括電壓比較電路部,用于比較所述恒流電路部的輸出端電壓與所述 第二基準電壓及所述第三基準電壓，產(chǎn)生并輸出表示該比較結果的信 號；計數(shù)電路部，根據(jù)該比較結果進行加計數(shù)，減計數(shù)或維持計數(shù)； D/A轉換電路部，用于對表示該計數(shù)電路部的計數(shù)的數(shù)字信號進行數(shù)字/模擬轉換以產(chǎn)生所述第一基準電壓，并輸出該第一基準電壓。
4. 根據(jù)權利要求3所述的驅(qū)動電路，其特征在于，所述D/A轉換電路部與預定時鐘信號同步實行對所述計數(shù)電路部計數(shù)的采樣。
5. 根據(jù)權利要求3或4所述的驅(qū)動電路，其特征在于，所述第一基準電壓發(fā)生電路部包括第二及第三基準電壓發(fā)生電路部,用于對電源電壓進行分壓以產(chǎn) 生所述第二基準電壓及第三基準電壓，并輸出所產(chǎn)生的第二及第三基 準電壓。
6. 根據(jù)權利要求l-5中任一個所述的驅(qū)動電路，其特征在于，所 述恒壓電路部、恒流電路部以及第一基準電壓發(fā)生電路部集成在一個 IC。
7. —種電子設備，設有驅(qū)動電路，用于供電驅(qū)動由一個以上發(fā)光二 極管所構成的負載，其特征在于，所述驅(qū)動電路包括恒壓電路部，向所述負載的一端供給恒定電壓； 恒流電路部，基于從外部輸入的脈沖信號向所述負載的另一端供 給恒定電流；第一基準電壓發(fā)生電路部，根據(jù)所述恒流電路部的輸出端電壓產(chǎn) 生第一基準電壓，并輸出所產(chǎn)生的第一基準電壓；其中，所述恒壓電路部控制輸出電壓以使得與輸出給所述負載的 輸出電壓成比例的電壓成為所述第一基準電壓。
8. 根據(jù)權利要求7中所述的電子設備，其特征在于，所述第一基準 電壓發(fā)生電路部當所述恒流電路部的輸出端電壓小于預定的第二基準 電壓時，使第一基準電壓上升；當所述恒流電路部的輸出端電壓為大于 所述第二基準電壓的預定的第三基準電壓以上時，使第一基準電壓下 降；當所述恒流電路部的輸出端電壓大于所述第二基準電壓而小于所 述第三基準電壓時，則維持第一基準電壓。
9. 根據(jù)權利要求8所述的電子設備，其特征在于，所述第一基準電 壓發(fā)生電路部包括電壓比較電路部，比較所述恒流電路部的輸出端電壓與所述第二 基準電壓及所述第三基準電壓，產(chǎn)生表示該比較結果的信號，并輸出該 信號；計數(shù)電路部，根據(jù)該比較結果進行加計數(shù)，減計數(shù)或維持計數(shù)； D/A轉換電路部，對表示該計數(shù)電路部計數(shù)的數(shù)字信號進行數(shù)字/模擬轉換，以產(chǎn)生所述第一基準電壓，并輸出該第一基準電壓。
10. 根據(jù)權利要求9所述的電子設備，其特征在于，所述D/A轉換電 路部與預定時鐘信號同步實行對所述計數(shù)電路部計數(shù)的采樣。
11. 根據(jù)權利要求9或10所述的電子設備，其特征在于，所述第一 基準電壓發(fā)生電路部包括第二及第三基準電壓發(fā)生電路部，對電源電壓進行分壓以產(chǎn)生所 述第二基準電壓及第三基準電壓，并輸出所產(chǎn)生的第二及第三基準電 壓。
全文摘要
本發(fā)明公開了一種驅(qū)動電路及設有該電路的電子設備。該驅(qū)動電路中，恒流電路3根據(jù)從外部輸入的脈沖信號Spwm控制向LED10輸出的恒定電流，以使為所述LED10提供電源的恒壓電路產(chǎn)生這樣的輸出電壓Vout并輸出給LED10對輸出電壓Vout分壓而得的分壓電壓成為根據(jù)恒流電路3和LED10的連接點電壓變化的第一基準電壓Vref1，從而能夠抑制因制造工藝變化而LED等負載端電壓升高，降低消耗電力。
文檔編號H01L33/00GK101304625SQ20081009704
公開日2008年11月12日 申請日期2008年5月12日 優(yōu)先權日2007年5月11日
發(fā)明者釜谷智彥 申請人:株式會社理光