專(zhuān)利名稱(chēng)：達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體芯片封裝結(jié)構(gòu)及其制作方法，尤指一種不需通過(guò)打線制程(wire-bonding process)即可達(dá)成電性連接的無(wú)基板半導(dǎo)體芯片封裝結(jié)構(gòu)(semiconductor chip package structure)及其制作方法。

背景技術(shù)：
請(qǐng)參閱圖1所示，其為已知以打線制程(wire-bonding process)制作的發(fā)光二極管封裝結(jié)構(gòu)的剖面示意圖。由圖中可知，已知的發(fā)光二極管封裝結(jié)構(gòu)包括一基底結(jié)構(gòu)1、多個(gè)設(shè)置于該基底結(jié)構(gòu)1上端的發(fā)光二極管2、多條導(dǎo)線3、及多個(gè)熒光膠體4。
其中，每一個(gè)發(fā)光二極管2是以其出光表面20背向該基底結(jié)構(gòu)1而設(shè)置于該基底結(jié)構(gòu)1上，并且每一個(gè)發(fā)光二極管2上端的正、負(fù)電極區(qū)域21、22是通過(guò)兩條導(dǎo)線3以電性連接于該基底結(jié)構(gòu)1的相對(duì)應(yīng)的正、負(fù)電極區(qū)域11、12。再者，每一個(gè)熒光膠體4是覆蓋于該相對(duì)應(yīng)的發(fā)光二極管2及兩條導(dǎo)線3上端，以保護(hù)該相對(duì)應(yīng)的發(fā)光二極管2。
然而，已知的打線制程除了增加制造程序及成本外，有時(shí)還必須擔(dān)心因打線而有電性接觸不良的情況發(fā)生。再者，由于該兩個(gè)導(dǎo)線3的一端皆設(shè)置于該發(fā)光二極管2上端的正負(fù)電極區(qū)域21、22，因此當(dāng)該發(fā)光二極管2通過(guò)該出光表面20進(jìn)行光線投射時(shí)，該兩條導(dǎo)線3將造成投射陰影，而降低該發(fā)光二極管2的發(fā)光品質(zhì)。
因此，由上可知，目前已知的發(fā)光二極管封裝結(jié)構(gòu)，顯然具有不便與缺點(diǎn)存在，而待加以改善。


發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題，在于提供一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)及其制作方法，所述的無(wú)基板半導(dǎo)體芯片封裝結(jié)構(gòu)不需通過(guò)打線制程即可達(dá)成電性連接，因此本發(fā)明可省略打線制程并且可免去因打線而有電性接觸不良的情況發(fā)生。
為了解決上述技術(shù)問(wèn)題，根據(jù)本發(fā)明的其中一種方案，提供一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)(semiconductor chip package structure)，其包括一封裝單元、至少一半導(dǎo)體芯片、一第一絕緣單元、一第一導(dǎo)電單元、一第二導(dǎo)電單元、及一第二絕緣單元；其中，該封裝單元具有至少一中央容置槽；該至少一半導(dǎo)體芯片容置于該至少一中央容置槽內(nèi)，并且該至少一半導(dǎo)體芯片的上表面具有多個(gè)導(dǎo)電焊墊。該第一絕緣單元具有至少一形成于該些導(dǎo)電焊墊之間的第一絕緣層，以使得該些導(dǎo)電焊墊彼此絕緣。
該第一導(dǎo)電單元具有多個(gè)第一導(dǎo)電層，并且其中一第一導(dǎo)電層成形于該第一絕緣層上且位于該至少一半導(dǎo)體芯片的上方，其余的第一導(dǎo)電層的一端分別電性連接于該些導(dǎo)電焊墊；該第二導(dǎo)電單元具有多個(gè)第二導(dǎo)電層，其中一第二導(dǎo)電層成形于上述位于該至少一半導(dǎo)體芯片上方的第一導(dǎo)電層上，其余的第二導(dǎo)電層分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層上；該第二絕緣單元成形于該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間，以使得該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間產(chǎn)生電性隔絕。
為了解決上述技術(shù)問(wèn)題，根據(jù)本發(fā)明的其中一種方案，提供一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)(semiconductor chip package structure)的制作方法，其包括下列步驟首先，提供至少兩顆半導(dǎo)體芯片，其中每一顆半導(dǎo)體芯片具有多個(gè)導(dǎo)電焊墊；接著，將一覆著性高分子材料(adhesive polymericmaterial)黏貼于一具有至少兩個(gè)穿孔的基板單元的下表面；然后，將上述至少兩顆半導(dǎo)體芯片容置于上述至少兩個(gè)穿孔內(nèi)并設(shè)置于該覆著性高分子材料上，其中該些導(dǎo)電焊墊面向該覆著性高分子材料；緊接著，將一封裝單元覆蓋于該基板單元、該覆著性高分子材料、及上述至少兩顆半導(dǎo)體芯片上。
然后，將該封裝單元反轉(zhuǎn)并且移除該覆著性高分子材料，以使得該些導(dǎo)電焊墊外露并朝上；接下來(lái)，成形具有多個(gè)第一導(dǎo)電層的第一導(dǎo)電單元，并且其中兩個(gè)第一導(dǎo)電層分別位于該至少兩顆半導(dǎo)體芯片的上方，其余的第一導(dǎo)電層的一端分別電性連接于該些導(dǎo)電焊墊；然后，成形具有多個(gè)第二導(dǎo)電層的第二導(dǎo)電單元，并且其中兩個(gè)第二導(dǎo)電層分別成形于上述位于該至少兩顆半導(dǎo)體芯片上方的兩個(gè)第一導(dǎo)電層上，其余的第二導(dǎo)電層分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層上；接著，成形一具有多個(gè)絕緣層的絕緣單元于該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間，以使得該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間產(chǎn)生電性隔絕；最后，依序切割上述位于每一顆半導(dǎo)體芯片兩側(cè)的第二導(dǎo)電單元、第一導(dǎo)電單元、及封裝單元，以形成至少兩顆單顆的無(wú)基板單元的半導(dǎo)體芯片封裝結(jié)構(gòu)。
為了解決上述技術(shù)問(wèn)題，根據(jù)本發(fā)明的再一種方案，提供一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，包括一封裝單元，其具有至少一中央容置槽；至少一半導(dǎo)體芯片，其容置于該至少一中央容置槽內(nèi)，并且該至少一半導(dǎo)體芯片的上表面具有多個(gè)導(dǎo)電焊墊；一第一導(dǎo)電單元，其具有多個(gè)第一導(dǎo)電層，并且其中一第一導(dǎo)電層位于該至少一半導(dǎo)體芯片的上方，其余的第一導(dǎo)電層的一端分別電性連接于該些導(dǎo)電焊墊；一第二導(dǎo)電單元，其具有多個(gè)第二導(dǎo)電層，其中一第二導(dǎo)電層成形于上述位于該至少一半導(dǎo)體芯片上方的第一導(dǎo)電層上，其余的第二導(dǎo)電層分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層上；以及一絕緣單元，其成形于該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間，以使得該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間產(chǎn)生電性隔絕。
為了能更進(jìn)一步了解本發(fā)明為達(dá)成預(yù)定目的所采取的技術(shù)、手段及功效，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明與附圖，相信本發(fā)明的目的、特征與特點(diǎn)，當(dāng)可由此得一深入且具體的了解，然而所附圖式僅提供參考與說(shuō)明用，并非用來(lái)對(duì)本發(fā)明加以限制。



圖1為已知以打線制程(wire-bonding process)制作的發(fā)光二極管封裝結(jié)構(gòu)的剖面示意圖； 圖2為本發(fā)明達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法的第一實(shí)施例的流程圖； 圖2A至圖2K分別為本發(fā)明達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)(semiconductor chip package structure)的第一實(shí)施例的制作流程剖面示意圖； 圖3為本發(fā)明達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法的第二實(shí)施例的流程圖； 圖3A至圖3K分別為本發(fā)明達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)(semiconductor chip package structure)的第二實(shí)施例的制作流程剖面示意圖；以及 圖4A至圖4C為本發(fā)明第二實(shí)施例的第一絕緣層的制作流程剖面示意圖。
主要元部件符號(hào)說(shuō)明 1基底結(jié)構(gòu) 11正電極區(qū)域 12負(fù)電極區(qū)域 2發(fā)光二極管20發(fā)光表面 21正電極區(qū)域 22負(fù)電極區(qū)域 3導(dǎo)線 4熒光膠體 1a基板單元 10a穿孔 2a半導(dǎo)體芯片 20a導(dǎo)電焊墊 200a正極焊墊 201a負(fù)極焊墊 202a發(fā)光表面 3a封裝單元 4a第一導(dǎo)電單元 40a第一導(dǎo)電層 5a第二導(dǎo)電單元 50a第二導(dǎo)電層 6a絕緣單元 60a絕緣層 A覆著性高分子材料 Ba絕緣材料 C1a第一導(dǎo)電材料 C2a第二導(dǎo)電材料 1b基板單元 10b穿孔 2b半導(dǎo)體芯片20b導(dǎo)電焊墊 21b第一絕緣層 200b正極焊墊 201b負(fù)極焊墊 202b發(fā)光表面 3b封裝單元 4b第一導(dǎo)電單元 40b第一導(dǎo)電層 5b第二導(dǎo)電單元 50b第二導(dǎo)電層 6b第二絕緣單元 60b第二絕緣層 A覆著性高分子材料 B1b第一絕緣材料 B2b第一絕緣材料 C1b第一導(dǎo)電材料 C2b第二導(dǎo)電材料 P1a、P2a半導(dǎo)體芯片封裝結(jié)構(gòu) 2a半導(dǎo)體芯片20a導(dǎo)電焊墊 3a′封裝單元30a′中央容置槽 4a′第一導(dǎo)電單元40a第一導(dǎo)電層 40a′第一導(dǎo)電層 5a′第二導(dǎo)電單元50a第二導(dǎo)電層 50a′第二導(dǎo)電層 6a′絕緣單元60a絕緣層 P1b、P2b半導(dǎo)體芯片封裝結(jié)構(gòu) 2b半導(dǎo)體芯片20b導(dǎo)電焊墊 21b第一絕緣層 3b′封裝單元30b′中央容置槽 4b′第一導(dǎo)電單元40b第一導(dǎo)電層 40b′第一導(dǎo)電層 5b′第二導(dǎo)電單元50b第二導(dǎo)電層 50b′第二導(dǎo)電層 6b′第二絕緣單元 60b第二絕緣層
具體實(shí)施例方式 請(qǐng)參閱圖2、及圖2A至圖2K所示，本發(fā)明第一實(shí)施例提供一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其包括下列步驟 步驟S100首先，請(qǐng)配合圖2及圖2A所示，將一覆著性高分子材料(adhesive polymeric material)A黏貼于一具有至少兩個(gè)穿孔10a的基板單元1a的下表面。
步驟S102接著，請(qǐng)配合圖2及圖2B所示，將至少兩顆半導(dǎo)體芯片2a容置于上述至少兩個(gè)穿孔10a內(nèi)并設(shè)置于該覆著性高分子材料A上，其中每一顆半導(dǎo)體芯片2a具有多個(gè)導(dǎo)電焊墊20a，并且該些導(dǎo)電焊墊20a是面向該覆著性高分子材料A。以第一實(shí)施而言，每一顆半導(dǎo)體芯片2a可為一發(fā)光二極管芯片。
步驟S104接著，請(qǐng)配合圖2及圖2C所示，將一封裝單元3a覆蓋于該基板單元1a、該覆著性高分子材料A、及上述至少兩顆半導(dǎo)體芯片2a上。以第一實(shí)施而言，該封裝單元3a可為一熒光材料，并且該些導(dǎo)電焊墊20a分成一正極焊墊200a及一負(fù)極焊墊201a，此外每一顆半導(dǎo)體芯片2a具有一設(shè)置于該些導(dǎo)電焊墊20a的相反端的發(fā)光表面202a。
步驟S106然后，請(qǐng)配合圖2及圖2D所示，將該封裝單元3a反轉(zhuǎn)并且移除該覆著性高分子材料A，以使得該些導(dǎo)電焊墊20a外露并朝上。
步驟S108接下來(lái)，請(qǐng)配合圖2及圖2E所示，形成一第一導(dǎo)電材料C1a于上述至少兩顆半導(dǎo)體芯片2a、該封裝單元3a及該基板單元1a上并電性連接于該些導(dǎo)電焊墊20a。此外，該第一導(dǎo)電材料C1a是以蒸鍍(evaporation)、濺鍍(sputtering)、電鍍(electroplating)、或無(wú)電電鍍(electroless plating)的方式形成。
步驟S110接著，請(qǐng)配合圖2及圖2F所示，移除部分的第一導(dǎo)電材料C1a，以形成一具有多個(gè)第一導(dǎo)電層40a的第一導(dǎo)電單元4a，并且其中兩個(gè)第一導(dǎo)電層40a分別位于該至少兩顆半導(dǎo)體芯片2a的上方，其余的第一導(dǎo)電層40a分別電性連接于該些導(dǎo)電焊墊20a，其中該第一導(dǎo)電單元4a為一凸塊底層金屬(under bump metallization，UBM)。另外，上述移除部分的第一導(dǎo)電材料C1a的步驟是通過(guò)曝光(exposure)、顯影(development)及蝕刻(etching)過(guò)程的配合來(lái)完成。
步驟S112接著，請(qǐng)配合圖2及圖2G所示，形成一第二導(dǎo)電材料C2a于該第一導(dǎo)電單元4a上。此外，該第二導(dǎo)電材料C2a可以蒸鍍(evaporation)、濺鍍(sputtering)、電鍍(electroplating)、或無(wú)電電鍍(electroless plating)的方式形成于該第一導(dǎo)電單元4a上。
步驟S114接著，請(qǐng)配合圖2及圖2H所示，移除部分的第二導(dǎo)電材料C2a，以形成一具有多個(gè)第二導(dǎo)電層50a的第二導(dǎo)電單元5a，并且其中兩個(gè)第二導(dǎo)電層50a分別成形于上述位于該至少兩顆半導(dǎo)體芯片2a上方的兩個(gè)第一導(dǎo)電層40a上，其余的第二導(dǎo)電層50a分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊20a的第一導(dǎo)電層40a上。另外，上述移除部分的第二導(dǎo)電材料C2a的步驟是通過(guò)曝光(exposure)、顯影(development)及蝕刻(etching)過(guò)程的配合來(lái)完成。
步驟S116接下來(lái)，請(qǐng)配合圖2及圖2I所示，成形一絕緣材料Ba于該些第一導(dǎo)電層40a彼此之間、該些第二導(dǎo)電層50a彼此之間、及該第二導(dǎo)電單元5a上。此外，該絕緣材料Ba是以印刷(printing)、涂布(coating)、或噴涂(spring)的方式形成，然后再通過(guò)預(yù)烤(pre-curing)程序以硬化(hardening)該絕緣材料Ba。
步驟S118接下來(lái)，請(qǐng)配合圖2及圖2J所示，移除部分的絕緣材料Ba以形成一具有多個(gè)絕緣層60a的絕緣單元6a于該些第一導(dǎo)電層40a彼此之間、該些第二導(dǎo)電層50a彼此之間、及部分第二導(dǎo)電單元5a上，以使得該些第一導(dǎo)電層40a彼此之間及該些第二導(dǎo)電層50a彼此之間產(chǎn)生電性隔絕。上述移除部分的絕緣材料Ba的步驟是通過(guò)曝光(exposure)、顯影(development)、蝕刻(etching)、及烘烤(curing)(以硬化(hardening)該些絕緣層60a)過(guò)程的配合來(lái)完成。
步驟S120接下來(lái)，請(qǐng)配合圖2及圖2K所示，延著圖2J的虛線X-X進(jìn)行切割，以形成至少兩顆單顆的無(wú)基板單元1a的半導(dǎo)體芯片封裝結(jié)構(gòu)(P1a、P2a)。換言之，依序切割上述位于每一顆半導(dǎo)體芯片2a兩側(cè)的第二導(dǎo)電單元5a、第一導(dǎo)電單元4a、及封裝單元3a，以形成至少兩顆單顆的無(wú)基板單元1a的半導(dǎo)體芯片封裝結(jié)構(gòu)(P1a、P2a)。
其中，每一顆半導(dǎo)體芯片封裝結(jié)構(gòu)(P1a、P2a)包括一封裝單元(packageunit)3a′、一半導(dǎo)體芯片(semiconductor chip)2a、一第一導(dǎo)電單元(firstconductive unit)4a′、一第二導(dǎo)電單元(second conductive unit)5a′、及一絕緣單元(conductive unit)6a′。
此外，該封裝單元3a′具有至少一中央容置槽(center receiving groove)30a′。該半導(dǎo)體芯片2a容置于該至少一中央容置槽內(nèi)30a′，并且該半導(dǎo)體芯片2a的上表面具有多個(gè)導(dǎo)電焊墊(conductive pad)20a。
再者，該第一導(dǎo)電單元4a′具有多個(gè)成形于半導(dǎo)體芯片2a及該封裝單元3a′上的第一導(dǎo)電層(first conductive layer)40a、40a′，并且其中一第一導(dǎo)電層40a是位于該半導(dǎo)體芯片2a的上方，其余的第一導(dǎo)電層40a′的一端系分別電性連接于該些導(dǎo)電焊墊20a。該第二導(dǎo)電單元5a′具有多個(gè)第二導(dǎo)電層(second conductive layer)50a、50a′，其中一第二導(dǎo)電層50a成形于上述位于該半導(dǎo)體芯片2a上方的第一導(dǎo)電層40a上，其余的第二導(dǎo)電層50a′分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊20a的第一導(dǎo)電層40a′上。
另外，該絕緣單元6a′具有多個(gè)絕緣層60a，該些絕緣層60a成形于該些第一導(dǎo)電層40a、40a′彼此之間及該些第二導(dǎo)電層50a、50a′彼此之間，以使得該些第一導(dǎo)電層40a、40a′彼此之間及該些第二導(dǎo)電層50a、50a′彼此之間產(chǎn)生電性隔絕。此外，每一個(gè)絕緣層60a的一部份覆蓋于該些第二導(dǎo)電層50a′上。
請(qǐng)參閱圖3、及圖3A至圖3K所示，本發(fā)明第二實(shí)施例提供一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其包括下列步驟 步驟S200首先，請(qǐng)配合圖3及圖3A所示，將一覆著性高分子材料(adhesive polymeric material)A黏貼于一具有至少兩個(gè)穿孔10b的基板單元1b的下表面。
步驟S202接著，請(qǐng)配合圖3及圖3B所示，將至少兩顆半導(dǎo)體芯片2b容置于上述至少兩個(gè)穿孔10b內(nèi)并設(shè)置于該覆著性高分子材料A上，其中每一顆半導(dǎo)體芯片2b具有多個(gè)導(dǎo)電焊墊20b，并且至少一第一絕緣層21b是成形于該些導(dǎo)電焊墊20b之間，此外該些導(dǎo)電焊墊20b面向該覆著性高分子材料A。以第一實(shí)施而言，每一顆半導(dǎo)體芯片2b可為一發(fā)光二極管芯片。
此外，該至少一第一絕緣層21b的制作方法包括下列步驟(請(qǐng)配合圖4A至圖4C所示)首先，提供一顆具有多個(gè)導(dǎo)電焊墊20b的半導(dǎo)體芯片2b；然后，形成一第一絕緣材料B1b于該半導(dǎo)體芯片2b及該些導(dǎo)電焊墊20b上；接著，移除部分的第一絕緣材料B1b而形成一第一絕緣層21b(第一絕緣單元)，其形成于該些導(dǎo)電焊墊20之間，并以露出該些導(dǎo)電焊墊20b的方式包圍該些導(dǎo)電焊墊20。其中，該第一絕緣材料B1b以印刷(printing)、涂布(coating)、或噴涂(spring)的方式形成于該半導(dǎo)體芯片2b上，并且經(jīng)過(guò)預(yù)烤(pre-curing)程序以硬化(hardening)該第一絕緣材料B1b，然后再通過(guò)曝光(exposure)、顯影(development)、蝕刻(etching)、及烘烤(curing)過(guò)程的配合以移除上述部分的第一絕緣材料B1b。
步驟S204接著，請(qǐng)配合圖3及圖3C所示，將一封裝單元3b覆蓋于該基板單元1b、該覆著性高分子材料A、及上述至少兩顆半導(dǎo)體芯片2b上。以第二實(shí)施例而言，該封裝單元3b可為一熒光材料，并且該些導(dǎo)電焊墊20b分成一正極焊墊200b及一負(fù)極焊墊201b，此外每一顆半導(dǎo)體芯片2b具有一設(shè)置于該些導(dǎo)電焊墊20b的相反端的發(fā)光表面202b。
步驟S206然后，請(qǐng)配合圖3及圖3D所示，將該封裝單元3b反轉(zhuǎn)并且移除該覆著性高分子材料A，以使得該些導(dǎo)電焊墊20b外露并朝上。
步驟S208接下來(lái)，請(qǐng)配合圖3及圖3E所示，形成一第一導(dǎo)電材料C1b于上述至少兩顆半導(dǎo)體芯片2b、該第一絕緣層21b、該封裝單元3b及該基板單元1b上并電性連接于該些導(dǎo)電焊墊20b。此外，該第一導(dǎo)電材料C1b是以蒸鍍(evaporation)、濺鍍(sputtering)、電鍍(electroplating)、或無(wú)電電鍍(electroless plating)的方式形成。
步驟S210接著，請(qǐng)配合圖3及圖3F所示，移除部分的第一導(dǎo)電材料C1b，以形成一具有多個(gè)第一導(dǎo)電層40b的第一導(dǎo)電單元4b，并且其中兩個(gè)第一導(dǎo)電層40b分別位于該至少兩顆半導(dǎo)體芯片2b的上方，其余的第一導(dǎo)電層40b分別電性連接于該些導(dǎo)電焊墊20b。其中該第一導(dǎo)電單元4b為一凸塊底層金屬(under bump metallization，UBM)。另外，上述移除部分的第一導(dǎo)電材料C1b的步驟是通過(guò)曝光(exposure)、顯影(development)及蝕刻(etching)過(guò)程的配合來(lái)完成。
步驟S212接著，請(qǐng)配合圖3及圖3G所示，形成一第二導(dǎo)電材料C2b于該第一導(dǎo)電單元4b上。此外，該第二導(dǎo)電材料C2b是以蒸鍍(evaporation)、濺鍍(sputtering)、電鍍(electroplating)、或無(wú)電電鍍(electroless plating)的方式形成。
步驟S214接著，請(qǐng)配合圖3及圖3H所示，移除部分的第二導(dǎo)電材料C2b，以形成一具有多個(gè)第二導(dǎo)電層50b的第二導(dǎo)電單元5b，并且其中兩個(gè)第二導(dǎo)電層50b分別成形于上述位于該至少兩顆半導(dǎo)體芯片2b上方的兩個(gè)第一導(dǎo)電層40b上，其余的第二導(dǎo)電層50b分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊20b的第一導(dǎo)電層40b上，其中上述移除部分的第二導(dǎo)電材料C2b的步驟是通過(guò)曝光(exposure)、顯影(development)及蝕刻(etching)過(guò)程的配合來(lái)完成。
步驟S216接下來(lái)，請(qǐng)配合圖3及圖3I所示，成形一第二絕緣材料B2b于該些第一導(dǎo)電層40b彼此之間、該些第二導(dǎo)電層50b彼此之間、及該第二導(dǎo)電單元5b上。此外，該第二絕緣材料B2b是以印刷(printing)、涂布(coating)、或噴涂(spring)的方式形成。
步驟S218接下來(lái)，請(qǐng)配合圖3及圖3J所示，移除部分的第二絕緣材料B2b以成形一具有多個(gè)第二絕緣層60b的第二絕緣單元6b于該些第一導(dǎo)電層40b彼此之間、該些第二導(dǎo)電層50b彼此之間、及該第二導(dǎo)電單元5b上，以使得該些第一導(dǎo)電層40b彼此之間及該些第二導(dǎo)電層50b彼此之間產(chǎn)生電性隔絕。上述移除部分的第二絕緣材料B2b的步驟是通過(guò)曝光(exposure)、顯影(development)、蝕刻(etching)、及烘烤(curing)(以硬化(hardening)該些第二絕緣層60b)過(guò)程的配合來(lái)完成。
步驟S220接下來(lái)，請(qǐng)配合圖3及圖3K所示，延著圖3J的虛線Y-Y進(jìn)行切割，以形成至少兩顆單顆的無(wú)基板單元的半導(dǎo)體芯片封裝結(jié)構(gòu)P1b、P2b。換言之，依序切割上述位于每一顆半導(dǎo)體芯片2b兩側(cè)的第二導(dǎo)電單元5b、第一導(dǎo)電單元4b、及封裝單元3b，以形成至少兩顆單顆的無(wú)基板單元1a的半導(dǎo)體芯片封裝結(jié)構(gòu)P1b、P2b。
其中，每一顆半導(dǎo)體芯片封裝結(jié)構(gòu)P1b、P2b包括一封裝單元(packageunit)3b′、一半導(dǎo)體芯片(semiconductor chip)2b、一第一絕緣單元(firstinsulative unit)、一第一導(dǎo)電單元(first conductive unit)4b′、一第二導(dǎo)電單元(second conductive unit)5b′、及一第二絕緣單元(conductive unit)6b′。
此外，該封裝單元3b′具有至少一中央容置槽(center receiving groove)30b′。該半導(dǎo)體芯片2b容置于該至少一中央容置槽內(nèi)30b′，并且該半導(dǎo)體芯片2b的上表面具有多個(gè)導(dǎo)電焊墊(conductive pad)20b。該第一絕緣單元具有至少一形成于該些導(dǎo)電焊墊20b之間的第一絕緣層(first insulative layer)21b，以使得該些導(dǎo)電焊墊20b彼此絕緣。
再者，該第一導(dǎo)電單元4b′是具有其具有多個(gè)成形于半導(dǎo)體芯片2b及該封裝單元3b′上的第一導(dǎo)電層40b、40b′，并且其中一第一導(dǎo)電層40b成形于該第一絕緣層21b上且位于該至少一半導(dǎo)體芯片2b的上方，其余的第一導(dǎo)電層40b′的一端分別電性連接于該些導(dǎo)電焊墊20b。該第二導(dǎo)電單元5b′具有多個(gè)第二導(dǎo)電層(second conductive layer)50b、50b′，其中一第二導(dǎo)電層50b成形于上述位于該半導(dǎo)體芯片2b上方的第一導(dǎo)電層40b上，其余的第二導(dǎo)電層50b′分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊20b的第一導(dǎo)電層40b′上。
另外，該第二絕緣單元6b′是具有多個(gè)第二絕緣層60b，該些第二絕緣層60b成形于該些第一導(dǎo)電層40b、40b′彼此之間及該些第二導(dǎo)電層(50b、50b′)彼此之間，以使得該些第一導(dǎo)電層40b、40b′彼此之間及該些第二導(dǎo)電層50b、50b′彼此之間產(chǎn)生電性隔絕。此外，每一個(gè)第二絕緣層60b的一部份覆蓋于該些第二導(dǎo)電層50b′上。
此外，以第一實(shí)施例為例，該半導(dǎo)體芯片2a與該封裝單元3a包括下列不同的選擇 1、該半導(dǎo)體芯片2a可為一發(fā)光二極管芯片，而該封裝單元3a可為一熒光材料，并且該些導(dǎo)電焊墊20a分成一正極焊墊200a及一負(fù)極焊墊201a。例如若該發(fā)光二極管芯片為一顆藍(lán)色發(fā)光二極管芯片(blue LED chip)，則通過(guò)該藍(lán)色發(fā)光二極管芯片與該熒光材料的配合，即可產(chǎn)生白色光束。
2、該半導(dǎo)體芯片2a可為一發(fā)光二極管芯片組(LED chip set)，而該封裝單元3a可為一透明材料，并且該些導(dǎo)電焊墊20a分成一正極焊墊200a及一負(fù)極焊墊201a。例如若該發(fā)光二極管芯片組為一能夠產(chǎn)生白光的發(fā)光二極管芯片組(例如由紅、綠、藍(lán)三種發(fā)光二極管所組成的發(fā)光二極管芯片組)，則通過(guò)該能夠產(chǎn)生白光的發(fā)光二極管芯片組與該透明材料的配合，亦可產(chǎn)生白色光束。
3、該半導(dǎo)體芯片2a可為一光感測(cè)芯片或一影像感測(cè)芯片，而該封裝單元3a可為一透明材料或一透光材料(translucent material)，并且該等導(dǎo)電焊墊20a系至少分成一電極焊墊組(electrode pad set)及一訊號(hào)焊墊組(signal pad set)。
4、該半導(dǎo)體芯片2a可為一集成電路芯片(IC chip)，而該封裝單元3a可為一不透光材料(opaque material)，并且該些導(dǎo)電焊墊20a至少分成一電極焊墊組(electrode pad set)及一訊號(hào)焊墊組(signal pad set)。
綜上所述，因?yàn)楸景l(fā)明的無(wú)基板半導(dǎo)體芯片封裝結(jié)構(gòu)不需通過(guò)打線制程即可達(dá)成電性連接，因此本發(fā)明可省略打線制程并且可免去因打線而有電性接觸不良的情況發(fā)生。
然而以上所述，僅為本發(fā)明最佳的具體實(shí)施例的詳細(xì)說(shuō)明與圖式，然而本發(fā)明的特征并不局限于此，并非用以限制本發(fā)明，本發(fā)明的所有范圍應(yīng)以下述的權(quán)利要求為準(zhǔn)，凡合于本發(fā)明權(quán)利要求的精神與其類(lèi)似變化的實(shí)施例，皆應(yīng)包含于本發(fā)明的保護(hù)范圍中，任何熟悉該項(xiàng)技藝的工作人員在本發(fā)明的領(lǐng)域內(nèi)，可輕易思及的變化或修飾皆可涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，包括
一封裝單元，其具有至少一中央容置槽；
至少一半導(dǎo)體芯片，其容置于該至少一中央容置槽內(nèi)，并且該至少一半導(dǎo)體芯片的上表面具有多個(gè)導(dǎo)電焊墊；
一第一絕緣單元，其具有至少一形成于該些導(dǎo)電焊墊之間的第一絕緣層，以使得該些導(dǎo)電焊墊彼此絕緣；
一第一導(dǎo)電單元，其具有多個(gè)第一導(dǎo)電層，并且其中一第一導(dǎo)電層成形于該第一絕緣層上且位于該至少一半導(dǎo)體芯片的上方，其余的第一導(dǎo)電層的一端分別電性連接于該些導(dǎo)電焊墊；
一第二導(dǎo)電單元，其具有多個(gè)第二導(dǎo)電層，其中一第二導(dǎo)電層成形于上述位于該至少一半導(dǎo)體芯片上方的第一導(dǎo)電層上，其余的第二導(dǎo)電層分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層上；以及
一第二絕緣單元，其成形于該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間，以使得該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間產(chǎn)生電性隔絕。
2、如權(quán)利要求1所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述至少一半導(dǎo)體芯片為一發(fā)光二極管芯片，所述封裝單元為一熒光材料或一透明材料，并且該些導(dǎo)電焊墊分成一正極焊墊及一負(fù)極焊墊，此外該發(fā)光二極管芯片具有一設(shè)置于該些導(dǎo)電焊墊的相反端的發(fā)光表面。
3、如權(quán)利要求1所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述至少一半導(dǎo)體芯片為一光感測(cè)芯片或一影像感測(cè)芯片，所述封裝單元為一透明材料或一透光材料，并且該些導(dǎo)電焊墊至少分成一電極焊墊組及一訊號(hào)焊墊組。
4、如權(quán)利要求1所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述至少一半導(dǎo)體芯片為一集成電路芯片，所述封裝單元為一不透光材料，并且該些導(dǎo)電焊墊至少分成一電極焊墊組及一訊號(hào)焊墊組。
5、如權(quán)利要求1所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層是成形于所述封裝單元及所述至少一半導(dǎo)體芯片的該些導(dǎo)電焊墊上。
6、如權(quán)利要求1所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述第二絕緣單元的一部份覆蓋于該些第二導(dǎo)電層上。
7、一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，包括下列步驟
提供至少兩顆半導(dǎo)體芯片，其中每一顆半導(dǎo)體芯片具有多個(gè)導(dǎo)電焊墊；
將一覆著性高分子材料黏貼于一具有至少兩個(gè)穿孔的基板單元的下表面；
將上述至少兩顆半導(dǎo)體芯片容置于上述至少兩個(gè)穿孔內(nèi)并設(shè)置于該覆著性高分子材料上，其中該些導(dǎo)電焊墊是面向該覆著性高分子材料；
將一封裝單元覆蓋于該基板單元、該覆著性高分子材料、及上述至少兩顆半導(dǎo)體芯片上；
將該封裝單元反轉(zhuǎn)并且移除該覆著性高分子材料，以使得該些導(dǎo)電焊墊外露并朝上；
成形具有多個(gè)第一導(dǎo)電層的第一導(dǎo)電單元，并且其中兩個(gè)第一導(dǎo)電層分別位于該至少兩顆半導(dǎo)體芯片的上方，其余的第一導(dǎo)電層的一端分別電性連接于該些導(dǎo)電焊墊；
成形具有多個(gè)第二導(dǎo)電層的第二導(dǎo)電單元，并且其中兩個(gè)第二導(dǎo)電層分別成形于上述位于該至少兩顆半導(dǎo)體芯片上方的兩個(gè)第一導(dǎo)電層上，其余的第二導(dǎo)電層分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層上；
成形一具有多個(gè)絕緣層的絕緣單元于該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間，以使得該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間產(chǎn)生電性隔絕；以及
依序切割上述位于每一顆半導(dǎo)體芯片兩側(cè)的第二導(dǎo)電單元、第一導(dǎo)電單元、及封裝單元，以形成至少兩顆單顆的無(wú)基板單元的半導(dǎo)體芯片封裝結(jié)構(gòu)。
8、如權(quán)利要求7所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，每一顆半導(dǎo)體芯片為一發(fā)光二極管芯片，所述封裝單元為一熒光材料或一透明材料，并且該些導(dǎo)電焊墊分成一正極焊墊及一負(fù)極焊墊，此外該發(fā)光二極管芯片具有一設(shè)置于該些導(dǎo)電焊墊的相反端的發(fā)光表面。
9、如權(quán)利要求7所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，每一顆半導(dǎo)體芯片為一光感測(cè)芯片或一影像感測(cè)芯片，所述封裝單元為一透明材料或一透光材料，并且該些導(dǎo)電焊墊至少分成一電極焊墊組及一訊號(hào)焊墊組。
10、如權(quán)利要求7所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，每一顆半導(dǎo)體芯片為一集成電路芯片，所述封裝單元為一不透光材料，并且該些導(dǎo)電焊墊至少分成一電極焊墊組及一訊號(hào)焊墊組。
11、如權(quán)利要求7所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，上述提供至少兩顆半導(dǎo)體芯片的步驟中，更進(jìn)一步包括
形成一第一絕緣材料于該半導(dǎo)體芯片及該些導(dǎo)電焊墊上；以及
移除部分的第一絕緣材料而形成一第一絕緣層，以露出該些導(dǎo)電焊墊；
其中，該第一絕緣材料是以印刷、涂布、或噴涂的方式形成于該半導(dǎo)體芯片上，并且經(jīng)過(guò)烘烤程序以硬化該第一絕緣材料，然后通過(guò)曝光、顯影、及蝕刻過(guò)程的配合以移除上述部分的第一絕緣材料。
12、如權(quán)利要求7所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，上述成形所述第一導(dǎo)電單元及所述第二導(dǎo)電單元的步驟中，更進(jìn)一步包括
形成一第一導(dǎo)電材料于上述至少兩顆半導(dǎo)體芯片、該封裝單元及該基板單元上并電性連接于該些導(dǎo)電焊墊；
移除部分的第一導(dǎo)電材料，以形成該些第一導(dǎo)電層；
形成一第二導(dǎo)電材料于該些第一導(dǎo)電層上；以及
移除部分的第二導(dǎo)電材料，以形成該些第二導(dǎo)電層；
其中，該第一導(dǎo)電材料及該第二導(dǎo)電材料皆以蒸鍍、濺鍍、電鍍、或無(wú)電電鍍的方式形成，然后通過(guò)曝光、顯影及蝕刻過(guò)程的配合以移除上述部分的第一導(dǎo)電材料及第二導(dǎo)電材料。
13、一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，包括
一封裝單元，其具有至少一中央容置槽；
至少一半導(dǎo)體芯片，其容置于該至少一中央容置槽內(nèi)，并且該至少一半導(dǎo)體芯片的上表面具有多個(gè)導(dǎo)電焊墊；
一第一導(dǎo)電單元，其具有多個(gè)第一導(dǎo)電層，并且其中一第一導(dǎo)電層位于該至少一半導(dǎo)體芯片的上方，其余的第一導(dǎo)電層的一端分別電性連接于該些導(dǎo)電焊墊；
一第二導(dǎo)電單元，其具有多個(gè)第二導(dǎo)電層，其中一第二導(dǎo)電層成形于上述位于該至少一半導(dǎo)體芯片上方的第一導(dǎo)電層上，其余的第二導(dǎo)電層分別成形于上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層上；以及
一絕緣單元，其成形于該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間，以使得該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間產(chǎn)生電性隔絕。
14、如權(quán)利要求13所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述至少一半導(dǎo)體芯片為一發(fā)光二極管芯片，所述封裝單元為一熒光材料或一透明材料，并且該些導(dǎo)電焊墊分成一正極焊墊及一負(fù)極焊墊，此外該發(fā)光二極管芯片具有一設(shè)置于該些導(dǎo)電焊墊的相反端的發(fā)光表面。
15、如權(quán)利要求13所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述至少一半導(dǎo)體芯片為一光感測(cè)芯片或一影像感測(cè)芯片，所述封裝單元為一透明材料或一透光材料，并且該些導(dǎo)電焊墊至少分成一電極焊墊組及一訊號(hào)焊墊組。
16、如權(quán)利要求13所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述至少一半導(dǎo)體芯片為一集成電路芯片，所述封裝單元為一不透光材料，并且該些導(dǎo)電焊墊至少分成一電極焊墊組及一訊號(hào)焊墊組。
17、如權(quán)利要求13所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，上述該些分別電性連接于該些導(dǎo)電焊墊的第一導(dǎo)電層成形于所述封裝單元及所述至少一半導(dǎo)體芯片的該些導(dǎo)電焊墊上。
18、如權(quán)利要求13所述的達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述第二絕緣單元的一部份覆蓋于該些第二導(dǎo)電層上。
全文摘要
本發(fā)明公開(kāi)了一種達(dá)成正面電性導(dǎo)通的無(wú)基板半導(dǎo)體封裝結(jié)構(gòu)及其制作方法，其包括一封裝單元、一半導(dǎo)體芯片、一第一絕緣單元、一第一導(dǎo)電單元、一第二導(dǎo)電單元、及一第二絕緣單元；該封裝單元具有一用于容置該半導(dǎo)體芯片的中央容置槽；該半導(dǎo)體芯片具有多個(gè)導(dǎo)電焊墊；該第一絕緣單元具有一形成于該些導(dǎo)電焊墊之間的第一絕緣層；該第一導(dǎo)電單元具有多個(gè)第一導(dǎo)電層；該第二導(dǎo)電單元具有多個(gè)成形于該些第一導(dǎo)電層上的第二導(dǎo)電層；該第二絕緣單元成形于該些第一導(dǎo)電層彼此之間及該些第二導(dǎo)電層彼此之間。
文檔編號(hào)H01L21/60GK101599472SQ20081009866
公開(kāi)日2009年12月9日 申請(qǐng)日期2008年6月5日 優(yōu)先權(quán)日2008年6月5日
發(fā)明者汪秉龍, 蕭松益, 張?jiān)坪? 陳政吉 申請(qǐng)人:宏齊科技股份有限公司