專利名稱：凹入式溝道晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導體元件結(jié)構(gòu)及制作方法，特別是有關(guān)于一種球型
凹入式溝道晶體管結(jié)構(gòu)，具有馬鞍狀(saddle-shaped)的凹入式柵極及凹入式 溝道，尤其適合應(yīng)用于高密度深溝槽電容(deep trench capacitor)動態(tài)隨機存取 存儲器(dynamic random access memory ， 簡稱為DRAM)元件。
背景技術(shù)：
隨著元件設(shè)計的尺寸不斷縮小，晶體管柵極溝道長度(gate channel length) 縮短所引發(fā)的短溝道效應(yīng)(short channel effect,簡稱為SCE)已成為半導體存 儲器元件進一步提升集成度及操作效能的障礙。過去有人提出避免發(fā)生短溝 道效應(yīng)的方法，例如，減少柵極氧化層的厚度或是增加溝道的摻雜濃度等， 然而，這些方法卻可能同時造成元件可靠度的下降或是數(shù)據(jù)傳送速度變慢等 問題，并不適合實際應(yīng)用。
為解決這些問題，該領(lǐng)域現(xiàn)已逐漸采用凹入式柵極(recessed-gate)的 MOS晶體管元件設(shè)計，這類所謂的延伸U型溝道元件(extended U-shape device,簡稱為EUD)設(shè)計，能夠提升如動態(tài)隨機存取存儲器(DRAM)等集成 電路集成度以及效能。
相較于傳統(tǒng)水平式MOS晶體管的源極、^fr極與漏極，所謂的凹入式柵 極MOS晶體管將柵極與漏極、源極制作于預(yù)先蝕刻在半導體基底中的溝槽 中，并且將柵極溝道區(qū)域設(shè)置在該溝槽的底部，俾形成一凹入式溝道(recess channel),由此降低MOS晶體管的橫向面積，以提升半導體元件的集成度。
然而，前述的凹入式柵極MOS晶體管元件仍有諸多缺點，例如，高柵 極對漏極(或柵極對源極)電容及柵極引發(fā)漏極漏電流(gate induced drain leakage,簡稱為GIDL)、驅(qū)動電流(driving current)不足，以及較差的次臨界 擺幅(subthreshold swing或SS)特性，這些都是導致元件操作效能下降的原因， 因此需要進一步改善及改進。
發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種改良的球型凹入式柵極MOS晶體管元 件，其具有馬鞍狀(saddle-shaped)的凹入式柵極及凹入式溝道，可以改善晶 體管元件的操作效能，并解決已知技術(shù)的不足與缺點。
根據(jù)本發(fā)明的優(yōu)選實施例，本發(fā)明提供一種凹入式溝道晶體管結(jié)構(gòu)，包
含有一半導體基底； 一溝槽絕緣區(qū)域，設(shè)于該半導體基底中，并定義出一有
源區(qū)域； 一柵極溝槽，設(shè)于該有源區(qū)域中，其中該柵極溝槽包含一垂直側(cè)壁 部分以及一球型底部； 一凹入式柵極，設(shè)于該柵極溝槽中，且該凹入式柵極 包含一球型柵極下部，位于該球型底部； 一柵極氧化層，位于該球型底部， 介于該半導體基底與該球型柵極下部之間； 一源極摻雜區(qū)，位于該凹入式柵 極一側(cè)的該有源區(qū)域中； 一漏極摻雜區(qū)，位于該凹入式柵極另一側(cè)的該有源 區(qū)域中；以及一溝道區(qū)域，介于該源極摻雜區(qū)與該漏極摻雜區(qū)之間，其中該 溝道區(qū)域從一柵極溝道寬度方向來看，為 一上凸的(convex)曲面輪廓。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實 施方式，并配合所附圖示，作詳細說明如下。然而如下的優(yōu)選實施方式與圖 示僅供參考與說明用，并非用來對本發(fā)明加以限制。
圖1為依據(jù)本發(fā)明優(yōu)選實施例所繪示的凹入式柵極MOS晶體管以及深 溝槽電容動態(tài)隨機存取存儲器陣列的部分布局示意圖。
圖2則分別顯示圖i中的i-r剖面、n-n，剖面以及iii-nr剖面。 圖3至圖8分別以圖'i中的i-r剖面及n-n，剖面繪示形成馬鞍狀凹入式 柵極及凹入式溝道的方法。
主要元件符號說明
1凹入式柵極MOS晶體管元件
2 深溝槽電容結(jié)構(gòu) 10a有源區(qū)域 lla球型^H及下部 12柵極溝槽 12b球型底部
10
11
12a 13
半導體基底 凹入式4冊才及
垂直側(cè)壁部分 源極摻雜區(qū)14漏極4參雜區(qū)15柵極氧化層
16溝道區(qū)域18柵極導體
20 STI結(jié)構(gòu)22摻雜多晶硅層
23側(cè)壁電容介電層24擴散區(qū)域
26單邊埋入導電帶30溝槽上蓋層
40接觸插塞50水平虛線
60光致抗蝕劑圖案62開口
64過渡溝槽66過渡溝槽
70虛線72側(cè)壁子
110a垂直側(cè)壁110b馬鞍狀上表面
120垂直側(cè)壁122a凹陷溝槽
具體實施例方式
本發(fā)明提供一種高效能的球型凹入式溝道陣列晶體管(spherical-shaped recess channel array transistor,簡稱為S-RCAT)結(jié)構(gòu)，其具有馬鞍狀凹入式柵 極，適合應(yīng)用于高密度深溝槽電容(deep trench capacitor)動態(tài)隨才幾存取存儲器 (dynamic random access memory, 簡稱為DRAM)元件。
請參閱圖1及圖2，其中圖1為依據(jù)本發(fā)明優(yōu)選實施例所繪示的凹入式
圖，圖2則分別顯示圖i中的i-r剖面、n-n，剖面以及ni-m，剖面，其中i-r
剖面及III-in，吾'J面均為才冊才及溝道長度方向(channel lengthwise cross-section)， 亦即源極-漏極方向，而II-II，剖面顯示的是4冊極溝道寬度方向(channel widthwise cross-section), 其與片冊才及溝道長度方向正交。
如圖1及圖2所示，根據(jù)本發(fā)明的優(yōu)選實施例，凹入式柵極MOS晶體 管元件1設(shè)置在一存儲器陣列中且形成在由淺溝絕緣(shallow trench isolation,簡稱為STI)結(jié)構(gòu)20所包圍住的有源區(qū)域10a中，而每一個凹入式 柵極MOS晶體管元件1與一設(shè)置在其鄰近位置的深溝槽電容結(jié)構(gòu)2，共同 組成一個存儲器單元胞。
根據(jù)本發(fā)明的優(yōu)選實施例，凹入式柵極MOS晶體管元件1包含有一凹 入式柵極11、 一源極摻雜區(qū)13、 一漏極摻雜區(qū)14以及一柵極氧化層15。其 中，凹入式柵極11的剖面，從柵極溝道長度方向觀之，近似一圓底燒瓶(round-bottom flask),包含一球型柵極下部11a,其嵌入一柵極溝槽(gate trench)12內(nèi)，且凹入式柵極11可以包含有多晶硅、金屬或者其組合。柵極 溝槽12可分為垂直側(cè)壁部分12a以及球型底部12b，而形成在球型底部12b 內(nèi)的是球型柵極下部lla，凹入式柵極MOS晶體管元件1的溝道區(qū)域16即 位于5求型底部12b。
根據(jù)本發(fā)明的優(yōu)選實施例，形成在球型底部12b表面上的柵極氧化層15 可以是由爐管4支術(shù)、快速熱反應(yīng)(RTP)工藝或類似的氧化層成長技術(shù)所形成。 在參考座標的y方向上，同一排的各凹入式柵極11可以透過i冊極導體(gate
根據(jù)本J^明6;尤選實施例，深溝槽電容結(jié)構(gòu)2包含有一摻雜多晶硅 (doped polysilicon)層22以及^側(cè)壁電容介電(sidewall capacitor dielectric)層 23，例如，ONO介電層。摻雜多晶硅層22用來作為深溝槽電容結(jié)構(gòu)2的上 電極。為簡化說明，溝槽電容結(jié)構(gòu)2的埋入式電容下電極(buried plate)并未 特別顯示在圖中，而僅簡要顯示溝槽電容結(jié)構(gòu)2的上部構(gòu)造。
此外，在溝槽電容結(jié)構(gòu)2的上部，利用所謂的"單邊埋入導電帶 (Single-Sided Buried Strap,又稱為SSBS)"工藝形成有單邊埋入導電帶26， 以及溝槽上蓋層(Trench Top Oxide,簡稱為TTO)30。其中，溝槽上蓋層30 可以是氧化硅所構(gòu)成，例如，以高密度等離子體化學氣相沉積(high-density plasma chemical vapor deposition, HDPCVD)法所沉積者。
前述的"單邊埋入導電帶，，工藝通常包括有以下的步驟將側(cè)壁電容介 電層23以及多晶硅層(Poly-2)22回蝕刻至一第一預(yù)定深度，再填入另一多 晶硅層(Poly-3)，回蝕刻Poly-3至第二預(yù)定深度后，在Poly-3上形成不對稱 的側(cè)壁子，然后蝕刻未被該側(cè)壁子覆蓋的Poly-3以及Poly-2,最后，填入 TTO硅氧絕緣層，再以化學機械拋光工藝將TTO硅氧絕緣層平坦化。
凹入式柵極MOS晶體管元件1透過漏極摻雜區(qū)14,與經(jīng)由溝槽電容結(jié) 構(gòu)20的單邊埋入導電帶26外擴出來的擴散區(qū)域24相連接。電子或者電流 即經(jīng)由位線(圖未示)通過接觸插塞40、凹入式柵極MOS晶體管元件1的源 極摻雜區(qū)13、開啟的溝道區(qū)域16、漏極摻雜區(qū)14、擴散區(qū)域24所構(gòu)成的路 徑到達深溝槽電容2的上電極，并進行數(shù)據(jù)的存取動作。
本發(fā)明的結(jié)構(gòu)特征在于凹入式柵極11的球型柵極下部lla,從柵極溝道 寬度方向來看，類似一彎曲的啞鈴或杠鈴(bended dumbbell or barbell)。從柵極溝道寬度方向來看，溝道區(qū)域16呈中間高、兩端低的上凸的(convex)曲面 輪廓，其立體結(jié)構(gòu)有些類似馬鞍狀。
^v水平虛線50可以比較出圖2中的I-I，剖面約略在溝道區(qū)域16的最高 點位置，在此處，凹入式柵極11的球型柵極下部lla的曲率半徑為r,,而圖 2中的in-Iir剖面是在溝道區(qū)域16的相對較低點位置，且較靠近STI結(jié)構(gòu) 20，在此處，凹入式柵極11的球型柵極下部lla的曲率半徑為r2，其中r2
^n。此外，從圖2中的n-n，剖面可看出，球型柵極下部lla延伸到STI結(jié)
構(gòu)20中，形成一延伸部位lib,并夾住溝道區(qū)域16。
請參閱圖3至圖8，其分別以圖1中的I-I，剖面(柵極溝道長度方向)及 II-II，剖面(柵極溝道寬度方向)繪示形成凹入式柵極及凹入式溝道的方法，其 中，仍沿用相同的符號來表示相同的元件部位。
首先，如圖3所示，于半導體基底IO上形成有一深溝槽電容結(jié)構(gòu)2，其 包含摻雜多晶硅層22以及側(cè)壁電容介電層23。接著，在半導體基底10上形 成一光致抗蝕劑圖案60，其中，光致抗蝕劑圖案60包含一開口 62，定義出 凹入式柵極的位置及范圍。需注意的是，從II-n，剖面來看，開口62需暴露 出有源區(qū)域10a兩側(cè)部分的STI結(jié)構(gòu)20。
接著，如圖4所示，進行一各向異性(anisotropic)蝕刻工藝，利用光致抗 蝕劑圖案60作為一蝕刻掩^t，經(jīng)由光致抗蝕劑圖案60的開口 62各向異性 蝕刻暴露出來的有源區(qū)域10a以及STI結(jié)構(gòu)20,形成一過渡溝槽64。根據(jù) 本發(fā)明的優(yōu)選實施例，在前述的各向異性蝕刻工藝中，可以采用含CF4以及 02的蝕刻等離子體，使有源區(qū)域10a(成分為硅)以及STI結(jié)構(gòu)20(成分為氧化 硅)的蝕刻率比為1:1。
如圖5所示，進行第二次各向異性蝕刻工藝，同樣是以光致抗蝕劑圖案 60作為一蝕刻掩模，經(jīng)由光致抗蝕劑圖案60的開口 62，選擇性的蝕刻掉部 分厚度的STI結(jié)構(gòu)20，使有源區(qū)域10a凸出于周圍的STI結(jié)構(gòu)20，形成一 過渡溝槽66。需注意的是，在進行此蝕刻步驟的同時，亦會蝕刻掉一些厚度 的有源區(qū)域10a，并削去原本的有源區(qū)域邊角(如虛線70所示)形成上凸曲面 的馬鞍狀輪廓。
根據(jù)本發(fā)明的優(yōu)選實施例，在前述第二次各向異性蝕刻工藝中，可以采 用含C2F6以及02的蝕刻等離子體，使有源區(qū)域10a以及STI結(jié)構(gòu)20的蝕刻 率比為l:x，其中乂>〉1，例如，x優(yōu)選介于30至IOO之間。接著，將剩余的光致抗蝕劑圖案60去除。
如圖6所示，在凸出的有源區(qū)域10a的垂直側(cè)壁110a上以及過渡溝槽 66的垂直側(cè)壁120上形成一側(cè)壁子(sidewall spacer)72，暴露出凸出的有源區(qū) 域10a的馬鞍狀上表面110b。根據(jù)本發(fā)明的優(yōu)選實施例，側(cè)壁子72可以是 高分子聚合物(polymer),但不限于此。
如圖7所示，進行一各向同性(isotropic)蝕刻工藝，例如，采用含SF6的 蝕刻等離子體，蝕刻位于有源區(qū)域10a上部，未被側(cè)壁子72覆蓋住的馬鞍 狀上表面110b，形成一柵極溝槽12以及溝道區(qū)域16，其中柵極溝槽12可 分為垂直側(cè)壁部分12a以及球型底部12b。隨后，將側(cè)壁子72去除。從11-11， 剖面可明顯看出，溝道區(qū)域16仍然凸出于周圍的STI結(jié)構(gòu)20,而在溝道區(qū) 域16兩端有凹陷溝槽122a，暴露出部分的有源區(qū)域10a的垂直側(cè)壁110a。
如圖8所示，最后在柵極溝槽12的球型底部12b的表面上形成柵極氧 化層15。從II-n，剖面可明顯看出，柵極氧化層15形成在溝道區(qū)域16上以 及垂直側(cè)壁110a上。接下來，于柵極溝槽12內(nèi)形成一凹入式柵極11,以及 在凹入式柵極11正上方形成柵極導體或字線18，其中凹入式柵極11包含球 型4冊^l下部lla以及形成在垂直側(cè)壁110a上的延伸部位llb。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等同變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種凹入式溝道晶體管結(jié)構(gòu)，包含有半導體基底；溝槽絕緣區(qū)域，設(shè)于該半導體基底中，并定義出有源區(qū)域；柵極溝槽，設(shè)于該有源區(qū)域中，其中該柵極溝槽包含垂直側(cè)壁部分以及球型底部；凹入式柵極，設(shè)于該柵極溝槽中，且該凹入式柵極包含球型柵極下部，位于該球型底部；柵極氧化層，位于該球型底部，介于該半導體基底與該球型柵極下部之間；源極摻雜區(qū)，位于該凹入式柵極一側(cè)的該有源區(qū)域中；漏極摻雜區(qū)，位于該凹入式柵極另一側(cè)的該有源區(qū)域中；以及溝道區(qū)域，介于該源極摻雜區(qū)與該漏極摻雜區(qū)之間，其中該溝道區(qū)域從柵極溝道寬度方向來看，為上凸的曲面輪廓。
2. 如權(quán)利要求1所述的凹入式溝道晶體管結(jié)構(gòu)，其中該球型底部從柵極 溝道寬度方向來看，為彎曲的啞鈴形狀。
3. 如權(quán)利要求2所述的凹入式溝道晶體管結(jié)構(gòu)，其中在該溝道區(qū)域的最 高點位置，該球型片冊極下部的曲率半徑為rp在該溝道區(qū)域的相對較低點位 置，該球型柵極下部的曲率半徑為r2，其中r2^n。
4. 如權(quán)利要求1所述的凹入式溝道晶體管結(jié)構(gòu)，其中該溝道區(qū)域于該柵 極溝道寬度方向上另包含有垂直側(cè)壁。
5. 如權(quán)利要求4所述的凹入式溝道晶體管結(jié)構(gòu)，其中該凹入式柵極另包 含延伸部位，設(shè)于該垂直側(cè)壁上。
6. 如權(quán)利要求5所述的凹入式溝道晶體管結(jié)構(gòu)，其中該延伸部位伸入該 溝槽絕緣區(qū)域。
7. 如權(quán)利要求1所述的凹入式溝道晶體管結(jié)構(gòu)，其中該凹入式柵極包含 多晶硅、金屬或者其組合。
8. 如權(quán)利要求1所述的凹入式溝道晶體管結(jié)構(gòu)，其中該凹入式柵極，從 柵極溝道長度方向觀之，具有圓底燒瓶剖面。
9. 如權(quán)利要求1所述的凹入式溝道晶體管結(jié)構(gòu)，其中該凹入式溝道晶體管結(jié)構(gòu)與設(shè)置在其鄰近位置的深溝槽電容結(jié)構(gòu)，共同組成一個存儲器單元胞。
全文摘要
一種凹入式溝道晶體管結(jié)構(gòu)，包含一半導體基底；一溝槽絕緣區(qū)域，設(shè)于該半導體基底中，并定義出一有源區(qū)域；一柵極溝槽，設(shè)于該有源區(qū)域中，該柵極溝槽包含一垂直側(cè)壁部分及一球型底部；一凹入式柵極，設(shè)于該柵極溝槽中，該凹入式柵極包含一球型柵極下部，位于該球型底部；一柵極氧化層，位于該球型底部；一源極摻雜區(qū)，位于該凹入式柵極一側(cè)的該有源區(qū)域中；一漏極摻雜區(qū)，位于該凹入式柵極另一側(cè)的該有源區(qū)域中；以及一溝道區(qū)域，介于該源極摻雜區(qū)與該漏極摻雜區(qū)之間，其中該溝道區(qū)域從一柵極溝道寬度方向來看，為一上凸的曲面輪廓。
文檔編號H01L27/108GK101587908SQ20081010913
公開日2009年11月25日 申請日期2008年5月23日 優(yōu)先權(quán)日2008年5月23日
發(fā)明者廖偉明, 王哲麒 申請人:南亞科技股份有限公司