專利名稱：：制造鎢線和使用該鎢線制造半導(dǎo)體器件柵極的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及用于制造半導(dǎo)體器件的方法，更具體地，涉及制造包括擴(kuò)散阻擋層的鴒(W)線的方法。
背景技術(shù)：
：隨著動(dòng)態(tài)隨M取存儲(chǔ)器(DRAM)器件的線寬(例如，構(gòu)成晶體管的桶t極的線寬)降低至100nm以下，方塊電阻(Rs)迅速增加，并且由于電阻-電容(RC)延遲導(dǎo)致器件的高速操作特征劣化.圖1A是DRAM器件中構(gòu)成字線的柵極結(jié)構(gòu)的頂視圖。圖1B說(shuō)明方塊電阻Rs隨線寬的變化。在DRAM器件中，通過(guò)連接線形柵極至通過(guò)淺槽隔離(STI)工藝形成的多個(gè)存儲(chǔ)單元區(qū)域來(lái)施加偏壓。參考圖1A,隨柵極G的線寬變化而變化的方塊電阻Rs為串聯(lián)形式(serialform)的寄生電阻。參考圖1B，用作寄生電阻的柵極G的Rs隨著柵極G的線寬降低而迅速增加。當(dāng)柵極G包括硅化鎢(WSix)時(shí)，Rs更高并且隨著柵極G的線寬的降低增加得更快。如圖1B所示，當(dāng)柵極G包含比珪化鴒(WSix)的電阻率低的鴒(W)例如氮化鵠(WNx)層時(shí)，Rs可有效地降低。近來(lái)，在線寬為O.lpm以下的存儲(chǔ)器件中，必須使用W層來(lái)形成位線、金屬線和柵極的電極。使用W層作為電極的線結(jié)構(gòu)稱作W線。當(dāng)W線包括多晶硅層時(shí)，需要在W層和多晶硅層之間形成擴(kuò)散阻擋層。這是為了防止在后續(xù)熱處理中w層和多晶硅層之間發(fā)生異常的硅化。圖2A說(shuō)明W層的接觸電阻隨擴(kuò)散阻擋層的種類而變化。參考圖2A，W線包括多晶珪層和W層。多晶珪層可包含N-型雜質(zhì)(N+多晶硅)或P-型雜質(zhì)(P+多晶硅)。擴(kuò)散阻擋層可包括以下之一WN層、WSWWN層的堆疊結(jié)構(gòu)和鈥(Ti)/氮化鈦(TiN)/WN層的堆疊結(jié)構(gòu)。接觸電阻表示W(wǎng)層和多晶硅層之間的界面電阻。包含WN層作為擴(kuò)散阻擋層的W線由于在WN層和多晶硅層的界面處發(fā)生絕緣的硅(Si)-N反應(yīng)，從而具有高的接觸電阻。這種情況下，無(wú)論摻雜到多晶硅層中的雜質(zhì)的種類如何，接觸電阻始終是高的。包括WSix/WN層的堆疊結(jié)構(gòu)的W線具有依賴于摻雜到多晶硅層中雜質(zhì)的種類的不同接觸電阻。當(dāng)多晶硅層摻雜有P-型雜質(zhì)時(shí)，接觸電阻增加，直至包括WN層的W線的接觸電阻。這是由于在多晶珪層和擴(kuò)散阻擋層的界面處發(fā)生絕緣的硼(B)-N反應(yīng)。另一方面，當(dāng)多晶硅層摻雜有N-型雜質(zhì)時(shí)，接觸電阻降低。當(dāng)W線包括Ti/TiN/WN層的堆疊結(jié)構(gòu)作為擴(kuò)散阻擋層時(shí)，接觸電阻可以明顯低于其他擴(kuò)散阻擋層，無(wú)論摻雜到多晶硅層中雜質(zhì)的種類如何。該結(jié)果的獲得是由于在多晶硅層和擴(kuò)散阻擋層的界面沒有發(fā)生絕緣的反應(yīng)。圖2B是顯示W(wǎng)層的方塊電阻隨擴(kuò)散阻擋層的種類而變化的示意圖。在包括WSix/WN層的堆疊結(jié)構(gòu)的W線中，沉積在非晶WSix層上的WN層是非晶的。因此，沉積在WN層上的W層具有大的晶粒尺寸，并且W層具有低的方塊電阻。另一方面，在包括Ti/WN層的堆疊結(jié)構(gòu)的W線中，沉積在類晶Ti層上的WN層具有類晶結(jié)構(gòu)。因此，這種情況下，沉積在WN層上的W層具有小的晶粒尺寸。結(jié)果，W層具有高的方塊電阻。在包括TiN/WN層的堆疊結(jié)構(gòu)的W線中，由于沉積的TiN層為類晶形態(tài)，使得W層具有高的方塊電阻。表1顯示隨擴(kuò)散阻擋層種類而變化的接觸電阻和方塊電阻。表1中，NMOSRc表示包括摻雜有N-型雜質(zhì)的多晶珪層的NMOS晶體管的柵極接觸電阻。PMOSRc表示包含摻雜有P-型雜質(zhì)的多晶珪層的PMOS晶體管的柵極接觸電阻。NMOSRc和PMOSRc顯示釆用形成W雙柵極的工藝時(shí)的接觸電阻。表l<table>tableseeoriginaldocumentpage7</column></row><table>根據(jù)表1，沒有可以既獲得低的RS又獲得低的Rc(NMOS和PMOS)的擴(kuò)散阻擋層。
發(fā)明內(nèi)容本發(fā)明的實(shí)施方案涉及用于制造鴒線的方法，所述鵠線包括擴(kuò)散阻擋層和鵠層并且可減少鎢層的接觸電阻和方塊電阻.本發(fā)明還涉及用于制造半導(dǎo)體器件柵極的方法，其可減少所述柵極的接觸電阻和方塊電阻。根據(jù)本發(fā)明的第一方面，提供一種用于制造鴒(W)線的方法。所述方法包括形成含硅層，在含硅層上形成擴(kuò)散阻擋層，在擴(kuò)散阻擋層上形成鴒層，并且對(duì)鴒層實(shí)施熱處理工藝以提高鎢層的晶粒尺寸。根據(jù)本發(fā)明的第二方面，提供一種用于制造半導(dǎo)體柵極的柵極的方法。所述方法包括在襯底上形成柵極絕緣層，在柵極絕緣層上形成含珪層，在含硅層上形成擴(kuò)散P且擋層，在擴(kuò)散阻擋層上形成鴒層，和對(duì)鵠層實(shí)施熱處理工藝以提高鴒層的晶粒尺寸。圖IA是DRAM器件中構(gòu)成字線的柵極結(jié)構(gòu)的頂視圖。圖lB說(shuō)明方塊電阻Rs隨線寬的變化。圖2A說(shuō)明W層的接觸電阻隨擴(kuò)散阻擋層種類的變化。圖2B是顯示W(wǎng)層的方塊電阻隨擴(kuò)散阻擋層的種類而變化的示意圖。圖3A是顯示根據(jù)對(duì)包括W層的W線實(shí)施的熱處理工藝中溫度變化而測(cè)量的方塊電阻圖。圖3B提供顯示熱處理工藝前后的鴒層的圖像。圖4A至4C是說(shuō)明根據(jù)本發(fā)明第一實(shí)施方案的用于制造W線的方法的截面圖。W線具有例如PMOS晶體管的柵極結(jié)構(gòu)。圖5A至5C是說(shuō)明根據(jù)本發(fā)明第二實(shí)施方案用于制造W線的方法的截面圖。圖6A至6D是根據(jù)本發(fā)明第三實(shí)施方案的用于制造W線的方法的截面圖，其中W線應(yīng)用于雙柵極結(jié)構(gòu)。圖7A至7D是根據(jù)本發(fā)明第四實(shí)施方案的用于制造W線的方法的截面圖。圖8A至8C是根據(jù)本發(fā)明第五實(shí)施方案的用于制造W線的方法的截面圖，其中W線應(yīng)用于接觸結(jié)構(gòu)。圖9是顯示當(dāng)將根據(jù)第三實(shí)施方案的W線應(yīng)用于晶體管的柵極結(jié)構(gòu)時(shí)，傳輸延遲時(shí)間(propagationdelaytime)隨著方塊電阻降低而降低的圖。具體實(shí)施例方式本發(fā)明的實(shí)施方案涉及一種用于制造半導(dǎo)體器件的方法，更具體地，涉及一種用于制造包括擴(kuò)散阻擋層的鴒線的方法。以下實(shí)施方案提供用于在線寬100nm以下的存儲(chǔ)器件中改善RC延遲增加的方法。其中所述增加是由使用含Ti擴(kuò)散阻擋層的鎢層的方塊電阻增加所導(dǎo)致，所述含Ti擴(kuò)散阻擋層包括鈥(Ti)/氮化鎢(WN)層、TiN/WN層或Ti/TiN/WN層的堆疊結(jié)構(gòu)。在W層沉積之后，在氫(H2)氣氛中實(shí)施熱處理工藝，以通過(guò)增加W層的晶粒尺寸來(lái)減小W層的方塊電阻。圖3A是顯示根據(jù)對(duì)包括W層的W線實(shí)施的熱處理工藝中溫度變化而測(cè)量的方塊電阻的圖。在該圖中，X軸表示熱處理的各種溫度，Y軸表示測(cè)量的方塊電阻。在該實(shí)驗(yàn)中，實(shí)施快速熱處理工藝。包括Si、TiN和W層的第一樣品以及包括Si、WNx和W層的第二樣品用作W線。參考圖3A,沉積狀態(tài)的第一樣品具有最高的Rs。當(dāng)熱處理的溫度增加時(shí)，第一樣品的Rs降低。包括含Ti層作為擴(kuò)散阻擋層的第一樣品隨著熱處理的溫度增加而具有降低的方塊電阻。這是由于W層的晶粒尺寸通過(guò)熱處理得到增加。圖3B提供顯示熱處理工藝前后的鵠層的圖像。應(yīng)注意，熱處理之后的W層的晶粒尺寸與熱處理之前相比顯著增加。參考圖3A和3B，通過(guò)在沉積W層之后實(shí)施熱處理工藝，包括W層的W線具有降低的方塊電阻。具體地，隨著熱處理的溫度變得更高，W層的方塊電阻進(jìn)一步降低。以下實(shí)施方案提供用于降低接觸電阻和方塊電阻從而實(shí)現(xiàn)半導(dǎo)體器件的高速操作的方法。由表1可看出，與使用含其它材料的擴(kuò)散阻擋層相比，當(dāng)使用含Ti的擴(kuò)散阻擋層時(shí)，接觸電阻進(jìn)一步降低。即，通過(guò)使用含Ti的擴(kuò)散阻擋層并且在沉積W層之后實(shí)施熱處理工藝，能夠獲得具有低的接觸電阻和低的方塊電阻的W線，這是因?yàn)橛糜跀U(kuò)散阻擋層的含Ti的材料具有類晶(crystal-like)結(jié)構(gòu)而與沉積方法的類型無(wú)關(guān)。圖4A至4C是說(shuō)明根據(jù)本發(fā)明第一實(shí)施方案的用于制造W線的方法的截面圖。W線具有例如PMOS晶體管的柵極結(jié)構(gòu)。W線具有例如PMOS晶體管的柵極結(jié)構(gòu)。參考圖4A，在襯底11上形成柵極絕緣層12。柵極絕緣層12可以是二氧化珪層(Si02)或氧氮化硅(SiON)層。在柵極絕緣層12上形成含珪層13。含珪(Si)層13可包括多晶珪層，例如摻雜有雜質(zhì)的多晶硅層或摻雜有P-型導(dǎo)電雜質(zhì)的多晶硅層(即，P+多晶珪層)。該P(yáng)-型導(dǎo)電雜質(zhì)可包括硼(B)。在含Si層13上形成擴(kuò)散阻擋層14。擴(kuò)散阻擋層14可包括含Ti材料，例如擴(kuò)散阻擋層14可以是Ti/WN的雙層、TiN/WN的雙層或Ti/TiN/WN的三層。4吏用物理氣相沉積(PVD)方法沉積Ti層、TiN層和WN層。尤其是，由于使用PVD方法沉積Ti層，因此其具有類晶結(jié)構(gòu)。因此，沉積在類晶Ti層上的TiN層和WN層也具有類晶結(jié)構(gòu)。在擴(kuò)散阻擋層14上沉積W層15。使用PVD方法沉積W層15。由于擴(kuò)散阻擋層14包括類晶Ti層，因此沉積在Ti層上的WN層也具有類晶結(jié)構(gòu)。因此，沉積在WN層上的W層15具有小的晶粒尺寸。參考圖4B，在沉積W層15之后，實(shí)施熱處理工藝100以增加W層15的晶粒尺寸。熱處理工藝100可以是快速熱處理工藝并且可以在112氣氛中實(shí)施?？焖贌崽幚肀绕渌鼰崽幚砭哂懈叩漠a(chǎn)率，并且通過(guò)短時(shí)間實(shí)施該工藝減少對(duì)W層15之下的材料的侵襲(attack)。在爐中實(shí)施熱處理工藝需要較長(zhǎng)時(shí)間。因此，難以防止通過(guò)熱衡算(thermalbudget)的侵襲并且W層15會(huì)在爐中異常地氧化。在H2氣氛中實(shí)施熱處理工藝的原因是防止W層15的異常氧化。當(dāng)H2氣氛以外的其它氣氛例如氨(NH3)、氧(02)或氮(N2)氣氛用于熱處理工藝時(shí)，可容易導(dǎo)致W層15的異常氧化。因此，熱處理工藝可以在包含H2的氣氛中實(shí)施。熱處理工藝的溫度為約800'C至約100(TC，理想的是為約800'C至約950。C。熱處理工藝實(shí)施小于五分鐘。當(dāng)熱處理的溫度高于約1000'C時(shí)，可導(dǎo)致W層15的異常氧化。當(dāng)熱處理的溫度低于約800'C時(shí)，沒有有效地增大W層15的晶粒尺寸。如上所述，通過(guò)熱處理工藝100可增大W層15的晶粒尺寸。與僅僅沉積W層15而沒有實(shí)施熱處理的情況相比，這種情況下的W線的方塊電阻可以降低。具有增大的晶粒尺寸的W層15稱作W圖案15A。參考圖4C,在W圖案化15A上沉積柵極硬掩模層16。柵極硬掩模層16可包括氮化物層，并且在與后續(xù)定位塞接觸(landingplugcontact,LPC)工藝一起同時(shí)實(shí)施的蝕刻和化學(xué)機(jī)械拋光(CMP)工藝期間用作阻擋層。如果在沉積柵極硬4^模層16之后而不是在沉積W層15之后實(shí)施熱處理工藝，仍可增大W層15的晶粒尺寸。然而，當(dāng)在沉積柵極硬掩模層16之后實(shí)施熱處理工藝100時(shí)，由于用作柵極硬掩模層16的氮化物層的致密化可產(chǎn)生熱應(yīng)力。熱應(yīng)力干擾W層15的晶粒尺寸的有效改變。因此，在沉積柵極硬4i模層16之前，可實(shí)施用于增大W層15的晶粒尺寸的熱處理工藝100。雖然沒有示出，但是隨后實(shí)施用于圖案化柵極的工藝。由于當(dāng)使用其它材料例如氧化物層時(shí)，熱應(yīng)力不顯著，所以可在沉積柵極硬掩模層16或圖案化柵極之后實(shí)施熱處理工藝100。然而，考慮到W層15晶粒尺寸的增大，在沉積柵極硬掩模層16之前實(shí)施熱處理工藝100是更有益的。根據(jù)本實(shí)施方案，在沉積W層之后，在柵極結(jié)構(gòu)上實(shí)施熱處理工藝，使得W層的晶粒尺寸增大，其中柵極結(jié)構(gòu)包括摻雜有P-型導(dǎo)電雜質(zhì)的含硅層、含Ti的擴(kuò)散阻擋層和W層。結(jié)果，可降低柵極結(jié)構(gòu)的接觸電阻以及W層的方塊電阻。圖5A至5C是說(shuō)明根據(jù)本發(fā)明第二實(shí)施方案用于制造W線的方法的截面圖。W線具有例如NMOS晶體管的柵極結(jié)構(gòu)。參考圖5A，在襯底21上形成柵極絕緣層22。柵極絕緣層22可以是SiCh或SiON層。在柵極絕緣層22上形成含硅層23。含硅層23可包括多晶硅層例如摻雜有雜質(zhì)的多晶硅層或摻雜有N-型導(dǎo)電雜質(zhì)的多晶硅層(即，N+多晶硅層)。N-型導(dǎo)電雜質(zhì)可包括砷(As)或磷(P)。在含硅層23上形成擴(kuò)散阻擋層24。擴(kuò)散阻擋層24可包含含Ti材料。擴(kuò)散阻擋層24可以是Ti/WN的雙層、TiN/WN的雙層或Ti/TiN/WN的三層。4吏用物理氣相沉積(PVD)方法沉積Ti層、TiN層和WN層。尤其是，由于通過(guò)PVD方法沉積，Ti層具有類晶結(jié)構(gòu)。因此，沉積在類晶Ti層上的TiN層和WN層也具有類晶結(jié)構(gòu)。使用PVD方法在擴(kuò)散阻擋層24上沉積W層25。在本實(shí)施方案中，由于擴(kuò)散阻擋層24包括類晶Ti層，因此沉積在Ti層上的WN層也具有類晶結(jié)構(gòu)。因此，沉積在WN層上的W層25的晶粒尺寸變小。參考圖5B，在沉積W層25之后，實(shí)施熱處理工藝200以增大W層25的晶粒尺寸。熱處理工藝200可以是快速熱處理工藝并且可在112氣氛中實(shí)施?？焖贌崽幚肀绕渌臒崽幚砭哂懈叩漠a(chǎn)率，并且通過(guò)短時(shí)間實(shí)施該工藝來(lái)減少對(duì)W層25之下的材料的侵襲。在爐中實(shí)施熱處理工藝需要較長(zhǎng)時(shí)間，使得難以防止通過(guò)熱衡算的侵襲并且W層25在爐中容易變得異常氧化。在H2氣氛中實(shí)施該工藝的原因是防止W層25的異常氧化。當(dāng)在其它的氣氛如NH3、02或N2氣氛中實(shí)施熱處理時(shí)，易于導(dǎo)致W層25的異常氧化。熱處理工藝的溫度為約800'C至約IOOO'C，理想地為約800'C至約950。C。熱處理工藝實(shí)施五分鐘以內(nèi)。當(dāng)熱處理的溫度高于約100(TC時(shí)，可導(dǎo)致W層25的異常氧化。當(dāng)熱處理工藝的溫度4氐于約800。C時(shí)，W層25的晶粒尺寸沒有有效地增大。如上所述，通過(guò)熱處理工藝200可增大W層25的晶粒尺寸。與沒有對(duì)W層25實(shí)施熱處理相比，W線的方塊電阻可降低。具有增大的晶粒尺寸的W層25稱為W圖案25A。參考圖5C，在W圖案25A上沉積柵極硬掩模層26。柵極硬掩模層26可包括氮化物層，并且在與后續(xù)的LPC工藝一起實(shí)施的蝕刻和CMP工藝中用作阻擋層。如果沉積柵極硬掩模層26之后而不是在沉積W層25之后緊接著實(shí)施熱處理工藝，仍可增大W層25的晶粒尺寸。然而，當(dāng)在沉積柵極硬掩模層26之后實(shí)施熱處理工藝200時(shí)，由于氮化物層即柵極硬掩模層26的致密化可產(chǎn)生熱應(yīng)力。因此熱應(yīng)力干擾W層25的晶粒尺寸的有效改變。因此，用于增大W層25的晶粒尺寸的熱處理工藝200可在沉積4t極硬掩模層26之前實(shí)施。雖然沒有顯示，但是隨后實(shí)施用于圖案化柵極的工藝。由于當(dāng)使用其它材料層例如氧化物層作為柵極硬掩模層26時(shí)，熱應(yīng)力不顯著，所以可在沉積柵^l硬^^模層26或圖案化^t極之后實(shí)施熱處理工藝200以獲得相同效果。然而，為了有效增大W層25的晶粒尺寸，在沉積柵極硬掩模層26之前實(shí)施熱處理工藝200是更有益的。根據(jù)本實(shí)施方案，在沉積W層之后，對(duì)柵極結(jié)構(gòu)實(shí)施熱處理工藝，使得W層的晶粒尺寸增大，其中柵極結(jié)構(gòu)包括摻雜有N-型導(dǎo)電雜質(zhì)的含硅層、含Ti的擴(kuò)散阻擋層和W層。結(jié)果，可降低柵極結(jié)構(gòu)的接觸電阻以及W層的方塊電阻。圖6A至6D是根據(jù)本發(fā)明第三實(shí)施方案的用于制造W線的方法的截面圖，其中W線應(yīng)用于雙柵極結(jié)構(gòu)。該雙柵極結(jié)構(gòu)具有NMOS晶體管柵極和PMOS晶體管柵極。NMOS晶體管柵極包括摻雜有N-型雜質(zhì)的含硅層，PMOS晶體管柵極包括摻雜有P-型雜質(zhì)的^^硅層。NMOS晶體管柵極和PMOS晶體管柵極同時(shí)包含在襯底上。通常，在動(dòng)態(tài)隨M取存儲(chǔ)器(DRAM)器件中，單元區(qū)具有形成于其中的NMOS晶體管，周邊區(qū)具有形成在其中的NMOS和PMOS晶體管。本實(shí)施方案表示在包括單元區(qū)和周邊區(qū)的襯底上同時(shí)制造晶體管的^T極的方法。參考圖6A,在具有第一和第二區(qū)域的襯底31上形成柵極絕緣層32。柵極絕緣層32可以是Si02或SiON層。第一區(qū)域可以是NMOS晶體管區(qū)域而第二區(qū)域可以是PMOS晶體管區(qū)域。在柵極絕緣層32上形成含硅層33。含珪層33可以是多晶硅層例如摻雜有雜質(zhì)的多晶硅層。^^硅層33可包括第一區(qū)域和第二區(qū)域，其中第一區(qū)域摻雜有N-型導(dǎo)電雜質(zhì)(即N+多晶硅區(qū)域)，第二區(qū)域摻雜有P-型導(dǎo)電雜質(zhì)(即P+多晶硅區(qū)域)，每個(gè)區(qū)域獨(dú)立地共存。P-型導(dǎo)電雜質(zhì)包括B。N-型導(dǎo)電雜質(zhì)包括As或P。獨(dú)立地?fù)诫s不同導(dǎo)電雜質(zhì)的原因是在襯底31上形成雙柵極結(jié)構(gòu)。在含硅層33上形成擴(kuò)散阻擋層34。擴(kuò)散阻擋層34可包含含Ti材料。例如，擴(kuò)散阻擋層34可以是Ti/WN的雙層、TiN/WN的雙層或Ti/TiN/WN的三層。？使用物理氣相沉積(PVD)方法沉積Ti層、TiN層和WN層。尤其是，由于通過(guò)PVD方法沉積，因此Ti層具有類晶結(jié)構(gòu)。因此，沉積在類晶Ti層上的TiN層和WN層也具有類晶結(jié)構(gòu)。使用PVD方法在擴(kuò)散阻擋層34上沉積W層35。在本實(shí)施方案中，由于擴(kuò)散阻擋層34包括類晶Ti層，因此沉積在Ti層上的WN層也具有類晶結(jié)構(gòu)。因此，沉積在WN層上的W層35的晶粒尺寸變小。參考圖6B，在沉積W層35之后，實(shí)施熱處理工藝300以增大W層35的晶粒尺寸。熱處理工藝300可以是快速熱處理工藝并且可以在112氣氛中實(shí)施?？焖贌崽幚肀绕渌臒崽幚砭哂懈弋a(chǎn)率，并且通過(guò)短時(shí)間實(shí)施該工藝而降低對(duì)W層35之下的材料的侵襲。如果熱處理工藝在爐中實(shí)施，需要較長(zhǎng)的時(shí)間，使得難以防止通過(guò)熱衡算的侵襲，并且W層35在爐中易于異常氧化。在H2氣氛中實(shí)施該工藝的原因是防止W層35的異常氧化。當(dāng)在其它的氣氛如NH3、02或N2氣氛中實(shí)施熱處理時(shí)，易于導(dǎo)致W層35的異常氧化。熱處理工藝的溫度為約800r:至約1000'C，理想地為約800'C至約950'C。熱處理工藝實(shí)施五分鐘以內(nèi)。當(dāng)熱處理的溫度高于約1000'C時(shí)，可導(dǎo)致W層35的異常氧化。當(dāng)熱處理工藝的溫度^f氐于約800。C時(shí)，沒有有效地增大W層35的晶粒尺寸。如上所述，通過(guò)熱處理工藝300可增大W層35的晶粒尺寸。與沒有對(duì)W層35實(shí)施熱處理相比，W線的方塊電阻可降低。具有增大的晶粒尺寸的W層35稱作W圖案35A。參考圖6C，在W圖案35A上沉積柵極硬掩模層36。柵極硬掩模層36可包括氮化物層，并且在與后續(xù)LPC工藝一起實(shí)施的蝕刻和CMP工藝中用作阻擋層。如果熱處理工藝在柵極硬掩模層36沉積之后而不是W層35沉積之后實(shí)施，W層35的晶粒尺寸仍可增大。然而，當(dāng)在沉積柵極硬掩模層36之后實(shí)施熱處理工藝300時(shí)，由于氮化物層即柵極硬掩模層36的致密化導(dǎo)致可能產(chǎn)生熱應(yīng)力。熱應(yīng)力干擾W層35的晶粒尺寸的有效改變。因此，用于增大W層35的晶粒尺寸的熱處理工藝300可以在沉積柵極硬掩模層36之前實(shí)施。參考圖6D，實(shí)施柵極圖案化工藝以同時(shí)形成NMOS晶體管柵極和PMOS晶體管柵極。NMOS晶體管柵極包括摻雜有N-型雜質(zhì)的硅電極33A,PMOS晶體管柵極包括摻雜有P-型雜質(zhì)的硅電極33B。雙柵極結(jié)構(gòu)包括PMOS晶體管柵極和NMOS晶體管柵極。由于當(dāng)使用其它材料層例如氧化物層作為柵極硬掩模層26時(shí)，熱應(yīng)力不顯著，所以可在沉積柵極硬掩模層36或圖案化柵極之后實(shí)施熱處理工藝300，以獲得相同效果。然而，為了有效地增大W層35的晶粒尺寸，在沉積柵極硬掩模層16之前實(shí)施熱處理工藝300是更有益的。根據(jù)本實(shí)施方案，當(dāng)使用W線以形成雙柵極時(shí)，對(duì)在類晶擴(kuò)散阻擋層上沉積的W層實(shí)施熱處理工藝。詞此，W層晶粒尺寸增大，4吏得可以降〈譜極結(jié)構(gòu)的每個(gè)柵極的方塊電阻。而且，通過(guò)使用含Ti的擴(kuò)散阻擋層，可減小每個(gè)柵極的接觸電阻。圖7A至7D是根據(jù)本發(fā)明第四實(shí)施方案的用于制造W線的方法的截面圖。參考圖7A,在包含位線接觸42的下層41上形成擴(kuò)散阻擋層43。下層41可以是絕緣層(例如，氧化物層)。位線接觸42可包含含硅材料(例如多晶硅)。因此，位線接觸42可以是多晶硅塞。擴(kuò)散阻擋層43可包含含Ti材料。例如,擴(kuò)散阻擋層43可以是Ti/WN的雙層、TiN/WN的雙層或Ti/TiN/WN的三層。使用物理氣相沉積(PVD)方法沉積Ti層、TiN層和WN層。尤其是，由于通過(guò)PVD方法沉積，因此Ti層具有類晶結(jié)構(gòu)。因此，沉積在類晶Ti層上的TiN層和WN層也具有類晶結(jié)構(gòu)。使用PVD方法在擴(kuò)散阻擋層43上沉積W層44。在本實(shí)施方案中，由于擴(kuò)散阻擋層43包括類晶Ti層，因此沉積在Ti層上的WN層也具有類晶結(jié)構(gòu)。因此，沉積在WN層上的W層44的晶粒尺寸變小。參考圖7B，在W層44沉積之后，實(shí)施熱處理工藝400以增大W層44的晶粒尺寸。熱處理工400可以是快速熱處理工藝并且可以在H2氣氛中實(shí)施?？焖贌崽幚肀绕渌臒崽幚砭哂懈弋a(chǎn)率，并且通過(guò)短時(shí)間實(shí)施該工藝而降低對(duì)W層44之下的材料的侵襲。如果熱處理在爐中實(shí)施，需要較長(zhǎng)時(shí)間，使得難以防止通過(guò)熱衡算的侵襲并且W層44易于被異常氧化。在H2氣氛中實(shí)施該工藝的原因是防止W層44的異常氧化。當(dāng)在其它的氣氛如NH3、02或N2氣氛中實(shí)施熱處理時(shí)，易于導(dǎo)致W層44的異常氧化。熱處理工藝的溫度為約800°C至約1000°C,理想地為約800°C至約950°C。熱處理工藝實(shí)施五分鐘以內(nèi)。當(dāng)熱處理的溫度高于約1000°C時(shí)，可導(dǎo)致W層44的異常氧化。當(dāng)熱處理工藝的溫度低于約800°C時(shí)，W層44的晶粒尺寸沒有有效地增大。如上所述，通過(guò)熱處理工藝400可增大W層44的晶粒尺寸。沒有對(duì)W層44實(shí)施熱處理相比，W線的方塊電阻可降低。具有增大的晶粒尺寸的W層44稱作W圖案44A。參考圖7C,在W圖案44A上沉積位線硬掩模層45。位線硬掩模層45可包括氮化物層，并且在與后續(xù)的存儲(chǔ)結(jié)點(diǎn)接觸塞(SNC)工藝一起實(shí)施的蝕刻和CMP工藝中用作阻擋層。而且，位線硬掩模層45用作位線和位線周圍的導(dǎo)電層的絕緣層。另一方面，如果在沉積位線硬掩模層45之后，而不是沉積W層44之后實(shí)施熱處理工藝400，W層44的晶粒尺寸仍可增大。然而，當(dāng)在沉積位線硬掩模層45之后實(shí)施熱處理工藝400時(shí)，由于氮化物層即柵極硬掩模層45的致密化導(dǎo)致可能產(chǎn)生熱應(yīng)力。熱應(yīng)力干擾W層44的晶粒尺寸的有效改變。因此，用于增大W層44的晶粒尺寸的熱處理工藝400可以在沉積位線硬掩模層45之前實(shí)施。參考圖7D，可以實(shí)施用于順序地蝕刻位線硬掩模層45、W層44和擴(kuò)散阻擋層43的位線圖案化工藝。由于當(dāng)使用其它材料層例如氧化物層作為位線硬掩模層45時(shí)，熱應(yīng)力不顯著，所以可在位線硬4^模層45或圖案化位線之后實(shí)施熱處理工藝400。然而，為了有效地增大W層44的晶粒尺寸，在沉積位線^^掩模層45之前實(shí)施熱處理工藝400是更有益的。圖8A至8C是根據(jù)本發(fā)明第五實(shí)施方案的用于制造W線的方法的截面圖，其中w線應(yīng)用于接觸結(jié)構(gòu)。參考圖8A，在襯底51上形成絕緣層52例如層間絕緣層。絕緣層52可以是Si()2層。襯底51可包含含珪材料。襯底51可以是摻雜有雜質(zhì)的晶體管的源^l/漏極區(qū)或摻雜有雜質(zhì)的塞(plug)。雜質(zhì)可以是P-型導(dǎo)電雜質(zhì)和或N-型導(dǎo)電雜質(zhì)。P-型導(dǎo)電雜質(zhì)包括B。N-型導(dǎo)電雜質(zhì)包括As或P。通過(guò)蝕刻絕緣層52形成暴露出襯底51的接觸孔。然后，在所得結(jié)構(gòu)的整個(gè)表面上形成擴(kuò)散阻擋層53。該擴(kuò)散阻擋層53包含含Ti材料。擴(kuò)散阻擋層53可以是Ti/WN的雙層、TiN/WN的雙層或Ti/TiN/WN的三層。4吏用物理氣相沉積(PVD)方法沉積Ti層、TiN層和WN層。尤其是，使用PVD方法沉積Ti層以具有類晶結(jié)構(gòu)。因此，沉積在類晶Ti層上的TiN層和WN層具有類晶結(jié)構(gòu)。W層54也沉積在擴(kuò)散阻擋層53上以掩埋接觸孔。使用PVD方法沉積W層54。在本實(shí)施方案中，由于擴(kuò)散阻擋層53包括類晶Ti層，因此沉積在Ti層上的WN層也具有類晶結(jié)構(gòu)。因此，沉積在WN層上的W層54的晶粒尺寸變小。參考圖8B，在沉積W層之后，實(shí)施熱處理工藝500以增大W層54的晶粒尺寸。熱處理工500可以是快速熱處理工藝并且可以在H2氣氛中實(shí)施?？焖贌崽幚肀绕渌臒崽幚砭哂懈弋a(chǎn)率，通過(guò)短時(shí)間實(shí)施該工藝而降低對(duì)W層54之下的材料的侵襲。如果熱處理在爐中實(shí)施，需要較長(zhǎng)時(shí)間，使得難以防止通過(guò)熱衡算的侵襲并且W層54易于被異常氧化。在H2氣氛中實(shí)施該工藝的原因是防止W層54的異常氧化。當(dāng)在其它的氣氛諸如NH3、02或N2氣氛中實(shí)施熱處理時(shí)，易于導(dǎo)致W層54的異常氧化。熱處理工藝的溫度為約800'C至約1000'C，理想地為約800'C至約950。C。熱處理工藝實(shí)施五分鐘以內(nèi)。當(dāng)熱處理的溫度高于約100(TC時(shí)，可導(dǎo)致W層54的異常氧化。當(dāng)熱處理工藝的溫度低于約800。C時(shí)，W層54的晶粒尺寸沒有有效地增大。如上所述，通過(guò)熱處理工藝500可增大W層54的晶粒尺寸。與沒有對(duì)W層54實(shí)施熱處理相比，W線的方塊電阻可降低。具有增大的晶粒尺寸的W層54稱作W圖案54A。參考圖8C，選擇性地蝕刻W圖案54A和擴(kuò)散阻擋層53,僅^接觸孔中保留W圖案54B和擴(kuò)散阻擋層53A。即使在選擇性蝕刻W54A和擴(kuò)散阻擋層53之后實(shí)施熱處理工藝500，也可獲得相同效果。然而，為了有效地增大W層的晶粒尺寸，可以在沉積W層54之后實(shí)施熱處理工藝500。根據(jù)第四和第五實(shí)施方案，當(dāng)W線應(yīng)用于位線結(jié)構(gòu)或接觸結(jié)構(gòu)時(shí)，在類晶的擴(kuò)散阻擋層上一旦形成W層就對(duì)W層實(shí)施熱處理工藝。因此，位線結(jié)構(gòu)或接觸結(jié)構(gòu)中的W層的方塊電阻隨著W層晶粒尺寸的增大而降低。當(dāng)應(yīng)用含Ti的擴(kuò)散阻擋層時(shí)，位線結(jié)構(gòu)或接觸結(jié)構(gòu)的接觸電阻也降低。圖9是顯示當(dāng)將根據(jù)第三實(shí)施方案的W線應(yīng)用于晶體管的柵極結(jié)構(gòu)時(shí)，傳輸延遲時(shí)間隨著方塊電阻的降低而降低的圖。例如，包含熱處理W層的W線用于晶體管中的柵極結(jié)構(gòu)，并且通過(guò)使用包含由晶體管制成的101換流器(inverters)的環(huán)形振蕩器來(lái)測(cè)量傳輸延遲時(shí)間。參考圖9,與沒有熱處理(A)的情況相比，采用熱處理(B)的情況下的傳輸延遲時(shí)間降低多達(dá)約10%。即，附加的熱處理工藝增大了W層的晶粒尺寸，從而有效地降低方塊電阻。因此，能夠獲得高速器件操作。通過(guò)第三實(shí)施方案以外的其他實(shí)施方案，也可以獲得降低傳輸延遲時(shí)間的效果。上述實(shí)施方案說(shuō)明了包括類晶擴(kuò)散阻擋層和W層的柵極結(jié)構(gòu)、位線結(jié)構(gòu)、接觸結(jié)構(gòu)。然而，本發(fā)明可用于制造包括類晶擴(kuò)散阻擋層和W層的金屬線的工藝。因此，本發(fā)明可用于快閃存儲(chǔ)器件中的金屬線。當(dāng)在上述實(shí)施方案中包含相同的方塊電阻時(shí)，在沉積W層之后實(shí)施熱處理工藝，并且因此增大W層的晶粒尺寸。結(jié)果，能夠減小W層的厚度，導(dǎo)致集成度的提高。雖然本發(fā)明已經(jīng)對(duì)具體的實(shí)施方案進(jìn)行了描述，但是本領(lǐng)域技術(shù)人員顯然知道可作出各種變化和改變而沒有脫離本發(fā)明由以下權(quán)利要求所限定的精神和范圍。權(quán)利要求1.一種用于制造鎢(W)線的方法，所述方法包括在襯底上形成含硅層；在所述含硅層上形成擴(kuò)散阻擋層；在所述擴(kuò)散阻擋層上形成鎢層；和對(duì)包括所述鎢層的所述襯底實(shí)施熱處理工藝以增大所述鎢層的晶粒尺寸。2.根據(jù)權(quán)利要求l所述的方法，其中所述熱處理工藝在氫(H2)氣氛中實(shí)施。3.根據(jù)權(quán)利要求2所述的方法(RTP)。4.根據(jù)權(quán)利要求3所述的方法1000'C的溫度下實(shí)施。5.根據(jù)權(quán)利要求1所述的方法成所述鵠層。6.根據(jù)權(quán)利要求1所述的方法7.根據(jù)權(quán)利要求6所述的方法其中所述熱處理工藝是快速熱處理工藝其中所述熱處理工藝在約800""C至約其中使用物理氣相沉積(PVD)方法形其中所述擴(kuò)散阻擋層具有類晶結(jié)構(gòu)。其中所述擴(kuò)散阻擋層包含鈥(TO,其中所述擴(kuò)散阻擋層具有基本上為晶體的結(jié)構(gòu)。8.根據(jù)權(quán)利要求1所述的方法，其中所述擴(kuò)散阻擋層具有鈦(Ti)層和氮化鵠(WN)層的堆疊結(jié)構(gòu)。9.根據(jù)權(quán)利要求l所述的方法，其中所述擴(kuò)散阻擋層是TiN/WN的堆疊結(jié)構(gòu)或Ti/TiN/WN的堆疊結(jié)構(gòu)。10.根據(jù)權(quán)利要求l所述的方法，其中所述擴(kuò)散阻擋層包括含鈥的第一層和含鴒的笫二層，其中所述擴(kuò)散層具有類晶結(jié)構(gòu)。11.根據(jù)權(quán)利要求l所述的方法，其中所述含硅層包括多晶硅層。12.根據(jù)權(quán)利要求ll所述的方法，其中所述多晶珪層包含雜質(zhì)。13.根據(jù)權(quán)利要求12所述的方法，其中所述雜質(zhì)包括硼(B)、砷(As)、磷(P)或其組合。14.根據(jù)權(quán)利要求l所述的方法，其中所述含硅層、所述擴(kuò)散阻擋層和所述熱處理的鵠層的堆疊結(jié)構(gòu)限定柵極、位線或金屬線。15.根據(jù)權(quán)利要求l所述的方法，還包括在所述鴒層上形成硬掩模層，其中在所述鴒層上形成所述硬掩模層之前，實(shí)施所述熱處理。16.根據(jù)權(quán)利要求15所述的方法，其中所述硬掩模層包括氮化物層。17.—種用于制造半導(dǎo)體柵極的柵極的方法，所述方法包括在襯底上形成柵極絕緣層；在所述柵極絕緣層上形成>^硅層；在所述含硅層上形成擴(kuò)散阻擋層，所述擴(kuò)散層具有類晶結(jié)構(gòu)；在所述擴(kuò)散阻擋層上形成鴒層，所述鵠層具有類晶結(jié)構(gòu)和第一平均晶粒尺寸；和對(duì)包括所述鵠層的所述襯底實(shí)施熱處理工藝，所述鴒層在熱處理之后具有第二平均晶粒尺寸，所述第二平均晶粒尺寸大于所述第一平均晶粒尺寸。18.根據(jù)權(quán)利要求17所述的方法，其中所述熱處理工藝在氫(H2)氣氛中實(shí)施。19.根據(jù)權(quán)利要求18所述的方法，其中所述熱處理工藝是快速熱處理工藝(RTP)。20.根據(jù)權(quán)利要求19所述的方法，其中所述熱處理工藝在約800'C至約1000。C的溫度下實(shí)施。21.根據(jù)權(quán)利要求17所述的方法，其中使用物理氣相沉積(PVD)方法形成所述鵠層。22.根據(jù)權(quán)利要求17所述的方法，其中所述擴(kuò)散阻擋層具有含鈥的笫一層和舍終的第二層。23.根據(jù)權(quán)利要求17所述的方法，其中所述擴(kuò)散阻擋層包含鈥(Ti)。24.根據(jù)權(quán)利要求17所述的方法，其中所述擴(kuò)散阻擋層具有TiN層、WN層的堆疊結(jié)構(gòu)，其中所述TiN層和所述WN層中的每一個(gè)均具有基本上為晶體的結(jié)構(gòu)。25.根據(jù)權(quán)利要求17所述的方法，其中所述擴(kuò)散阻擋層包括TiN/WN的堆疊結(jié)構(gòu)或Ti/TiN/WN層的堆疊結(jié)構(gòu)。26.根據(jù)權(quán)利要求17所述的方法，其中使用PVD方法形成所述擴(kuò)散P且擋層。27.根據(jù)權(quán)利要求17所述的方法，其中所述含硅層包括多晶硅層。28.根據(jù)權(quán)利要求27所述的方法，其中所述多晶硅層包含雜質(zhì)，所述雜質(zhì)包括硼(B)、砷(As)或磷(P)或其組合。29.根據(jù)權(quán)利要求17所述的方法，其中所述含硅層是包括具有P-型雜質(zhì)的第一區(qū)域和具有N-型雜質(zhì)的第二區(qū)域的多晶硅層。30.根據(jù)權(quán)利要求17所述的方法，還包括在所述鴒層上形成柵^l硬^^模層；和通過(guò)蝕刻所述柵;^硬4^模層、所述鵠層、所述擴(kuò)散阻擋層和所述^^硅層形成雙柵極，其中在所述鴒層上形成所述柵極》更^^模層之前，實(shí)施所述熱處理。全文摘要本發(fā)明涉及制造鎢線和使用該鎢線制造半導(dǎo)體器件柵極的方法。一種用于制造鎢(W)線的方法，所述方法包括形成含硅層，在該含硅層上形成擴(kuò)散阻擋層，在擴(kuò)散阻擋層上形成鎢層，并且對(duì)所述鎢層實(shí)施熱處理工藝以增大鎢層的晶粒尺寸。文檔編號(hào)H01L21/768GK101339918SQ20081012764公開日2009年1月7日申請(qǐng)日期2008年7月2日優(yōu)先權(quán)日2007年7月2日發(fā)明者成敏圭,林寬容,趙興在申請(qǐng)人:海力士半導(dǎo)體有限公司