專利名稱：包括疊置nand型電阻存儲器單元串的非易失性存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件，且更具體地，涉及非易失性存儲器 件及其制造方法。
背景技術(shù)：
可將半導(dǎo)體存儲器件分類成易失性存儲器件以及非易失性存儲器 件。即使電源被切斷，非易失性存儲器件也能保持存儲于其中的數(shù)據(jù)。 因此，非易失性存儲器件可用于計算機(jī)、移動電信系統(tǒng)、存儲器卡等 之中。
閃速存儲器件是一種這樣的非易失性存儲器件。具有疊置柵極結(jié) 構(gòu)的存儲器單元可用在閃速存儲器件中。疊置柵極結(jié)構(gòu)可以包括順序 疊置在溝道區(qū)上的隧穿氧化層、浮動?xùn)艠O、柵極間介電層和控制柵極 電極。為了增加閃速存儲器單元的可靠性和/或編程效率，可提高隧 穿氧化層的膜質(zhì)量，和/或可增加單元的耦合率。
還開發(fā)了電阻存儲器件。電阻存儲器件可包括磁性隨機(jī)存取存儲 器(MRAM)設(shè)備、相變存儲器件和/或電阻隨機(jī)存取存儲器(RRAM) 設(shè)備。電阻存儲器件的單位單元可包括具有兩個電極的數(shù)據(jù)存儲元件 和插入其間的可變電阻器層。當(dāng)電阻存儲器件是MRAM設(shè)備時，可變 電阻器層可包括順序疊置的釘扎層、隧穿絕緣層和自由層，并且隧穿 絕緣層和自由層可包括鐵磁層。當(dāng)電阻存儲器件是相變存儲器件時， 可變電阻器層可包括相變材料層，例如硫族化物層。當(dāng)電阻存儲器件 是RRAM設(shè)備時，可變電阻器層可以是鐠鈣錳氧化物((Pr,Ca)Mn03) 層("PCMO層")。可變電阻器層，即數(shù)據(jù)存儲材料層，可以根據(jù)
施加到電極之間的電信號(電壓或電流)的極性和/或幅度而具有第 一電阻或高于第一電阻的第二電阻。
例如，在名稱為"Non-Volatile Semiconductor Memory Device"的 韓國特開專利公布No.l0-2004-79328中公開了 RRAM設(shè)備。根據(jù)該韓 國特開專利公布，多個NAND型單位單元可并聯(lián)連接到一條位線，且 每一個NAND型單位單元可包括彼此串聯(lián)連接的多個可變電阻設(shè)備和 彼此串聯(lián)連接的多個開關(guān)MOS晶體管。每個開關(guān)MOS晶體管可并聯(lián) 連接到一個可變電阻設(shè)備。開關(guān)MOS晶體管可以一維地設(shè)置在半導(dǎo)體 基板上，且可變電阻設(shè)備可提供在MOS晶體管上。因此，限制了使用 NAND型單位單元的常規(guī)RRAM設(shè)備的設(shè)備集成度的提高。
作為另一示例，在名稱為"Semiconductor Device"的日本特開專 利公布No.2005-260014中公開了相變存儲器件。根據(jù)該日本特開專利 公布， 一對相變存儲器單元被疊置在半導(dǎo)體基板上，并且位線被插入 該對相變存儲器單元之間。也就是，該對疊置的相變存儲器單元共享 插入其間的一條位線。因此，日本特開專利公布公開了 NOR型相變存 儲器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一些實施例，NAND型電阻存儲器單元串包括位線 和連接到該位線的多個串聯(lián)連接的電阻存儲器單元。多個電阻存儲器 單元可包括第一節(jié)點、第二節(jié)點和第三節(jié)點、連接在第一節(jié)點和第二 節(jié)點之間的加熱元件、連接在第二節(jié)點和第三節(jié)點之間的可變電阻器， 和具有連接到第一節(jié)點的第一端子以及連接到第三節(jié)點的第二端子的 開關(guān)設(shè)備。
根據(jù)本發(fā)明的其它實施例，NAND型電阻存儲器單元串包括基板、 位于該基板上的絕緣層、多個串聯(lián)連接的電阻存儲器單元，所述多個 串聯(lián)連接的電阻存儲器單元疊置在該絕緣層中以使多個電阻存儲器單
元中的第一個位于該基板上并且多個電阻存儲器單元中的下一個位于 多個電阻存儲器單元中的第一個上，還包括位于絕緣層上且電連接到 多個電阻存儲器單元中的最后一個的位線。
根據(jù)本發(fā)明的另外的實施例，制造NAND型電阻存儲器單元的方
法包括在基板上形成絕緣層。多個串聯(lián)連接的電阻存儲器單元被形成 為疊置在絕緣層中，以使得多個電阻存儲器單元中的第一個位于基板 上并且多個電阻存儲器單元中的下一個位于多個電阻存儲器單元中的 第一個上。位線形成在絕緣層上且電連接到多個電阻存儲器單元中的 最后一個。


圖1是示出根據(jù)本發(fā)明一些實施例的NAND型電阻存儲器單元串 的等效電路圖。
圖2是示出根據(jù)本發(fā)明其他實施例的NAND型電阻存儲器單元串 的等效電路圖。
圖3是具有如圖1中所示的等效電路圖的NAND型電阻存儲器單 元串的截面圖。
圖4是具有如圖1中所示的等效電路圖的另一NAND型電阻存儲 器單元串的截面圖。
圖5是具有如圖2中所示的等效電路圖的NAND型電阻存儲器單 元串的截面圖。
圖6A至13A是示出制造圖3中所示的NAND型電阻存儲器單元 串的方法的平面圖。
圖6B至13B是示出制造圖3中所示的NAND型電阻存儲器單元 串的方法的截面圖。
圖14至17是示出制造圖4中所示的NAND型電阻存儲器單元串 的方法的截面圖。
具體實施例方式
現(xiàn)在將參考附圖全面描述本發(fā)明，附圖中示出了本發(fā)明的實施例。 但是，本發(fā)明可以很多不同形式體現(xiàn)并且不應(yīng)將其解釋為限于在此列 出的實施例。而是，提供這些實施例以使本公開全面和完整，并將本 發(fā)明的范圍完全傳達(dá)給本領(lǐng)域技術(shù)人員。在圖中，為清楚起見放大了 層和區(qū)域的厚度。貫穿全文，相同附圖標(biāo)記表示相同元件。
將理解，當(dāng)將元件或?qū)颖恢赋鲈诹硪辉驅(qū)?上"、"連接到" 或"耦合到"另一元件或?qū)訒r，其可以直接在另一元件或?qū)由?、直?連接或耦合到另一元件或?qū)?，或者存在中間元件或?qū)?。相比之下，?dāng) 元件被稱作"直接"在另一元件或?qū)?上"、"直接連接到"或"直 接耦合到"另一元件或?qū)訒r，不存在中間元件或?qū)?。如在此所使用的?術(shù)語"和/或"包括一個或多個所列相關(guān)項的任何或所有組合。
將理解，盡管在此使用術(shù)語第一、第二、第三等描述各個元件、 部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或 部分不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用于將一個元件、部件、區(qū)域、 層或部分與另一個區(qū)域、層或部分區(qū)分開來。因此，在不脫離本發(fā)明 的教導(dǎo)的情況下，以下討論的第一元件、部件、區(qū)域、層或部分可被 稱為第二元件、部件、區(qū)域、層或部分。
在此為了方便描述而使用空間上的關(guān)系術(shù)語，諸如"下方"、"以 下"、"底部"、"下部"、"上方"、"頂部"、"上部"等，以 描述一個元件或特征與另一個(多個)元件或一個(多個)特征的如 圖中所示的關(guān)系。將理解，空間關(guān)系術(shù)語旨在包括除了圖中所述取向 之外的使用或操作中的設(shè)備的不同取向。例如，如果翻轉(zhuǎn)圖中的設(shè)備， 則被描述為在其他元件或特征"下方"或"以下"的元件將取向為在 其他元件或特征"上方"。因此，示意性術(shù)語"以下"包括上方和下 方兩個取向?？闪硗舛ㄏ蛟O(shè)備(旋轉(zhuǎn)90度或以其他取向)，且相應(yīng)地 在此使用的空間關(guān)系描述符被解釋。而且，如在此所使用的，"橫向" 指的是與垂直方向基本正交的方向。 在此使用的術(shù)語目的僅是描述特定實施例，且不旨在限制本發(fā)明。 如在此使用的，單數(shù)形式"一個"和"那個"旨在也包括復(fù)數(shù)形式， 除非上下文另外清楚地指出。將進(jìn)一步理解，當(dāng)在該說明書中使用術(shù) 語"包括"時，指定存在所述特征、整體、步驟、操作、元件和/或 部件，但是不排除存在或附加一個或多個其他特征、整體、步驟、操 作、元件、部件和/或其組合。
在此參考示意性示出本發(fā)明理想化實施例的截面圖(和中間結(jié)構(gòu)) 描述本發(fā)明的示例性實施例。同樣，預(yù)期到例如由制造技術(shù)和/或容 限導(dǎo)致的圖示形狀的變化。因此，不應(yīng)當(dāng)將本發(fā)明的實施例解釋為對 在此示出的區(qū)域的特定形狀的限制，而是包括例如由制造導(dǎo)致的形狀 偏差。例如，示出為矩形的注入?yún)^(qū)域通常在其邊緣處具有圓形或曲線 狀特征和/或注入濃度梯度，而不是從注入到非注入?yún)^(qū)域的二元變化。 同樣，通過注入形成的隱埋區(qū)域會導(dǎo)致在隱埋區(qū)域和注入通過其發(fā)生 的表面之間的區(qū)域中的一些注入。由此，圖中所示區(qū)域?qū)嶋H上是示意 性的，且其形狀并非旨在示出設(shè)備區(qū)域的實際形狀，且不旨在限制本 發(fā)明的范圍。
除非另外定義，否則在此使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語) 都具有本發(fā)明所屬領(lǐng)域的一般技術(shù)人員的通常理解相同的含義。因此，
這些術(shù)語包括這期間之后產(chǎn)生的等同術(shù)語。將進(jìn)一步理解，諸如通用 詞典中定義的那些術(shù)語應(yīng)當(dāng)被解釋為具有與其在本說明書中以及相關(guān) 技術(shù)的上下文中的含義一致的含義，且將不被解釋為理想化或過于形 式化的含義，除非在此明確地如此定義。
圖1是示出根據(jù)本發(fā)明一些實施例的電阻存儲器件的單元陣列塊 的一部分的等效電路圖。
參考圖1，提供了第一和第二 NAND型電阻存儲器單元串STR1
和STR2。第一和第二 NAND型電阻存儲器單元串STR1和STR2共享 一條位線BL。也就是，第一和第二NAND型電阻存儲器單元串STR1 和STR2并聯(lián)連接。如圖1中所示，第一 NAND型電阻存儲器單元串 STR1具有與第二NAND型電阻存儲器單元串STR2相同的配置。因此， 以下僅描述第一和第二 NAND型電阻存儲器單元串STR1和STR2中 的一個、例如僅描述第一NAND型電阻存儲器單元串STR1。
第一 NAND型電阻存儲器單元串STR1包括串聯(lián)連接在位線BL 和主開關(guān)設(shè)備SWO之間的多個電阻存儲器單元。如圖1中所示，第一 NAND型電阻存儲器單元串STR1包括串聯(lián)連接的第一至第三電阻存 儲器單元CL1、 CL2和CL3。但是，包括NAND型電阻存儲器單元串 的電阻存儲器單元的數(shù)目不限于三個。例如，在一些實施例中，NAND 型電阻存儲器單元串可包括兩個、四個或更多個串聯(lián)連接的電阻存儲 器單元。在一些實施例中，電阻存儲器單元CL1、 CL2和CL3可以是 相變存儲器單元。也就是，第一、第二和第三電阻存儲器單元CL1、 CL2和CL3可以分別是第一、第二和第三相變存儲器單元。
主開關(guān)設(shè)備SW0可以是包括柵極電極、源極和漏極的MOS晶體 管。這種情況下，主開關(guān)設(shè)備SW0的源極可通過公共源極線CSL接地， 并且主開關(guān)設(shè)備SW0的漏極可電連接到第一相變存儲器單元CL1。而 且，主開關(guān)設(shè)備SW0的柵極電極可用作第一 NAND型電阻存儲器單元 串STR1的主字線WL0。
第一相變存儲器單元CL1包括第一、第二和第三節(jié)點N1、 N2和 N3，連接在第一和第二節(jié)點Nl和N2之間的第一加熱器或加熱元件 Hl，具有兩端分別連接到第二和第三節(jié)點N2和N3的第一可變電阻器 Rl，和具有分別連接到第一和第三節(jié)點Nl和N3的第一和第二端子的 第一開關(guān)設(shè)備SW1。也就是說，第一加熱器H1和第一可變電阻器R1 彼此串聯(lián)連接，并且第一開關(guān)設(shè)備SW1并聯(lián)連接到包括第一加熱器Hl 和第一可變電阻器Rl的第一數(shù)據(jù)存儲元件。第一開關(guān)設(shè)備SW1可以
是具有源極、漏極和柵極電極的MOS晶體管。這種情況下，第一開關(guān)
設(shè)備SW1的源極和漏極分別連接到第一和第三節(jié)點Nl和N3，且第一 開關(guān)設(shè)備SW1的柵極電極用作第一字線WL1。而且，第一相變存儲器 單元CL1的第一節(jié)點Nl連接到主開關(guān)設(shè)備SW0的漏極。
第二相變存儲器單元CL2也具有與第一相變存儲器單元CL1相似 的結(jié)構(gòu)。也就是說，第二相變存儲器單元CL2包括第一、第二和第三 節(jié)點N1、 N2和N3，連接在第一和第二節(jié)點N1和N2之間的第二加熱 器H2，連接在第二和第三節(jié)點N2和N3之間的第二可變電阻器R2， 以及具有分別連接到第一和第三節(jié)點Nl和N3的第一和第二端子的第 二開關(guān)設(shè)備SW2。第二開關(guān)設(shè)備SW2也可以是具有源極、漏極和柵極 電極的MOS晶體管。第二開關(guān)設(shè)備SW2的源極和漏極分別連接到第 二相變存儲器單元CL2的第一和第三節(jié)點Nl和N3，并且第二開關(guān)設(shè) 備SW2的柵極電極用作第二字線WL2。而且，第二相變存儲器單元 CL2的第一節(jié)點Nl連接到第一相變存儲器單元CL1的第三節(jié)點N3。
第三相變存儲器單元CL3也具有與第一相變存儲器單元CL1相同 的結(jié)構(gòu)。也就是說，第三相變存儲器單元CL3包括第一、第二和第三 節(jié)點Nl、 N2和N3，連接在第一和第二節(jié)點Nl和N2之間的第三加熱 器H3，連接在第二和第三節(jié)點N2和N3之間的第三可變電阻器R3， 以及具有分別連接到第一和第三節(jié)點Nl和N3的第一和第二端子的第 三開關(guān)設(shè)備SW3。第三開關(guān)設(shè)備SW3也可以是具有源極、漏極和柵極 電極的MOS晶體管。第三開關(guān)設(shè)備SW3的源極和漏極分別連接到第 三相變存儲器單元CL3的第一和第三節(jié)點Nl和N3,且第三開關(guān)設(shè)備 SW3的柵極電極用作第三字線WL3。而且，第三相變存儲器單元CL3 的第一和第三節(jié)點Nl和N3分別連接到第二相變存儲器單元CL2的第 三節(jié)點N3和位線BL。第一至第三可變電阻器R1至R3可以是相變材 料層。
以下將描述第一和第二NAND型電阻存儲器單元串STR1和STR2
的操作。"第一串"表示第一NAND型電阻存儲器單元串STR1，且"第 二串"表示第二NAND型電阻存儲器單元串STR2。而且，"第一單元"、 "第二單元"和"第三單元"分別表示第一、第二和第三電阻存儲器 單元CL1、 CX2禾卩CX3。
首先，將描述對包括圖1中示出的第一和第二串ST1和ST2的多 個單元CL1、 CL2和CL3中一個進(jìn)行選擇性編程的方法。編程方法包 括選擇第一和第二串ST1和ST2中的一個、選擇包括所選串的多個單 元CL1、 CL2和CL3中的一個，以及將編程信號施加到所選單元。例 如，所選單元可以是包括第一串STR1的第一至第三單元CL1至CL3 中的第二單元CL2。這種情況下，編程方法可包括選擇第一串STR1、 選擇第一串STR1中的第二單元CL2，和將編程信號施加到所選的第二 單元CL2。
第一串STR1可通過開啟主開關(guān)設(shè)備SW0來選擇，并且第一串 STR1中的第二單元CL2可通過關(guān)閉包括第一串STR1的第二開關(guān)設(shè)備 SW2來選擇。當(dāng)選擇了第一串STR1中的第二單元CL2時，可通過關(guān) 閉第二串STR2的主開關(guān)設(shè)備SW0來保持第二串STR2不被選擇，并 且通過開啟包括第一串STR1的第一和第三開關(guān)設(shè)備SW1和SW3來保 持第一串STR1的第一和第三單元CL1和CL3不被選擇。而且，可通 過將編程電流Ip施加到連接到所選串(即第一串STR1)的位線BL來 提供編程信號。
在編程模式中，如圖l中所示，編程電流Ip經(jīng)由限定了第一串STRl 的第三開關(guān)設(shè)備SW3、第二可變電阻器R2、第二加熱器H2、第一開 關(guān)設(shè)備SW1以及主開關(guān)設(shè)備SW0流入到接地端子。也就是說，編程 電流Ip僅經(jīng)由第一串STR1的第一至第三單元CL1至CL3當(dāng)中的所選 第二單元CL2的第二可變電阻器R2和第二加熱器H2流動到接地端子。 因此，第二加熱器H2在編程電流Ip流動時產(chǎn)生焦?fàn)枱幔医範(fàn)枱釙?dǎo) 致所選的第二可變電阻器R2被改變?yōu)榫哂械谝浑娮杌蚋哂诘谝浑娮璧?br> 第二電阻。
以下將描述選擇性地讀取存儲在圖1中所示的第一串STR1的第
二單元CL2中的數(shù)據(jù)的方法。該讀取方法可包括選擇第一串STR1、選 擇第一串STR1的第二單元CL2和向所選的第二單元CL2施加讀取信號。
可使用與編程模式中所描述的相同的方法來選擇第一串STR1和 第一串STR1的第二單元CL2。而且，可通過將讀取電壓施加到連接到 所選串(即第一串STR1)的位線BL來提供讀取信號。
當(dāng)將讀取電壓施加到所選位線BL時，引入到所選位線BL的電壓 (或流經(jīng)所選位線BL的電流)可以取決于所選單元的可變電阻器(即 第一串STR1的第二單元CL2的第二可變電阻器R2)的電阻。因此， 讀出放大器(未示出)讀出引入到所選位線BL的電壓(或流經(jīng)所選位 線BL的電流)。且可讀出存儲在所選單元中的數(shù)據(jù)。
在上述讀取模式期間，流經(jīng)所選單元的可變電阻器和加熱器的讀 取電流應(yīng)小于編程電流Ip以防止所選單元被編程。
圖2是示出根據(jù)本發(fā)明其他實施例的電阻存儲器件的單元陣列塊 的一部分的等效電路圖。
參考圖2，提供第一和第二 NAND型電阻存儲器單元串STR1'和 STR2'，且第一和第二 NAND型電阻存儲器單元串STR1'和STR2'共享 一條位線BL'，與參考圖1描述的實施例相同。也就是說，第一和第二 NAND型電阻存儲器單元串STR1'和STR2'是連接的。如圖2中所示， 第一NAND型電阻存儲器單元串STR1'具有與第二NAND型電阻存儲 器單元串STR2'相同的配置。第一和第二NAND型電阻存儲器單元串 STR1，和STR2'中的每一個都具有與參考圖1所描述的第一或第二NAND型電阻存儲器單元串STR1或STR2相似的配置。也就是說，第 一和第二 NAND型電阻存儲器單元串STR1'和STR2'中的每一個都包 括串聯(lián)連接到位線BL'的多個電阻存儲器單元CL1'、 CL2'和CL3'以及 主開關(guān)設(shè)備SW0'。
在圖2的實施例中，電阻存儲器單元CL1'、 CL2'和CL3'與圖1 的不同。也就是說，根據(jù)本實施例的第一電阻存儲器單元CL1'包括相 互并聯(lián)連接的第一可變電阻器Rl'和第一開關(guān)設(shè)備SW1'，如圖2中所 示。第二和第三電阻存儲器單元CL2'和CL3，具有與第一電阻存儲器單 元CL1'相同的配置。換句話說，第二電阻存儲器單元CL2'也包括相互 并聯(lián)連接的第二可變電阻器R2，和第二開關(guān)設(shè)備SW2，，并且第三電阻 存儲器單元CL3，也包括相互并聯(lián)連接的第三可變電阻器R3，和第三開 關(guān)設(shè)備SW3'。
在圖2的實施例中，電阻存儲器單元CL1'、 CL2'和CL3'可以是 電阻隨機(jī)存取存儲器(RRAM)單元或磁性隨機(jī)存取存儲器(MRAM) 單元。也就是說，第一、第二和第三電阻存儲器單元CL1'、 CL2，禾卩CL3， 可以分別是第一、第二和第三RRAM單元或第一、第二和第三MRAM 單元。
可使用與參考圖1描述的那些相同的編程和讀取方法來驅(qū)動第一 和第二 NAND型電阻存儲器單元串STR1'和STR2'。在圖2的實施例 中，在電阻存儲器單元CL1'、 CL2'和CL3'是MRAM單元的情況下， MRAM單元可以不包括數(shù)位線(digit line)。因此，根據(jù)本示范性實施 例的NAND型MRAM單元串的MRAM單元可以使用例如美國專利 No.7,164,589中公開的旋轉(zhuǎn)噴射機(jī)構(gòu)來編程。
圖3是具有如圖1中所示的等效電路圖的NAND型電阻存儲器單 元串的截面圖。
參考圖3，在半導(dǎo)體基板1的預(yù)定區(qū)域中提供隔離層3以限定有源
區(qū)3a。主源極區(qū)9s和主漏極區(qū)9d被設(shè)置在有源區(qū)3a中，并且主柵極 電極7a被設(shè)置在主源極9s和主漏極9d之間的溝道區(qū)上。主柵極電極 7a通過柵極絕緣層5與溝道區(qū)絕緣。主柵極電極7a可延伸以與有源區(qū) 3a交叉(即基本上垂直于有源區(qū)3a)，并且可用作主字線(與圖1的 WL0對應(yīng))。另一個主柵極電極7b可被設(shè)置在與主源極9s相鄰的有源 區(qū)3a上。也就是說，主源極9s可被設(shè)置在主柵極電極7a和7b之間的 有源區(qū)中。主柵極電極7a、主源極9s和主漏極9d限定了主開關(guān)設(shè)備 (與圖1的SW0對應(yīng))。
下部絕緣層11形成在主開關(guān)設(shè)備9s、 9d和7a以及絕緣層3上。 公共源極線13s和漏極焊盤13d可提供在下部絕緣層11中。公共源極 線13s可被設(shè)置成與主字線7a平行。公共源極線13s和漏極焊盤13d 可分別通過穿過下部絕緣層11的源極接觸孔lls和漏極接觸孔lld電 連接到主源極9s和主漏極9d。
第一絕緣層15被設(shè)置在公共源極線13s、漏極焊盤13d和下部絕 緣層11上，且第一開關(guān)設(shè)備SW1被設(shè)置在第一絕緣層15中。第一開 關(guān)設(shè)備SW1包括穿過第一絕緣層15延伸的第一主體圖案17b和包圍 第一主體圖案17b的第一柵極電極23。第一主體圖案17b包括順序地 垂直疊置的第一源極17s、第一溝道17c和第一漏極17d。第一柵極電 極23位于第一溝道17c的側(cè)壁上，并且第一溝道17c電連接到漏極焊 盤13d。因此，第一開關(guān)設(shè)備SW1可以是垂直型MOS晶體管。第一柵 極電極23與主字線7a平行地延伸并用作第一字線(圖1的WL1)。
第一下電極27 (與圖1的第一加熱器Hl對應(yīng))被設(shè)置在與第一 開關(guān)設(shè)備SW1相鄰的第一絕緣層15中。第一下電極27電連接到漏極 焊盤13d。第一相變材料圖案29 (與圖1的第一可變電阻器R1對應(yīng)) 形成在第一下電極27的上表面和第一漏極17d的上表面上，并且第一 上電極31疊置在第一相變材料圖案29上。第一下電極27、第一相變材料圖案29和第一上電極31限定了第一數(shù)據(jù)存儲元件。第一相變材 料圖案29 —般顯示出初始晶態(tài)，但是被配置成響應(yīng)于施加至其的熱量 轉(zhuǎn)變成非晶態(tài)。第一開關(guān)設(shè)備SW1和第一數(shù)據(jù)存儲元件27、 29和31 限定第一電阻存儲器單元(與圖1的CL1對應(yīng))，即第一相變存儲器單 元。
第二絕緣層33被提供在第一上電極31和第一絕緣層15上。與第 一開關(guān)設(shè)備SW1具有相同配置的第二開關(guān)設(shè)備SW2被設(shè)置在第二絕 緣層33中。也就是說，第二開關(guān)設(shè)備SW2包括穿過第二絕緣層33延 伸以與第一上電極31接觸的第二主體圖案35b和位于第二主體圖案 35b側(cè)壁上的第二柵極電極37。第二主體圖案35b包括順序疊置的第 二源極35s、第二溝道35c和第二漏極35d。第二柵極電極37與第一柵 極電極23平行地延伸并用作第二字線(與圖1的WL2對應(yīng))。
第二數(shù)據(jù)存儲元件被設(shè)置成與第二開關(guān)設(shè)備SW2相鄰。第二數(shù)據(jù) 存儲元件具有與第一數(shù)據(jù)存儲元件相同的配置。也就是說，第二數(shù)據(jù)
存儲元件可包括穿過第二絕緣層33延伸以與第一上電極31電連接的 第二下電極39 (與圖1的第二加熱器H2對應(yīng))，和位于第二下電極39 和第二漏極35d上的第二相變材料圖案41 (與圖1的第二可變電阻器 R2對應(yīng))，以及位于第二相變材料圖案41上的第二上電極43。第二相 變材料圖案41也具有初始晶態(tài)。第二開關(guān)設(shè)備SW2和第二數(shù)據(jù)存儲 元件39、 41和43限定了第二電阻存儲器單元(與圖1的CL2對應(yīng))， 即第二相變存儲器單元。
第三絕緣層45被提供在第二上電極43和第二絕緣層33上。與第 一開關(guān)設(shè)備SW1具有相同配置的第三開關(guān)設(shè)備SW3被設(shè)置在第三絕 緣層45中。也就是說，第三開關(guān)設(shè)備SW3包括穿過第三絕緣層45延 伸以與第二上電極43接觸的第三主體圖案47b和位于第三主體圖案 47b側(cè)壁上的第三柵極電極49。第三主體圖案47b包括順序疊置的第 三源極47s、第三溝道47c和第三漏極47d。第三柵極電極49可與第一
字線23平行地延伸并可用作第三字線(與圖1的WL3對應(yīng))。
第三數(shù)據(jù)存儲元件被設(shè)置成與第三開關(guān)設(shè)備SW3相鄰。第三數(shù)據(jù) 存儲元件可具有與第一數(shù)據(jù)存儲元件相同的配置。也就是說，第三數(shù) 據(jù)存儲元件可包括穿過第三絕緣層45延伸以與第二上電極43電連接 的第三下電極51 (與圖1的第三加熱器H3對應(yīng))、位于第三下電極51 和第三漏極47d上的第三相變材料圖案53，以及在第三相變材料圖案 53上的第三上電極55。第三相變材料圖案53也具有初始晶態(tài)。第三 開關(guān)設(shè)備SW3和第三數(shù)據(jù)存儲元件51、 53和55限定了第三電阻存儲 器單元(與圖1的CL3對應(yīng))，即第三相變存儲器單元。
上部絕緣層57被設(shè)置在第三上電極55和第三絕緣層45上，并且 位線61 (與圖1的BL對應(yīng))被設(shè)置在上部絕緣層57上。位線61可 經(jīng)由穿過上部絕緣層57延伸的位線接觸插塞59電連接到第三上電極 55。位線61可被設(shè)置成與主字線7a交叉。
因此，根據(jù)圖3實施例的NAND型電阻存儲器單元串包括形成在 半導(dǎo)體基板1上的主開關(guān)設(shè)備，順序疊置在主開關(guān)設(shè)備上以使多個電 阻存儲器單元中的第一個的上電極位于多個電阻存儲器單元中的下一 個的下電極和主體圖案上的多個電阻存儲器單元，以及電連接到多個 電阻存儲器單元中最后一個的位線。主開關(guān)設(shè)備電連接到多個電阻存 儲器單元中的第一個，并且多個疊置電阻存儲器單元相互串聯(lián)連接。
可使用與以上參考圖1所描述的相同方法來選擇性編程和讀取圖 3中所示的第一到第三電阻存儲器單元中的一個。因此，將不進(jìn)一步描 述根據(jù)圖3實施例的NAND型電阻存儲器單元串的操作。
當(dāng)選擇性編程第一電阻存儲器單元時，在第一相變材料圖案29和 第一下電極27之間的界面處產(chǎn)生焦耳熱，以使得第一相變材料圖案29 (即與第一下電極27的上表面相鄰的第一相變區(qū)29v)至少部分被轉(zhuǎn)
變成結(jié)晶態(tài)或非晶態(tài)。因此，第一相變材料圖案29可根據(jù)圖案29處 于結(jié)晶態(tài)還是非晶態(tài)在第一電阻和高于第一電阻的第二電阻之間轉(zhuǎn) 換。類似地，當(dāng)選擇性編程第二電阻存儲器單元時，第二相變材料圖 案41 (即與第二下電極39的上表面相鄰的第二相變區(qū)41v)可至少部 分被轉(zhuǎn)變成結(jié)晶態(tài)或非晶態(tài)，并且當(dāng)選擇性編程第三電阻存儲器單元 時，第三相變材料圖案53 (即與第三下電極51的上表面相鄰的第三相 變區(qū)53v)可至少部分被轉(zhuǎn)變成結(jié)晶態(tài)或非晶態(tài)。
圖4是具有圖1中所示的等效電路圖的另一NAND型電阻存儲器 單元串的截面圖。圖4的實施例在數(shù)據(jù)存儲元件類型方面不同于圖3 的實施例。
參考圖4，與圖3中所示配置相同的主開關(guān)設(shè)備7a、 9s和9d、下 部絕緣層11、漏極焊盤13d和公共源極線13s被提供在半導(dǎo)體基板1 上。第一絕緣層15被設(shè)置在下部絕緣層11、漏極焊盤13d和公共源極 線13s上，并且具有與圖3中所示的相同配置的第一開關(guān)設(shè)備SW1被 設(shè)置在第一絕緣層15中。借助于穿過第一絕緣層15的第一孔101，漏 極焊盤13d被暴露出來，并且第一下電極103 (與圖1的第一加熱器 Hl對應(yīng))被設(shè)置在第一孔101中。第一下電極103可被凹陷以具有低 于第一絕緣層15的上表面的上表面。第一下電極103的第一孔101可 被第一相變材料圖案107填充(與圖1的第一可變電阻器Rl對應(yīng))。 此外，第一絕緣隔離物105可插入在第一相變材料圖案107的側(cè)壁與 第一絕緣層15之間。也就是說，在圖4的實施例中，第一相變材料圖 案107可與第一下電極103自對準(zhǔn)。換句話說，第一相變材料圖案107 可具有由第一孔101側(cè)壁上的隔離物105限定的形狀。第一上電極109 被形成在第一相變材料圖案107和第一漏極17d上。第一下電極103、 第一相變材料圖案107和第一上電極109限定了第一數(shù)據(jù)存儲元件。 第一開關(guān)設(shè)備SW1和第一數(shù)據(jù)存儲元件103、 107和109限定了第一 電阻存儲器單元(與圖1的CL1對應(yīng))，即第一相變存儲器單元。 如圖4中所示，第一上電極109與第一漏極17d的上表面接觸。 因此，與圖3的實施例相比，第一上電極109與第一開關(guān)設(shè)備SW1之 間的寄生電阻可被顯著降低。特別是，雖然在圖3的示范性實施例中 第一相變材料圖案29在第一上電極31與第一開關(guān)設(shè)備SW1之間延伸， 但是在圖4的實施例中沒有這種電阻材料層在第一上電極109與第一 開關(guān)設(shè)備SW1之間延伸。
第二絕緣層111被設(shè)置在第一絕緣層15和第一上電極109上。具 有與圖3中所示相同配置的第二開關(guān)設(shè)備SW2被設(shè)置在第二絕緣層 111中。而且，與第一數(shù)據(jù)存儲元件103、 107和109具有相同配置的 第二數(shù)據(jù)存儲元件被設(shè)置在第二絕緣層111中。也就是說，第二數(shù)據(jù)存 儲元件可包括穿過第二絕緣層111且電連接到第一上電極109的第二下 電極115 (與圖1的第二加熱器H2對應(yīng))、位于第二下電極115上的第 二相變材料圖案119 (與圖1的第二可變材料RS對應(yīng))，以及位于第二 相變材料圖案119和第二漏極35d上的第二上電極121。第二絕緣隔離 物117可插入在第二相變材料圖案119的側(cè)壁與第二絕緣層111之間。 如圖4中所示，第二上電極121可與第二上部漏極35d的上表面接觸。 第二開關(guān)設(shè)備SW2和第二數(shù)據(jù)存儲元件115、119和121限定第二電阻 存儲器單元(與圖1的CL2對應(yīng))，即第二相變存儲器單元。
第三絕緣層123被設(shè)置在第二絕緣層111和第二上電極121上， 并且具有與圖3中所示相同配置的第三開關(guān)設(shè)備SW3被設(shè)置在第三絕 緣層123中。而且，具有與第一數(shù)據(jù)存儲元件103、 107和109相同配 置的第三數(shù)據(jù)存儲元件被設(shè)置在第三絕緣層123中。也就是說，第三 數(shù)據(jù)存儲元件可包括穿過第三絕緣層123且與第二上電極121電連接 的第三下電極127 (與圖1的第三加熱器H3對應(yīng))、位于第三下電極 127上的第三相變材料圖案131 (與圖1的第三可變電阻器R3對應(yīng))， 以及位于第三相變材料圖案131和第三漏極47d上的第三上電極133。 第三絕緣隔離物129可插入在第三相變材料圖案131的側(cè)壁與第三絕 緣層123之間。如圖4中所示，第三上電極133可與第三漏極47d的
上表面直接接觸。第三開關(guān)設(shè)備SW3和第三數(shù)據(jù)存儲元件127、 131 和133限定第三電阻存儲器單元(與圖1的CL3對應(yīng))，即第三相變存 儲器單元。
上部絕緣層135被設(shè)置在第三上電極133和第三絕緣層123上， 且位線139 (與圖1的BL對應(yīng))被設(shè)置在上部絕緣層135上。位線139 可經(jīng)由穿過上部絕緣層135的位線接觸插塞137電連接到第三上電極 133。位線139可被設(shè)置成與主字線7a交叉。
可使用與參考圖1所描述的相同方法來選擇性地編程和讀取圖4 中所示的第一至第三電阻存儲器單元。因此，以下不再進(jìn)一步描述根 據(jù)圖4實施例的NAND型電阻存儲器單元串的進(jìn)一步操作。
根據(jù)圖4的實施例，第一至第三上電極109、 121和133可分別與 第一至第三漏極17d、 35d和47d直接接觸，如上所述。因此，與圖3 的示范性實施例相比，可顯著降低上電極109、 121和133與開關(guān)設(shè)備 SW1、 SW2和SW3之間的寄生電阻。當(dāng)降低寄生電阻時，流過未被選 擇的電阻存儲器單元開關(guān)設(shè)備的電流會增加，且這導(dǎo)致了抑制未被選 擇的電阻存儲器單元的數(shù)據(jù)存儲元件的軟編程。此外，當(dāng)降低寄生電 阻時，會增加讀出放大器的讀出裕量。
圖5是具有圖2等效電路圖的又一個NAND型電阻存儲器單元串 的截面圖。圖5的實施例在數(shù)據(jù)存儲元件類型方面不同于圖4的實施 例。也就是說，根據(jù)圖5的實施例，提供第一可變電阻器151代替圖4 的第一下電極103、第一相變材料圖案107和第一絕緣隔離物105，并 且提供第二可變電阻器153代替圖4的第二下電極115、第二相變材料 圖案119和第二絕緣隔離物117。類似地，提供第三可變電阻器155代 替圖4的第三下電極127、第三相變材料圖案131和第三絕緣隔離物 129。因此，第一、第二和第三可變電阻器151、 153和155可分別與 第一至第三開關(guān)設(shè)備SW1至SW3并聯(lián)連接。
第一、第二和第三可變電阻器151、 153和155中的每一個都包括 用于RRAM單元(例如PCMO層或過渡金屬氧化物層)的可變電阻器。 相反，第一、第二和第三可變電阻器151、153和155可以是用于MRAM 單元的相應(yīng)的電磁隧穿結(jié)(MTJ)結(jié)構(gòu)。也就是說，第一、第二和第三 可變電阻器151、 153和155每一個都可包括順序疊置的釘扎層、隧穿 絕緣層和自由層。
以下將描述根據(jù)本發(fā)明的另外實施例的制造NAND型電阻存儲器 單元串的方法。
圖6A至13A是示出制造圖3中所示的NAND型電阻存儲器單元 串的方法的平面圖，并且圖6B至13B是分別與圖6A至13A對應(yīng)的截面圖。
參考圖6A和6B，隔離層3形成在基板1的預(yù)定區(qū)域中以限定有 源區(qū)3a。柵極絕緣層5形成在有源區(qū)上，并且柵極傳導(dǎo)層形成在具有 柵極絕緣層5的基板上。柵極傳導(dǎo)層被圖案化以形成與有源區(qū)3a交叉 的主柵極電極7a和7b?？墒褂弥鳀艠O電極7a和7b和隔離層3作為離 子注入掩模將雜質(zhì)離子注入到有源區(qū)3a中，從而形成主源極區(qū)9s和主 漏極區(qū)9d。主柵極電極7a、主源極9s和主漏極9d限定了主開關(guān)設(shè)備 (圖1的SW0)。
下部絕緣層11被形成在具有主開關(guān)設(shè)備7a、 9s和9d的基板上。 使用公知的方法將公共源極線13s和漏極焊盤13d形成在下部絕緣層 11中/上。公共源極線13s被形成為通過穿過下部絕緣層11的源極接 觸孔lis與主源極9s接觸，并且漏極焊盤13d被形成為通過穿過下部 絕緣層11的漏極接觸孔11d與主漏極9d接觸。主柵極電極7a和公共 源極線13s可與有源區(qū)3a交叉形成，如圖6A中所示。
參考圖7A和7B，第一絕緣層15被形成在具有公共源極線13s和 漏極焊盤13d的基板上，并且第一絕緣層15被圖案化以形成暴露漏極 焊盤13d的第一區(qū)域的第一主體孔15a。之后，諸如硅層的半導(dǎo)體層被 形成在第一主體孔15a中和第一絕緣層15上，并且半導(dǎo)體層被平坦化 以暴露第一絕緣層15的上表面。結(jié)果，半導(dǎo)體圖案可形成在第一主體 孔15a中。半導(dǎo)體圖案被圖案化以在第一主體孔15a中形成凹陷的半導(dǎo) 體圖案17a。如圖7B中所示，凹陷的半導(dǎo)體圖案17a可具有低于第一 絕緣層15的上表面的上表面。
參考圖8A和8B，將雜質(zhì)離子注入到凹陷的半導(dǎo)體圖案17a中以 形成順序疊置的第一源極17s、第一溝道17c和第一漏極17d。第一源 極17s、第一溝道17c和第一漏極17d限定了第一主體圖案17d。之后， 第一主體覆蓋(capping)圖案19被形成在第一主體圖案17b上的第一 主體孔15a中。第一主體覆蓋圖案19可由相對第一絕緣層15具有蝕刻 選擇性的材料層形成。例如，當(dāng)?shù)谝唤^緣層15由二氧化硅層形成時， 第一主體覆蓋圖案19由諸如氮化硅層或氮氧化硅層之類的絕緣層形 成。
參考圖9A和9B，第一絕緣層15被圖案化以形成暴露出第一主體 圖案17b和第一主體覆蓋圖案19的側(cè)壁的第一溝槽15b。如圖9A中 所示，可形成平行于公共源極線13s延伸的第一溝槽15b。而且，第一 溝槽15b可被形成為至少暴露出第一溝道17c的側(cè)壁。也就是說，在一 些實施例中，第一溝槽15b可被形成為使得與第一源極17s相鄰的漏極 焊盤13d不被暴露。相反，在其他實施例中，第一溝槽15b可被形成 為暴露出與第一源極17s相鄰的漏極焊盤13d。這種情況下，第一溝槽 15b可暴露出第一源極17s的側(cè)壁、第一溝道17c、第一漏極17d和第 一主體覆蓋圖案19。
第一柵極絕緣層21被形成在基板上和第一溝槽15b中。第一柵極 絕緣層21可使用公知的沉積技術(shù)，例如化學(xué)氣相沉積(CVD)技術(shù)、
原子層沉積(ALD)技術(shù)和/或熱氧化技術(shù)形成。第一柵極絕緣層21 可選擇性地形成在漏極焊盤13d的暴露區(qū)域和/或第一主體圖案17b的
側(cè)壁上。
柵極傳導(dǎo)層被形成在第一柵極絕緣層21上，并且柵極傳導(dǎo)層被平 坦化以在第一溝槽15b中形成第一柵極電極23。第一柵極電極23可被 凹陷以具有低于第一絕緣層15的上表面的上表面。更具體地，第一柵 極電極23可被凹陷以具有比第一漏極17d的上表面低的上表面。第一 柵極電極23和第一主體圖案17b限定了第一開關(guān)設(shè)備SW1，即第一垂 直MOS晶體管。
參考圖IOA和IOB，第一柵極覆蓋絕緣層被形成在形成了第一柵 極電極23的基板上，并且第一柵極覆蓋絕緣層被平坦化以形成保留在 第一柵極電極23上的第一溝槽15b中的第一柵極覆蓋圖案25。
參考圖IIA和IIB，第一主體覆蓋圖案19被去除以暴露出第一漏 極17d，并且第一絕緣層15被圖案化以形成暴露出漏極焊盤13d的第 二區(qū)域且與第一主體圖案17b橫向隔開的第一孔15c。在一些實施例中， 在形成第一孔15c之后，可去除第一主體覆蓋圖案19。
參考圖12A和12B，第一下電極27形成在第一孔15c中?？赏ㄟ^ 在具有第一孔15c的基板上沉積諸如氮化鈦(TiN)層和/或氮化鈦鋁 (TiAlN)層之類的下電極層以及平坦化下電極層來形成第一下電極 27。
可變電阻器材料層和上電極材料層順序形成在具有第一下電極27 的基板上，并且上電極材料層和可變電阻器材料層被圖案化以形成在 第一下電極27和第一漏極17d上的第一可變電阻器29和疊置在第一 可變電阻器29上的第一上電極31?？勺冸娮杵鲗涌捎芍T如硫族化物層 的相變材料層形成，并且上電極層可由諸如氮化鈦(TiN)層和/或氮
化鈦鋁(TiAlN)層之類的傳導(dǎo)層形成。第一下電極27、第一可變電阻 器29和第一上電極31限定了第一數(shù)據(jù)存儲元件。而且，第一數(shù)據(jù)存 儲元件27、 29和31以及第一開關(guān)設(shè)備SW1限定了第一電阻存儲器單 元，即第一相變存儲器單元(與圖1的CL1對應(yīng))。
參考圖13A和13B，第二絕緣層33被形成在第一上電極31和第 一絕緣層15上，并且使用與參考圖7A至12B所描述的相似方法將第 二開關(guān)設(shè)備SW2和第二下電極39形成在第一絕緣層33中。使用與參 考圖12A和12B所描述的方法類似的方法，形成位于第二下電極39 和第二開關(guān)設(shè)備SW2上的第二可變電阻器41以及疊置在第二可變電 阻器41上的第二上電極43。第二下電極39、第二可變電阻器41以及 第二上電極43限定了第二數(shù)據(jù)存儲元件，并且第二數(shù)據(jù)存儲元件和第 二開關(guān)設(shè)備SW2限定了第二電阻存儲器單元，即第二相變存儲器單元 (圖1的CL2)。
第三絕緣層45被形成在第二電阻存儲器單元上，并且使用與參考 圖7A至12B所描述的相似方法將第三開關(guān)設(shè)備SW3和第三下電極51 形成在第三絕緣層45中?？墒褂门c參考圖12A和12B所描述的方法類 似的方法形成在第三下電極51和第三開關(guān)設(shè)備SW3上的第三可變電 阻器53以及疊置在第三可變電阻器53上的第三上電極55。第三下電 極51、第三可變電阻器53以及第三上電極55限定第三數(shù)據(jù)存儲元件， 并且第三數(shù)據(jù)存儲元件51、 53和55和第三開關(guān)設(shè)備SW3限定了第三 電阻存儲器單元，即第三相變存儲器單元(圖1的CL3)。
上部絕緣層57被形成在具有第三電阻存儲器單元的基板上，并且 電連接到第三上電極55的位線接觸插塞59被形成在上部絕緣層57中。 諸如金屬層的傳導(dǎo)層被形成在具有位線接觸插塞59的基板上，并且傳 導(dǎo)層被圖案化以形成在位線接觸插塞59上的位線61。位線61可被形 成為在平面圖上與主柵極電極7a交叉。
圖14至17是示出制造圖4中所示的NAND型電阻存儲器單元串 的方法的截面圖。
參考圖14和15，通過使用與參考圖6A至10B所描述的方法類似 的方法，將主開關(guān)設(shè)備7a、 9s和9d、下部絕緣層11、公共源極線13s、 漏極焊盤13d、第一絕緣層15以及第一開關(guān)設(shè)備SW1形成在半導(dǎo)體基 板1上。第一絕緣層15被圖案化以形成暴露出漏極焊盤13d的預(yù)定區(qū) 域的第一孔101，并且在第一孔101中形成第一下電極103。在形成第 一孔101之前或之后，可去除在第一開關(guān)設(shè)備SW1的第一主體圖案17b 上的第一主體覆蓋圖案19。第一下電極103可由諸如TiN層或TiAlN 層之類的傳導(dǎo)層形成。而且，第一下電極103可被凹陷以使得其具有 低于第一絕緣層15的上表面的上表面。
參考圖16，第一絕緣隔離物105可形成在第一下電極103上的第 一孔101的側(cè)壁上。第一絕緣隔離物105可由相對第一絕緣層15具有 蝕刻選擇性的材料層形成。例如，當(dāng)?shù)谝唤^緣層15由氧化硅層形成時， 第一絕緣隔離物105可由氮化硅層和/或氮氧化硅層形成。可變電阻 器層可形成在基板上和其中具有第一絕緣隔離物105的第一孔101中， 并且可變電阻器層被平坦化以形成在由第一絕緣隔離物105包圍的第 一孔101中的第一可變電阻器107?？勺冸娮鑼涌捎芍T如硫族化物層的 相變材料層形成。因此，第一可變電阻器107可通過第一孔101與第 一下電極103自對準(zhǔn)，且可被形成為具有受限形狀。
上電極層被形成在具有第一可變電阻器107的基板上，并且上電 極層被圖案化以形成在第一可變電阻器107和第一漏極17d上的第一 上電極109。上電極層可由諸如TiN層或TiAlN層之類的傳導(dǎo)層形成。
第一下電極103、第一可變電阻器107和第一上電極109限定了第 一數(shù)據(jù)存儲元件，并且第一數(shù)據(jù)存儲元件103、 107和109以及第一開 關(guān)設(shè)備SW1限定了第一電阻存儲器單元，即第一相變存儲器單元(與
圖1的CL1對應(yīng))。
參考圖17，第二絕緣層111被形成在具有第一上電極109的基板 上，并且使用與參考圖14所描述的相似方法將第二開關(guān)設(shè)備SW2形 成在第二絕緣層111中。第二絕緣層111被圖案化以形成暴露出第二下 電極115和第一上電極109的預(yù)定區(qū)域的第二孔113，并且使用與參考 圖15和16所描述的方法類似的方法將第二絕緣隔離物117以及第二 可變電阻器119形成在第二孔113中。第二上電極121可被形成在第二 可變電阻器119和第二漏極35d上。
第二下電極115、第二可變電阻器119和第二上電極121限定了第 二數(shù)據(jù)存儲元件，并且第二數(shù)據(jù)元件115、 119和121以及第二開關(guān)設(shè) 備SW2限定了第二電阻存儲器單元，即第二相變存儲器單元(圖1的 CL2)。
第三絕緣層123被形成在第二上電極121和第二絕緣層111上， 并且使用與參考圖14所描述的相似方法將第三開關(guān)設(shè)備SW3形成在 第三絕緣層123中。第三絕緣層123被圖案化以形成暴露出第三下電 極127、第二上電極121的預(yù)定區(qū)域的第三孔125，并且使用與參考圖 15和16所述的相似方法將第三絕緣隔離物129和第三可變電阻器131 形成在第三孔125中。第三上電極133被形成在第三可變電阻器131 和第三漏極47d中。
第三下電極127、第三可變電阻器131和第三上電極133限定了第 三數(shù)據(jù)存儲元件，并且第三數(shù)據(jù)存儲元件127、 131和133以及第三開 關(guān)設(shè)備SW3限定了第三電阻存儲器單元，即第三相變存儲器單元(與 圖1的CL3對應(yīng))。
上部絕緣層135被形成在第三上電極133和第三絕緣層123上， 并且位線139被形成在上部絕緣層135上。位線139經(jīng)由穿過上部絕
緣層135延伸的位線接觸插塞137電連接到第三上電極133。位線139 可使用與參考圖13A和13B所描述的相似方法形成。
制造圖5中所示的NAND型電阻存儲器單元串的方法不同于參考 圖14至17所描述的實施例中的方法，特別在于制造第一至第三可變 電阻器151、 153和155方面。也就是說，第一至第三可變電阻器151、 153和155中的每一個都由用于RRAM單元(例如鐠轉(zhuǎn)錳氧化物 (PCMO)層和/或過渡金屬氧化物層)的可變電阻器形成。替換地， 第一、第二和第三可變電阻器151、 153和155中的每一個都可使用用 于一般MRAM單元的制造磁性隧穿結(jié)(MTJ)結(jié)構(gòu)的方法來制造。也 就是說，第一、第二和第三可變電阻器151、 153和155中的每一個都 可形成為包括順序疊置的釘扎層、隧穿絕緣層和自由層。
根據(jù)上述實施例，在半導(dǎo)體基板上垂直疊置多個串聯(lián)連接的電阻 存儲器單元，并且每一個電阻存儲器單元都被形成為包括包含可變電 阻器的數(shù)據(jù)存儲元件和并聯(lián)連接到數(shù)據(jù)存儲元件的開關(guān)設(shè)備。因此， 能夠提高非易失性存儲器件的NAND型電阻存儲器單元串的集成密 度。
在此已經(jīng)公開了本發(fā)明的實施例，并且，盡管采用了特定術(shù)語， 但是使用其并僅將其解釋為一般的和說明性的含義，且不作為限制目 的。因此，本領(lǐng)域技術(shù)人員將理解，在不脫離所附的權(quán)利要求中所列 的本發(fā)明的精神和范圍的情況下，可作出形式和細(xì)節(jié)上的各種改變。
權(quán)利要求
1.一種NAND型電阻存儲器單元串，包括位線；連接到所述位線的多個串聯(lián)連接的電阻存儲器單元，其中，所述多個電阻存儲器單元中的每一個都包括第一節(jié)點、第二節(jié)點和第三節(jié)點；連接在所述第一節(jié)點與所述第二節(jié)點之間的加熱元件；連接在所述第二節(jié)點與所述第三節(jié)點之間的可變電阻器；和具有連接到所述第一節(jié)點的第一端子和連接到所述第三節(jié)點的第二端子的開關(guān)設(shè)備。
2. 如權(quán)利要求1所述的NAND型電阻存儲器單元串，其中，所述 多個串聯(lián)連接的存儲器單元中的第一個存儲器單元的第三節(jié)點經(jīng)由位 線觸點直接連接到所述位線，并且其中所述多個串聯(lián)連接的電阻存儲 器單元中的第一個存儲器單元的第一節(jié)點連接到所述多個串聯(lián)連接的 電阻存儲器單元中的下一個存儲器單元的第三節(jié)點。
3. 如權(quán)利要求1所述的NAND型電阻存儲器單元串，其中所述開 關(guān)設(shè)備包括具有源極、漏極和柵極電極的MOS晶體管，且其中所述第 一端子是MOS晶體管的源極，且所述第二端子是MOS晶體管的漏極。
4. 如權(quán)利要求3所述的NAND型電阻存儲器單元串，其中所述 MOS晶體管的柵極電極包括字線。
5. 如權(quán)利要求1所述的NAND型電阻存儲器單元串，還包括 串聯(lián)連接到所述多個電阻存儲器單元中的一個存儲器單元的主開關(guān)設(shè)備。
6. 如權(quán)利要求5所述的NAND型電阻存儲器單元串，還包括 公共源極線，其中，所述主開關(guān)設(shè)備包括主MOS晶體管，該主MOS晶體管包 括主源極、主漏極和主柵極電極，其中，所述主MOS晶體管的主漏極 連接到所述多個電阻存儲器單元中的一個存儲器單元，其中，所述主 MOS晶體管的主源極連接到所述公共源極線，并且其中，所述主MOS 晶體管的主柵極電極包括主字線。
7. 如權(quán)利要求1所述的NAND型電阻存儲器單元串，其中，所述 可變電阻器包括相變材料層，該相變材料層被配置為響應(yīng)于經(jīng)由所述 加熱元件施加至其的熱量在非晶態(tài)與結(jié)晶態(tài)之間轉(zhuǎn)換。
8. —種非易失性存儲器件，包括 基板；位于所述基板上的絕緣層；多個串聯(lián)連接的電阻存儲器單元，疊置在所述絕緣層上，以使得 所述多個電阻存儲器單元中的第一個存儲器單元位于所述基板上，且 所述多個電阻存儲器單元中的下一個存儲器單元位于所述多個電阻存 儲器單元中的第一個存儲器單元上，從而限定NAND型電阻存儲器單 元串；禾口位線，位于所述絕緣層上且電連接到所述多個電阻存儲器單元中 的最后一個存儲器單元。
9. 如權(quán)利要求8所述的非易失性存儲器件，其中，所述多個電阻 存儲器單元中的至少一個存儲器單元包括開關(guān)設(shè)備，包括主體圖案和位于該主體圖案側(cè)壁上的柵極電極， 該主體圖案包括疊置在所述絕緣層中的源極區(qū)、溝道區(qū)和漏極區(qū)；和與所述開關(guān)設(shè)備并聯(lián)連接的數(shù)據(jù)存儲元件，其中所述數(shù)據(jù)存儲元 件包括與所述開關(guān)設(shè)備的主體圖案隔開的下電極； 位于所述下電極上的可變電阻器；和位于所述可變電阻器上的上電極，其中，在所述NAND型電阻存儲器單元串中，所述多個電阻存儲 器單元中的第一個存儲器單元的上電極位于所述多個電阻存儲器單元中下一個存儲器單元的下電極和主體圖案上。
10. 如權(quán)利要求9所述的非易失性存儲器件，還包括位線接觸插塞，位于所述多個電阻存儲器單元中的最后一個存儲器單元的上電極上，其中，所述位線通過所述位線接觸插塞直接連接到所述多個電阻 存儲器單元中的最后一個存儲器單元的上電極。
11. 如權(quán)利要求9所述的非易失性存儲器件，其中所述開關(guān)設(shè)備的 柵極電極包括在所述絕緣層中基本垂直于所述位線延伸的字線。
12. 如權(quán)利要求9所述的非易失性存儲器件，其中所述可變電阻 器包括相變材料層，該相變材料層被配置成響應(yīng)于經(jīng)由所述下電極施 加至其的熱量在非晶態(tài)和結(jié)晶態(tài)之間轉(zhuǎn)換。
13. 如權(quán)利要求8所述的非易失性存儲器件，進(jìn)一步包括 位于所述基板上的主開關(guān)設(shè)備，其中，所述主開關(guān)設(shè)備電連接到所述多個電阻存儲器單元中的第一個存儲器單元。
14. 如權(quán)利要求13所述的非易失性存儲器件，其中所述主開關(guān)設(shè) 備包括位于所述基板中的主源極區(qū)和主漏極區(qū)；和在所述主源極區(qū)與所述主漏極區(qū)之間的所述基板上的主柵極電極，其中，所述主漏極區(qū)電連接到所述多個電阻存儲器單元中的第一 個存儲器單元的下電極和主體圖案。
15. 如權(quán)利要求9所述的非易失性存儲器件，其中所述開關(guān)設(shè)備 的柵極電極位于所述主體圖案的相對側(cè)壁上。
16. 如權(quán)利要求15所述的非易失性存儲器件，其中所述可變電阻 器和所述下電極被限定在所述絕緣層中的接觸孔內(nèi)。
17. 如權(quán)利要求16所述的非易失性存儲器件，進(jìn)一步包括 位于所述接觸孔的側(cè)壁與所述可變電阻器之間的絕緣隔離物。
18. 如權(quán)利要求8所述的非易失性存儲器件，其中所述多個電阻 存儲器單元中的至少一個存儲器單元包括開關(guān)設(shè)備，包括主體圖案和位于所述主體圖案側(cè)壁上的柵極電極，該主體圖案包括疊置在所述絕緣層中的源極區(qū)、溝道區(qū)和漏極區(qū)； 與所述開關(guān)設(shè)備隔開的可變電阻器；和位于所述可變電阻器和所述開關(guān)設(shè)備的漏極區(qū)上的上電極，并且 其中，所述多個電阻存儲器單元中第一個存儲器單元的上電極電連接所述可變電阻器和具有所述可變電阻器的所述多個電阻存儲器單元中的第一個存儲 器單元的漏極區(qū)以及所述NAND型電阻存儲器單元串中的所述多個電阻存儲器單元中的下一個存儲器單元的源極區(qū)。
19. 如權(quán)利要求18所述的非易失性存儲器件，其中所述可變電阻 器包括鐠鈣錳氧化物(PCMO)層和過渡金屬氧化物層中的一個。
20. 如權(quán)利要求19所述的非易失性存儲器件，其中所述可變電阻 器包括磁性隧穿結(jié)(MTJ)結(jié)構(gòu)，該磁性隧穿結(jié)(MTJ)結(jié)構(gòu)具有順序 疊置的釘扎層、隧穿絕緣層和自由層。
21. —種制造非易失性存儲器件的方法，該方法包括 在基板上形成絕緣層；形成疊置在所述絕緣層中的多個串聯(lián)連接的電阻存儲器單元，以使得所述多個電阻存儲器單元中的第一個存儲器單元位于所述基板上，并且所述多個電阻存儲器單元中的下一個存儲器單元位于所述多個電阻存儲器單元中的第一個存儲器單元上，從而限定NAND型電阻 存儲器單元串；和在所述絕緣層上形成位線，且該位線電連接到所述多個電阻存儲 器單元中的最后一個存儲器單元。
22. 如權(quán)利要求21所述的方法，其中形成所述多個電阻存儲器單 元中的至少一個存儲器單元包括-在所述基板上形成層間絕緣層；在所述層間絕緣層中形成開關(guān)設(shè)備，該開關(guān)設(shè)備包括主體圖案， 該主體圖案包括疊置在所述層間絕緣層中的源極區(qū)、溝道區(qū)和漏極區(qū)； 和稍后在所述層間絕緣層中形成數(shù)據(jù)存儲元件，且該數(shù)據(jù)存儲元件 電連接在所述開關(guān)設(shè)備的源極區(qū)與漏極區(qū)之間。
23. 如權(quán)利要求22所述的方法，其中形成所述開關(guān)設(shè)備包括 圖案化所述層間絕緣層以在其中限定開口； 在所述層間絕緣層中的開口中形成所述主體圖案； 將雜質(zhì)離子注入到所述主體圖案中以限定疊置在所述層間絕緣層中的開口中的源極區(qū)、溝道區(qū)和漏極區(qū)；和在所述主體圖案的側(cè)壁上形成柵極電極。
24. 如權(quán)利要求23所述的方法，其中形成所述柵極電極包括 蝕刻所述層間絕緣層以形成暴露出所述主體圖案的側(cè)壁的溝槽； 在所述主體圖案的所暴露的側(cè)壁上形成柵極絕緣層；和 在所述柵極絕緣層上的溝槽中形成所述柵極電極。
25.如權(quán)利要求22所述的方法，其中形成所述數(shù)據(jù)存儲元件包括:形成延伸通過所述層間絕緣層的開口；在所述開口中形成下電極；在所述下電極上形成可變電阻器；和在所述可變電阻器上形成上電極，其中，在所述NAND型電阻存儲器單元串中，所述多個電阻存儲 器單元中的第一個電阻存儲器單元的上電極位于所述多個電阻存儲器單元中的下一個電阻存儲器單元的下電極和主體圖案上。
26.如權(quán)利要求25所述的方法，其中所述可變電阻器包括相變材 料層，該相變材料層被配置成為響應(yīng)于經(jīng)由所述下電極提供至其的熱 量在非晶態(tài)和結(jié)晶態(tài)之間轉(zhuǎn)換。
27.如權(quán)利要求25所述的方法，進(jìn)一步包括 在所述多個電阻存儲器單元中的最后一個電阻存儲器單元的上電 極上形成位線接觸插塞，其中，所述位線通過所述位線接觸插塞直接連接到所述多個電阻 存儲器單元中的最后一個電阻存儲器單元的上電極。
28.如權(quán)利要求22所述的方法，進(jìn)一步包括在形成所述絕緣層之 前的以下步驟在所述基板中形成主源極區(qū)和主漏極區(qū)；和在所述源極區(qū)與所述漏極區(qū)之間的基板上形成主柵極電極，以限 定主開關(guān)設(shè)備，其中，形成所述多個電阻存儲器單元包括在所述主開關(guān)設(shè)備上形 成所述多個電阻存儲器單元中的第一個電阻存儲器單元，以使得其源 極區(qū)電連接到所述主開關(guān)設(shè)備的主漏極區(qū)。
29.如權(quán)利要求25所述的方法，其中形成所述數(shù)據(jù)存儲元件包括: 在所述層間絕緣層中的開口中，在所述下電極上形成所述可變電 阻器，以使得所述可變電阻器被限于其中；和在所述可變電阻器和所述主體圖案上形成所述上電極。
30. 如權(quán)利要求29所述的方法，進(jìn)一步包括在所述層間絕緣層的開口的側(cè)壁上形成絕緣隔離物之后，再于其 中形成所述可變電阻器。
31. 如權(quán)利要求22所述的方法，其中形成所述數(shù)據(jù)存儲元件包括 形成延伸通過所述層間絕緣層的接觸孔； 在所述孔中形成可變電阻器；和在所述可變電阻器和所述主體圖案上形成上電極。
32. 如權(quán)利要求31所述的方法，其中所述可變電阻器包括鐠l丐錳 氧化物層和過渡金屬氧化物層中的一個。
33. 如權(quán)利要求31所述的方法，其中所述可變電阻器包括磁性隧 穿結(jié)結(jié)構(gòu)，該磁性隧穿結(jié)結(jié)構(gòu)包括順序疊置的釘扎層、隧穿絕緣層和 自由層。
全文摘要
本發(fā)明公開包括疊置NAND型電阻存儲器單元串的非易失性存儲器件及其制造方法。一種非易失性存儲器件，包括基板、位于基板上的絕緣層以及多個串聯(lián)連接的電阻存儲器單元，以限定NAND型電阻存儲器單元串，該多個串聯(lián)連接的電阻存儲器單元疊置在絕緣層中，以使得多個電阻存儲器單元中的第一個位于基板上且多個電阻存儲器單元中的下一個位于多個電阻存儲器單元中的第一個上。位于絕緣層上的位線電連接到多個電阻存儲器單元中的最后一個。多個電阻存儲器單元中的至少一個可包括開關(guān)設(shè)備和數(shù)據(jù)存儲元件，該數(shù)據(jù)存儲元件包括與開關(guān)設(shè)備并聯(lián)連接的可變電阻器。也討論了相關(guān)設(shè)備和制造方法。
文檔編號H01L21/768GK101354917SQ20081013110
公開日2009年1月28日 申請日期2008年7月28日 優(yōu)先權(quán)日2007年7月26日
發(fā)明者河大元, 高寬協(xié) 申請人:三星電子株式會社