專利名稱：半導(dǎo)體芯片模塊及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片模塊及其制造方法，特別地涉及一種半導(dǎo)體 芯片模塊及其制造方法。
現(xiàn)有技術(shù)
隨著電子產(chǎn)品以小型化及高效率的趨勢，在半導(dǎo)體的技術(shù)發(fā)展中， 通過提高半導(dǎo)體電路的容量及性能，來符合使用者的需求。因此，多
芯片模塊(multi-chip module)成為近年來研究的焦點(diǎn)之一，其是將多 個芯片以堆棧(stack)封裝方式來形成半導(dǎo)體芯片模塊封裝體。由此， 可以將具有不同功能的芯片整合至半導(dǎo)體芯片模塊封裝體。
圖1為一種現(xiàn)有的具有多芯片堆棧的半導(dǎo)體芯片模塊封裝體1的 示意圖。如圖1所示，半導(dǎo)體芯片模塊封裝體1包含基板11、芯片12、 隔片(spacer) 13、另一芯片l4、封膠15及多個導(dǎo)線W。芯片12設(shè) 置于基板ll上，并通過導(dǎo)線W引線鍵合于基板11而電性連接。芯片 14堆棧于芯片12之上，并通過導(dǎo)線W引線鍵合于基板ll而電性連接。 隔片13為一基板并設(shè)置于兩個芯片12及14之間，隔片13可將兩個 芯片12及14電性隔離并使芯片12保有引線鍵合的區(qū)域。封膠15覆 蓋導(dǎo)線W以保護(hù)導(dǎo)線W。
芯片12及14使用引線鍵合的方式電性連接并進(jìn)行堆棧。然而， 鍵合器(bonder)的體積較大并且導(dǎo)線W的設(shè)置需有一定的高度及距 離，故需使用隔片13來增加芯片12及14之間的高度及距離，以利于 鍵合器的移動以及導(dǎo)線W的設(shè)置，但也因此降低了半導(dǎo)體芯片模塊封 裝體l的集成(integration)。除此之外，鍵合器進(jìn)行引線鍵合時(shí)，芯 片12及14會承受引線的力量，故芯片12及14的厚度不能太薄以避免損壞(例如芯片的厚度不能小于50微米)，因而無法進(jìn)一步縮減半 導(dǎo)體芯片模塊封裝體1的堆棧尺寸。
再者，由于芯片12及芯片14使用引線鍵合方式電性連接，因此
芯片12及14需在堆棧之后才能進(jìn)行引線鍵合以電性連接于基板11，
而無法分別引線鍵合于基板11上再進(jìn)行堆棧，因而降低了工序的適應(yīng)
性(adaptability)且延長了工序的時(shí)間。此外，引線鍵合的方式還容易 由于導(dǎo)線的斷裂而損壞產(chǎn)品，以致降低產(chǎn)品的產(chǎn)量及可靠度。
因此，如何提供一種半導(dǎo)體芯片模塊，能夠提供另一種半導(dǎo)體芯 片堆棧的方式，而且還能縮小尺寸、增加工序的適應(yīng)性、提高產(chǎn)品的 產(chǎn)量及可靠度，成為當(dāng)前的重要課題之一。

發(fā)明內(nèi)容
有鑒于上述課題，本發(fā)明的目的是提供一種能縮小尺寸、增加工 序的適應(yīng)性、提高產(chǎn)品的產(chǎn)量及可靠度的半導(dǎo)體芯片模塊及其制造方 法。
為達(dá)到上述目的，根據(jù)本發(fā)明的一種半導(dǎo)體芯片模塊，包含第一 倒裝芯片(flip-chip)單元以及第二倒裝芯片單元。第一倒裝芯片單元 具有第一芯片以及第一玻璃電路板，第一芯片通過倒裝芯片鍵合 (flip-chip bonding)而接合于第一玻璃電路板。第二倒裝芯片單元具 有第二芯片及第二玻璃電路板，第二芯片通過倒裝芯片鍵合而接合于 第二玻璃電路板。第一倒裝芯片單元與第二倒裝芯片單元相互貼合。
根據(jù)本發(fā)明的一種半導(dǎo)體芯片模塊，第一倒裝芯片單元的總厚度 小于100微米。
根據(jù)本發(fā)明的一種半導(dǎo)體芯片模塊還包含模塊電路板，第一倒裝 芯片單元及第二倒裝芯片單元與模塊電路板電性連接，并且第一玻璃電路板以及第二玻璃電路板實(shí)質(zhì)上垂直模塊電路板。
為達(dá)到上述目的，根據(jù)本發(fā)明的一種半導(dǎo)體芯片模塊的制造方法， 包含以通過倒裝芯片鍵合的接合方式將第一芯片電性連接于第一玻璃 電路板；以通過倒裝芯片鍵合的接合方式將第二芯片電性連接于第二 玻璃電路板；貼合第一倒裝芯片單元以及第二倒裝芯片單元；以及減 薄第一芯片、或第二芯片、或第一玻璃電路板、或第二玻璃電路板。
如上所述，根據(jù)本發(fā)明的半導(dǎo)體芯片模塊及其制造方法是通過將 多個倒裝芯片單元相互貼合，并且倒裝芯片單元的芯片是通過倒裝芯 片鍵合而與玻璃電路板電性連接。由于本發(fā)明的芯片并非以引線鍵合 方式進(jìn)行電性連結(jié)并相互堆棧，故芯片之間不需外加隔片，進(jìn)而能縮 小堆棧尺寸。并且由于各倒裝芯片單元可分別制造之后再相互堆棧， 因而能增加工序的適應(yīng)性。此外，倒裝芯片單元的結(jié)構(gòu)強(qiáng)度比引線鍵 合更高，這有助于產(chǎn)品的產(chǎn)量及可靠度的提升。此外，倒裝芯片單元 所具有的玻璃電路板及芯片，由于并非使用引線鍵合，故可以經(jīng)過加 工，例如減薄而縮小厚度，使得倒裝芯片單元的總厚度可以小于100 微米，進(jìn)而大幅降低堆棧尺寸并提升集成度。此外，通過本發(fā)明的倒 裝芯片單元實(shí)質(zhì)上垂直設(shè)置于模塊電路板，相比于現(xiàn)有的水平設(shè)置于 模塊電路板的方式，更能降低堆棧尺寸并提升集成度。


圖1是一種現(xiàn)有的使用引線鍵合的半導(dǎo)體芯片模塊的示意圖； 圖2A至圖2D是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊的倒 裝芯片單元具有不同貼合形式的示意圖2E是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊具有不同厚 度的玻璃電路板的示意圖3是依據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊具有平坦化層 的示意圖4A、圖4B及圖5是根據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊的倒裝芯片單元與模塊電路板電性連接的不同形式的示意圖6是依據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊的模塊電路板
與電路板電性連接的示意圖7是依據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊的制造方法的
流程圖；以及
圖8A至圖8G是依據(jù)本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊的制 造方法的示意圖。
主要組件符號說明
1:半導(dǎo)體芯片模塊封裝體
11:基板
12、 14、 F31、 F41、 F51、 F61:芯片
13:隔片 15:封膠
2、 2a 2d、 4、 4a、 5、 6、 7:半導(dǎo)體芯片模塊 41、 51、 61:模塊電路板 42:導(dǎo)電材料 63:電路板
631:表面
Bl、 B2:輔助基板
Cl、 C2、 C3、 C4:電路層
C31:數(shù)據(jù)總線 C32:電源總線 C33:尋址總線 C34:控制總線
Fl、 Fl'、 F7:第一倒裝芯片單元 Fll、 F71:第一芯片 F12、 F12'、 F72:第一玻璃電路板 F2、 F8:第二倒裝芯片單元 F21、 F81:第二芯片F(xiàn)22、 F82:第二玻璃電路板
F3、 F4、 F4'、 F5、 F6:倒裝芯片單元 F32、 F42、 F42，、 F52、 F62:玻璃電路板 F33、 F73、 F83:平坦化層 S01 S04:半導(dǎo)體芯片模塊之制造方法的步驟
W:導(dǎo)線
具體實(shí)施例方式
以下將參照相關(guān)附圖，說明根絕本發(fā)明優(yōu)選實(shí)施例的半導(dǎo)體芯片 模塊及其制造方法，其中相同的組件將以相同的參照符號加以說明。
圖2A為本發(fā)明優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊2的示意圖，半導(dǎo)體 芯片模塊2包含第一倒裝芯片單元Fl及一第二倒裝芯片單元F2。
第一倒裝芯片單元Fl具有第一芯片F(xiàn)ll以及第一玻璃電路板 F12，第一芯片F(xiàn)ll通過倒裝芯片鍵合而接合于第一玻璃電路板F12。 第二倒裝芯片單元F2具有第二芯片F(xiàn)21以及第二玻璃電路板F22，第 二芯片F(xiàn)21通過倒裝芯片鍵合而接合于第二玻璃電路板F22。第一倒裝 芯片單元Fl與第二倒裝芯片單元F2相互貼合，例如可通過黏合的方 式貼合。
在本實(shí)施例中，第一芯片F(xiàn)11和/或第二芯片F(xiàn)21可以是晶片，且 第一芯片F(xiàn)ll和/或第二芯片F(xiàn)21可以是內(nèi)存芯片(Memory Chip)、 或處理器芯片、或繪圖處理芯片、或影音處理芯片、或?qū)Ｓ眉呻娐?(ASIC)、或通訊處理芯片。另外，本實(shí)施例不限制第一芯片F(xiàn)ll及 第二芯片F(xiàn)21的數(shù)量，其可為一個或?yàn)槎鄠€，并且多個第一芯片F(xiàn)ll 或第二芯片F(xiàn)21可以是多核心中央處理單元(Multi-core CPU)。
第一玻璃電路板F12與第二玻璃電路板F22在玻璃板上形成電路 層，由于玻璃材質(zhì)的熱膨脹系數(shù)與芯片F(xiàn)ll、 F21相近，因此不用去考慮工序或環(huán)境的溫度變化所造成的熱應(yīng)力影響。另外，由于玻璃板的 平整度高(接近晶圓等級)，優(yōu)于陶瓷基板、金屬基板或樹脂基板， 因此在采用黃光工序時(shí)，所形成的電路圖案的精度較高，并且電路層
上的接合墊之間或?qū)Ь€之間的距離(linespace)，可以小至15微米。 再者，玻璃的導(dǎo)熱也比陶瓷或樹脂要好，可以幫助芯片F(xiàn)ll、 F21的散 熱。再者，玻璃是透明材質(zhì)，正面反面均可使用，并且光線可穿過， 這有助于芯片F(xiàn)ll、 F21后續(xù)的電性修補(bǔ)工序(例如激光焊接)。
本實(shí)施例的倒裝芯片單元F1及F2可以具有多種貼合形式，例如 在本實(shí)施例中，第一倒裝芯片單元Fl與第二倒裝芯片單元F2可以通 過第一芯片F(xiàn)ll與第二玻璃電路板F22相互貼合、或通過第二芯片F(xiàn)21 與第一玻璃電路板F12相互貼合，在此以第一芯片F(xiàn)ll與第二玻璃電 路板F22利用黏著膠(圖中未示)相互貼合為例。
另外，如圖2B所示的半導(dǎo)體芯片模塊2a，與半導(dǎo)體芯片模塊2 不同的是，兩個倒裝芯片單元Fl及F2是通過第一芯片F(xiàn)ll與第二玻 璃電路板F22相互貼合，以及通過第二芯片F(xiàn)21與第一玻璃電路板F12 相互貼合。更具體地說，第一芯片F(xiàn)ll的非主動表面與第二玻璃電路 板F22的一表面相對設(shè)置并貼合，優(yōu)選為平行貼合設(shè)置；第二芯片F(xiàn)21 的非主動表面與第一玻璃電路板F12的一表面相對設(shè)置并貼合，優(yōu)選 為平行貼合設(shè)置。
另外，如圖2C所示的半導(dǎo)體芯片模塊2b，與半導(dǎo)體芯片模塊2 不同的是，兩個倒裝芯片單元Fl及F2是通過第一芯片F(xiàn)ll與第二芯 片F(xiàn)21相互貼合。如圖2D所示的半導(dǎo)體芯片模塊2c，兩個倒裝芯片 單元Fl及F2是通過第一玻璃電路板F12與第二玻璃電路板F22相互 貼合。
另外，如圖2E所示的半導(dǎo)體芯片模塊2d，與半導(dǎo)體芯片模塊2 不同的是，第二玻璃電路板F22的厚度小于第一玻璃電路板F12'的厚度，由于第二玻璃電路板F22經(jīng)過了減薄工序，而第一玻璃電路板F12' 未經(jīng)過減薄工序，故第二玻璃電路板F22的厚度小于第一玻璃電路板 F12'的厚度。
圖3顯示本發(fā)明另一實(shí)施例的倒裝芯片單元F3，倒裝芯片單元F3 可為第一倒裝芯片單元Fl或第二倒裝芯片單元F2的變化形式。倒裝 芯片單元F3包含多個芯片F(xiàn)31以及玻璃電路板F32，并且該芯片F(xiàn)31 均通過倒裝芯片鍵合而接合于玻璃電路板F32。特別的是，倒裝芯片單 元F3還可包含平坦化層F33，其設(shè)置于玻璃電路板F32上，以及芯片 F31的周緣，平坦化層F33連結(jié)芯片F(xiàn)31與玻璃電路板F32。平坦化層 F33可與芯片F(xiàn)31的上表面齊平或不齊平。平坦化層F33可有助于芯片 F31的加工，例如在該芯片F(xiàn)31或玻璃電路板F32減薄的工序中，平坦 化層F33可提供芯片F(xiàn)31以及玻璃電路板F32支撐或緩沖的力量，有 助于在利用機(jī)械研磨或化學(xué)機(jī)械研磨(CMP)來減薄玻璃電路板F32 時(shí)，避免傷害芯片F(xiàn)31或使玻璃電路板F32裂開。
平坦化層F33可以例如由樹脂形成，其中可包含光固化樹脂、熱 固化樹脂、冷卻固化樹脂或其它高分子材料。在進(jìn)行減薄工序時(shí)，該 芯片F(xiàn)31可與平坦化層F33 —同被研磨或蝕刻減薄。在減薄后，芯片 F31及玻璃電路板F32的總厚度可以小于100微米，優(yōu)選可以介于20 80 微米之間。
請參照圖4A所示，本發(fā)明另一優(yōu)選實(shí)施例的半導(dǎo)體芯片模塊4 包含多個倒裝芯片單元F4及一模塊電路板41。該倒裝芯片單元F4的 兩相鄰的倒裝芯片單元F4例如為第一倒裝芯片單元及第二倒裝芯片單 元。各倒裝芯片單元F4具有至少一個芯片F(xiàn)41及玻璃電路板F42，而 且至少一個芯片F(xiàn)41通過倒裝芯片鍵合而接合于玻璃電路板F42上， 在此是以芯片F(xiàn)41通過倒裝芯片鍵合而接合于玻璃電路板F42為例。 各倒裝芯片單元F4相互貼合，例如以黏著層的方式相互貼合，并且本 實(shí)施例是以芯片F(xiàn)41與玻璃電路板F42相互貼合為例。當(dāng)然，倒裝芯片單元F4還可以包含如圖2B至圖2E的貼合形式。模塊電路板41的 材質(zhì)可以包含玻璃、或石英、或金屬、或樹脂、或高分子材料、或陶 瓷，并可例如為玻璃電路板、樹脂電路板、陶瓷電路板、導(dǎo)電架或軟 性電路板，在這里模塊電路板41是以玻璃電路板為例。
倒裝芯片單元F4與模塊電路板41電性連接。在本實(shí)施例中，倒 裝芯片單元F4可以通過導(dǎo)電材料42或?qū)щ娊M件而與模塊電路板41電 性連接。導(dǎo)電材料42例如可以是導(dǎo)電膏、或?qū)щ娔z、或?qū)щ娡箟K
(Conductive Bump)、或焊料(Solder)，在本實(shí)施例中是以導(dǎo)電材料 42為例，且導(dǎo)電材料42是以焊料為例，焊料例如為錫膏。另外，導(dǎo)電 組件可以例如為導(dǎo)線或軟性電路板，其中軟性電路板可包含覆晶薄膜
(COF)封裝結(jié)構(gòu)或膠帶自動接合(TAB)封裝結(jié)構(gòu)，或?yàn)檐浶杂∷㈦?路(FPC)。
倒裝芯片單元F4以邊緣(edge)而表面接合于模塊電路板41。通 過表面接合，玻璃電路板F42上的電路層Cl與模塊電路板41上的電 路層C2電性連接，且芯片F(xiàn)41可以通過電路層Cl及C2與與模塊電 路板41電性連接。
此外，本實(shí)施例的倒裝芯片單元F4的玻璃電路板F42實(shí)質(zhì)上垂直 于模塊電路板41，與現(xiàn)有技術(shù)的水平堆棧方式相比較，本實(shí)施例能夠 進(jìn)一步縮小半導(dǎo)體芯片模塊4的尺寸并提高其集成度。其中，玻璃電 路板F42實(shí)質(zhì)上垂直于模塊電路板41是表示，根據(jù)實(shí)際工序來將各個 玻璃電路板F42設(shè)置在模塊電路板41上時(shí)可容許具有工序上的誤差， 因此以實(shí)質(zhì)垂直來表示。另外，玻璃電路板F42可以先通過膠體而將 邊緣黏合于模塊電路板41上，以協(xié)助定位并提升結(jié)構(gòu)強(qiáng)度，然后才利 用導(dǎo)電材料42進(jìn)行玻璃電路板F42及模塊電路板41的電性連結(jié)。
請參照圖4B所示，其顯示另一實(shí)施例的半導(dǎo)體芯片模塊4a，與 半導(dǎo)體芯片模塊4不同的是，半導(dǎo)體芯片模塊4a的倒裝芯片單元F4'的玻璃電路板F42'要比其它倒裝芯片單元F4的玻璃電路板F42厚，例如，玻璃電路板F42，沒有經(jīng)歷過減薄工序，而玻璃電路板F42經(jīng)歷過減薄工序，或者是玻璃電路板F42、 F42，均經(jīng)歷過減薄工序，只是減薄后的厚度不相同。另外，半導(dǎo)體芯片模塊4a還可以可包含輔助基板Bl，該輔助基板Bl貼合于倒裝芯片單元F4的芯片F(xiàn)41，輔助基板Bl可以例如是無電路層的基板或玻璃電路板，輔助基板B1的厚度可以大于玻璃電路板F42。
請參照圖5所示，其顯示了半導(dǎo)體芯片模塊5作為記憶芯片模塊的形式，其包含多個倒裝芯片單元F5及模塊電路板51，并且倒裝芯片單元F5與模塊電路板51電性連接。其中，倒裝芯片單元F5的技術(shù)特征與前述的倒裝芯片單元F4相同，故不再贅述，并且由于附圖比例的關(guān)系，圖5并未在芯片F(xiàn)51與玻璃電路板F52之間繪示導(dǎo)電凸塊。模塊電路板51具有電路層C3，電路層C3可包含數(shù)據(jù)總線C31、電源總線C32、尋址總線C33或控制總線C34。當(dāng)然，在這里僅為舉例說明，電路層C3還可包含其它總線或其它信號布線及回路，例如靜電(ESD)防護(hù)回路。各倒裝芯片單元F5與數(shù)據(jù)總線C31、電源總線C32、尋址總線C33及控制總線C34電性連接。
請參照圖6所示，其顯示另一實(shí)施例的半導(dǎo)體芯片模塊6，其包含多個倒裝芯片單元F6、模塊電路板61以及電路板63。其中，倒裝芯片單元F6與模塊電路板61的技術(shù)特征與上述實(shí)施例的倒裝芯片單元F5及模塊電路板51相同，故不再贅述。特別的是，本實(shí)施例的模塊電路板61連結(jié)于電路板63的表面631，并且與電路板63的電路層C4電性連接。本實(shí)施例通過模塊電路板61將倒裝芯片單元F6模塊化，并應(yīng)用于電路板63，半導(dǎo)體芯片模塊6例如可為一超高容量的閃存裝置。在本實(shí)施例中，倒裝芯片單元F6的玻璃電路板F62與電路板63的主要平面實(shí)質(zhì)上相互平行設(shè)置，因而能縮小半導(dǎo)體芯片模塊6的尺寸并提高集成度。另外，本實(shí)施例的半導(dǎo)體芯片模塊6是以模塊電路板61設(shè)置于電路板63為例，當(dāng)然，半導(dǎo)體芯片模塊6也可以具有多個模塊電路板61設(shè)置于電路板63，并且各模塊電路板61都與多個倒
裝芯片單元F6電性連接。
圖7為本發(fā)明優(yōu)選實(shí)施例的一種半導(dǎo)體芯片模塊的制造方法的流程圖，其中包含步驟S01至步驟S04。本實(shí)施例的制造方法是以制造圖2A至圖2E所示的半導(dǎo)體芯片模塊2 2d為例，以下請同時(shí)參照圖2A至圖2E及圖7以說明制造方法。
在步驟S01中，通過倒裝芯片鍵合的接合方式將至少一個第一芯片F(xiàn)ll電性連接于第一玻璃電路板F12。
在步驟S02中，通過倒裝芯片鍵合的接合方式將至少一個第二芯片F(xiàn)21電性連接于第二玻璃電路板F22。
在步驟S03中，貼合第一芯片F(xiàn)ll或第一玻璃電路板F12與第二芯片F(xiàn)21或第二玻璃電路板F22。
在步驟S04中，減薄第一芯片、或第二芯片、或第一玻璃電路板、或第二玻璃電路板。
本實(shí)施例的制造方法的步驟S01 S03已于前述實(shí)施例說明半導(dǎo)體芯片模塊2 2d時(shí)一并敘明，故于此不再贅述。步驟S04則在后詳述。
圖8A至圖8G顯示本發(fā)明優(yōu)選實(shí)施例的一種半導(dǎo)體芯片模塊的另一制造方法的流程。如圖8A所示，首先，以通過倒裝芯片鍵合的接合方式將至少一個第一芯片F(xiàn)71電性連接于第一玻璃電路板F72。本實(shí)施例是以通過倒裝芯片鍵合而將多個第一芯片F(xiàn)71接合至玻璃電路板F72為例。然后，在第一芯片F(xiàn)71的周緣形成平坦化層F73。平坦化層F73設(shè)置于第一玻璃電路板F72上，以及第一芯片F(xiàn)71的周緣，并連結(jié)該第一芯片F(xiàn)71及第一玻璃電路板F72。平坦化層F73有助于第一芯片F(xiàn)71或第一玻璃電路板F72的減薄加工。需注意的是，平坦化層F73的設(shè)置與否可依據(jù)需求而實(shí)施或省略。
如圖8B所示，制造方法還包含減薄第一芯片F(xiàn)71。通過減薄第一芯片F(xiàn)71的非主動表面，可使第一芯片F(xiàn)71的厚度小于50微米，優(yōu)選為介于10微米至40微米。減薄方式可以例如研磨(包含化學(xué)機(jī)械研磨或機(jī)械研磨)、蝕刻或拋光。其中，由于玻璃電路板F72上設(shè)置有多個第一芯片F(xiàn)71，因此，進(jìn)行減薄工序時(shí)即可同時(shí)減薄該第一芯片F(xiàn)71。此外，平坦化層F73可提供芯片F(xiàn)71以及玻璃電路板F72支撐或緩沖的力量，有助于避免減薄工序傷害芯片F(xiàn)71或使玻璃電路板F72裂開。減薄后，優(yōu)選為平坦化層F73與第一芯片F(xiàn)71的上表面齊平。需要注意的是，減薄步驟也可以在無平坦化層F73的情況下實(shí)施。另外，減薄步驟可依據(jù)需求而實(shí)施或省略。
如圖8C所示，制造方法還包含將輔助基板B2黏合于該第一芯片F(xiàn)71，圖8C中顯示的第一芯片F(xiàn)71與第一玻璃電路板F72為圖8B所示的第一芯片F(xiàn)71與第一玻璃電路板F72經(jīng)過翻轉(zhuǎn)的形式。在本實(shí)施例中，輔助基板B2可作為第一芯片F(xiàn)71以及第一玻璃電路板F72的載板，在這里并不限制輔助基板B2的種類及材質(zhì)，例如可選用易脫離、可透光、絕緣或?qū)щ姷幕濉Ｐ枰⒁獾氖?，該步驟可依據(jù)需求而實(shí)施或省略。
如圖8D所示，制造方法還包含減薄第一玻璃電路板F72。通過輔助基板B2的支持，可有助于減薄第一玻璃電路板F72，并有助于避免第一玻璃電路板F72裂開，或者損壞第一芯片F(xiàn)71。當(dāng)然，第一玻璃電路板F72還可以在無輔助基板B2的情況下進(jìn)行減薄。在本實(shí)施例中，減薄后，第一芯片F(xiàn)71以及第一玻璃電路板F72的總厚度可以小于100微米，優(yōu)選地可介于20微米至80微米之間。另外，減薄第一玻璃電路板F72的步驟可以根據(jù)需求而實(shí)施或省略。如圖8E所示，制造方法還包含通過倒裝芯片鍵合的接合方式而將
至少一個第二芯片F(xiàn)81電性連接于第二玻璃電路板F82，并包含減薄第二芯片F(xiàn)81。需要注意的是，減薄第二芯片F(xiàn)81可依據(jù)需求而實(shí)施或省略。另外，制造方法還包含在第二玻璃電路板F82上形成平坦化層F83，平坦化層F83可在減薄第二芯片F(xiàn)81之前形成。此外，制造方法還包含貼合第二芯片F(xiàn)81和第一玻璃電路板F72。
如圖8F所示，制造方法還包含減薄第二玻璃電路板F82。第一芯片F(xiàn)71、第一玻璃電路板F72與輔助基板B2可作為第二芯片F(xiàn)81及第二玻璃電路板F82的載板。通過第一芯片F(xiàn)71、第一玻璃電路板F72與輔助基板B2的支持力，可有助于減薄第二玻璃電路板F82，并有助于避免第二玻璃電路板F82裂開或損壞第二芯片F(xiàn)81。當(dāng)然，第二玻璃電路板F82該可以在第二芯片F(xiàn)81連結(jié)第一玻璃電路板F71之前就先進(jìn)行減薄。通過減薄，第二芯片F(xiàn)81和第二玻璃電路板F82的厚度可小于100微米，優(yōu)選為介于20微米至80微米之間。另外，本實(shí)施例的制造方法還可視實(shí)際產(chǎn)品需求而包含移除輔助基板B2，例如，在多個芯片與玻璃電路板已完成相互貼合后，不需再進(jìn)行減薄工序時(shí)，即可移除輔助基板B2。
另外，本實(shí)施例的制造方法還可包含切割第一玻璃電路板F72以及第二玻璃電路板F82，以形成多個半導(dǎo)體芯片模塊7，如圖8G所示。例如依據(jù)各第一芯片F(xiàn)71或第二芯片F(xiàn)81來進(jìn)行切割，其中各第一芯片F(xiàn)71以及各第二芯片F(xiàn)81排列整齊以方便切割，切割完即可形成四個半導(dǎo)體芯片模塊7，以供后續(xù)的應(yīng)用，切割后的各半導(dǎo)體芯片模塊7可包含至少一個第一芯片F(xiàn)71、部分的第一玻璃電路板F72、至少一個第二芯片F(xiàn)81及部分的第二玻璃電路板F82。其中，第一芯片F(xiàn)71以及第一玻璃電路板F72可稱為第一倒裝芯片單元F7;第二芯片F(xiàn)81以及第二玻璃電路板F82可稱為第二倒裝芯片單元F8。
另外，本實(shí)施例的制造方法還可包含將第一玻璃電路板F72和第二玻璃電路板F82電性連接于模塊電路板。另外，本實(shí)施例的制造方
法還可以以表面接合方式將第一玻璃電路板F72和第二玻璃電路板F82板垂直地設(shè)置于模塊電路板。由于此制造方法已一并詳述于上述實(shí)施例，故在這里不再贅述。
綜上所述，根據(jù)本發(fā)明的半導(dǎo)體芯片模塊及其制造方法，通過將多個倒裝芯片單元相互貼合，并且倒裝芯片單元的芯片是通過倒裝芯片鍵合而與玻璃電路板電性連接。由于本發(fā)明的芯片并非使用引線鍵合方式進(jìn)行電性連結(jié)并相互堆棧，因此芯片之間不需隔片，進(jìn)而能縮小堆棧尺寸。并且，由于各倒裝芯片單元可以分別制造再相互堆棧，因而能增加工序的適應(yīng)性。此外，倒裝芯片單元的結(jié)構(gòu)強(qiáng)度比引線鍵合更高，這有助于產(chǎn)品的產(chǎn)量及可靠度的提高。此外，倒裝芯片單元所具有的玻璃電路板以及芯片，由于沒有使用引線鍵合，因此可以經(jīng)過加工，例如減薄，而縮小厚度，使得倒裝芯片單元的總厚度可以小于100微米，進(jìn)而大幅降低堆棧尺寸并提升集成度。此外，通過本發(fā)明的倒裝芯片單元實(shí)質(zhì)上垂直地設(shè)置于模塊電路板，從而相比于現(xiàn)有的水平設(shè)置在模塊電路板的方式而言，更能降低堆棧尺寸并提升集成度。
以上所述僅為示例性的，而并非為限制性的。任何未脫離本發(fā)明的精神與范疇的等效修改或變更，均應(yīng)包含于后附的申請專利范圍中。
權(quán)利要求
1、一種半導(dǎo)體芯片模塊，包含第一倒裝芯片單元，其具有第一芯片以及第一玻璃電路板，該第一芯片通過倒裝芯片鍵合而接合于該第一玻璃電路板；以及第二倒裝芯片單元，其具有第二芯片以及第二玻璃電路板，該第二芯片通過倒裝芯片鍵合而接合于該第二玻璃電路板，該第一倒裝芯片單元與該第二倒裝芯片單元相互貼合。
2、 如權(quán)利要求l所述之半導(dǎo)體芯片模塊，其中所述第一倒裝芯片單元與所述第二倒裝芯片單元通過所述第一芯片與所述第二芯片相互 貼合。
3、 如權(quán)利要求l所述的半導(dǎo)體芯片模塊，其中所述第一倒裝芯片 單元與所述第二倒裝芯片單元通過所述第一芯片而與所述第二玻璃電 路板相互貼合、或通過所述第二芯片而與所述第一玻璃電路板相互貼
4、 如權(quán)利要求l所述的半導(dǎo)體芯片模塊，其中所述第一倒裝芯片 單元與所述第二倒裝芯片單元通過所述第一玻璃電路板與所述第二玻 璃電路板相互貼合。
5、 如權(quán)利要求1所述的半導(dǎo)體芯片模塊，其中所述第一倒裝芯片 單元的總厚度小于100微米。
6、 如權(quán)利要求l所述的半導(dǎo)體芯片模塊，其中所述第二玻璃電路 板的厚度小于所述第一玻璃電路板的厚度。
7、 如權(quán)利要求1所述的半導(dǎo)體芯片模塊，還包含 模塊電路板，所述第一倒裝芯片單元和所述第二倒裝芯片單元與所述模塊電路板電性連接。
8、 如權(quán)利要求7所述的半導(dǎo)體芯片模塊，其中所述模塊電路板具 有電路層，該電路層包含數(shù)據(jù)總線、或電源總線、或?qū)ぶ房偩€、或控 制總線。
9、 如權(quán)利要求7所述的半導(dǎo)體芯片模塊，其中所述第一倒裝芯片單元或所述第二倒裝芯片單元通過導(dǎo)電組件或者導(dǎo)電材料與所述模塊 電路板電性連接。
10、 如權(quán)利要求7所述的半導(dǎo)體芯片模塊，其中所述第一玻璃電 路板和所述第二玻璃電路板垂直于該模塊電路板。
11、 如權(quán)利要求IO所述的半導(dǎo)體芯片模塊，還包含電路板，所述模塊電路板連結(jié)于該電路板的一表面。
12、 如權(quán)利要求ll所述的半導(dǎo)體芯片模塊，其中所述第一玻璃電路板及所述第二玻璃電路板與所述電路板平行設(shè)置。
13、 一種半導(dǎo)體芯片模塊的制造方法，包含通過倒裝芯片鍵合方式將至少一個第一芯片電性連接于第一玻璃電路板；通過倒裝芯片鍵合方式將至少一個第二芯片電性連接于第二玻璃 電路板；貼合該第一芯片或該第一玻璃電路板與該第二芯片或該第二玻璃 電路板；以及減薄該第一芯片、或該第二芯片、或該第一玻璃電路板、或該第 二玻璃電路板。
全文摘要
本申請公開了一種半導(dǎo)體芯片模塊，包含第一倒裝芯片單元以及第二倒裝芯片單元。第一倒裝芯片單元具有第一芯片以及第一玻璃電路板，第一芯片通過倒裝芯片鍵合而接合于第一玻璃電路板。第二倒裝芯片單元具有第二芯片及第二玻璃電路板，第二芯片通過倒裝芯片鍵合而接合于第二玻璃電路板。第一倒裝芯片單元與第二倒裝芯片單元相互貼合。本申請還公開了一種半導(dǎo)體芯片模塊的制造方法。
文檔編號H01L25/00GK101626014SQ20081013234
公開日2010年1月13日 申請日期2008年7月11日 優(yōu)先權(quán)日2008年7月11日
發(fā)明者薩文志 申請人:啟萌科技有限公司