專利名稱：半導體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明整體涉及半導體器件及其制造方法，更具體地說，涉及 具有電容器的半導體器件及其制造方法。
背景技術(shù)：
由于對包括電容器的半導體存儲器件的容量的需要日益增大， 因此己經(jīng)開發(fā)出多種技術(shù)來增大電容器的電容。
一般說來，電容器具有包括介電膜的結(jié)構(gòu)，該介電膜在底部電 極(或存儲節(jié)點)與頂部電極(或板狀電極)之間形成。電容器的電 容與電極表面面積和介電膜的介電常數(shù)成正比，并且與頂部電極和底 部電極之間的間距(即，介電膜的厚度)成反比。
為了使電容器具有較大電容，可以使用各種方法來制造電容器。 舉例來說，可以使用具有大介電常數(shù)的介電膜，減小介電膜的厚度， 增大電極表面面積，或減小頂部電極與底部電極之間的距離。
然而，因為器件大小隨著半導體存儲器件集成度的增加而變小， 因此難以制造具有小尺寸但仍能保證電容足夠大的電容器。
為了保證電容足夠大，研究者已集中注意力研究底部電極的結(jié) 構(gòu)。結(jié)果，己開發(fā)出具有三維結(jié)構(gòu)的凹型(或圓柱型)電容器。
近來，已廣泛使用采用外部表面和內(nèi)部表面作為節(jié)點表面的圓 柱型電容器，而不是僅采用內(nèi)部表面作為節(jié)點表面的圓柱型電容器。
一般說來，通過浸出工序(dip-out process)形成圓柱型電容器。
雖然可以通過增加電容器的髙度來增大電容器的電容，但電容 器可能會由于高度增加而發(fā)生傾斜現(xiàn)象。
發(fā)明內(nèi)容
本發(fā)明公開一種半導體器件及其制造方法。
根據(jù)本發(fā)明的一個實施例，所述方法包括在半導體基板上形 成第一犧牲絕緣膜；在所述第一犧牲絕緣膜上形成支撐層；在所述支
撐層上形成第二犧牲絕緣膜；蝕刻所述第二犧牲絕緣膜、所述支撐層 和所述第一犧牲絕緣膜以形成底部電極區(qū)域，所述底部電極區(qū)域使在 所述半導體基板上形成的接觸插塞露出；在形成所述底部電極區(qū)域之 后，在所得結(jié)構(gòu)上形成底部電極導電層；對所述底部電極導電層平坦 化以使所述第二犧牲絕緣膜露出；在對所述底部電極導電層平坦化之 后，在所得結(jié)構(gòu)上形成第三犧牲絕緣膜；蝕刻所述第三犧牲絕緣膜、 所述第二犧牲絕緣膜和所述支撐層，以形成位于底部電極和相鄰底部 電極之間的第三犧牲絕緣圖案、第二犧牲絕緣圖案和支撐圖案；以及 移除第一犧牲絕緣圖案、所述第二犧牲絕緣圖案和所述第三犧牲絕緣 圖案以形成所述底部電極。
根據(jù)本發(fā)明的一個實施例，所述半導體器件包括圓柱型底部 電極，其連接至在半導體基板上形成的接觸插塞；以及支撐圖案，其 在所述圓柱型底部電極之間形成，其中，所述底部電極的側(cè)壁的一部 分高于所述支撐圖案，并且所述底部電極的側(cè)壁的另一部分低于所述 支撐圖案。
圖la至圖lf是示出用于制造根據(jù)本發(fā)明的半導體器件的方法的 剖視圖。
圖2a至圖2c是示出根據(jù)本發(fā)明的曝光掩模的平面圖。
具體實施例方式
圖la至圖lf是示出用于制造根據(jù)本發(fā)明的半導體器件的方法的 剖視圖。
參照圖la,在半導體基板100上形成第一層間絕緣膜110?？?以在第一層間絕緣膜110上形成光阻膜?？梢酝ㄟ^使用曝光掩模對光 阻膜執(zhí)行曝光和顯影工序來形成光阻圖案(未示出)?？梢允褂霉庾?圖案作為掩模來蝕刻第一層間絕緣膜110，以形成使半導體基板100
的一部分露出的底部電極接觸孔115。
可以移除光阻圖案，并且可以在底部電極接觸孔115中形成底 部電極接觸插塞120。在一個實施例中，可以通過如下步驟形成底部 電極接觸插塞120:在底部電極接觸孔115中填充觸點材料并且對觸 點材料平坦化以獲得底部電極接觸插塞120。
可以在形成底部電極接觸插塞120之后，在所得結(jié)構(gòu)上依次形 成第二層間絕緣膜130、蝕刻阻擋膜140、第一犧牲絕緣膜150、支 撐層160及第二犧牲絕緣膜170。第一犧牲絕緣膜150可以包括 TEOS、 USG、 BPSG、 PSG、 SOD、 HDP、 SROX、 SOG、或其組合。 支撐層160可以包括厚度在約300A至約2000A范圍內(nèi)的氮化物膜。 第二犧牲絕緣膜170可以形成為具有在約500A至約5000A范圍內(nèi)的 厚度。
可以在第二犧牲絕緣膜170上形成光阻膜(未示出)?？梢酝?過使用底部電極掩模對光阻膜執(zhí)行曝光和顯影工序來形成光阻圖案 (未示出)。
參照圖lb，可以使用光阻圖案(未示出)蝕刻第二犧牲絕緣膜 170、支撐層160、第一犧牲絕緣膜150、蝕刻阻擋膜140和第二層間 絕緣膜130，以形成使底部電極接觸插塞120露出的底部電極區(qū)域 180。
可以使用SF6和Cl2作為主要氣體并且使用Ar、 N2、 02、碳氟 化合物、及其組合中的一者作為附加氣體，來蝕刻第一犧牲絕緣膜 150和第二犧牲絕緣膜170。
可以在形成底部電極區(qū)域180之后，在所得結(jié)構(gòu)上形成底部電 極導電層190。底部電極導電層190可以包括Ti、 TiN、及其組合中 的一者，并且可以具有在約200A至約2000A范圍內(nèi)的厚度。
參照圖lc，可以在形成底部電極導電層190之后，在所得結(jié)構(gòu) 上形成用于覆蓋底部電極區(qū)域180的填充絕緣膜(未示出)。對填充 絕緣膜和底部電極導電層190進行平坦化，直至第二犧牲絕緣膜170 露出為止，并由此形成底部電極200。在一個實施例中，底部電極200 可以是具有閉合下端和開放上端的圓筒形殼體。閉合下端與底部電極
接觸插塞120電接觸。填充絕緣膜可以包括光阻膜和氧化物膜。在平坦化步驟中，可以從第二犧牲絕緣膜170的上表面將圖lb的底部電 極導電層190進一步蝕刻約100A至約2000A。然后，移除留在底部 電極區(qū)域180中的填充絕緣膜。參看圖ld(i)，在使第二犧牲絕緣膜170露出的平坦化步驟之 后，在所得結(jié)構(gòu)上形成第三犧牲絕緣膜210?？梢孕纬删哂械碗A梯覆 蓋率的第三犧牲絕緣膜210。即，可以在第二犧牲絕緣膜170上形成第三犧牲絕緣膜210，并 且第三犧牲絕緣膜210僅填充底部電極區(qū)域180的上部。或者，如圖ld (ii)所示，可以形成具有高階梯覆蓋率的第三 犧牲絕緣膜210。艮口，可以在第二犧牲絕緣膜170上形成第三犧牲絕緣膜210，并 且第三犧牲絕緣膜210填充底部電極區(qū)域180的整個空間。第三犧牲絕緣膜210可以包括正硅酸四乙酯(TEOS)膜，可以 在真空腔室中、在約30(TC至約50(TC的范圍內(nèi)的溫度通過等離子增 強化學氣相沉積(PECVD)工序來形成該正硅酸四乙酯膜?？梢酝?過如下步驟來形成可用于形成第三犧牲絕緣膜210的TEOS膜使用 He氣使液態(tài)TEOS成為氣泡，并且使氣泡型TEOS以氣體狀態(tài)流入 真空腔室中，.以便通過PECVD方法利用02使氣態(tài)TEOS等離子化。再次參照圖ld，使第三犧牲絕緣膜210平坦化并且在第三犧牲 絕緣膜210上形成光阻圖案220。光阻圖案220覆蓋相鄰底部電極之間的間隔區(qū)域和相鄰底部電 極200的側(cè)壁的一部分，以保護底部電極200之間的支撐層160。接 著，可以使用光阻圖案220作為附加曝光掩模來曝光并顯影第三犧牲 絕緣膜210。在一個實施例中，可以根據(jù)曝光掩模400a的襯墊型遮蔽圖案 420a (參見圖2a)形成圖ld的光阻圖案220。光阻圖案220與相鄰 底部電極200的側(cè)壁的一部分重疊。在另一個實施例中，可以根據(jù)曝 光掩模400b的閉合曲線型遮蔽圖案420b (參見圖2b)形成圖ld的 光阻圖案220。在另一個實施例中，可以根據(jù)曝光掩模400c的逐一 重疊型遮蔽圖案420c或矩形遮蔽圖案420c (參見圖2c)形成圖Id 的光阻圖案220。參照圖le，使用光阻圖案220作為蝕刻掩模來蝕刻第三犧牲絕 緣膜210、第二犧牲絕緣膜170和支撐層160。結(jié)果，支撐層160的 未被蝕刻的部分形成支撐圖案230。接著移除光阻圖案220。如圖le所示，底部電極200的側(cè)壁的與光阻圖案220重疊的部 分高于支撐圖案230。底部電極200的側(cè)壁的不與光阻圖案220重疊 的部分低于支撐圖案230。第二犧牲絕緣膜170與支撐層160之間的蝕刻選擇性差異可減 小對底部電極200的損害。參照圖lf，執(zhí)行浸出工序以移除第一犧牲絕緣膜150。利用第 一犧牲絕緣膜150與其它結(jié)構(gòu)之間的蝕刻選擇性差異來執(zhí)行該浸出 工序，以移除支撐圖案230周圍的第二犧牲絕緣膜170和第三犧牲絕 緣膜210?？稍诘撞侩姌O200上形成介電膜(未示出)?？稍诮殡娔ど闲?成可為板狀電極的頂部電極(未示出)。底部電極200與頂部電極如 此形成電容器。圖2a至圖2c為示出根據(jù)本發(fā)明的曝光掩模的平面圖。參照圖2a，曝光掩模400a包括透明基板410a和在透明基板410a 上形成的襯墊型遮蔽圖案420a。在一個實施例中，襯墊型遮蔽圖案 420a可以為正方形，并且可以與相鄰底部電極200的側(cè)壁的一部分 重疊并覆蓋該部分。參照圖2b，曝光掩模400b包括透明基板410b和閉合曲線型遮 蔽圖案420b。在一個實施例中，閉合曲線型遮蔽圖案420b可以為正 方環(huán)形，并且可以與相鄰底部電極200的側(cè)壁的一部分重疊并覆蓋該 部分。參照圖2c，曝光掩模400c包括透明基板410c和逐一型遮蔽圖 案420c。在一個實施例中，逐一型遮蔽圖案420c可以為矩形，且可 以與兩個相鄰底部電極200之間的側(cè)壁的一部分重疊并覆蓋該部分。雖然己經(jīng)描述了根據(jù)本發(fā)明的多個示例性實施例，但應該了解
到，本領(lǐng)域的技術(shù)人員可以設(shè)計出在本發(fā)明的原理的精神和范圍內(nèi)的 多種其它修改例及實施例。更具體地說，可以對在所附權(quán)利要求書的 范圍內(nèi)的主題組合布置的元件和/或布置方式進行各種修改和變形。 除了對元件和/或布置方式進行的修改和變形以外，替代使用對于本 領(lǐng)域的技術(shù)人員也是顯而易見的。本申請基于2007年9月28日提交的韓國專利申請No. 10-2007-0098455并要求其優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容以引 用的方式并入本文。
權(quán)利要求
1. 一種制造半導體器件的方法，包括在半導體基板上形成第一犧牲絕緣膜；在所述第一犧牲絕緣膜上形成支撐層；在所述支撐層上形成第二犧牲絕緣膜；蝕刻所述第二犧牲絕緣膜、所述支撐層和所述第一犧牲絕緣膜以形成底部電極區(qū)域，所述底部電極區(qū)域使在所述半導體基板上形成的接觸插塞露出；在形成所述底部電極區(qū)域之后，在所得結(jié)構(gòu)上形成底部電極導電層；使所述底部電極導電層平坦化以使所述第二犧牲絕緣膜露出；在使所述底部電極導電層平坦化之后，在所得結(jié)構(gòu)上形成第三犧牲絕緣膜；蝕刻所述第三犧牲絕緣膜、所述第二犧牲絕緣膜及所述支撐層，以形成位于底部電極與相鄰底部電極之間的第三犧牲絕緣圖案、第二犧牲絕緣圖案和支撐圖案；以及移除第一犧牲絕緣圖案、所述第二犧牲絕緣圖案和所述第三犧牲絕緣圖案以形成所述底部電極。
2. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一犧牲絕緣膜、所述第二犧牲絕緣膜和所述第三犧牲絕 緣膜包括氧化物膜。
3. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一犧牲絕緣膜和所述第二犧牲絕緣膜包括選自由TEOS、 USG、 BPSG、 PSG、 SOD、 HDP、 SROX、 SOG、及其組合組成的群 組中的一者。
4. 根據(jù)權(quán)利要求1所述的方法，其中， 所述支撐層包括厚度在約300A至約2000A的范圍內(nèi)的氮化物膜。
5. 根據(jù)權(quán)利要求1所述的方法，其中， 所述支撐層包括氮化硅膜。
6. 根據(jù)權(quán)利要求1所述的方法，其中，所述第二犧牲絕緣膜具有在約500A至約5000A的范圍內(nèi)的厚度。
7. 根據(jù)權(quán)利要求1所述的方法，其中，使用SF6和Cl2作為主要氣體并且使用選自由Ar、 N2、 02、碳 氟化合物、及其組合組成的群組中的一者作為額外氣體，來蝕刻所述 第一犧牲絕緣膜和所述第二犧牲絕緣膜。
8. 根據(jù)權(quán)利要求1所述的方法，其中，所述底部電極導電層包括選自由Ti、 TiN、及其組合組成的群組 中的一者，并且具有在約200A至約2000A的范圍內(nèi)的厚度。
9. 根據(jù)權(quán)利要求1所述的方法，其中， 對所述底部電極導電層平坦化的步驟還包括 在形成所述底部電極導電層之后，在所得結(jié)構(gòu)上形成絕緣膜； 使所述第二犧牲絕緣膜上的絕緣膜和底部電極導電層平坦化以使所述第二犧牲絕緣膜露出；以及移除留在所述底部電極區(qū)域中的絕緣膜。
10. 根據(jù)權(quán)利要求1所述的方法，其中，從所述第二犧牲絕緣膜的上表面將所述底部電極導電層進一步 蝕刻約100A至約2000A。
11. 根據(jù)權(quán)利要求1所述的方法，其中，所述第三犧牲絕緣膜包括正硅酸四乙酯(TEOS)膜，所述正硅 酸四乙酯膜在約30(TC至約50(TC的范圍內(nèi)的溫度通過等離子增強化 學氣相沉積(PECVD)工序形成。
12. 根據(jù)權(quán)利要求1所述的方法，其中，蝕刻所述第三犧牲絕緣膜、所述第二犧牲絕緣膜和所述支撐層 的步驟還包括在所述第三犧牲絕緣膜上形成光阻膜；使用所述光阻膜作為曝光掩模，來執(zhí)行曝光和顯影工序以形成 光阻圖案；以及蝕刻所述第三犧牲絕緣膜、所述第二犧牲絕緣膜和所述支撐層， 以形成所述第三犧牲絕緣圖案、所述第二犧牲絕緣圖案和所述支撐圖 案，以支撐所述底部電極和所述相鄰底部電極的側(cè)壁。
13. 根據(jù)權(quán)利要求12所述的方法，其中，所述曝光掩模包括遮蔽圖案，所述遮蔽圖案具有襯墊形狀、閉 合曲線形狀或矩形形狀。
14. 根據(jù)權(quán)利要求13所述的方法，其中，所述遮蔽圖案與所述底部電極和所述相鄰底部電極的側(cè)壁的一 部分重疊。
15. —種半導體器件，包括圓柱型底部電極，其連接至在半導體基板上形成的接觸插塞；以及支撐圖案，其形成在所述圓柱型底部電極之間，其中， 所述底部電極的側(cè)壁的一部分高于所述支撐圖案，并且所述底 部電極的側(cè)壁的另一部分低于所述支撐圖案。
16.根據(jù)權(quán)利要求15所述的半導體器件，其中，所述支撐圖案是通過使用具有遮蔽圖案的曝光掩模作為蝕刻掩 模來形成的，所述遮蔽圖案包括選自襯墊圖案、閉合曲線圖案、矩形 圖案、及其組合中的一者。
全文摘要
本發(fā)明公開一種半導體器件及其制造方法。該半導體器件包括圓柱型底部電極，其連接至在半導體基板上形成的接觸插塞；以及支撐圖案，其在圓柱型底部電極之間形成，其中，底部電極的側(cè)壁的一部分高于支撐圖案，并且底部電極的側(cè)壁的另一部分低于支撐圖案。
文檔編號H01L27/04GK101399225SQ20081013238
公開日2009年4月1日 申請日期2008年7月16日 優(yōu)先權(quán)日2007年9月28日
發(fā)明者金承范, 金鐘國 申請人:海力士半導體有限公司