專利名稱：接觸孔插塞的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接觸孔插塞的制造方法，尤其涉及一種接觸孔插塞的阻 障層的制造方法。
背景技術(shù)：
在提高晶體管性能以及縮小晶體管的尺寸的競賽中，本領(lǐng)域的專業(yè)人士 已對連接晶體管的源/漏極和晶體管上方的不同的金屬化層的接觸孔插塞做 了許多研究。在改善接觸孔插塞的研究中，發(fā)現(xiàn)使用銅材料作為接觸孔插塞 為一種深具潛力的方法，不但能改善接觸孔插塞電阻，而且能改善元件的整 體性能。然而，銅材料的使用仍具有一些有待克服的本質(zhì)問題，舉例來說， 銅材料的遷移特性會(huì)與其他的材料發(fā)生不想要的反應(yīng)。
圖l顯示利用銅材料作為接觸孔插塞而產(chǎn)生銅遷移問題的解決方式。圖
1顯示具有淺溝槽隔絕物103的襯底101，和形成在襯底101上的元件100。 上述元件100包括柵極介電質(zhì)105、柵電極107、多個(gè)間隙壁109、多個(gè)源/ 漏極區(qū)111和多個(gè)硅化物接觸層113。層間介電層(ILD)115，覆蓋于元件100。 接著，在層間介電層(ILD)115中形成多個(gè)開口。然后，在硅化物接觸物113 上形成多個(gè)例如由磷鎢化鈷(CoWP)組成的接觸孔插塞阻障層117。接著，在 上述開口中形成阻障層119，并在開口中填滿銅材料121。之后，利用例如 化學(xué)機(jī)械研磨(CMP)方式平坦化上述銅材料121。且上述銅材料121連接到 后續(xù)在介電層125中形成的金屬線123。上述接觸孔插塞阻障層117用以降 低接觸孔插塞電阻，且防止上述銅材料121遷移而和硅化物接觸層113產(chǎn)生 反應(yīng)。
然而，上述的解決方式，雖然可以改善銅材料作為接觸孔插塞所產(chǎn)生的 銅遷移問題，但不能解決自身的其他問題。當(dāng)在元件中使用接觸孔插塞阻障 層117時(shí)，則需要進(jìn)一步改善接觸孔插塞阻障層117本身的幾個(gè)問題。舉例 來說，由上述方式形成的接觸孔插塞阻障層117，其與其他材料的界面處具有未填滿的晶界(grain boundary)。上述未填滿的晶界會(huì)使得銅材料容易沿此 晶界擴(kuò)散而使阻障層失效，而降低利用接觸孔插塞阻障層117的解決方式所 產(chǎn)生的功效。
由于公知銅遷移的解決方式會(huì)產(chǎn)生其他問題。因此，在此技術(shù)領(lǐng)域中， 有需要一種改良的接觸阻障層，以降低接觸孔插塞的電阻，且可防止銅材料 遷移而和鄰近的材料層產(chǎn)生不想要的反應(yīng)。

發(fā)明內(nèi)容
本發(fā)明為了解決上述技術(shù)問題而提供一種接觸孔插塞的制造方法，包括 下列步驟形成導(dǎo)電區(qū)域；在該導(dǎo)電區(qū)域上方形成介電層；形成至少一個(gè)開 口，穿過該介電層，以暴露出至少一部分該導(dǎo)電區(qū)域，該開口包括多個(gè)側(cè)壁 和位于該導(dǎo)電區(qū)域上方的底部；沿著該開口的該底部選擇性形成接觸孔插塞 阻障層，該接觸孔插塞阻障層包括第一材料；對至少一部分該接觸孔插塞阻 障層進(jìn)行處理步驟，以于該接觸孔插塞阻障層中形成第二材料；以及在該接 觸孔插塞阻障層上方形成導(dǎo)電材料，并接觸該多個(gè)側(cè)壁。
在本發(fā)明的一個(gè)實(shí)施例提供一種接觸孔插塞的制造方法，包括形成導(dǎo)電 區(qū)域。接著，在上述導(dǎo)電區(qū)域上方形成介電層。形成至少一個(gè)開口，上述開 口穿過上述介電層到上述導(dǎo)電區(qū)域。沿著上述開口的底部選擇性形成接觸孔 插塞阻障層，且接觸上述導(dǎo)電區(qū)域，上述接觸孔插塞阻障層包括第一材料。 然后，對至少一部分上述接觸孔插塞阻障層進(jìn)行處理步驟，以在上述接觸孔 插塞阻障層中形成第二材料。利用導(dǎo)電材料填入上述開口中，以形成上述接 觸孔插塞。
在所述的接觸孔插塞的制造方法中，選擇性形成該接觸孔插塞阻障層的 步驟至少一部分利用電鍍方式進(jìn)行。
在所述的接觸孔插塞的制造方法中，該第一材料包括材料，該材料從下 列族群中選擇CoW、 CoWB禾t]CoWP。
在所述的接觸孔插塞的制造方法中，對至少一部分該接觸孔插塞阻障層 進(jìn)行該處理步驟是至少一部分利用硅烷進(jìn)行。
在所述的接觸孔插塞的制造方法中，對至少一部分該接觸孔插塞阻障層 進(jìn)行該處理步驟是至少一部分利用氨氣進(jìn)行。
6在所述的接觸孔插塞的制造方法中，對至少一部分該接觸孔插塞阻障層 進(jìn)行該處理步驟是至少一部分利用鍺烷進(jìn)行。
在所述的接觸孔插塞的制造方法中，對至少一部分該接觸孔插塞阻障層 進(jìn)行該處理步驟是至少一部分利用硅烷和鍺垸的化合物進(jìn)行。
在所述的接觸孔插塞的制造方法中，對至少一部分該接觸孔插塞阻障層 進(jìn)行該處理步驟是至少一部分利用硅垸和氨氣的化合物進(jìn)行。
在所述的接觸孔插塞的制造方法中，對至少一部分該接觸孔插塞阻障層 進(jìn)行該處理步驟是至少一部分利用鍺垸和氨氣的化合物進(jìn)行。
在所述的接觸孔插塞的制造方法中，對至少一部分該接觸孔插塞阻障層 進(jìn)行該處理步驟是至少一部分利用硅垸、鍺垸和氨氣的化合物進(jìn)行。
本發(fā)明的另一個(gè)實(shí)施例提供一種接觸孔插塞的制造方法，上述接觸孔插 塞接觸導(dǎo)電區(qū)域，上述方法包括提供導(dǎo)電區(qū)域。在上述導(dǎo)電區(qū)域上方形成介 電層。在上述導(dǎo)電區(qū)域上方形成導(dǎo)電插塞，且穿過上述介電層。在上述導(dǎo)電 區(qū)域和上述導(dǎo)電插塞之間形成經(jīng)過處理的導(dǎo)電層。
在所述的接觸孔插塞的制造方法中，形成經(jīng)過處理的該導(dǎo)電層的步驟在 形成該介電層的步驟之前進(jìn)行。
在所述的接觸孔插塞的制造方法中，形成經(jīng)過處理的該導(dǎo)電層的步驟在 形成該介電層的步驟之后進(jìn)行。
在所述的接觸孔插塞的制造方法中，經(jīng)過處理的該導(dǎo)電層包括一種材
料，該材料從下列族群中選擇CoWGe、 CoWSi、 CoWGeN、 CoWSiN和 CoWGeSiN。
在所述的接觸孔插塞的制造方法中，經(jīng)過處理的該導(dǎo)電層包括一種材 料，該材料從下列族群中選擇CoWPGe、 CoWPSi、 CoWPGeN、 CoWPSiN 和CoWPGeSiN。
在所述的接觸孔插塞的制造方法中，經(jīng)過處理的該導(dǎo)電層包括一種材 料，該材料從下列族群中選擇CoWBGe、 CoWBSi、 CoWGeBN、 CoWBSiN 和CoWBGeSiN。
本發(fā)明的又一個(gè)實(shí)施例提供一種接觸孔插塞的制造方法，上述接觸孔插 塞穿過介電層以接觸兩個(gè)導(dǎo)電區(qū)域，上述方法包括提供導(dǎo)電區(qū)域。從上述導(dǎo) 電區(qū)域暴露出的多個(gè)區(qū)域上選擇性形成接觸孔插塞阻障層，上述接觸孔插塞阻障層包括第一材料。接著，通過導(dǎo)入不純物的方式，將至少一部分上述第 一材料轉(zhuǎn)變成第二材料。在上述導(dǎo)電區(qū)域上方形成介電層。在一部分上述導(dǎo) 電區(qū)域上方形成至少一個(gè)開口，上述開口穿過上述介電層。在上述開口中填 入導(dǎo)電材料。
在所述的接觸孔插塞的制造方法中，形成該接觸孔插塞阻障層的步驟在 形成該介電層之前的步驟進(jìn)行。
在所述的接觸孔插塞的制造方法中，形成該接觸孔插塞阻障層的步驟在 形成該介電層之后的步驟進(jìn)行。
在所述的接觸孔插塞的制造方法中，利用一個(gè)或多個(gè)實(shí)質(zhì)上包括硅烷、 鍺烷和氨氣的族群，通過進(jìn)行至少一部分等離子處理步驟，將至少一部分該 第一材料轉(zhuǎn)變成該第二材料。
本發(fā)明可以降低接觸孔插塞的電阻，且可防止銅材料遷移而和鄰近的材 料層產(chǎn)生不想要的反應(yīng)。


圖1為公知的元件，其具有未經(jīng)處理的接觸孔插塞阻障層。
圖2到圖8為本發(fā)明一個(gè)實(shí)施例的形成接觸孔插塞阻障層和接觸孔插塞 的工藝剖面圖。
圖9為本發(fā)明一個(gè)實(shí)施例的接觸孔插塞阻障層，上述接觸孔插塞阻障層 接觸一部分的硅化物區(qū)域。
圖10到圖11為本發(fā)明一個(gè)實(shí)施例的接觸孔插塞阻障層，上述接觸孔插 塞阻障層實(shí)質(zhì)上接觸全部的硅化物區(qū)域。
其中，附圖標(biāo)記說明如下
100 元件；
101 襯底；
103 淺溝槽隔絕物；
105 柵極介電質(zhì)；
107 柵電極；
109~間隙壁；111 源/漏極區(qū)；
113 硅化物接觸物；
115 層間介電層；
117 接觸孔插塞阻障層;
119 阻障層；
121 銅材料；
123 金屬線；
125 介電層；
200 晶體管；
201~襯底；
203 淺溝槽隔絕物；
205 柵極介電質(zhì)； 207 柵電極；
209 間隙壁；
211 源/漏極區(qū)；
213 硅化物接觸物；
301 層間介電層；
401 開口；
501 接觸孔插塞阻障層;
701 擴(kuò)散阻障層；
703 導(dǎo)電材料；
801 接觸孔插塞；
901 介電層；
903 金屬線。
具體實(shí)施例方式
以下以各實(shí)施例詳細(xì)說明并伴隨著

的范例，作為本發(fā)明的參考 依據(jù)。在附圖或說明書描述中，相似或相同的部分均使用相同的附圖標(biāo)記。 且在附圖中，實(shí)施例的形狀或是厚度可擴(kuò)大，并以簡化或是方便標(biāo)示。另外， 附圖中各元件的部分將以分別描述說明，值得注意的是，圖中未繪出或描述的元件，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知道的形式，另外，特定的實(shí)施 例僅為揭示本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。
本發(fā)明實(shí)施例描述應(yīng)用在場效應(yīng)晶體管的源/漏極區(qū)的接觸孔插塞阻障 層的制造方法。然而，本發(fā)明實(shí)施例的接觸孔插塞阻障層的制造方法也可應(yīng) 用于穿過介電層的接觸孔插塞和介層孔插塞。
請參考圖2，在襯底201上形成晶體管200，上述襯底201具有形成在 其中的多個(gè)淺溝槽隔絕物203。上述晶體管200通常包括柵極介電質(zhì)205、 柵電極207、多個(gè)間隙壁209、多個(gè)源/漏極區(qū)211和多個(gè)硅化物接觸物213。
襯底201可包括塊狀硅襯底、摻雜或未摻雜的襯底、或絕緣層上覆硅(S01) 襯底的主動(dòng)層。通常來說，絕緣層上覆硅(SOI)襯底包括半導(dǎo)體層，舉例來說， 石圭(silicon)、鍺(germanium)、石圭鍺(silicon germanium)、絕緣層上覆石圭(SOI)、 絕緣層上覆硅鍺(SGOI)或其組合。襯底201也可使用包括多層襯底 (multylayered substrate)、梯度襯底(gradient substrate)或晶向混合襯底(hybrid orientation substrate)等其他凈寸底。
淺溝槽隔絕物203通常利用蝕刻襯底201，以形成溝槽，接著在溝槽中 填入介電材料的公知方式形成。較佳地，淺溝槽隔絕物203利用常用的方式 填入介電材料，舉例來說，氧化物材料、高密度等離子氧化物或其他類似的 材料。
可利用任何適當(dāng)?shù)某Ｓ霉に?，在襯底201上形成及圖案化柵極介電質(zhì)205 和柵電極207。柵極介電質(zhì)205較佳為高介電常數(shù)的介電材料，舉例來說， 氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、氧化鋁、氧化鑭、氧化 鉿、氧化鋯、氮氧化鉿、上述材料的組合或其他類似的材料。柵極介電質(zhì)205 的介電常數(shù)較佳大于4。
在柵極介電質(zhì)205包括氧化層的一個(gè)實(shí)施例中，可利用任何氧化工藝形 成柵極介電質(zhì)205，舉例來說，在包括氧氣、水、 一氧化氮或其組合的環(huán)境 下進(jìn)行的濕式或干式熱氧化工藝，或利用四乙氧基硅烷(TEOS)和氧作為前驅(qū) 物的化學(xué)氣相沉積(CVD)工藝。在本發(fā)明一個(gè)實(shí)施例中，柵極介電質(zhì)205的 厚度介于8A到50A之間，較佳為16A。
柵電極207較佳包括導(dǎo)電材料，舉例來說，金屬(例如鉭、鈦、鉬、鎢、 鉑、鋁、鉿、釕)、金屬硅化物(例如硅化鈦、硅化鈷、硅化鎳、硅化鉭)、金屬氮化物(例如氮化鈦、氮化鉭)、摻雜多晶硅、其他導(dǎo)電材料或其組合。 在一個(gè)實(shí)施例中，沉積非晶硅，然后使上述非晶硅再結(jié)晶，以形成多晶硅
(poly-silicon)。在柵電極207為多晶硅的一個(gè)實(shí)施例中，可利用低壓化學(xué)氣 相沉積(LPCVD)工藝沉積摻雜或未摻雜多晶硅的方式形成柵電極207，柵電 極207的厚度范圍介于100A到2500A之間，且其厚度值較佳為1500A。
在柵極介電質(zhì)205和柵電極207側(cè)壁上形成間隙壁209。間隙壁209典 型地利用下列方式形成，在先前形成的結(jié)構(gòu)上全面性沉積間隙壁層(圖未顯 示)。上述間隙壁層較佳包括氮化硅、氮氧化物、碳化硅、氮氧化硅、氧化物 或其他類似的材料。較佳利用例如化學(xué)氣相沉積(CVD)法、等離子增強(qiáng)型化 學(xué)氣相沉積(plasma enhanced CVD)法、濺鍍(sputter)法或其他方法等常用的方 法，形成上述間隙壁層。接著，較佳利用非等向性蝕刻方式移除上述結(jié)構(gòu)的 垂直表面上的上述間隙壁層，以圖案化上述間隙壁層，形成間隙壁209。
在柵極介電質(zhì)205相對側(cè)的襯底201中形成多個(gè)源/漏極區(qū)211。在襯底 201為n型襯底的一個(gè)實(shí)施例中，較佳利用植入例如硼、鎵、銦或類似的材 料等適當(dāng)?shù)膒型摻質(zhì)以形成源/漏極區(qū)211。在襯底201為p型襯底的其他實(shí) 施例中，較佳利用植入例如磷、紳或類似的材料等適當(dāng)?shù)膎型摻質(zhì)以形成源 /漏極區(qū)211。上述源/漏極區(qū)211利用柵極介電質(zhì)205、柵電極207和間隙壁 209作為掩模，以離子植入方式形成。
值得注意的是，本領(lǐng)域技術(shù)人員了解可以利用許多其他工藝、步驟或類 似的方式形成上述源/漏極區(qū)211。舉例來說，本領(lǐng)域技術(shù)人員了解可以利用 不同組合的間隙壁和襯墊層，進(jìn)行多次離子植入，以形成具有特定形狀或適 合特定要求的特定性質(zhì)的源/漏極區(qū)。上述工藝的其中之一可用以形成上述源 /漏極區(qū)211，且上述工藝描述并非用以限定本發(fā)明。
選擇性地在部分的源/漏極區(qū)211和柵電極207上形成硅化物接觸物 213。硅化物接觸物213較佳包括鎳。然而，也可利用例如鈦、鈷、鈀、鉬、 鋇或類似的材料等其他常用的材料，形成硅化物接觸物213。硅化工藝較佳 利用下列方式進(jìn)行，全面性沉積一層適當(dāng)?shù)慕饘賹?，接著進(jìn)行退火步驟以使 金屬層與其下暴露出的硅產(chǎn)生反應(yīng)。然后，較佳以選擇性蝕刻工藝，以移除
未反應(yīng)的金屬。硅化物接觸物213的厚度范圍較佳介于3nm到50nm之間， 且其厚度值較佳約為10nm。在其他實(shí)施例中，可以移除上述硅化物接觸物
ii213，僅留下襯底201作為接觸點(diǎn)?；蛘呤橇硗庑纬梢粚悠渌慕饘賹?圖未 顯示)，以作為源/漏極區(qū)211的接觸點(diǎn)。
圖3顯示位于晶體管200上方的層間介電層(ILD)301的形成方式?？衫?用化學(xué)氣相沉積(CVD)法、濺鍍(sputter)法或其他常用的方法，形成上述層間 介電層301。層間介電層301典型地具有平坦化的表面。層間介電層301可 包括氧化硅。然而，在其他實(shí)施例中，例如其他高介電常數(shù)的材料等其他材 料，也可作為層間介電層301。
圖4顯示開口 401的形成方式，上述開口 401穿過層間介電層301到硅 化物接觸物213。可利用常用的微影及蝕刻工藝，在層間介電層301中形成 開口 401。上述微影工藝通常包括沉積光阻材料，再遮蔽、曝光和顯影上述 光阻材料，以暴露出部分層間介電層301。然后，移除上述暴露的部分層間 介電層301。上述殘留的光阻材料保護(hù)其下的材料不受例如蝕刻步驟等后續(xù) 的工藝步驟的影響。在一個(gè)實(shí)施例中，光阻材料用以產(chǎn)生圖案化的掩模，以 定義開口 401。然而，也可利用例如硬掩模的額外掩模來定義開口 401。在 一個(gè)實(shí)施例中，上述蝕刻工藝持續(xù)進(jìn)行，直到至少暴露出部分一部分的硅化 物接觸物213為止。
圖5顯示接觸孔插塞阻障層501的形成方式，上述接觸孔插塞阻障層501 位于暴露的部分硅化物接觸物213上，且位于開口401中。如果沒有使用硅 化物接觸物213，接觸孔插塞阻障層501可較佳形成于用以作為源/漏極區(qū)211 的接觸點(diǎn)的上述襯底或上述金屬層上。在一個(gè)實(shí)施例中，接觸孔插塞阻障層 501選擇性地以電鍍方式形成。當(dāng)硅化物接觸物213為導(dǎo)電且層間介電層301 為不導(dǎo)電時(shí)，接觸孔插塞阻障層501僅會(huì)形成于硅化物接觸物213上，而不 會(huì)形成于層間介電層301的頂面上。
接觸孔插塞阻障層501較佳由CoW形成。然而，在其他實(shí)施例中，也 可使用例如CoWP、 CoWB、上述材料的組合或其他類似的材料形成接觸孔 插塞阻障層501。接觸孔插塞阻障層501的厚度范圍較佳介于5nm到50nm 之間，且其厚度值較佳約為20nm。
圖6顯示對接觸孔插塞阻障層的額外處理步驟。對接觸孔插塞阻障層進(jìn) 行處理步驟，以大體上填滿接觸孔插塞阻障層的晶界(grain boundary),以形 成晶界填滿接觸阻障層(grain-filled contact barrier layer)501 。上述處理步驟較佳利用硅垸(silane， SiH4)、鍺烷(germane, GeH4)、氨氣(ammonia，順3)或其組
合。在其他實(shí)施例中，也可使用例如乙烯(C2H4)或甲垸(CH4)等其他的材料形
成接觸孔插塞阻障層。上述處理步驟用以填滿接觸孔插塞阻障層的晶界(grain boundary),因而改善硅化物接觸物213和后續(xù)形成的接觸孔插塞(其形成方 式請參考圖7和圖8的說明)的接觸孔插塞電阻，并且更進(jìn)一步防止接觸孔插 塞遷移穿過接觸孔插塞阻障層501。
上述處理步驟較佳利用等離子處理(plasma treatment)方式進(jìn)行。在上述 等離子處理方式中，接觸孔插塞阻障層501暴露在硅垸(silane, SiH4)、鍺烷 (germane, GeH4)、氨氣(ammonia，皿3)或其組合的等離子中。上述等離子處理 步驟的壓力范圍介于0.1托(torr)到100托(torr)之間，且其壓力值較佳約為4 托(torr)。上述等離子處理方式的溫度范圍介于20(TC到45(TC之間，且其溫 度值較佳約為400。C。另外，進(jìn)行上述等離子處理方式的振蕩頻率(exciMion frequency)范圍較佳介于0.1 MHz到10MHz之間，且其振蕩頻率值較佳約為 2MHz。進(jìn)行上述等離子處理步驟的功率范圍介于200 W到1200 W之間， 且其功率值較佳約為600W。然而，也可利用例如乙烯(C2H4)或甲烷(CH4)等 進(jìn)行其他的處理。
經(jīng)過處理的接觸孔插塞阻障層501會(huì)形成不同的材料，其不僅取決于接 觸孔插塞阻障層501的起始材料，也取決于用于上述對接觸孔插塞阻障層501 的處理步驟的材料。舉例來說，假如接觸孔插塞阻障層501最初是由CoW 形成，則經(jīng)過處理的接觸孔插塞阻障層501可包括CoWGe、 CoWSi、 CoWGeN、 CoWSiN或CoWGeSiN，上述經(jīng)過處理的接觸孔插塞阻障層501 的處理步驟在鍺烷(germane， GeH4)、硅垸(silane， SiH4)、鍺垸(germane， GeH4) 禾口氛氣(ammonia, NH3)、石圭焼(silane， SiH4)禾n氣氣(amm0nia， NH3)、石圭院(silane, SiH4)和鍺烷(germane, GeH4)和氨氣(amm0nia，順3)或其組合的環(huán)境下進(jìn)行。 在其他實(shí)施例中，假如接觸孔插塞阻障層501最初是由CoWP形成，則經(jīng)過 處理的接觸孔插塞阻障層501可包括CoWPGe、 CoWPSi、 CoWGePN、 CoWPSiN或CoWPGeSiN，上述經(jīng)過處理的接觸孔插塞阻障層501的處理步 驟在鍺烷(germane， GeH4)硅垸(silane， SiHO、鍺垸(germane， GeH4)和氨氣 (ammonia, NH3)、硅烷(silane, SiH4)和氨氣(ammonia, NH3)、硅烷(silane, SiH4) 和鍺烷(germane， GeH4)和氨氣(ammonia,麗3)或其組合的環(huán)境下進(jìn)行。在其他實(shí)施例中，假如接觸孔插塞阻障層501最初是由CoWB形成，則經(jīng)過處理的接觸孔插塞阻障層501可包括CoWBGe、 CoWBSi、 CoWGeBN、 CoWBSiN或CoWBGeSiN，上述經(jīng)過處理的接觸孔插塞阻障層501的處理步驟在鍺垸(germane, GeH4)硅烷(silane， SiH4)、 鍺烷(germane， GeH4)禾口氨氣(ammonia,NH3)、硅垸(silane， SiHt)和氨氣(ammonia, NH3)、硅烷(silane， SiH4)和鍺垸(germane, GeH4)禾卩氨氣(ammonia,NH3)或其組合的環(huán)境下進(jìn)行。然而，上述實(shí)施例為了方便舉例而描述，然其上述描述僅用以表示本發(fā)明的目的，并非用以排除本發(fā)明其他可能的組合。用于處理上述接觸孔插塞阻障層，以填滿上述晶界的所有的組合完全被包括在本發(fā)明的范圍中。
圖7顯示擴(kuò)散阻障層701和導(dǎo)電材料703的形成方式。擴(kuò)散阻障層701較佳通過全面性形成方式所形成，以覆蓋位于接觸孔插塞阻障層501上方的開口401的側(cè)壁和底面。擴(kuò)散阻障層701較佳以包括鈦、氮化鈦、鉭、氮化鉭、釕、氮化釕、鈦的化合物、鉭的化合物或其組合等材料組成。接觸孔插塞阻障層701較佳的形成方式包括物理氣相沉積法(PVD)、原子層沉積法(ALD)或其他常用的方法。
較佳在擴(kuò)散阻障層701上形成一層包括銅或銅合金的晶種層(seedlayer)(圖未顯示)。接著，較佳利用電鍍方式，在開口 401中填入導(dǎo)電材料703。導(dǎo)電材料703較佳包括銅或銅合金。然而，也可利用例如鋁、鎢、銀或其組合的其他材料作為導(dǎo)電材料703。
圖8顯示用于硅化物接觸物213的接觸孔插塞801的形成方式。較佳進(jìn)行化學(xué)機(jī)械研磨工藝(CMP)以移除多余的材料，并降低導(dǎo)電材料703和擴(kuò)散阻障層701的頂面，直到使導(dǎo)電材料703和擴(kuò)散阻障層701的頂面對準(zhǔn)層間介電層301的頂面為止。結(jié)果，僅留下開口401內(nèi)部的材料，以形成接觸孔插塞801。
圖9顯示連接到接觸孔插塞801的金屬線903的形成方式。金屬線903的較佳形成方式為鑲嵌法(damascenemethod)。 一般而言，鑲嵌法包括形成介電層901。接著，在介電層901形成開口。通常利用前述的常用的微影及蝕刻工藝形成上述開口。形成開口之后，以銅或銅合金填滿上述開口，以形成金屬線903。接著，利用例如化學(xué)機(jī)械研磨工藝(CMP)的平坦化工藝，移除位于介電層901表面上的多余金屬材料。
14另外，雖然在圖中并未明確地顯示，本領(lǐng)域技術(shù)人員可知前述用于源/
漏極211上的接觸孔插塞阻障層501的工藝(請參考圖2到圖9)也可用于形 成柵極207或是例如介層孔的其他導(dǎo)電接觸物上的接觸孔插塞阻障層501。 上述形成柵極207上的接觸孔插塞阻障層501的工藝會(huì)發(fā)生在不同于圖2到 圖9所示的工藝剖面圖中，但柵極207上的接觸孔插塞801的形成方式完全 包括在本發(fā)明的范圍中。
圖10為本發(fā)明另一個(gè)實(shí)施例，其顯示在沉積層間介電層301的步驟之 前形成接觸孔插塞阻障層501。在本實(shí)施例中，在形成硅化物接觸物213的 步驟之后且形成層間介電層301的步驟之前，進(jìn)行電鍍工藝(較佳可參考圖5 的敘述)，以在晶體管200的導(dǎo)電區(qū)域上形成接觸孔插塞阻障層501。經(jīng)過上 述工藝，可在源/漏極211上的大體上所有硅化物接觸物213上形成接觸孔插 塞阻障層501，且可在柵極207上的硅化物接觸物213上形成接觸孔插塞阻 障層501。
一旦形成接觸孔插塞阻障層501，接著，以類似于圖6的敘述方式處理 接觸孔插塞阻障層501。上述處理步驟較佳在形成層間介電層301的步驟之 前進(jìn)行，因而能處理大體上所有暴露的接觸孔插塞阻障層501。在其他實(shí)施 例中，也可利用如圖3和圖4的敘述方式，在處理接觸孔插塞阻障層501的 暴露部分的步驟之前，形成層間介電層301和開口 401，因而允許只處理一 部分的接觸孔插塞阻障層501。上述的每一種方法皆在本發(fā)明的范圍之內(nèi)。
圖11顯示本發(fā)明實(shí)施例的接觸孔插塞801的形成方式。較佳利用圖2 到圖9的敘述方式形成層間介電層301(如果還未形成)、擴(kuò)散阻障層701、填 滿的導(dǎo)電材料703、接觸孔插塞801和金屬線903，以形成接觸孔插塞801。 然而，在本實(shí)施例中，接觸孔插塞801僅和接觸孔插塞阻障層501的部分頂 面接觸，以代替與接觸孔插塞阻障層501的大體上的全部頂面接觸。
雖然本發(fā)明已經(jīng)以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做出一些更動(dòng)與變化， 因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種接觸孔插塞的制造方法，包括下列步驟形成導(dǎo)電區(qū)域；在該導(dǎo)電區(qū)域上方形成介電層；形成至少一個(gè)開口，穿過該介電層，以暴露出至少一部分該導(dǎo)電區(qū)域，該開口包括多個(gè)側(cè)壁和位于該導(dǎo)電區(qū)域上方的底部；沿著該開口的該底部選擇性形成接觸孔插塞阻障層，該接觸孔插塞阻障層包括第一材料；對至少一部分該接觸孔插塞阻障層進(jìn)行處理步驟，以于該接觸孔插塞阻障層中形成第二材料；以及在該接觸孔插塞阻障層上方形成導(dǎo)電材料，并接觸該多個(gè)側(cè)壁。
2. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中選擇性形成該接觸 孔插塞阻障層的步驟是至少一部分利用電鍍方式進(jìn)行。
3. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中該第一材料包括一 種材料，該材料從下列族群中選擇CoW、 CoWB禾nCoWP。
4. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中對至少一部分該接 觸孔插塞阻障層進(jìn)行該處理步驟是至少一部分利用硅烷進(jìn)行。
5. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中對至少一部分該接 觸孔插塞阻障層進(jìn)行該處理步驟是至少一部分利用氨氣進(jìn)行。
6. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中對至少一部分該接 觸孔插塞阻障層進(jìn)行該處理步驟是至少一部分利用鍺垸進(jìn)行。
7. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中對至少一部分該接 觸孔插塞阻障層進(jìn)行該處理步驟是至少一部分利用硅烷和鍺烷的化合物進(jìn) 行。
8. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中對至少一部分該接 觸孔插塞阻障層進(jìn)行該處理步驟是至少一部分利用硅烷和氨氣的化合物進(jìn) 行。
9. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中對至少一部分該接 觸孔插塞阻障層進(jìn)行該處理步驟是至少一部分利用鍺烷和氨氣的化合物進(jìn) 行。
10. 如權(quán)利要求1所述的接觸孔插塞的制造方法，其中對至少一部分該 接觸孔插塞阻障層進(jìn)行該處理步驟是至少一部分利用硅垸、鍺烷和氨氣的化 合物進(jìn)行。
11. 一種接觸孔插塞的制造方法，包括下列步驟 提供導(dǎo)電區(qū)域；在該導(dǎo)電區(qū)域上方形成介電層；在該導(dǎo)電區(qū)域上方形成導(dǎo)電插塞，且穿過該介電層；以及 在該導(dǎo)電區(qū)域和該導(dǎo)電插塞之間形成經(jīng)過處理的導(dǎo)電層。
12. 如權(quán)利要求11所述的接觸孔插塞的制造方法，其中形成經(jīng)過處理的 該導(dǎo)電層的步驟在形成該介電層的步驟之前進(jìn)行。
13. 如權(quán)利要求11所述的接觸孔插塞的制造方法，其中形成經(jīng)過處理的 該導(dǎo)電層的步驟在形成該介電層的步驟之后進(jìn)行。
14. 如權(quán)利要求11所述的接觸孔插塞的制造方法，其中經(jīng)過處理的該導(dǎo) 電層包括一種材料，該材料從下列族群中選擇CoWGe、 CoWSi、 CoWGeN、 CoWSiN和CoWGeSiN。
15. 如權(quán)利要求11所述的接觸孔插塞的制造方法，其中經(jīng)過處理的該導(dǎo) 電層包括一種材料，該材料從下列族群中選擇CoWPGe、 CoWPSi、 CoWPGeN、 Co曹SiN和CoWPGeSiN。
16. 如權(quán)利要求11所述的接觸孔插塞的制造方法，其中經(jīng)過處理的該導(dǎo) 電層包括一種材料，該材料從下列族群中選擇CoWBGe、 CoWBSi、 CoWGeBN、 Co職SiN和CoWBGeSiN。
17. —種接觸孔插塞的制造方法，該接觸孔插塞穿過介電層以接觸導(dǎo)電區(qū)域，包括下列步驟 提供導(dǎo)電區(qū)域；從該導(dǎo)電區(qū)域暴露出的多個(gè)區(qū)域上選擇性形成接觸孔插塞阻障層，該接 觸孔插塞阻障層包括第一材料；通過導(dǎo)入不純物的方式，將至少一部分該第一材料轉(zhuǎn)變成第二材料； 在該導(dǎo)電區(qū)域上方形成介電層；在一部分該導(dǎo)電區(qū)域上方形成至少一開口，該開口穿過該介電層；以及 在該開口中填入導(dǎo)電材料。
18. 如權(quán)利要求17所述的接觸孔插塞的制造方法，其中形成該接觸孔插塞阻障層的步驟在形成該介電層之前的步驟進(jìn)行。
19. 如權(quán)利要求17所述的接觸孔插塞的制造方法，其中形成該接觸孔插塞阻障層的步驟在形成該介電層之后的步驟進(jìn)行。
20. 如權(quán)利要求17所述的接觸孔插塞的制造方法，其中利用一個(gè)或多個(gè)實(shí)質(zhì)上包括硅烷、鍺烷和氨氣的族群，通過進(jìn)行至少一部分等離子處理步驟，將至少一部分該第一材料轉(zhuǎn)變成該第二材料。
全文摘要
本發(fā)明提供一種接觸孔插塞的制造方法，包括提供介電層，其包括多個(gè)接觸孔插塞，上述多個(gè)接觸孔插塞穿過上述介電層，以接觸多個(gè)導(dǎo)電區(qū)域。形成穿過上述介電層的開口之后，利用電鍍方式，在上述多個(gè)導(dǎo)電區(qū)域和上述多個(gè)接觸孔插塞之間形成接觸孔插塞阻障層，而上述開口用于形成上述多個(gè)接觸孔插塞。然后，對上述接觸孔插塞阻障層進(jìn)行處理步驟，以填滿上述接觸孔插塞阻障層的晶界，因而改善接觸孔插塞的電阻。在另一個(gè)實(shí)施例中，在形成上述介電層之前，利用電鍍方式，在上述多個(gè)導(dǎo)電區(qū)域上形成上述接觸孔插塞阻障層。本發(fā)明可以降低接觸孔插塞的電阻，且可防止銅材料遷移而和鄰近的材料層產(chǎn)生不想要的反應(yīng)。
文檔編號(hào)H01L21/768GK101494192SQ20081014601
公開日2009年7月29日 申請日期2008年8月6日 優(yōu)先權(quán)日2008年1月24日
發(fā)明者余振華, 劉重希 申請人:臺(tái)灣積體電路制造股份有限公司