專利名稱：混合金屬全硅化柵的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及混合金屬FUSI柵的系統(tǒng)、結(jié)構(gòu)及其制造方法。現(xiàn)在參考圖3a，在圖中示出了半導(dǎo)體襯底302，該半導(dǎo)體襯底302包 括淺槽隔離區(qū)304和適合于PMOS和NMOS結(jié)構(gòu)的阱區(qū)(未示出)。襯底 302可包括硅或其它半導(dǎo)體材料，例如絕緣體上硅(SOI)。也可采用化合 物半導(dǎo)體代替硅，如GaAs、 InP、 Si/Ge或SiC。襯底302也可能包括前道 工藝(FEOL)中形成的其它有源元件或電路，在圖中未示出。在村底302上淀積電介質(zhì)層306。電介質(zhì)層306可為高k值電介質(zhì)層。 高k值是指該層的電介質(zhì)常數(shù)(k)。電介質(zhì)常數(shù)大于Si02電介質(zhì)常數(shù)(3.9) 的電介質(zhì)稱為高k值電介質(zhì)。高k值層306可為例如鉿氧化物，Hf02。在 本實施例范圍內(nèi)可采用的其它高k值電介質(zhì)材料包括例如HfS i Ox或多層的 組合。進(jìn)一步地，該電介質(zhì)層可為復(fù)合的高k值疊層，且其包括例如Hf02、 HfSiOx、其它層或這些層的組合。更進(jìn)一步地，電介質(zhì)可以不是高k值的 電介質(zhì)，其可包括例如Si02、 SiN或這些層的組合。接下來，淀積中間禁帶金屬層308。中間禁帶(mid-gap)金屬是指 其功函數(shù)在Si禁帶(中間禁帶WF=4.65eV)之間的金屬。例如，適合的 中間禁帶金屬可以是氮化鈦(TiN) 、 TixWy或TaN。在示例性的實施例中， 可通過j氐壓化學(xué)汽相淀積(LPCVD)淀積TiN。 TiN為一種功函tt約為 4.65eV的中間禁帶金屬。在傳統(tǒng)的硅工藝技術(shù)中，可采用TiN作為隔離屏 障以潛在地隔離硅和金屬之間有害的相互作用。中間禁帶層308形成的厚 度可在約5A和30A之間，優(yōu)選為15 A。在形成中間禁帶金屬層308之后， 淀積P型金屬層310。 P型金屬層的功函數(shù)約為4.85eV至約5.3eV,優(yōu)選約 為5eV。例如，適合的P型金屬可為WNx、 MoNx、 TaAlyNx、 TiAlyNx、 TiC或含有氧的碳氮化鉭TaCNO。 P型金屬層310的厚度范圍可在30A至 500A之間，優(yōu)選為50A。 TaCNO具有適合的金屬功函數(shù)和好的熱穩(wěn)定性， 其所能承受的溫度典型地高于后端超大規(guī)模集成工藝所需的最高溫度。參見圖3b，對P型金屬層310進(jìn)行構(gòu)圖，且刻蝕掉在NMOS區(qū)311 中的P型金屬。對于NMOS區(qū)311中的金屬刻蝕，薄的中間禁帶層308可 作為有效的刻蝕停止層；因此可將對高k值電介質(zhì)層306的損傷降到最小 或?qū)⑵湎?。圖3c示出了經(jīng)過淀積傳統(tǒng)的多晶硅層312之后得到的剖面視圖。該多 晶硅的厚度范圍可為300A至1500A，優(yōu)選為約600A。在接下來的擴(kuò)散或 注入工藝中，可對該多晶硅層不進(jìn)行摻雜，或進(jìn)行原位摻雜或摻雜。圖3d示出了在淀積和構(gòu)圖硬膜層314以及柵刻蝕之后的結(jié)構(gòu)的結(jié)果剖 面視圖。該柵刻蝕工藝采用硬膜314以保護(hù)覆蓋在柵上的多晶硅。根據(jù)傳 統(tǒng)工藝接著可進(jìn)行LDD注入和退火(未示出)。圖3e示出了原始墊片316, 作為例子該原始墊片316可通過Si02和/或SiN淀積和刻蝕形成。圖3f示 出了第二墊片320,作為例子，該第二墊片320可以是SiN和/或Si02,或 其它電介質(zhì)金屬材料。如圖所示對源/漏區(qū)進(jìn)行注入和退火。該薄的中間禁 帶層308也可作為有效的擴(kuò)散阻擋以阻擋注入的Sb、 As、 P、 B或A1滲透 至電介質(zhì)層306。然后對源/漏區(qū)318進(jìn)行硅化處理。在該步驟期間不對多 晶硅區(qū)312進(jìn)行硅化處理。硬膜314及墊片316和320阻擋硅化工藝發(fā)生 在多晶硅區(qū)312。圖3g示出了在單個或連續(xù)的層間電介質(zhì)淀積322和化學(xué)機(jī)械拋光步驟 之后得到結(jié)果的剖面視圖。因此將多晶硅柵324的頂部表面暴露，并將襯 底302平坦化。圖3h示出在傳統(tǒng)單相態(tài)NiSi-FUSI柵硅化工藝之后的襯底。示出了全
硅化的區(qū)326。在說明性的實施例中，Ni淀積的范圍在IOOA至IOOOA之 間，優(yōu)選為350A。在淀積之后進(jìn)行5s至600s(優(yōu)選為120s),范圍在100°C 至80(TC之間(優(yōu)選為350°C)的快速熱退火處理。雖然硅化4臬(NiSi)的 電阻率與TiSb和CoSi2的電阻率相當(dāng)，但NiSi形成的溫度較低。NiSi消耗 的硅也要比TiSi2和CoSi2的小，每nm金屬僅消耗1.82nm的Si。然而，采 用TiSi2和CoSi2以及其它硅化金屬均屬于本實施例的范圍?；谛纬傻臏?度的不同，硅化鎳可能會有三種不同的相態(tài)。由于單硅化鎳NiSi具有低的 電阻率，14-20mQ-cm,因此單硅化鎳NiSi為理想的相態(tài)。接下來，選擇性地去除未反應(yīng)的Ni。然后對襯底302進(jìn)行退火，退火 的溫度范圍在20(TC至800°C，優(yōu)選為450。C,退火時間范圍在5s至600s， 優(yōu)選為120s。薄的中間禁帶金屬308可作為由全硅化工藝引入應(yīng)力的有效 的緩沖層；因此，可消除對多高k值電介質(zhì)的損傷或?qū)Χ喔遦值電介質(zhì) 的損傷降至最低。圖4為制造混合金屬FUSI柵結(jié)構(gòu)工藝的實施例的流程圖。該工藝從淀 積電介質(zhì)層(步驟402)開始，例如高k值電介質(zhì)，Hf02,該電介質(zhì)層形 成在半導(dǎo)體襯底中，該半導(dǎo)體襯底包含有淺槽隔離(STI)區(qū)、以及適合構(gòu) 建PMOS和NMOS晶體管的N阱和P阱區(qū)。該襯底可為半導(dǎo)體襯底、體 硅襯底或SOI。進(jìn)一步地，例如，可由Hf/(Hf+Si)比為50%的HfSiON、 或其它類似化合物形成該電介質(zhì)層。Hf02層，如圖3中的層306，的厚度 范圍可在5 A至100 A之間。例如合適的厚度為20 A。接著，淀積中間禁帶金屬層(步驟404 )。 TiN為具有功函數(shù)在約4.65eV 的中間禁帶金屬的例子。形成的中間禁帶金屬層的厚度范圍在約5 A至30 A之間，優(yōu)選為15A。在說明性的實施例中，在TiN層上淀積P型金屬(步驟406),例如P 型金屬為TaCNO?？刹捎脝卧吹奈?二乙基氨基)鉭(PDEAT)作為前導(dǎo) 在^約400。C的低溫對TaCNO進(jìn)行熱淀積。表面反應(yīng)的活化能約為0.79 eV, 且在350°C時得到的最大淀積速率約為100A/min。隨著淀積溫度的升高， 淀積的膜的電阻率會減小，且作為例子在400°C時淀積能夠得到的電阻率 的值最低，約為6000 pQ-cm。形成的TaCNO層的厚度約為30 A至500 A,
作為例子其厚度可為50 A。如圖3b中所示，在刻蝕工藝中(步驟408 )， 對TaCNO層進(jìn)行構(gòu)圖并將其從NMOS區(qū)去除。形成多晶硅層(步驟410 )， 形成的厚度約為600A。多晶硅可為未摻雜，然而，形成多晶硅的摻雜層也 應(yīng)包含在本實施例的范圍內(nèi)。然后通過源/漏注入和退火采用傳統(tǒng)工藝對襯 底進(jìn)行處理(步驟412)。在步驟412之后，形成硬膜并對該該硬膜構(gòu)圖以保護(hù)在柵疊層中的多 晶硅層(步驟414)。例如，該硬膜可為氧化硅或氮化硅。接著，進(jìn)行包 括淀積層間電介質(zhì)層(ILD)和化學(xué)機(jī)械拋光一系列工藝，以平坦化襯底表 面和將多晶硅柵疊層暴露(步驟416)。淀積Ni層(步驟418),其淀積 厚度在約100 A至1000 A之間，舉例為350 A。接著對^)"底進(jìn)行第一次退 火，第一次退火在溫度約350。C進(jìn)行約120s (步驟420)。該退火可為瞬 間(spike)退火、閃光退火或激光退火。接著從襯底中去除未反應(yīng)的Ni (422)，并對襯底進(jìn)行第二次退火(424)，從而結(jié)束該工藝。第二次退 火的溫度高于第一次退火的溫度。同樣該第二次退火也可為瞬間退火、閃 光退火或激光退火。盡管已經(jīng)詳細(xì)描述了本發(fā)明及其有益效果，但是在不脫離本發(fā)明的精 神和范圍條件下的各種變化、替代和改造應(yīng)當(dāng)理解為附加的權(quán)利要求的保 護(hù)范圍。例如對于上述討論的一些材料和工藝，可通過采用其它適合的材 料，其它工藝或其合并達(dá)到同樣的效果。作為另一個例子，保持本發(fā)明的 范圍內(nèi)，本領(lǐng)域普通技術(shù)人員能夠很容易地明白導(dǎo)體和絕緣體的類型是可 變化的。此外，本申請的保護(hù)范圍不限于本說明書中描述的工藝、設(shè)備、制造、 物質(zhì)的組成、手段、方法和步驟的具體實施例。由于本領(lǐng)域的普通技術(shù)人 員將很容易從本發(fā)明所公開的內(nèi)容得到啟示，因此根據(jù)本發(fā)明的內(nèi)容，可 以使用目前存在的或之后開發(fā)出的，與此處所描述的相關(guān)實施例發(fā)揮基本 相同的作用或達(dá)到基本相同的效果的，工藝、機(jī)器、制造、物質(zhì)的成分、 裝置、方法或步驟。因此，附加的權(quán)利要求目的在于保護(hù)包括在它們范圍 內(nèi)的工藝、機(jī)器、制造、物質(zhì)的成分、裝置、方法或步驟。
權(quán)利要求
1、一種半導(dǎo)體器件，包括具有PMOS區(qū)和NMOS區(qū)的半導(dǎo)體襯底；在所述PMOS區(qū)和NMOS區(qū)上的電介質(zhì)層；在所述電介質(zhì)層上的中間禁帶金屬層；PMOS柵電極，其中所述PMOS柵電極包括淀積在P型金屬上的多晶硅區(qū)，所述P型金屬淀積在所述中間禁帶金屬層上；和NMOS柵電極，其中所述NMOS柵電極包括淀積在所述中間禁帶金屬層上的多晶硅區(qū)，且所述多晶硅區(qū)為全硅化。
2、 根據(jù)權(quán)利要求1所述半導(dǎo)體器件，其中，所述電介質(zhì)層材料從由 Hf02、 HfSiOx、 Si02、 SiN和其這些材料的組合物組成的組中選擇，所述電 介質(zhì)層的厚度約為20A。
3、 根據(jù)權(quán)利要求1所述半導(dǎo)體器件，其中，所述中間禁帶金屬層從 TiN、lVWy或TaN組成的組中選擇，所述中間禁帶金屬層的厚度約為15A。
4、 根據(jù)權(quán)利要求1所述半導(dǎo)體器件，其中，所述P型金屬從WNx、 MoNx、 TaAlyNx、 TiAlyNx、 TaCNO和TiC組成的組中選擇，所述P型金 屬的厚度約為50A。
5、 根據(jù)權(quán)利要求1所述半導(dǎo)體器件，其中，所述多晶硅的厚度約為 600A。
6、 根據(jù)權(quán)利要求1所述半導(dǎo)體器件，其中，采用化學(xué)機(jī)械拋光對所述 多晶硅表面進(jìn)行平坦化處理。
7、 根據(jù)權(quán)利要求1所述半導(dǎo)體器件，其中，所述硅化金屬為Ni，所 述Ni的厚度基本為350 A,所述全硅化多晶硅柵區(qū)均為單相態(tài)NiSi。
8、 一種系統(tǒng)，包括PMOS柵結(jié)構(gòu)，所述PMOS柵結(jié)構(gòu)包括 第一高k值電介質(zhì)層； P型金屬層；中間禁帶金屬層，其中所述中間禁帶金屬層形成在所述高k值電介質(zhì)層和所述P型金屬層之間；形成在所述P型金屬層上的全硅化物層；和NMOS珊結(jié)構(gòu)，所述NMOS柵結(jié)構(gòu)包括第二高K值電介質(zhì)層；所述全硅化物層；和所述中間禁帶金屬層，其中所述中間禁帶金屬層形成在所述高K值電介質(zhì)和所述全硅化物之間。
9.根據(jù)權(quán)利要求8所述系統(tǒng)，其中，所述第一高K值電介質(zhì)層和所述第二高K值電介質(zhì)層同時形成。
10.根據(jù)權(quán)利要求8所述系統(tǒng)，其中，所述NMOS柵結(jié)構(gòu)還包括N型金屬層，其中所述N型金屬層淀積在所述中間禁帶金屬層和所述全硅化物層之間。
11. 根據(jù)權(quán)利要求8所述系統(tǒng)，其中，所述高K值電介質(zhì)層包括HfO2，其厚度約為20A。
12.根據(jù)權(quán)利要求8所述系統(tǒng)，其中，所述中間禁帶金屬層包括TiN，其厚度約為15A。
13.根據(jù)權(quán)利要求8所述系統(tǒng)，其中，所述P型金屬層包括TaCNO，其厚度約為50A。
14.根據(jù)權(quán)利要求9所述系統(tǒng)，其中，所述全硅化物層包括單相態(tài)NiSi。
15.一種半導(dǎo)體器件，包括在襯底上的HfO2 高K值層；在所述襯底的所述PMOS區(qū)中所述TiN層上的TaCNO層；設(shè)置在所述PMOS區(qū)上的單相態(tài)全硅化多晶硅柵疊層區(qū)；在所述NMOS中的單相態(tài)全硅化多晶硅柵疊層；和NMOS 和PMOS晶體管的源/漏區(qū)。
全文摘要
本發(fā)明提出了一種混合金屬全硅化(FUSI)柵結(jié)構(gòu)的半導(dǎo)體系統(tǒng)和半導(dǎo)體器件。該半導(dǎo)體系統(tǒng)包括PMOS柵結(jié)構(gòu)，所述PMOS柵結(jié)構(gòu)包括第一高k值電介質(zhì)層、P型金屬層、中間禁帶金屬層和形成在所述P型金屬層上的全硅化物層，其中所述中間禁帶金屬層形成在所述高k值電介質(zhì)層和所述P型金屬層之間。該半導(dǎo)體系統(tǒng)還包括NMOS柵結(jié)構(gòu)，所述NMOS柵結(jié)構(gòu)包括第二高k值電介質(zhì)層、所述全硅化物層和所述中間禁帶金屬層，其中所述中間禁帶金屬層形成與所述高k值電介質(zhì)和所述全硅化物層之間。
文檔編號H01L27/092GK101399269SQ20081016772
公開日2009年4月1日 申請日期2008年9月27日 優(yōu)先權(quán)日2007年9月28日
發(fā)明者余振華, 葉震南, 張正宏, 林正堂, 王湘儀 申請人:臺灣積體電路制造股份有限公司