專利名稱：高遷移率溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及 一 種溝槽金屬氧化物硅場(chǎng)效應(yīng)晶體管
(trench-MOSFET)，更具體地涉及高遷移率溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶 體管(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)。
背景技術(shù)：
DMOS (DoubleDiffusedMOS，雙擴(kuò)散MOS)晶體管是利用擴(kuò)散形成晶 體管區(qū)域的MOSFET型晶體管。DMOS晶體管通常被用作功率集成電路的 功率晶體管。DMOS晶體管在需要低正向壓降處提供高單位面積電流。
一種特別類型的DMOS晶體管是所謂的"溝槽"DMOS晶體管，其中， 溝道是垂直形成的，柵極形成在源極和漏極之間延伸的溝槽中。所述溝槽涂 覆一層薄氧化層，填充多晶硅并幾乎不允許壓縮電流流過，從而提供較低數(shù) 值的導(dǎo)通電阻率。溝槽DMOS晶體管的實(shí)例在第5，072，266， 5,541,425和 5，866，931號(hào)美國(guó)專利中公開，這些專利通過引用而結(jié)合在本文中。
溝槽DMOS晶體管可以包括在半導(dǎo)體襯底上形成的多個(gè)互連的溝槽。至 少一個(gè)互連的溝槽構(gòu)成屏蔽柵溝槽(SGT)結(jié)構(gòu)，該結(jié)構(gòu)包括設(shè)置在SGT結(jié) 構(gòu)的上部的溝槽柵和設(shè)置在SGT結(jié)構(gòu)的底部并且與溝槽柵絕緣的底部屏蔽 電極。
圖1為說明現(xiàn)有技術(shù)的SGT DMOS 100的橫截面示意圖。所述SGT DMOS 100包括作為漏極的N+襯底101，耗盡層102，在該耗盡層102上生 長(zhǎng)預(yù)定深度的輕摻雜N-外延層104。在該N-外延層104中設(shè)置P-體區(qū)域106 (p， p+)。如圖所示的設(shè)計(jì)中，P-體區(qū)域106基本上是平坦的并位于N-外延 層104的頂表面的下方。覆蓋大部分P-體區(qū)域106的另一層108 (n+)作為 源極。溝槽109設(shè)置在N-外延層104中，該溝槽109朝向頂部開口并具有預(yù) 定深度。溝槽109上通常涂覆氧化層并且填充導(dǎo)電的多晶硅以形成DMOS器 件100的溝槽柵110和柵屏蔽112。溝槽SGT DMOS晶體管的實(shí)例在在第5，283，201， 5,578,508， 5,998,833和6,388,286號(hào)美國(guó)專利中公開，這些專利 通過引用而結(jié)合在本文中。
現(xiàn)有技術(shù)的溝槽DMOS晶體管存在的問題是，由于硅的遷移率有限，溝 道遷移率往往較低(尤其是P溝道器件)。尤其對(duì)于低電壓應(yīng)用，由于在這 樣的應(yīng)用中溝道電阻支配DMOS晶體管的運(yùn)行，低溝道遷移率將導(dǎo)致相對(duì)高 的漏-源電阻(RdS。n)。對(duì)于標(biāo)準(zhǔn)的MOSFET遷移率方面沒有任何改進(jìn)，因此， 在低電壓時(shí)漏-源電阻Rds。n可能相當(dāng)高。
平面器件通常應(yīng)用在集成電路中。不幸的是，除了相對(duì)低的溝道遷移率 外，由于溝道和漏極，源極和柵極的水平結(jié)構(gòu)，平面MOSFET往往具有大的 芯片節(jié)距。已經(jīng)有改進(jìn)平面MOSFET的報(bào)告，該改進(jìn)包括提高溝道遷移率的 手段。 一定的改進(jìn)可以涉及使用硅鍺(SiGe)溝道或應(yīng)變溝道。這些器件本 質(zhì)上仍然是平面器件并且往往具有大芯片節(jié)距以及相對(duì)高的"Rds^Area"品 質(zhì)因數(shù)。
在這樣的背景下提出了本發(fā)明的各個(gè)實(shí)施例。

發(fā)明內(nèi)容
本發(fā)明克服上述現(xiàn)有技術(shù)中存在的各種限制和缺點(diǎn)，提供一種高遷移率 溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
本發(fā)明提供的高遷移率垂直溝槽DMOS包括 一溝槽柵極； 一設(shè)置在溝 槽柵極旁邊的頂部源極區(qū)域； 一設(shè)置在溝槽柵極底部下方的底部漏極區(qū)域； 和一接近于源極區(qū)域和漏極區(qū)域之間的溝槽柵極的側(cè)壁的溝道區(qū)域，其中， 溝道區(qū)域，源極區(qū)域和漏極區(qū)域中的至少一個(gè)區(qū)域包括構(gòu)造成提高溝道區(qū)域 中電荷載流子的遷移率的硅鍺。
本發(fā)明提供的另一種高遷移率垂直溝槽DMOS包括 一溝槽柵極； 一設(shè) 置在溝槽柵極旁邊的頂部源極區(qū)域； 一設(shè)置在溝槽柵極底部下方的底部漏極 區(qū)域；和一接近于源極區(qū)域和漏極區(qū)域之間的溝槽柵極的側(cè)壁的溝道區(qū)域， 其中，該溝道區(qū)域受到應(yīng)變以提高溝道電荷載流子的遷移率；
其中，所述溝道區(qū)域包括硅鍺；進(jìn)一步，所述溝道區(qū)域包括P-型硅鍺； 所述漏極區(qū)域包括硅鍺；進(jìn)一步，所述漏極區(qū)域包括N-型硅鍺；
其中，所述源極區(qū)域包括硅鍺；進(jìn)一步，所述源極區(qū)域包括N+應(yīng)變硅鍺源極；所述漏極區(qū)域包括硅鍺；進(jìn)一步，所述漏極區(qū)域包括N-型硅鍺。
本發(fā)明還提供一種制造高遷移率垂直溝槽DMOS的方法，包括以下步 驟a)在N+襯底的頂部形成N-型外延層；b)在N-型外延層的頂部形成溝 槽掩模;c)通過該溝槽掩模將N-型外延層刻蝕至預(yù)定深度以形成溝槽；d) 在溝槽中填充導(dǎo)電性材料以形成柵極，和e)形成接近于柵極的硅鍺區(qū)域， 其中，該硅鍺區(qū)域構(gòu)造成提高溝道區(qū)域中電荷載流子的遷移率； 其中步驟e)在步驟d)之前進(jìn)行；
該方法還進(jìn)一步包括在N-型外延層的表面上形成P-體區(qū)層的步驟； 該方法的步驟e)包括以下步驟在溝槽的側(cè)壁和底部沉積預(yù)定深度的
未摻雜的硅鍺層；在溝槽底部的所沉積的未摻雜硅鍺部分中注入N-型摻雜
物；和對(duì)所沉積的硅鍺層進(jìn)行退火處理；
該方法在步驟d)和步驟e)之間進(jìn)一步包括在柵極上形成柵氧化層的步驟。
所述的制造高遷移率垂直溝槽DMOS的方法，其步驟e)或者包括以下 步驟在溝槽中生長(zhǎng)薄氧化層；在該薄氧化層上形成氮化物層；部分刻蝕該 氮化物層以形成氮化物隔離；刻蝕溝槽底部的一部分薄氧化層；將一部分N-外延層至少刻蝕到預(yù)定深度；在被刻蝕的部分N-外延層上形成厚氧化層；從 溝槽側(cè)壁移除氮化物隔離和薄氧化層；在溝槽側(cè)壁上生長(zhǎng)P-型硅鍺；反刻蝕
所述厚氧化層；和在溝槽側(cè)壁上的P-型硅鍺上形成柵氧化層。
所述的制造高遷移率垂直溝槽DMOS的方法，其步驟e)或者包括以下 步驟在溝槽側(cè)壁上形成氧化物隔離；各向同性地刻蝕溝槽底部的一部分N-型外延層；在被各向同性地刻蝕的一部分N-型外延層上選擇性地生長(zhǎng)N-型 硅鍺區(qū)域；刻蝕所述氧化物隔離和溝槽掩模；和在溝槽側(cè)壁上的N-型硅鍺上 形成柵氧化層。
所述的制造高遷移率垂直溝槽DMOS的方法，其步驟e)或者包括以下 步驟在溝槽中沉積未摻雜硅鍺；在該未摻雜硅鍺層的頂部形成氧化層；反 刻蝕溝槽底部的氧化層以暴露一部分未摻雜硅鍺并在溝槽側(cè)壁上形成氧化物 隔離；刻蝕溝槽底部的一部分未摻雜硅鍺層以暴露下面的N-型外延層部分； 各向同性地刻蝕溝槽底部的未摻雜硅鍺層和N-型外延層；從側(cè)壁上移除氧化 物隔離；和在溝槽中溝槽的底部上和溝槽側(cè)壁上的未摻雜硅鍺層上形成柵氧
9化。
所述的制造高遷移率垂直溝槽DMOS的方法，其中步驟d)在步驟e) 之前進(jìn)行；
其中，在所述步驟d)之前進(jìn)一步包括以下步驟移除溝槽掩模；和在 柵極上形成柵氧化；
其中，在所述步驟e)之后進(jìn)一步包括以下步驟注入和擴(kuò)散N-型外延 層的頂部區(qū)域以形成P-體區(qū)層；在柵極頂部形成多晶硅氧化層；和刻蝕P-體區(qū)層頂部的氧化層；
其中，所述步驟e)包括以下步驟在？-體區(qū)層的頂部選擇性地生長(zhǎng)\+ 硅鍺區(qū)域；和將該N+硅鍺區(qū)域反刻蝕至預(yù)定寬度以形成源極區(qū)域。
或者，在所述步驟d)之前進(jìn)一步包括形成柵氧化的步驟；
其中，在步驟d)之后進(jìn)一步包括以下步驟注入和擴(kuò)散N-型外延層的 頂部區(qū)域以形成P-體區(qū)層；移除溝槽掩模；和在柵極上形成氧化層；
其中，所述步驟e)包括以下步驟在P-體區(qū)層的頂部選擇性地生長(zhǎng)N+ 硅鍺區(qū)域；和將該N+硅鍺區(qū)域反刻蝕至預(yù)定寬度以形成源極區(qū)域。
本發(fā)明提供的高遷移率溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及其制造方 法中，該高遷移率垂直溝槽DMOSFET的源極區(qū)域，漏極區(qū)域或溝道區(qū)域中 包含的硅鍺可以提高溝道區(qū)域中的電荷載流子的遷移率；同時(shí)，該溝道區(qū)域 可受到應(yīng)變以提高溝道電荷載流子的遷移率。
上述描述僅為概述、而非廣泛揭露，本發(fā)明的更重要的特征可由下面的 實(shí)施方式作進(jìn)一步的了解，而且也可使本發(fā)明對(duì)此領(lǐng)域的貢獻(xiàn)更加明確；當(dāng) 然，本發(fā)明額外的特征也可在下面的實(shí)施方式中描述。


在參考附圖閱讀下文的詳細(xì)描述后，本發(fā)明的目的和優(yōu)點(diǎn)將顯而易見， 附圖中
圖1是現(xiàn)有技術(shù)的標(biāo)準(zhǔn)單柵溝槽-DMOSFET的橫截面示意圖。
圖2A-2B是根據(jù)本發(fā)明的實(shí)施例的SiGe側(cè)壁溝道溝槽-DMOSFET的橫
截面示意圖。
圖2C是根據(jù)本發(fā)明的實(shí)施例的具有SiGe-源極和應(yīng)變溝道的溝槽-DMOSFET的橫截面示意圖。
圖2D是根據(jù)本發(fā)明實(shí)施例的具有SiGe-源極和漏極以及應(yīng)變溝道的溝槽 -DMOSFET的橫截面示意圖。
圖3A-3F是說明制造圖2A-2B所示類型的SiGe側(cè)壁溝道溝槽-柵 DMOSFET的方法的橫截面示意圖。
圖4A-4J是說明制造圖2A-圖2B所示類型的P-型SiGe側(cè)壁溝道溝槽-柵DMOSFET的方法的橫截面示意圖。
圖5A-5I是說明制造圖2C所示類型的單軸壓縮應(yīng)變溝槽-柵DMOSFET 的方法的橫截面示意圖。
圖6A-6H是說明制造圖2C所示類型的單軸壓縮應(yīng)變溝槽-柵DMOSFET 的替代方法的橫截面示意圖。
圖7A-7D是說明制造圖2D所示類型的單向單軸壓縮應(yīng)變溝槽-柵 DMOSFET的方法的橫截面示意圖。
圖8A-8H是說明制造P-型SiGe側(cè)壁溝道溝槽-柵DMOSFET的方法的橫 截面示意圖。
具體實(shí)施例方式
雖然為了說明的目的下文的詳盡描述包含了許多特定的細(xì)節(jié)，但是任何 本領(lǐng)域的普通熟練技術(shù)人員都將意識(shí)到，對(duì)于下文細(xì)節(jié)的許多變化和替代都 將屬于本發(fā)明的范圍。因此，下文描述的本發(fā)明的示例性實(shí)施例將不背離本 發(fā)明要求保護(hù)的基本原理，也不對(duì)本發(fā)明施加任何限制。
根據(jù)本發(fā)明的實(shí)施例，通過使用應(yīng)用于NMOS和PMOS垂直溝道溝槽 結(jié)構(gòu)的SiGe側(cè)壁溝道和/或由SiGe-源極或SiGe-源-漏區(qū)域應(yīng)變的溝道，可以 獲得具有單柵極或屏蔽柵極結(jié)構(gòu)的高遷移率溝槽-DMOS場(chǎng)效應(yīng)晶體管。SiGe 近期在多種硅半導(dǎo)體器材中的應(yīng)用已經(jīng)較為廣泛。在低電壓(LV)溝槽 -DMOSFET中使用SiGe的優(yōu)點(diǎn)包括溝道區(qū)域的高遷移率和最小化的RdS。n， 通過使用垂直溝道結(jié)構(gòu)導(dǎo)致的小芯片節(jié)距，和與垂直MOSFET技術(shù)(底部漏 極)結(jié)合時(shí)的高'-功率密度。
圖2A-2B是具有雙軸應(yīng)變結(jié)構(gòu)的SiGe側(cè)壁溝道柵溝槽-DMOSFET的橫
，
截面示意圖。根據(jù)本發(fā)明的實(shí)施例，P-型SiGe層可以選擇性地僅生長(zhǎng)在溝槽側(cè)壁上。如圖2A所示，SiGe側(cè)壁溝道柵溝槽-DMOSFET 200可以包括N十 襯底214，在該N+襯底214上生長(zhǎng)作為漏極區(qū)域的預(yù)定厚度的高摻雜N-外 延層212。在該N-外延層212內(nèi)，例如通過適當(dāng)?shù)膿诫s設(shè)置P-體區(qū)域206 (p, p+)。作為源極區(qū)域的N+型層208例如通過離子注入設(shè)置在P-體區(qū)域206的 表面區(qū)域上。DMOSFET 200還包括通過柵氧化層215與P-體區(qū)層206和源 極區(qū)域208絕緣，通過氧化層217與金屬(例如鴇)插入層204絕緣的N十 多晶硅溝槽柵極210。覆蓋大部分金屬插入層204的導(dǎo)電層202作為源極， 該導(dǎo)電層202可由鋁-銅(AlCu)或鋁-硅-銅(AlSiCu)制成。P-型SiGe層 216選擇性地僅生長(zhǎng)在溝槽側(cè)壁和P-體區(qū)層206上。
圖2B的SiGe側(cè)壁溝道柵溝槽-DMOSFET 201與圖2A的SiGe側(cè)壁溝道 柵溝槽-DMOSFET200相似，不同之處在于，在圖2B的DMOSFET 201中， P-型SiGe層218沿P-體區(qū)層206上的溝槽側(cè)壁生長(zhǎng)，N-型SiGe層220在柵 氧化215和N-型外延摻雜層212之間的溝槽底部生長(zhǎng)。
圖2C是根據(jù)本發(fā)明的替代實(shí)施例的柵溝槽DMOSFET 203的橫截面示 意圖。該柵溝槽DMOSFET 203使用SiGe-源極產(chǎn)生應(yīng)變溝道。DMOSFET203 的結(jié)構(gòu)與圖2A中所示的結(jié)構(gòu)相似，然而，SiGe-源極區(qū)域219可以構(gòu)造成在 硅溝道內(nèi)引發(fā)單向單軸壓縮應(yīng)變結(jié)構(gòu)。與圖2A的DMOSFET 200相似， DMOSFET 203包括N+襯底214，其上生長(zhǎng)用作漏極區(qū)域的預(yù)定厚度的輕摻 雜N-外延層212。在N-外延層212內(nèi)設(shè)置P-體區(qū)域206 (p, p+)。 DMOSFET 203也包括通過柵氧化層215與P-體區(qū)層206和源極區(qū)域208絕緣以及通過 氧化層217與金屬插入層204絕緣的N+多晶溝槽柵極210。覆蓋大部分鉤插 入層204的由例如AlCu或AlSiCu制成的導(dǎo)電層202作為源極。N+型應(yīng)變 SiGe源極區(qū)域219設(shè)置在P-體區(qū)域206的頂部。兩側(cè)的N+SiGe和體區(qū)層206 的P+硅材料之間的晶格失配引發(fā)接近溝槽側(cè)壁的溝道區(qū)域222中的應(yīng)變。溝 道區(qū)域222中的應(yīng)變提高溝道區(qū)域中電荷載流子的遷移率。
圖2D是根據(jù)本發(fā)明的另一個(gè)替代實(shí)施例的具有用以產(chǎn)生應(yīng)變溝道的 SiGe-源極和漏極區(qū)域的柵溝槽DMOSFET 205的橫截面示意圖。柵溝槽 DMOSFET 205在由SiGe形成的源極和漏極區(qū)域之間的硅溝道區(qū)域中引發(fā)單 向單軸壓縮應(yīng)變。如圖2D所示，DMOSFET 205具有與圖2C的DMOSFET 203 相似的結(jié)構(gòu)。該DMOSFET 205包括N+襯底214，其上生長(zhǎng)用作漏極區(qū)域的預(yù)定深度的輕摻雜N-外延層212。在N-外延層212內(nèi)設(shè)置P-體區(qū)域206 (p, p+)。該DMOSFET 205還包括通過柵氧化層215與P-體區(qū)層206和源極區(qū) 域208絕緣以及通過氧化層217與W插入層204絕緣的N+多晶溝槽柵極210 。 覆蓋大部分W插入層204的導(dǎo)電層202 (例如Al-Cu， Al-Si-Cu)作為源極。 N+型SiGe源極區(qū)域219設(shè)置在P-體區(qū)域206的頂部。另夕卜，DMOSFET205 還包括設(shè)置在柵溝槽底部N-外延層212中的N-SiGe區(qū)域221。兩側(cè)的源極 區(qū)域219中的N+SiGe及溝槽底部的N-SiGe區(qū)域221和體區(qū)層206的P-體 區(qū)及P+體區(qū)接觸硅材料之間的晶格失配引發(fā)接近溝槽側(cè)壁的溝道區(qū)域224中 的單軸壓縮應(yīng)變。溝道區(qū)域224中的應(yīng)變提高溝道區(qū)域中電荷載流子的遷移 率。
圖3A-圖3F是說明圖2A-圖2B中所示類型的垂直溝道溝槽-柵 DMOSFET的制造方法的橫截面示意圖。如圖3A所示，可以在襯底302上 生長(zhǎng)N-型外延半導(dǎo)體層304。通過實(shí)例的方式，襯底302可以是單晶硅材料。 該N-型外延(N-epi)半導(dǎo)體層304可以通過外延生長(zhǎng)方法形成在N+襯底302 的主表面上。保護(hù)氧化層可以例如使用硅局部氧化(LOCOS)形成在襯底 302的暴露表面上。然后，P-型摻雜物在N-外延半導(dǎo)體層304的表面區(qū)域中 進(jìn)行毯式注入(或者可選地進(jìn)行圖形注入)和擴(kuò)散，從而形成P-型半導(dǎo)體層 306即形成MOSFET的體區(qū)域。然后通過例如低溫氧化物(LTO)沉積，光 刻膠圖案化和氧化物刻蝕技術(shù)在P-體區(qū)層306的表面上形成刻蝕掩模308。
如圖3B所示，然后通過使用掩模308進(jìn)行反應(yīng)離子刻蝕(RIE)形成溝 槽309。溝槽309穿過P-體區(qū)層306以使溝槽309的底部到達(dá)N-外延層304 內(nèi)。然后刻蝕掉的聚合物被剝離并同時(shí)清洗晶片。
如圖3C所示，未摻雜SiGe層310形成在溝槽309中。該未摻雜SiGe 層310的沉積可以使用毯式沉積進(jìn)行，其中例如多晶SiGe沉積在氧化物308 上，然后可以在P-體區(qū)層306和N-外延層304的硅上生長(zhǎng)晶體SiGe?；蛘?可以使用選擇性生長(zhǎng)技術(shù)在P-體區(qū)層306和N-外延層304上形成SiGe層， 而不在氧化物308的表面進(jìn)行任何沉積。
如圖3D所示，通過N-型摻雜注入形成底部N-SiGe區(qū)域312，以及通過 體區(qū)擴(kuò)散形成側(cè)壁SiGe摻雜區(qū)域314，以使P-型摻雜物從P-體區(qū)域306擴(kuò) 散至接近P-體區(qū)層306的SiGe層310的區(qū)域內(nèi)，N-型摻雜物從N-外延層304擴(kuò)散至接近該N-外延層304的SiGe層310的區(qū)域內(nèi)。
如圖3E所示，柵氧化層316沉積在溝槽側(cè)壁上，然后，如圖3F所示， 進(jìn)行多晶硅柵極材料和互連區(qū)域318的沉積和反刻蝕。然后，可以隨著產(chǎn)生 與圖2B的源極區(qū)域208相似的源極區(qū)域的離子注入而完成圖2A-2B所示類 型的器件。
圖4A-4J是說明制造圖2A-2B所示類型的P-型SiGe側(cè)壁溝道溝槽-柵 DMOSFET的方法的橫截面示意圖。如圖4A所示，可以在襯底402上生長(zhǎng) N-型外延半導(dǎo)體層404。通過實(shí)例的方式，該襯底402可以是N+++高摻雜 N-型單晶硅。該N-型外延(N-印i)半導(dǎo)體層404可以通過任何合適的外延 生長(zhǎng)方法形成在N+襯底402的主表面上。保護(hù)氧化層可以使用例如硅局部 氧化(LOCOS)形成在襯底402的暴露表面上。然后，在N-外延半導(dǎo)體層 404的表面區(qū)域中進(jìn)行P-型摻雜物毯式注入并擴(kuò)散，從而形成P-型半導(dǎo)體層 406。通過例如低溫氧化物(LTO)沉積，光刻膠圖案化和氧化物干法刻蝕技 術(shù)在P-體區(qū)層406的表面形成刻蝕掩模408。
如圖4B所示，通過使用掩模408進(jìn)行反應(yīng)離子刻蝕(RIE)形成溝槽 409。該溝槽409穿透進(jìn)入P-體區(qū)層406，以使溝槽409的底部到達(dá)N-外延 層404。然后刻蝕掉的聚合物被剝離并可以同時(shí)清洗晶片。如圖4C所示，薄 襯墊氧化層410可以選擇性地僅生長(zhǎng)在P-體區(qū)層406和N-外延層404的硅上 的溝槽409的壁上。然后氮化層412沉積在薄襯墊氧化層410上以及也沉積 在掩模408上。隨后可以刻蝕氮化層412以形成如圖4D中所示的溝槽側(cè)壁 上的氮化物隔離413。
如圖4E所示，對(duì)薄襯墊氧化層410進(jìn)行短刻蝕，隨后對(duì)位于下方的N-外延層404進(jìn)行短刻蝕。如圖4F所示，例如通過熱氧化在N-外延層404的 刻蝕區(qū)域中形成厚氧化層411。如圖4G所示，氮化物隔離413首先被剝離， 隨后對(duì)薄襯墊氧化層410進(jìn)行刻蝕。然后，如圖4H中所示，P-SiGe層414 選擇性地生長(zhǎng)在P-體區(qū)層406的溝槽側(cè)壁的暴露的硅上。
如圖41中所示，厚氧化層411隨后被移除。之后，通過例如高溫氧化 (HTO)沉積技術(shù)在溝槽409的側(cè)壁上和掩模408的頂部表面上沉積柵氧化 層416。然后，如圖4J所示，多晶硅柵極418 (例如該多晶硅柵極418可以 被原位摻雜N+)沉積到溝槽409中，隨后進(jìn)行反刻蝕。所述器件可以例如隨著形成源極區(qū)域的離子注入，接觸點(diǎn)形成，金屬化等而完成。
圖5A-圖51是說明制造圖2C所示類型的單軸壓縮應(yīng)變溝槽-柵 DMOSFET的方法的橫截面示意圖。如圖5A所示，可以在襯底502的主表 面上形成N-型外延半導(dǎo)體層504。通過實(shí)例的方式，該襯底502可以是高 N-型摻雜的單晶硅。該N-型外延(N-epi)半導(dǎo)體層504可以通過任何合適 的外延生長(zhǎng)方法形成在N+襯底502的主表面上。保護(hù)氧化層可以使用例如 硅局部氧化(LOCOS)形成在襯底502的暴露表面上。隨后通過低溫氧化 (LTO)沉積技術(shù)在N-外延層504的表面上形成刻蝕掩模508。如圖5B所 示，例如通過使用掩模508進(jìn)行反應(yīng)離子刻蝕(RIE)在N-外延層504中形 成溝槽509。該溝槽509部分穿透進(jìn)入N-外延層504，以使該溝槽509的底 部到達(dá)N-外延層504約一半深度的位置。
如圖5C所示，掩模508被移除，并且在進(jìn)行犧牲(SAC)氧化和從溝 槽509內(nèi)側(cè)對(duì)其進(jìn)行刻蝕以消除對(duì)硅襯底的刻蝕損傷后在溝槽509的內(nèi)側(cè)生 長(zhǎng)柵氧化層510。該柵氧化層510的一部分可以覆蓋外延層504的暴露部分。 多晶硅可以沉積到溝槽509中，被摻雜N+及反刻蝕以形成如圖5D所示的柵 極512。然后P-型摻雜物可以通過毯式注入和擴(kuò)散進(jìn)入N-外延半導(dǎo)體層504 的表面區(qū)域，從而形成P-型半導(dǎo)體層506。
如圖5E所示，厚氧化層514可以形成在N+摻雜的多晶硅柵極512上(因 為氧化物以比低摻雜區(qū)域快得多的速率在N+摻雜區(qū)域上生長(zhǎng))，以及薄氧化 層可以形成在P-型半導(dǎo)體層506的暴露的上表面上(因?yàn)樵赑-體區(qū)域中幾乎 不摻雜)。然后P-體區(qū)層506頂部的柵氧化層510可以被反刻蝕以暴露P-型 半導(dǎo)體層506的上表面。如圖5F所示，N+SiGe層516可以隨后選擇性地生 長(zhǎng)在該P(yáng)-體區(qū)層506的暴露的上表面上。
如圖5G所示，厚氧化層514可以可選地進(jìn)行鈍化以在柵極512上產(chǎn)生 鈍化氧化層513。這一點(diǎn)可以通過沉積電介質(zhì)體(例如LTO氧化物)并反刻 蝕(毯式RIE或CMP)以暴露N+SiGe源極區(qū)域而實(shí)現(xiàn)。然后，如圖5H所 示，可以對(duì)N+SiGe層516進(jìn)行圖案化并向下刻蝕至體區(qū)，以產(chǎn)生N+SiGe 源極區(qū)域517和體接觸507。 P-體區(qū)層506的一些部分可以可選地?fù)诫sP+摻 雜物以形成體接觸507。例如，可以使用通過事后可以被剝離的體接觸掩模 淺注入BF2實(shí)現(xiàn)這樣的摻雜。然后源極金屬518可以形成在鈍化氧化層513和N+SiGe源極區(qū)域517上以完成如圖51所示的器件。
圖6A-6H說明制造圖2C所示類型的單軸壓縮應(yīng)變溝槽-柵DMOSFET 的替代方法。如圖6A所示，可以在襯底602的主表面上形成N-型外延(N-epi) 半導(dǎo)體層604。通過實(shí)例的方式，襯底602可以是高N-型摻雜的單晶硅。N-型外延半導(dǎo)體層604可以通過任何合適的外延生長(zhǎng)方法形成在N+襯底602 的主表面上。硬掩模層606可以使用例如低溫氧化(LTO)形成在N-外延層 604的暴露的表面上。
如圖6B所示，可以通過硬掩模層606中的開口進(jìn)行反應(yīng)離子刻蝕(RIE) 在N-外延層604中形成溝槽609。該溝槽609可以部分穿透N-外延層604， 以例如使該溝槽609的底部到達(dá)N-外延層604的預(yù)定深度。如圖6C所示， 可以在溝槽609的內(nèi)側(cè)壁和底部進(jìn)行犧牲氧化和剝離后在溝槽609內(nèi)側(cè)生長(zhǎng) 柵氧化層608。在溝槽609中沉積多晶硅，最好是N+摻雜多晶硅，經(jīng)反刻蝕 后形成柵極610。然后P-型慘雜物可以通過掩模606毯式注入并擴(kuò)散到N-外延半導(dǎo)體層604的表面區(qū)域中，從而形成P-型半導(dǎo)體層612。
圖6D中，硬掩模氧化物(例如LTO)被刻蝕掉。這樣將形成多晶硅柵 極在原始硅表面的上方豎起的"多晶硅豎起"結(jié)構(gòu)。如圖6D所示，硬掩模 606可以例如通過濕法刻蝕步驟被移除。
圖6E中，厚氧化層614然后可以形成在高摻雜的多晶硅柵極上(因?yàn)?在高摻雜的N+硅或多晶硅表面上氧化物生長(zhǎng)快于在P-型或低摻雜N-型的表 面)。該厚氧化物614可以被輕刻蝕以形成薄層并暴露遠(yuǎn)離柵極區(qū)域的N-外 延層表面。如圖6F所示，在薄氧化刻蝕后，N+SiGe層616選擇性地生長(zhǎng)在 暴露的P-體區(qū)層606上。
如圖6G所示，可以對(duì)SiGe層616選擇性地進(jìn)行反刻蝕以形成源極區(qū)域 618。可以設(shè)置體區(qū)接觸掩模以保護(hù)N+源極區(qū)域616免受刻蝕過程的影響， 然后刻蝕N+SiGe層616。 P-體區(qū)層606可以可選地進(jìn)行注入P+摻雜物以形 成體區(qū)接觸607。通過實(shí)例的方式，該P(yáng)-體區(qū)層606可以可選地進(jìn)行淺注入 BF2。然后體區(qū)接觸掩模可以被剝除。如圖6H所示，形成源極金屬618以完 成該器件。
圖7A-7F說明制造圖2D所示類型的單向單軸壓縮應(yīng)變溝槽-柵 DMOSFET的方法的實(shí)例。如圖7A所示，可以在襯底702的主表面上形成N國(guó)型外延(N-epi)半導(dǎo)體層704。通過實(shí)例的方式，該襯底702可以是高 N-型摻雜的單晶硅。N-型外延(N-印i)半導(dǎo)體層704可以通過任何合適的外 延生長(zhǎng)方法形成在N+襯底702的主表面上。然后，P-型摻雜物在N-外延半 導(dǎo)體層704的表面區(qū)域中進(jìn)行毯式注入并擴(kuò)散，從而形成P-型半導(dǎo)體層706。 硬掩模層708可以使用例如低溫氧化(LTO)形成在N-外延層706的暴露表 面上。
如圖7B所示，可以例如通過掩模708中的一個(gè)或多個(gè)開口進(jìn)行反應(yīng)離 子刻蝕(RIE)形成溝槽709。該溝槽709可以穿透P-體區(qū)層706以使該溝槽 709的底部到達(dá)N-外延層704。
如圖7C所示，可以在溝槽709的側(cè)壁上形成氧化隔離710。在溝槽709 底部處的N-外延層704的硅可以被輕微各向同性地刻蝕以形成隔離710的底 切。如圖7D所示，然后N-SiGe層712可以通過例如低壓化學(xué)汽相沉積
(LPCVD)選擇性地生長(zhǎng)在N-外延層704的刻蝕區(qū)域中溝槽709的底部。 SiGe層712可以生長(zhǎng)在暴露的硅表面上，甚至在氧化隔離710的下方。
如圖7E所示，掩模708可以被移除，薄柵氧化714沉積在溝槽709的 側(cè)壁和N-SiGe層712的頂部。然后N+多晶硅可以沉積在溝槽709的其余的 開口部分中以形成多晶硅柵極716。然后該多晶硅可以被反刻蝕并凹下到N-外延硅層704的原始表面的下方。氧化物隨后可以進(jìn)行沉積和/或氧化熱生長(zhǎng) (氧化物往往在溝槽的N+多晶硅上生長(zhǎng)得更快)并被反刻蝕，以在柵溝槽 709的每一側(cè)上暴露N-外延區(qū)域。這樣將形成厚氧化區(qū)域720。然后N+SiGe 層可以在多晶硅柵極716頂部的氧化物的每一側(cè)選擇性地生長(zhǎng)在P-體區(qū)層 706的暴露表面上。該N+SiGe隨后被圖案化和刻蝕以在P-體區(qū)層706上的 N+源極區(qū)域718的旁邊形成體區(qū)接觸707。如圖7F所示，源極金屬722可 以形成在源極區(qū)域718和厚氧化物720上從而完成該器件。
圖8A-8H說明制造圖2A-2B所示類型的N-溝道SiGe側(cè)壁溝道溝槽-柵 DMOSFET的方法的實(shí)例。如圖8A所示，可以在襯底802的主表面上形成 N-型外延(N-epi)半導(dǎo)體層804。通過實(shí)例的方式，該襯底802可以是高 N+摻雜的單晶硅。N-型外延(N-epi)半導(dǎo)體層804可以通過任何合適的外 延生長(zhǎng)方法形成在N+襯底802的主表面上。然后，P-型摻雜物可以在N-外 延半導(dǎo)體層804的表面區(qū)域中毯式注入并擴(kuò)散，從而形成P-型半導(dǎo)體層806。硬掩模808可以通過低溫氧化物(LTO)沉積，圖案化和刻蝕技術(shù)形成在P-體區(qū)層806的表面上。
如圖8B所示，可以通過硬掩模808中的一個(gè)或多個(gè)開口進(jìn)行反應(yīng)離子 刻蝕(RIE)形成溝槽809。該溝槽809最好穿透P-體區(qū)層806以使該溝槽 809的底部到達(dá)N-外延層804。如圖8C所示，可以在氧化層808上利用多晶 SiGe的毯式沉積或選擇性生長(zhǎng)以及在溝槽809兩側(cè)的P-體區(qū)層806的暴露的 硅和溝槽809底部的N-外延層804上利用單晶SiGe的毯式沉積或選擇性生 長(zhǎng)形成未摻雜SiGe層810。該SiGe的生長(zhǎng)可以在可選的犧牲氧化物生長(zhǎng)和 刻蝕后進(jìn)行，用以改進(jìn)溝槽表面的結(jié)晶質(zhì)量。如圖8D所示，然后氧化層812 可以沉積在未摻雜SiGe層810的頂部。
如圖8E所示，然后氧化層812可以進(jìn)行反刻蝕而在溝槽809的側(cè)壁上 留下隔離813。然后如圖8F所示，可以刻蝕覆蓋硬掩模808的部分未摻雜 SiGe層810。該未摻雜層810和N-外延層804可以各向同性地刻蝕，留下如 圖8G所示的輕微底切。然后掩模808和隔離813可以通過刻蝕被移除。如 圖8H所示，柵氧化層814可以形成在P-體區(qū)層806的暴露表面，溝槽809 的底部和保留在溝槽809側(cè)壁上的未摻雜SiGe層810上。通過實(shí)例的方式， 柵氧化層814可以通過例如高溫氧化(HTO)沉積或低溫?zé)嵫趸纬?。然?N+多晶硅可以沉積到溝槽809中然后反刻蝕至預(yù)定的深度以形成柵極816。 保留在溝槽809的側(cè)壁上的未摻雜SiGe層810可以通過例如從附近的P-體 區(qū)層806的一些部分進(jìn)行摻雜物的熱擴(kuò)散或通過可選的摻雜步驟(傾斜或旋 轉(zhuǎn)的注入，氣相摻雜等)進(jìn)行P+型摻雜。該器件可以隨著合適的離子注入以 在P-體區(qū)層806中形成源極區(qū)域以及形成源極金屬(圖中未顯示)而完成。
對(duì)于垂直溝道器件，晶片的晶面和"平面"旋轉(zhuǎn)可以用于優(yōu)化其上可以 生長(zhǎng)SiGe層的晶面。這樣提供了優(yōu)化性能的另外的方法，而卻是平面結(jié)構(gòu)不 可能達(dá)到的。需要注意的是，不同的平面方位可以用于NMOS器件和PMOS 器件。例如， 一些參考文獻(xiàn)指出<100>平面對(duì)于NMOS最好，而<110>平面 對(duì)于PMOS最好。這樣的參考文獻(xiàn)的實(shí)例是Michael Losinski和Anthony Kusnia的"HigherMobilityMOSFET (高遷移率MOSFET)"，其復(fù)制件可以
在下面的網(wǎng)站上找到
http:〃www.d.umn.edu/~sburns/ECE3611 Spring2005/Higher%20Mobility%20M
18OSFETS.doc，其內(nèi)容通過引用而結(jié)合在本文中。
通過使用晶片-平面-旋轉(zhuǎn)的溝槽，NMOS和PMOS可以形成在同一個(gè)晶 片上，并且可以通過簡(jiǎn)單地旋轉(zhuǎn)圖形以使溝道分別對(duì)準(zhǔn)用于NMOS和PMOS 的不同的優(yōu)選平面而得到優(yōu)化。
己經(jīng)很好地建立了制造溝槽DMOS的工藝。在SiGe材料的組成方面， 通常薄膜中有越多的鍺就會(huì)有越多的應(yīng)變。而且，層次越薄，鍺可以越多。 有效地，SiGe可以定義為Si(l-x)Ge(x)，其中x通?？梢匀?-40%的范圍。 SiGe沉積技術(shù)的實(shí)例可以包括MBE (Molecular Beam Epitaxy,分子束外延)， 最好是使用具有或不具有減壓(低于大氣壓)環(huán)境，具有負(fù)荷鎖，燈加熱等 的單晶片反應(yīng)器的CVD。合適的沉積系統(tǒng)的實(shí)例包括來自ASM International N.V. of Bilthoven, the Netherlands的Epsilon反應(yīng)器，以及來自Santa Clara的 Applied Material的Centura夕卜延反應(yīng)器。
雖然上文對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行了完整的描述，但是還可以使用各 種替代，修改和等效形式。因此，本發(fā)明的范圍不應(yīng)參考上文的描述確定， 而是應(yīng)該參考附后的權(quán)利要求及其等效內(nèi)容的全部范圍確定。任何技術(shù)特征 不論是否優(yōu)選都可以和任何其它不論是否優(yōu)選的技術(shù)特征組合。在附后的權(quán) 利要求中，原文中的不定冠詞"A"或"An"指該冠詞之后的項(xiàng)目的數(shù)量為一個(gè) 或多個(gè)，除非另有明確的指定。附后的權(quán)利要求不應(yīng)解釋為包括方法加功能 的限制，除非這樣的限制在所給出的權(quán)利要求中用詞語"其意義為"明確地 指出。
權(quán)利要求
1. 一種高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征在于，該器件包括一溝槽柵極；一設(shè)置在溝槽柵極旁邊的頂部源極區(qū)域；一設(shè)置在溝槽柵極底部下方的底部漏極區(qū)域；和一接近于源極區(qū)域和漏極區(qū)域之間的溝槽柵極的側(cè)壁的溝道區(qū)域，其中，溝道區(qū)域，源極區(qū)域和漏極區(qū)域中的至少一個(gè)區(qū)域包括構(gòu)造成提高溝道區(qū)域中電荷載流子的遷移率的硅鍺。
2. —種高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征在于，該器件包 括一溝槽柵極；一設(shè)置在溝槽柵極旁邊的頂部源極區(qū)域； 一設(shè)置在溝槽柵極底部下方的底部漏極區(qū)域；和 一接近于源極區(qū)域和漏極區(qū)域之間的溝槽柵極的側(cè)壁的溝道區(qū)域， 其中，該溝道區(qū)域受到應(yīng)變以提高溝道電荷載流子的遷移率。
3. 如權(quán)利要求2所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述溝道區(qū)域包括硅鍺。
4. 如權(quán)利要求3所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述溝道區(qū)域包括P-型硅鍺。
5. 如權(quán)利要求4所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述漏極區(qū)域包括硅鍺。
6. 如權(quán)利要求5所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述漏極區(qū)域包括N-型硅鍺。
7. 如權(quán)利要求2所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述源極區(qū)域包括硅鍺。
8. 如權(quán)利要求7所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述源極區(qū)域包括N+應(yīng)變硅鍺源極。
9. 如權(quán)利要求8所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述漏極區(qū)域包括硅鍺。
10. 如權(quán)利要求9所述的高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體，其特征 在于，所述漏極區(qū)域包括N-型硅鍺。
11. 一種制造高遷移率垂直溝槽雙擴(kuò)散金屬氧化物半導(dǎo)體的方法，其特征在 于，該方法包括a) 在N+襯底的頂部形成N-型外延層；b) 在N-型外延層的頂部形成溝槽掩模；c) 通過該溝槽掩模將N-型外延層刻蝕至預(yù)定深度以形成溝槽；d) 在溝槽中填充導(dǎo)電性材料以形成柵極，和e) 形成接近于柵極的硅鍺區(qū)域，其中，該硅鍺區(qū)域構(gòu)造成提高溝道區(qū) 域中電荷載流子的遷移率。
12. 如權(quán)利要求11所述的方法，其特征在于，所述步驟e)在步驟d)之前進(jìn) 行。
13. 如權(quán)利要求11所述的方法，其特征在于，該方法進(jìn)一步包括在N-型外延 層的表面上形成P-體區(qū)層的步驟。
14. 如權(quán)利要求13所述的方法，其特征在于，所述步驟e)包括在溝槽的側(cè)壁和底部沉積預(yù)定深度的未摻雜的硅鍺層；在溝槽底部的所沉積的未摻雜硅鍺部分中注入N-型摻雜物；和 對(duì)所沉積的硅鍺層進(jìn)行退火處理。
15. 如權(quán)利要求14所述的方法，其特征在于，該方法在步驟d)和步驟e)之 間進(jìn)一步包括在柵極上形成柵氧化層的步驟。
16. 如權(quán)利要求13所述的方法，其特征在于，所述步驟e)包括-在溝槽中生長(zhǎng)薄氧化層；在該薄氧化層上形成氮化物層； 部分刻蝕該氮化物層以形成氮化物隔離； 刻蝕溝槽底部的一部分薄氧化層； 將一部分N-外延層至少刻蝕到預(yù)定深度； 在被刻蝕的部分N-外延層上形成厚氧化層； 從溝槽側(cè)壁移除氮化物隔離和薄氧化層；在溝槽側(cè)壁上生長(zhǎng)P-型硅鍺； 反刻蝕所述厚氧化層；和 在溝槽側(cè)壁上的P-型硅鍺上形成柵氧化層。
17. 如權(quán)利要求13所述的方法，其特征在于，所述步驟e)包括在溝槽側(cè)壁上形成氧化物隔離；各向同性地刻蝕溝槽底部的一部分N-型外延層； 在被各向同性地刻蝕的一部分N-型外延層上選擇性地生長(zhǎng)N-型硅鍺 區(qū)域；刻蝕所述氧化物隔離和溝槽掩模；和 在溝槽側(cè)壁上的N-型硅鍺上形成柵氧化層。
18. 如權(quán)利要求13所述的方法，其特征在于，其中所述步驟e)包括在溝槽中沉積未摻雜硅鍺； 在該未摻雜硅鍺層的頂部形成氧化層；反刻蝕溝槽底部的氧化層以暴露一部分未摻雜硅鍺并在溝槽側(cè)壁上形成氧化物隔離；刻蝕溝槽底部的一部分未摻雜硅鍺層以暴露下面的N-型外延層部分；各向同性地刻蝕溝槽底部的未摻雜硅鍺層和N-型外延層； 從側(cè)壁上移除氧化物隔離；和在溝槽中溝槽的底部上和溝槽側(cè)壁上的未摻雜硅鍺層上形成柵氧化。
19. 如權(quán)利要求11所述的方法，其特征在于，所述步驟d)在步驟e)之前進(jìn)行。
20. 如權(quán)利要求19所述的方法，其特征在于，該方法在所述步驟d)之前進(jìn) 一步包括移除溝槽掩模；和 在柵極上形成柵氧化。
21. 如權(quán)利要求20所述的方法，其特征在于，該方法在所述步驟e)之后進(jìn)一 步包括注入和擴(kuò)散N-型外延層的頂部區(qū)域以形成P-體區(qū)層；和在柵極頂部形成多晶硅氧化層；和 刻蝕P-體區(qū)層頂部的氧化層。
22. 如權(quán)利要求21所述的方法，其特征在于，所述步驟e)包括在P-體區(qū)層的頂部選擇性地生長(zhǎng)N+硅鍺區(qū)域；和 將該N+硅鍺區(qū)域反刻蝕至預(yù)定寬度以形成源極區(qū)域。
23. 如權(quán)利要求19所述的方法，其特征在于，該方法在步驟d)之前進(jìn)一步 包括形成柵氧化。
24. 如權(quán)利要求23所述的方法，其特征在于，該方法在步驟d)之后進(jìn)一步 包括注入和擴(kuò)散N-型外延層的頂部區(qū)域以形成P-體區(qū)層；移除溝槽掩模；和 在柵極上形成氧化層。
25.如權(quán)利要求24所述的方法，其特征在于，所述步驟e)包括: 在P-體區(qū)層的頂部選擇性地生長(zhǎng)N+硅鍺區(qū)域；和 將該N+硅鍺區(qū)域反刻蝕至預(yù)定寬度以形成源極區(qū)域。
全文摘要
本發(fā)明涉及一種高遷移率溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，尤其公開了一種高遷移率垂直溝槽DMOSFET及其制造方法。該高遷移率垂直溝槽DMOSFET的源極區(qū)域，漏極區(qū)域或溝道區(qū)域可以包括提高溝道區(qū)域中的電荷載流子的遷移率的硅鍺。在一些實(shí)施例中，該溝道區(qū)域可以受到應(yīng)變以提高溝道電荷載流子的遷移率。
文檔編號(hào)H01L21/336GK101425539SQ20081016985
公開日2009年5月6日 申請(qǐng)日期2008年9月26日 優(yōu)先權(quán)日2007年11月1日
發(fā)明者弗蘭茨娃·赫爾伯特 申請(qǐng)人:萬國(guó)半導(dǎo)體股份有限公司