可控等效串聯(lián)電阻的去耦電容器的制作方法

文檔序號：6901413閱讀：208來源：國知局

專利名稱：可控等效串聯(lián)電阻的去耦電容器的制作方法
技術領域：
本發(fā)明涉及電容器。更具體地，本發(fā)明涉及一種在信號和功率濾波技術上具有廣泛應用的垂直取向的多層陶瓷電容器結構。
背景技術：
本發(fā)明一般地涉及用于去耦電容器的改進元件設計，這種改進元件設計
通常使得器件具有低成本、低電感以及可控等效串聯(lián)電阻(ESR)這些特征。隨著電子電路應用中開關速度的加快和脈沖上升時間的降低，對降低電感的需求嚴重限制了系統(tǒng)性能的改進。甚至于作為本地能源(local energy source)的去耦電容器，都會產(chǎn)生不可接受的電壓尖峰，這可以由運算式V =1^(&他)反映出來。從而，在di/dt相當大的高速電路中，潛在電壓尖峰的大小只能靠降低電感值L來減小。
相比于標準多層芯片型電容器，現(xiàn)有技術有許多用于降^^芯片型電容器的等效串聯(lián)電感或ESL的手段。第一種代表性手段涉及倒置幾何端子 (reverse geometry termination )，例如用于〗氐電感芯片型電容器(LICC )的設計中，如由AVX公司生產(chǎn)和銷售的低電感芯片型電容器。在LICC中，電極端接于芯片的長邊，而不是短邊。由于芯片型電容器的總電感部分地取決于它的長寬比，因此LICC倒置幾何端子致使比常規(guī)MLC芯片降低多達六倍的電感。
交指型電容器(IDC)采用了第二種降低電容器電感的已知手段。IDC 采用包括一個主體部分和多個接片(tab)部分的電極，這些接片部分與電容器外圍處形成的各自相應端子相連接。多個這樣的端子能幫助減少器件的寄生電感。美國專利No.6,243,253 ( DuPre等人)就公開了關于交指型電容器的例子。
另一種用于減小電容器電感的已知技術是設計交錯的電流路徑而使電容器電極的互感因子最小化。一種例如由AVX ^^司生產(chǎn)和銷售并具有 LICA⑧商標的低電感芯片陣列產(chǎn)品，就是通過設定球柵陣列多層電容器以使
得正極板流出的充電電流沿著相鄰的負極板沿相反方向返回，而使互感系數(shù)
最小化。具有LICA⑧商標的技術的應用通過電極的低長寬比(aspect ratio )、電極接片的排列以消除電感、以及電極相對于安裝表面的垂直方位來獲取低電感值。
相鄰電極具有反向電流路徑用以最小化電感，采用這樣技術的其它參考文獻包括美國已公開專利申請No. 2005/0047059 (Togashi等人)和美國專利No.6,292，351 (Ahiko等人)。這兩篇參考文獻都利用電極相對于安裝表面的垂直方位。其它參考文獻包括美國專利No.5，517,385 ( Galvagni等人)； No.4，831，494 (Arnold等人)和No. 6,885,544 (Kim等人),公開了用在垂直取向位置上的電極。
美國專利No.6，483,692 (Figueroa等人)作為現(xiàn)有參考文獻，公開了旨在減小包括電容性器件的集成電路封裝中電感的特征。這篇參考文獻意識到電感與電路并反的"回^各區(qū)域"(loop area)或電流必須經(jīng)過的電距離(或跨度) 相關。Figueroa等人希望最小化這個回路區(qū)域，從而降低電感水平。Figueroa 等人還提供了擴大的表面接點(land),從而提供更大的表面區(qū)域，據(jù)說這樣可獲得以電感和電阻水平降低為特征的更可靠連接。
美國專利No.6,661,640 (Togashi)中也公開了通過最大化器件端子的表面區(qū)域來降低去耦電容器的ESL的特征。美國專利No.6，917，510 (Prymak) 公開了一種電容器實施例，其具有為使得電極間具有窄間隙而形成的端子延長部。美國專利No.6,822,847 (Devoe等人)中的端電極也覆蓋除了電容器主體中心部分的一條細小分隔線之外的所有區(qū)域。美國專利No.7,054,136 (Ritter等人)公開了一種低電感可控等效串聯(lián)電阻的多層陶瓷電容器，其在端子中提供數(shù)量可以控制的電阻材料。
包括用以降低元件電感的特征的其它已知參考文獻對應于美國專利 No.6，757,152 ( Galvagni等人)和No.6,606，237 (Naito等人)，其中利用導電通路(via)而在多層電容器中形成與上電極通常具有低電感的連接。
可能針對低電感多層電子器件的特定方面的其它背景技術參考文獻包括美國專利No.6，576,497 ( Ahiko等人)和No.3,444,436 (Coda)以及美國已公開專利申請No.2004/0184202 ( Togashi等人)。
出于各種目的，將所有前述的美國專利和美國已公開專利申請的公開內容通過參考全部引入本申請。
雖然在多層電子元件及相關制造方法的領域中已知有多個方案和可選特征，但還沒任何一項設計普遍解決這里討論的所有問題。

發(fā)明內容
由于對現(xiàn)有技術遇到的并由本發(fā)明提出的已認知特征，已開發(fā)出用以在
多層陶瓷電容器中控制等效串聯(lián)電阻(ESR)的改進裝置和方法。
在示例性結構中，提供一種垂直取向的電容器結構，其大小可設計為提供很大范圍的電容值，并提供信號電平線(level line)的有效濾波功能以及功率電平線或電路平面的去耦。
在其更簡化的形式中，提供多層垂直取向的陶瓷電容器結構，其通過對有源電極使用附加路徑長度以增加ESR,來提供可控等效串聯(lián)電阻(ESR)。
這類器件的另一個積極方面是可根據(jù)本技術生產(chǎn)電容器，從而得到相對小的器件，允許在電路板上分布放置器件。
根據(jù)本發(fā)明某些實施例的方案，提供可以最優(yōu)化器件中的電流抵消以最小4匕ESL的方法。
根據(jù)本發(fā)明其它實施例的某些方案，開發(fā)出可以提供具有用于去耦應用的特性的接點柵格饋通型電容器的方法。
根據(jù)本發(fā)明其它實施例的其它方案，開發(fā)出可以基于接點柵格陣列 (LGA)和精細銅端子(FCT)技術提供垂直取向的器件的裝置及其方法。
根據(jù)本發(fā)明其它實施例的其它方案，開發(fā)出可以提供具有相對高電容值的器件的裝置及其方法。
根據(jù)本發(fā)明的一個示例性實施例涉及一種多層電子元件，包括多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一
絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的所述主電極區(qū)域延伸至所述第一絕緣層的所述第一表面的至少一個邊緣的至少一個延伸長度接片連接；多個第二電極層，與所述多個第一電極層交替堆疊并包括其鏡像，其中每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的所述主電極區(qū)域延伸至所述第二絕緣層的所述第一表面的至少一
個邊緣的至少一個延伸長度接片連接；第一導電端子層材料，覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每一個的所述第一導體層；以及第二導電端子層材料，覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每一個的所述第二導電層。按照這樣的配置，優(yōu)選地，選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接，以選擇性確定到各導電層的各路徑的有效長度，由此從所述第一導電端子層經(jīng)過所
述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與相關電路板協(xié)作以用于為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
在前述設置中，優(yōu)選地，選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接的長度、寬度和厚度中的至少一種，以選擇性確定所述元件的等效串聯(lián)電阻。
在前述示例性實施例的另一形式中，所述第一導電端子層材料和所迷第
二導電端子層材料可配置成在其間沿著所述第一和第二電極層的部分所述至少一個邊緣形成間隙，由此所述電流路徑包括從所述第一導電端子層經(jīng)過
所述多個第一電極層和多個第二電極層至所述第二導電端子層形成的電流回路區(qū)域，所述電流回路區(qū)域與相關的電路板協(xié)作以形成各電流抵消路徑，用以P條低所述元件的等效串聯(lián)電感。在此示例性配置中，最小化所述間隙處的端子層材料間隔，從而隨著所述間隙減小，提供所述元件的等效串聯(lián)電感的減小。
在某一前述示例性設置中，所述多層電子元件包括垂直取向的多層陶瓷去耦電容器。
在前述示例性實施例的其它變化中，可提供一種電路板組合體，包括如前述實例中任一個的多層電子元件；電路板；多個導電線路，形成于所述電路板的同一側，并配置成分別接合所述第一導電端子層材料和所述第二導電端子層材料；第一導電平面，形成在所述電路板中；第二導電平面，形成在所述電路板中；以及多個導電通路，形成為穿過所述電路板，并且配置為分別將各所述第一和第二導電端子層材料與形成于所述電路板中的所述導電平面相耦接。在這些前述實例中，所述第一導電層材料可以包括功率路徑或信號路徑之一；以及所述第二導電層材料可包括接地平面。
可選擇實施的前述示例性實施例的其它變化是，每個所述多層電子元件
可以還包括至少一個邊緣接片部分，所述至少一個邊》l^妄片部分形成于每一個所述絕緣層上，與相關的所述第一和第二導電層的所述主電極區(qū)域電隔離，并選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每一個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
在特定示例性實施例中，多層電子元件可以還包括至少一個第二延伸長度接片連接，分別從每一個所述導電層的主電極區(qū)域延伸到各自絕緣層的第一表面的至少一個邊緣，以為每一個導電層提供雙通道，以提供所述元件的相對減小的等效電感。
在前述多層電子元件的其它示例性實施例中，所述多層電子器件可以還
包括垂直取向的多層陶瓷雙電容器型去耦多電極電容器；每一個所述第一和第二電極層可以還包括至少兩個邊緣接片部分，所述至少兩個邊緣接片部分形成于每一個所述絕緣層上，與相關的所述第一和第二導電層的所述主電極區(qū)域電隔離，并選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸，每一個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料；所述多層電子元件還包括多個第三和第四電極層，每個第三電極層包括第三絕緣層和第三導電層，所述第三絕緣層具有由四個邊緣界定的第一和第二表面，所述第三導電層覆蓋了所述第三絕緣層的部分所述第一表面，并且包括主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從第三導電層的主電極區(qū)域延伸至所述第三絕緣層的第一表面的至少兩個邊緣，每一個所述多個第四電極層與所述多個第三電極層交替堆疊并包括其鏡像，每個第四電極層包括第四絕緣層和第四導電層，所述第四絕緣層具有由四個邊緣界定的第一和第二表面，所述第四導電層覆蓋所述第四絕
緣層的部分所述第一表面，并包括主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第四導電層的主電極區(qū)延伸至所述第四絕緣層的第一表面的至少兩個邊緣。
本發(fā)明的另一個示例性實施例涉及電路板和電子元件的組合體，包括多層接點柵格饋通型垂直取向的陶瓷電容器，所述電容器安裝在多層印刷電路板上，用以提供信號電平線的有效濾波功能和功率電平線或電路平面的去耦，并且用以提供所述電子元件的可控等效串聯(lián)電阻。優(yōu)選地，所述示例性組合體可包括多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，其中所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所
述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū) 域和從所述第一導電層的所述主電極區(qū)域延伸至所述第一絕緣層的所述第
一表面的至少一個邊緣的至少一個延伸長度接片連接；多個第二電極層，與所述多個第一電極層交替堆疊并包括其鏡像，其中每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的所述主電極區(qū)域延伸至所述第二絕緣層的所述第一表面的至少一個邊緣的至少一個延伸長度接片連接；第一導電端子層材料，覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每一個的所述第一導電層；第二導電端子層材料，覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每一個的所述第二導電層；多個導電線路，形成于所述電路板的同一側，并配置成分別接合所述第一導電端子層材料和所述第二導電端子層材料；第一導電平面，形成在所述電路板中；第二導電平面，形成在所述電路板中；以及多個導電通路，形成為穿過所述電路板，并且配置為分別將所述第一和第二導電端子層材料與形成于所述電路板中的所述導電平面相耦接。在此前述示例性實施例中，優(yōu)選地，所述第一導電層材料包括功率路徑或信號路徑之一；所述第二導電層材料包括接地平面；以及選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接，以選擇性確定到各導電層的各路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與所述電路板協(xié)作為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
本發(fā)明的另一個示例性實施例涉及一種安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶瓷電容器，用以提供信號電平線的有效濾波功能和功率電平線或電路平面的去耦，用以提供可控等效串聯(lián)電阻并且用以通過采用電流抵消技術提供低等效串聯(lián)電感。所述示例性組合體可以還包括多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的所述主電極區(qū)域延伸至所述第一絕緣層的所述第一表面的至少一個邊緣的至少一個延伸長度接片連接；多個第二電極層，與所述多個第一電極層
交替堆疊并包括其鏡像，其中每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的所述主電極區(qū)域延伸至所述第二絕緣層的所述第一表面
的至少一個邊緣的至少一個延伸長度接片連接；第一導電端子層材料，覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每一個的所述第一導電層；以及第二導電端子層材料，覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每一個的所述第二導電層。在所述示例性實施例中，優(yōu)選地，選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接，以選擇性確定到所述各自導電層的各自路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與相關電路板協(xié)作為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑；所述第一導電端子層材料和所述第二導電端子層材料配置成在其間沿著所述第一和第二電極層的部分所述至少一個邊緣形成間隙，由此所述電流路徑包括從所述第一導電端子層經(jīng)過
所述多個第一電極層和多個第二電極層至所述第二導電端子層形成的電流回路區(qū)域，所述電流回路區(qū)域與相關的電路板協(xié)作以形成各電流抵消路徑，用以降低所述元件的等效串聯(lián)電感；最小化所述間隙處的端子層材料間隔，從而隨著所述間隙減小，提供所述元件的等效串聯(lián)電感的減小。
本領域技術人員可從當前的全部公開認識到本發(fā)明同時涉及裝置和方法。本發(fā)明的一種多層電子元件的示例性制造方法可包括提供多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，其中所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的主電極區(qū)域延伸至所述第一絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；提供多個第二電極層，所述多個第二電極層包括所述多個第一電極層的鏡像，每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的主電極區(qū)域延伸至所述第二絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；以各交替的層定位所述第一和第二電極層；提供第一導電端子層材料，所述第一導電端子層材料覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每一個的所述第一導電層；才是供第二導電端子層材料，所述第二導電端子層材料覆蓋部分所述第二絕緣層，并且電連
接所述多個第二電極層中每一個的所述多個第二導電層；以及選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接，以選擇性確定到所述各導電層的各路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與相關電路板協(xié)作為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
本發(fā)明的另一示例性方法涉及一種電路板和電子元件組合體的制造方法，所述組合體包括多層接點柵格4貴通型垂直取向的陶瓷電容器，所述電容器安裝在多層印刷電路板上，用以提供信號電平線的有效濾波功能和功率電平線或電路平面的去耦，并且用以提供所述電子元件的可控等效串聯(lián)電阻，所述組合體包括提供多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，其中所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的所述主電極區(qū)域延伸至所述第一絕緣層的所述第一表面的至少一個邊緣的至少一個延伸長度接片連接；提供多個第二電極層，所述多個第二電極層包括所述多個第一電極層的鏡像，每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的主電極區(qū)域延伸至所述第二絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；以各交替的層定位所述第一和第二電極層；提供第一導電端子層材料，所述第一導電端子層材料覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每一個的所述第一導電層；提供第二導電端子層材料，所述第二導電端子層材料覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每一個的所述第二導電層；在所述電路板的同一側提供多個導電路徑，所述多個導電路徑配置成分別接合所述第一導電端子層材料和所述第二導電端子層材料；在所述電路板中形成第一導電平面；在所述電路板中形成第二導電平面；穿過所述電路板形成多個導電通路，所述多個導電通路配置為分別將所述第一和
第一導電層材料提供為功率路徑或信號路徑中的一個；將所述第二導電層材料提供為接地平面；以及選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接，以選擇性確定到所述各自導電層的各自路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與所述電路板協(xié) 作為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
根據(jù)這里的詳細描述，本發(fā)明的其它目的和優(yōu)點被闡述，或者對于本領域技術人員來說是顯然的。此外，應該進一步認識到，在本發(fā)明的各種實施例和應用中，可以對具體描述的、涉及的和討論的特征、元素和步驟進行修改和改變，而不超出本發(fā)明精神和范圍。各種改變可以包括但不限于所述的、涉及的、或討論的手段、特征、或步驟的等效替換以及各部分、特征、步驟等的功能性的、操作性的、或位置性的反轉。
此外，應該理解的是，本發(fā)明的不同實施例和不同的當前優(yōu)選實施例可以包括目前公開的特征、步驟、或元素的各種組合或結構，或它們的等價物 (包括圖中沒有明顯表示的或這些附圖的詳細說明沒有陳述的特征、部分或步驟的組合或其結構)。不需要在發(fā)明內容部分表述的本發(fā)明的其它實施例可以包括和合并在以上概括內容中涉及的特征、元件或步驟的方案，和/或本申請中討論的其它特征、元件或步驟的各種組合。本領域技術人員可以通過研讀本i兌明a "甘^血厶

說明書中參照附圖闡述了對本發(fā)明的充分公開，包括對于本領域技術人員來iJL最佳的方式，附圖中
圖la和圖lb表示基于電流"環(huán)"路徑長度減少技術在低等效串聯(lián)電感 (ESL)器件發(fā)展中的進展，示出與本技術的比較；
圖2a、圖2b和圖2c示出已知的接點柵格陣列(LGA)電容器的電極設
計；
圖3a、圖3b和圖3c示出本技術第一實施例，其通過為活性電極(active electrode)增加路徑長度來提供可控等效串聯(lián)電阻(ESR);
圖4a、圖4b和圖4c示出本技術第二實施例，其通過為活性電極增加路徑長度來控制等效串聯(lián)電阻(ESR);
圖5a、圖5b和圖5c部分地表示一種已知四端子接點柵格饋通(Land Grid Feedthrough, LGF )型電容器的結構方案；
圖6a、圖6b和圖6c表示根據(jù)本技術構造的接點柵格饋通型電容器的示例性實施例的結構方案，本技術采用增加的路徑長度用于活性電極；
圖7a、圖7b和圖7c是本示例性實施例的降低電感形式的結構方案，其對于每個電極的雙通路采用增加的路徑長度；
圖8a、圖8b和圖8c表示根據(jù)本技術構造的示例性雙電容器(dual capacitor)型高ESR多電極電容器的第一部分的示例性實施例的結構方案；
圖9a、圖9b和圖9c表示根據(jù)本技術構造的示例性雙電容器型高ESR 多電極電容器的第二部分的示例性實施例的結構方案；
圖IO以圖形示出標準電容器和高ESR電容器之間的比較，并且示出雙電容器設計中的雙諧振行為。
在整個本說明書和附圖中，附圖標記的重復使用是為了表示本發(fā)明的同樣的或類似的特征或部件。
具體實施例方式
如發(fā)明內容中所述，本發(fā)明具體涉及改善的裝置和方法用于多層陶瓷電容器中可控的等效串聯(lián)電阻(ESR)。
所公開技術方案的可選合并對應于本發(fā)明的多個不同實施例。值得注意的是，在這里公開和討論的每一個示例性實施例不暗示對本發(fā)明的限制。作為一個實施例的一部分示出或描述的特征或步驟可用于與另一個實施例或又一個實施例的各個方案結合。另外，某些特征能夠與沒有明確地提到但能實施相同或相似功能的相似器件或特征進行交換。
下面將詳細說明本發(fā)明可控ESR電容器的目前優(yōu)選實施例。參照附圖，圖la和圖lb表示基于電流路徑長度減少技術在低等效串聯(lián)電感(ESL)器件發(fā)展中的進展，示出與本技術的比較。如圖la中可以看出，所示接點柵格陣列(LGA)電容器100采用多層的、堆疊的、水平方向設置的電極，表示為102、 104。
電容器100具有覆蓋電容器100的部分頂部、各側面和底部的端子112、
114。端子112、 114可通過關于導電線路(trace) 122、 124的適當技術，包括例如焊接，用于將電容器100安裝到印刷電路板120。如箭頭線所示，在工作時，穿過電容器100，經(jīng)過端子112、 114,導電線路122、 124以及印刷電路板120的內部導電通路和層126、 128,產(chǎn)生相對大的電流回路130。這一大電流路徑130導致等效串聯(lián)電感(ESL)的增加。
參見圖lb,所示"l妻點斥冊才各陣列(LGA)電容器140采用多層的、堆疊的、垂直方向設置的基本T形的電極，表示為142、 144。端子152、 154可通過關于導電線路162、 164的適當技術，用于將電容器140安裝到印刷電 3各板160。如箭頭線所示，在工作時，穿過電容器140，經(jīng)過端子152、 154，導電路徑162、 164以及印刷電路板160的內部導電通路和層166、 168，產(chǎn) 生相對較小的電流回路170。
應該認識到，電容器IOO和電容器140的活性端子，對應于它們各自的端子在器件的底部并與印刷電路;f反的導電線蹈4妄觸的那些部分，有貢獻于分別形成的電流回路。至于電容器140,相對較小的電流回路170導致等效串聯(lián)電感(ESL )降低。與電流抵消回路(current cancellation loop )相關的各個方面對ESL具有顯著的影響。當整個回路的尺寸減小時，器件的ESL也減小。然而另外，這樣的降低也會導致等效串聯(lián)電阻(ESR)的降低，而可能出現(xiàn)竟爭問題(competing issue ),如將在之后進一步討論的。
參照圖2a、圖2b和圖2c，其示出如先前圖lb以組合形式所示的已知接點柵格陣列(LGA)電容器的電極結構。如本領域的普通技術人員可認識到的，基本T形的電極142、 144垂直地堆疊并且通過一般表示為180的絕緣材料彼此分離。當以多個交替層組合時，電容器140 (圖lb)產(chǎn)生了間隙 200 (圖2c)，間隙200形成在電容器的"底部，，上，即，電容器安裝到電路板的部分上，于相反極性的電極142、 144之間。在LGA電容器的設計中，已經(jīng)認識到ESL主要由間隙200的間隔控制。也已經(jīng)認識到，為了獲得最好的高頻性能，期望保持很小的間隙并保持電流抵消結構。
參照圖3a、圖3b和圖3c,其示出本技術的第一實施例，其中通過為活性電極增加路徑長度來提供可控等效串聯(lián)電阻(ESR)。參照圖3a和圖3b, 可以認識到所示的一對電極342、 344實質上是彼此的鏡像。每個電極342、 344具有與圖2a和圖2b所示分別對應于電極142、 144的現(xiàn)有結構中完全相同的總面積，但是每一個都包含提供增加的等效串聯(lián)電阻(ESR)的特征。
更具體的，如圖3a所示，將電極342的側接觸部352、底部接觸部354 和部分中心區(qū)域356從主電極區(qū)域分離出來，因而產(chǎn)生延伸的導電路徑，由此為根據(jù)本發(fā)明的第一實施例構造的電容器提供增加的路徑長度，并因此提供增加的ESR。本領域的技術人員應該理解，路徑越長、越窄和/或越薄， ESR越大。如圖3b所示，電極344的部分362、 364、 366提供類似的這種延長導電路徑。電極342的部分352、 354和電極344的對應部分362、 364 并沒有直接連接到它們各自的電極的活性部分，電極342的部分352、 354 和電極344的對應部分362、 364用于與各交替電極層的電連接相關的精細銅端子(FCT )，而本質上對ESR沒有貢獻。名稱為"Method for forming plated terminations，，的共有美國專利7,152,291 (Ritter等人)公開了形成FCT連接的方法，在此出于各種目的結合該專利的全部內容。
參照圖3c，可以看到電容器可通過在分離的絕緣層(沒有單獨標示)之間交替地堆疊與電極342、 344對應的多個電極層而形成。進一步參照圖3c, 應該注意，在堆疊層時，電極342和344的部分354和366各自彼此交疊。這樣的交疊在不顯著增加等效串聯(lián)電感(ESL)的情況下，增加電容器的電流抵消，如同圖3c所示的電容器，依然主要由間隙320的間隔控制等效串聯(lián)電感(ESL)。
參照圖4a、圖4b和圖4c，其示出本技術的第二實施例，其中通過為活性電極增加路徑長度來提供可控等效串聯(lián)電阻(ESR)。參見圖4a和圖4b，可以認識到所示的一對電極442 、 444實質上是彼此的鏡像。每個電極442 、 444具有與圖3a和3b所示分別對應于電極342、344的先前結構中完全相同的總面積，并且每一個都包含提供增加的等效串聯(lián)電阻(ESR)的特征。
更具體的，如圖4a所示，電極442的側接觸部452、底部接觸部454 和部分中心區(qū)域456從主電極區(qū)域分離出來，因而產(chǎn)生延伸的導電路徑，因此為根據(jù)本技術的第二示例性實施例構造的電容器提供增加的ESR。如圖 4b所示，電極444的部分462、 464、 466提供了類似的這種延長導電路徑。電極442的部分452、 454和電才及444的對應部分462、 464沒有直4妄連接到它們各自的電極的活性部分(active portion ),電極442的部分452、 454和電極444的對應部分462、 464用于如關于圖3a和圖3b討論的精細銅端子 (FCT )。
參照圖4c，可以看出電容器可通過在分離的絕緣層(沒有單獨標示)之
間交替地堆疊與電極442 、 444對應的多個電極層而形成。進一步參照圖4c ，應該注意，在堆疊層時，電極442和444的部分456和466各自彼此平行排列，但不像圖3c所示的第一實施例中那樣交疊。通過在部分456、 466中關于第一實施例的對應部分366、 356提供輕微的偏移，為了改善高頻性能，犧牲了小部分的電流抵消能力。
參照圖5a、圖5b和圖5c,其示出已知四端子接點柵格陣列(LGF )的結構方案。如前述電容器，電容器500對應于構成鏡像的一對電極542、 544, 電極542、 544交替堆疊在絕緣層之間以產(chǎn)生電容器500。電極542包括一個主體活性部分560和四個接片562、 564、 566、 568，其中兩個沿著電極542 的頂部，兩個接片沿著電極542的底部。
類似的，電極544包括一個主體活性部分570和四個接片572、 574、 576、 578，其中兩個接片沿著電極544的頂部，兩個接片沿著電極544的底部。如圖5c所示，當電極542、 544交替地堆疊而形成電容器500時，形成3個間隙520、 522、 524，它們通常對應于前述的間隙，并也有助于為電容器500 控制ESL。
參照圖6a、圖6b和圖6c,表示了接點柵格饋通電容器600的示例性實施例的結構方案，其與圖5a至圖5c所示的結構相似，但是根據(jù)采用增加的路徑長度用于活性電極的本技術而構造。
如圖6a至圖6c所示的可控ESR電容器600與本4支術如應用于圖3a至圖4c所示電容器的先前實施方式略微不同。首先，可以注意到電容器600 缺少頂部的接片對，對應于圖5a至圖5c所示的電容器的接片562、564、572、 574。另外，雖然根據(jù)關于圖3a至圖4c所示本技術的示例性實施例公開的方法可產(chǎn)生實施例(這種可行的供選實施例未被棄權)，但是圖6a至圖6c 的示例性實施例為每個電極僅提供單個增加的路徑長度，盡管電極材料本身被保留以用于FCT。
進一步具體參照圖6a,可注意到電極642具有延伸路徑長度的接片，對應于接片部分654、 656。另外，接片部分658雖然與電極642的主體活性區(qū) 域電隔離，但是它被保留以為電容器600提供FCT"虛設"或"錨"接片方案。需要牢記的是本發(fā)明一方面要保持由基本的LGA構架形成的小電流回路，以保持低ESL，同時為電阻器接片增加路徑長度而使ESR增加。如果提供接片部分658作為與電極642的電連接，這樣的接片部分最終與接片部分
654、 656并聯(lián)，因而降低接片的等效電阻。這種可能性可在本發(fā)明的某些實施例中提供，但是在本特定實施例中被排除，本特定實施例部分基于期望允許構造雙電容器元件配置，如下文更充分描述的那樣。
參照圖6b，可以認識到電極644實質上是電極642的鏡像。因此，電極 644包括配置來為電容器提供額外ESR的延伸接片部分644、 666和設置來允許在電容器600的結構中使用FCT技術的電隔離接片部分668 。
參照圖6c,注意到電容器600通過在絕緣材料(沒有具體標識)的隔離層中交替地堆疊電極642、 644而組合成，從而多個層被提供并且它們可稍后利用FCT或其他已知方法連4妄在一起以形成完成的電容器。還應注意到的是由于堆疊不同的電極層而產(chǎn)生間隙620、 622、 624，盡管只有間隙622 對器件的ESL有影響。當在某些情況下通過提供并聯(lián)接片連接減小ESR的值是有利的時，當前所示的電隔離的接片658、 668也可電連接到它們各自的電極，在產(chǎn)生這樣的供選實施例的情況下，間隙620和624會變得重要，其在該配置中確定外部連接間隔標準間隙。
最后，參照圖6c，可以注意到延伸的接片部分656和666以與參照圖 4c所述的第二實施例說明的相似的方式，在非交疊平行構造排列。本領域技術人員應該認識到，第三實施例的變型可提供與圖3c所示幾乎相同的延伸接片656、 666的交疊配置，從而以犧牲高頻性能為代價提供增大的電流抵消，如果在某些其他情況下需要該替換的話。
參照圖7a至圖7c，其示出與各圖6a至圖6c涉及的電容器相似的示例性電容器，除了引入兩個延伸的接片之外。此外，圖7a和圖7b分別略微不同于圖6a和圖6b之處在于提供額外的電隔離部分704和714，其主要作為"虛設"接片提供FCT支持。
在圖7a中，主電極742通過延伸部756和757分別連接到接片754和 755。外部接片755具有沿著暴露側邊的延伸部分743,其兩者將形成側面和底邊緣上的外部端子。圖7a中還示出隔離的錨或虛設接片758，其圍繞邊緣以在最終的端子結構中協(xié)助電極接片753 (圖7b)。類似地，隔離的虛設接片704向延伸接片767 (圖7b)提供虛設接片用于底部接點結構。
圖7b是圖7a的鏡像，并且具有相同的目的但是屬于相反的極性。主電極744具有通過764和765分別連接到外接片結構的延伸接片766和767。元件714和768是隔離的虛設接片，其與圖7a的對應特征一起協(xié)助形成外
端子。
圖7c示出圖7a和7b的結構(設計)的接續(xù)交疊。電介質在其間，這樣的結構形成單位單元(通常為700),其形成當前特征的示例性實施例。在這樣的實施例的情況下，所示交疊導致形成兩個顯著的結構。首先，延伸接片756和757 (圖7a所示)在這種結合情況下完全與圖7b的延伸部766和 767交疊。這一點在本示例性實施例中有助于降低電感。第二個示例性所得優(yōu)點在于在所示特征772、 774、 776和778處形成次級電容性交疊，這將促進有利的第二諧振，如這里進一步說明的。元件770處顯示了初級交疊，以及由此得到的初級電容。通過盡可能減小720、 722和724處所示的接片間隔能進一步促進如前所述的電感降低。虛設接片和延伸部758與一個極性電極接片753交替以形成側部和底部第一接觸。類似地，虛設接片768和電極接片755 —起作用來形成用于第二極性的側部和底部第一接觸。通過圖7a 的特征754和704與圖7b的特征714和764的交疊，形成每個極性的第二接觸。
參照圖8a、圖8b和圖8c，示出根據(jù)本技術構建的示例性雙電容器型高 ESR多電極電容器的第一部分的示例性實施例的結構方案。更特別地，可以認識到圖8a、圖8b和圖8c分別與圖6a、圖6b和圖6c幾乎相同地對應。圖 8a略4敬不同于圖6a之處在于設置有附加的電隔離部分802、 804、 806，其主要作為"虛設"接片提供FCT支持。
類似地，圖8b不同于圖6b之處在于具有附加電隔離部分812、 814和 816,其也支持所組裝器件的FCT方案。為了便于進一步說明本發(fā)明的本實施例的雙諧振方案，將圖8a所示的電極層表示為"層A"。根據(jù)類似的方法，將圖8b所示的電極層表示為"層B"。圖8c示出層A和層B電極交替堆疊時獲得的交疊布置。
注意，如先前參照圖6c所述，中心定位的延伸接片彼此偏離。然而，應該認識到，例如圖3c所示的完全交疊結構也可以用于其它特定實施例中，其也完全對應于本4支術^Hf的內容。
參照圖9a、圖9b和圖9c，其示出根據(jù)本技術構造的示例性雙電容器型高ESR多電極電容器的第二部分的示例性實施例的結構方案。如從圖9a、圖9b和圖9c所示的結構細節(jié)相比于圖5a、圖5b和圖5c所示的結構細節(jié)的比較結果可以認識到，電極的構造有幾分相似。顯著的差別如下圖9a、圖
9b和圖9c的電極缺少如圖5a、圖5b和圖5c所示的頂部接片562、 564、 572、 574，并且圖9a、圖9b和圖9c的電極還包括類似于圖8a和圖8b所示的部分802、 804、 806、 812、 814和816的電隔離部分902、 904、 914、 916。電隔離部分902、 904、 914、 916以與之前描述的電隔離接片部分類似的方式為最終器件提供關于"虛設接片"方案的FCT。
根據(jù)本技術，電容器800 (圖8c)可描述為低Q、高值電容器部分。另一方面，電容器900 (圖9c)可描述為低ESL、低值電容器部分，所述相對值源于圖案重復或"有源層，，的數(shù)量。另外，根據(jù)本技術，雙值器件可通過以下方式產(chǎn)生堆疊足夠的層C和層D組合來制造目標值"C2"電容器，且足夠的層A和層B組合可堆疊在一起來制造目標值"C1"電容器。在示例性結構中，通過堆疊如C-D-C-D-A-B-A-B-A-B或A-B-A-B-A-B-D-C-D-C表示的序列以達到選擇的電容值可實現(xiàn)這樣的目標。本領域的技術人員可認識到，可能需要許多這樣的層來達到目標值。另外，本領域的技術人員可容易地認識到，取決于所需的電容目標值，層組合的數(shù)量如A-B組合和C-D組合之間可能彼此很不同。
關于由延伸接片提供的相對增加的ESR，本領域的技術人員可理解這部分的電阻能夠通過改變接片的長度、寬度或厚度而增大或減小。另外，接片的材料能通過套印額外量的材料或摻雜劑而改變從而分別減小或增大相對電阻。
參照圖10,其以曲線圖示出標準電容器和高ESR電容器之間的比較，并且同時示出根據(jù)本技術的雙電容器設計的雙諧振行為。如圖10所示，通過將并聯(lián)耦合的第一電容器"C1"和第二電容器"C2"安置在一起，根據(jù)本技術可以產(chǎn)生雙電容器，其中至少一個電容器采用了根據(jù)本技術的延伸電阻接片。通過以這種方式提供并聯(lián)耦合的電容器，能夠獲得雙諧振行為。
進一步參照圖10，在示例性結構中，具有示例值6.8^iF的第一電容器 Cl與具有示例值13nF的第二電容器C2可并聯(lián)連接。通過將第一電容器Cl 構造為包括根據(jù)本技術的延伸電阻接片，可以制成雙諧振、高ESR的LGA 器件。具體參照圖10，例如如圖5c所示的標準LGA電容器，在大約lOMHz 出現(xiàn)諧振點。根據(jù)本技術，雙諧振也在大約lOMHz具有第一諧振點，但在大約200MHz由于電容器C2的存在而具有第二諧振點。這樣的結果可通過以上參照圖7a至圖9c說明的元件組合而得到。
盡管結合具體實施例詳細描述了本發(fā)明，但應理解，本領域技術人員在對前述內容理解的情況下容易產(chǎn)生所述實施例的替換、變化和等價物。因此，本公開的范圍是示例性的而不是限制性的，并且本發(fā)明并不排除包括對本領域技術人員來說容易顯見的對本發(fā)明的修改、變化和/或增加。
本申請要求2007年6月13日提交的題為"ESR可控的去耦電容器"的美國臨時專利申請USSN 60/934397的權益，在此通過引用并入其全部內容。
權利要求
1.一種多層電子元件，包括多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的主電極區(qū)域延伸至所述第一絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；多個第二電極層，與所述多個第一電極層交替地堆疊并包括其鏡像，每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的主電極區(qū)域延伸至所述第二絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；第一導電端子層材料，覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每一個的所述第一導電層；以及第二導電端子層材料，覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每一個的所述第二導電層；其中，選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接從而選擇性確定到這樣的各導電層的各路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與相關電路板協(xié)作以用于為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
2、如權利要求1所述的多層電子元件，其中選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接的長度、寬度和厚度中的至少一種以選擇性確定所述元件的等效串聯(lián)電阻。
3、如權利要求1所述的多層電子元件，其中所述第一和第二導電層各自的所述至少一個延伸長度接片連接選擇性配置為分別延伸至相關的所述絕緣層的第一表面的至少兩個邊緣。
4、如權利要求1所述的多層電子元件，其中所述第一導電端子層材料和所述第二導電端子層材料配置成在其間沿著所述第一和第二電極層兩者的部分所述至少一個邊緣形成間隙，由此所述電流路徑包括從所述第一導電端子層經(jīng)過所述多個第一電極層和多個第二電極層至所述第二導電端子層形成的電流回路區(qū)域，所述電流回路區(qū)域與相關電路板協(xié)作用于形成各電流抵消路徑，以降低所述元件的等效串聯(lián)電感。
5、如權利要求4所述的多層電子元件，其中最小化所述間隙處的端子層材料間隔，從而隨著所述間隙減小，提供所述元件的等效串聯(lián)電感的減小。
6、如權利要求4所述的多層電子元件，其中所述間隙處的端子層材料間隔配置為最小化這樣的間隙但各自的延伸長度接片連接不交疊，從而提供所述元件的等效串聯(lián)電感的相對減小，同時改善所述元件的高頻性能。
7、如權利要求4所述的多層電子元件，其中所述多層電子元件包括垂直取向的多層陶資去耦電容器。
8、一種電路板組合體，包括如權利要求7所述的多層電子元件；電路板；多個導電線路，形成于所述電路板的同一側，且配置為分別接合所述第一導電端子層材料和所述第二導電端子層材料；第一導電平面，形成在所述電路板中；第二導電平面，形成在所述電路板中；以及多個導電通路，形成為穿過所述電路板且配置為分別將各所述第一和第二導電端子層材料與形成于所述電路板中的所述導電平面相耦接。
9、如權利要求8所述的電路板組合體，其中所述第一導電層材料包括功率路徑或信號路徑之一；且所述第二導電層材料包括接地平面。
10、如權利要求1所述的多層電子元件，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
11、如權利要求10所述的多層電子元件，其中所述至少一個邊緣接片部分中的每個選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸。
12、如權利要求10所述的多層電子元件，其中所述至少一個邊緣接片部分中的每個分別與相關的所述絕緣層的第一表面的所述至少一個延伸長度接片連接并聯(lián)電連接，以相對降低這樣的延伸長度接片連接的等效電阻。
13、如權利要求1所述的多層電子元件，還包括至少一個第二延伸長度接片連接，所述至少一個第二延伸長度接片連接分別從每個所述導電層的主電極區(qū)域延伸到其各自絕緣層的第一表面的至少一個邊緣，從而為每個各自的導電層提供雙通道，以提供所述元件的相對減小的等效電感。
14、如權利要求13所述的多層電子元件，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
15、如權利要求1所述的多層電子元件，其中所述多層電子元件包括垂直取向的多層陶乾雙電容器型去耦多電極電谷為；所述第一和第二電極層每個還包括至少兩個邊緣接片部分，所述至少兩個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸，每個所述接片部分提供邊緣集結區(qū) 域以用于在該處形成端子材料；所述多層電子元件包括多個第三和第四電極層，每個第三電極層包括第三絕緣層和第三導電層，所述第三絕緣層具有由四個逸緣界定的第一和第二表面，所述第三導電層覆蓋所述第三絕緣層的部分所述第一表面，并且具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從第三導電層的主電極區(qū)域延伸至所述第三絕緣層的第一表面的至少兩個邊緣，所述多個第四電極層的每個與所述多個第三電極層交替堆疊并包括其鏡像，每個第四電極層包括第四絕緣層和第四導電層，所述第四絕緣層具有由四個邊緣界定的第一和第二表面，所述第四導電層覆蓋所述第四絕緣層的部分所述第一表面，并具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第四導電層的主電極區(qū)域延伸至所述第四絕緣層的第一表面的至少兩個邊緣。
16、如權利要求15所述的多層電子元件，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述第三和第四絕緣層的每個上且與相關的所述第三和第四導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
17、一種電路板和電子元件的組合體，包括多層接點柵格饋通型垂直取向的陶瓷電容器，所述電容器安裝在多層印刷電游4反上，用于信號電平線的有效過濾功能和功率電平線或電路平面的去耦，并且用以提供這樣的電子元件的可控等效串聯(lián)電阻，所述組合體包括多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的主電極區(qū)域延伸至所述第一絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；多個第二電極層，所述多個第二電極層與所述多個第一電極層交替堆疊并包括其鏡像，每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的主電極區(qū)域延伸至所述第二絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；第一導電端子層材料，所述第一導電端子層材料覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每個的所述第一導電層；第二導電端子層材料，所述第二導電端子層材料覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每個的所述第二導電層；多個導電線路，形成于所述電路板的同一側，并配置為分別接合所述第一導電端子層材料和所述第二導電端子層材料；第一導電平面，形成在所述電路板中；第二導電平面，形成在所述電路板中；以及多個導電通路，形成為穿過所述電路板，并且配置為分別將所述第一和第二導電端子層材料與形成于所述電路板中的所述導電平面相耦接；其中所述第一導電層材料包括功率路徑或信號路徑之一；所述第二導電層材料包括接地平面；且選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與所述電路板協(xié)作以用于為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
18、如權利要求17所述的電路板和電子元件的組合體，其中所述第一導電端子層和所述第二導電端子層配置成在其間沿著所述第一和第二電極層兩者的部分所述至少一個邊緣形成間隙；由此從所述第一導電端子層經(jīng)過所述多個第一電極層和多個第二電極層至所述第二導電端子層形成電流回路區(qū)域，所述電流回路區(qū)域與所述導電線路、所述導電通路、和所述導電平面協(xié)作，用以形成各電流抵消路徑，以減'j、所述元件的等效串聯(lián)電感，并且最、化所述間隙處的端子層材料間隔，從而隨著所述間隙減小，提供所述元件的等效串聯(lián)電感的減小。
19、如權利要求17所述的電路板和電子元件的組合體，其中選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度"l妄片連接的長度、寬度和厚度中的至少一種，以選擇性確定所述元件的等效串聯(lián)電阻。
20、如權利要求17所述的電路板和電子元件的組合體，其中所述第一和第二導電層各自的所述至少一個延伸長度接片連接選擇性配置為分別延伸至相關的所述絕緣層的第一表面的至少兩個邊緣。
21、如權利要求17所述的電路板和電子元件的組合體，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
22、如權利要求17所述的電路板和電子元件的組合體，其中所述至少一個邊緣接片部分中的每個選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊纟彖延伸。
23、如權利要求17所述的電路板和電子元件的組合體，還包括至少一個第二延伸長度接片連接，所述至少一個第二延伸長度接片連接分別從每個所述導電層的主電極區(qū)域延伸到其各自絕緣層的第一表面的至少一個邊緣，從而為每個各自的導電層提供雙通道，以提供所述元件的相對減小的等效電感。
24、如權利要求17所述的電路板和電子元件的組合體，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材^K
25、如權利要求17所述的電路板和電子元件的組合體，其中所述多層電子元件包括垂直取向的多層陶瓷雙電容器型去耦多電極電谷奮,所述第一和第二電極層每個還包括至少兩個邊緣接片部分，所述至少兩個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料；且所述多層電子元件還包括多個第三和第四電極層，每個第三電極層包括第三絕緣層和第三導電層，所述第三絕緣層具有由四個邊緣界定的第一和第二表面，所述第三導電層覆蓋所述第三絕緣層的部分所述第一表面，并且具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第三導電層的主電極區(qū)域延伸至所述第三絕緣層的第一表面的至少兩個邊緣，所述多個第四電極層中的每個與所述多個第三電極層交替堆疊并包括其鏡像，每個第四電極層包括第四絕緣層和第四導電層，所述第四絕緣層具有由四個邊緣界定的第一和第二表面，所述第四導電層覆蓋所述第四絕緣層的部分所述第一表面，并具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第四導電層的主電極區(qū)延伸至所述第四絕緣層的第一表面的至少兩個邊緣。
26、如權利要求25所述的電路板和電子元件的組合體，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述第三和第四絕緣層的每個上且與相關的所述第三和第四導電層各自的所迷主電極區(qū)域電隔離，并選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
27、一種用于安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶瓷電容器，用于信號電平線的有效過濾功能和功率電平線或電路平面的去耦，用以提供可控等效串聯(lián)電阻并且用以通過采用電流抵消技術提供低等效串聯(lián)電感，所述組合體還包括多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的主電極區(qū)域延伸至所述第一絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；多個第二電極層，與所述多個第一電極層交替堆疊并包括其鏡像，其中每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的主電極區(qū)域延伸至所述第二絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；第一導電端子層材料，所述第一導電端子層材料覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每個的所述第一導電層；以及第二導電端子層材料，所述第二導電端子層材料覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每個的所述第二導電層；其中，選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接從而選擇性確定到這樣的各導電層的各自路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與相關電路板協(xié)作以用于為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑；所述第一導電端子層材料和所述第二導電端子層材料設置成在其間沿著所述第一和第二電極層兩者的部分所述至少一個邊緣形成間隙，由此所述電流路徑包括從所述第一導電端子層經(jīng)過所述多個第一電極層和多個第二電極層至所述第二導電端子層形成的電流回路區(qū)域，所述電流回路區(qū)域與相關的電路板協(xié)作用于形成各電流抵消路徑，以降低所述元件的等效串聯(lián)電感；且最小化所述間隙處的端子層材料間隔，從而隨著所述間隙減小，提供所述元件的等效串聯(lián)電感的減小。
28、如權利要求27所述的用于安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶瓷電容器，其中選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接的長度、寬度和厚度中的至少一種以選擇性確定所述元件的等效串聯(lián)電阻。
29、如權利要求27所述的用于安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶瓷電容器，其中所述第一和第二導電層各自的所述至少一個延伸長度接片連接選擇性配置為分別延伸至相關的所述絕緣層的第一表面的至少兩個邊緣。
30、一種電路板組合體，包括，電路板；如權利要求28所述的多層電子元件；多個導電線路，形成于所述電路板的同一側，且配置成分別接合所述第一導電端子層材料和所述第二導電端子層材料；第一導電平面，形成在所述電路板中；第二導電平面，形成在所述電路板中；以及多個導電通路，形成為穿過所述電路板且配置為分別將各所述第一和第其中所述第一導電層材料包括功率路徑或信號路徑之一；并且所述第二導電層材料包括接地平面。
31、如權利要求27所述的用于安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶瓷電容器，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選^^性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū) 域以用于在該處形成端子材料。
32、如權利要求27所述的用于安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶乾電容器，還包括至少一個第二延伸長度接片連接，所述至少一個第二延伸長度接片連接分別從每個所述導電層的主電極區(qū)域延伸到其各自絕緣層的第一表面的至少一個邊緣，從而為每個各自的導電層提供雙通道，以提供所述元件的相對減小的等效電感。
33、如權利要求32所述的用于安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶瓷電容器，還包括至少一個邊緣接片部分，所述至少一個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū) 域以用于在該處形成端子材料。
34、如權利要求27所述的用于安裝在多層印刷電路板上的多層接點柵格饋通型垂直取向陶瓷電容器，其中所述陶瓷電容器包括垂直取向的多層陶瓷雙電容器型去耦多電極電容器；每個所述第一和第二電極層還包括至少兩個邊緣接片部分，所述至少兩個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且其選^^性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸，每個所述接片部分提供邊緣集結區(qū) 域以用于在該處形成端子材料；所述多層電子元件包括多個第三和第四電極層，每個第三電極層包括第三絕緣層和第三導電層，所述第三絕緣層具有由四個邊緣界定的第一和第二表面，所述第三導電層覆蓋所述第三絕緣層的部分所述第一表面，并且包括主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第三導電層的主電極區(qū)域延伸至所述第三絕緣層的第一表面的至少兩個邊緣，所述多個第四電極層的每個與所述多個第三電極層交替堆疊并包括其鏡像，每個第四電極層包括第四絕緣層和第四導電層，所述第四絕緣層具有由四個邊緣界定的第一和第二表面，所述第四導電層覆蓋所述第四絕緣層的部分所述第一表面，并具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第四導電層的主電極區(qū)域延伸至所述第四絕緣層的第一表面的至少兩個邊緣；所述電容器還包括至少一個邊》彖接片部分，所述至少一個邊緣^^妄片部分形成于所述第三和第四絕緣層的每個上且與相關的所述第三和第四導電層各自的所述主電極區(qū)域電隔離，且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
35、一種多層電子元件的制造方法，包括提供多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的主電極區(qū)域延伸至所述第一絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；提供多個第二電極層，所述多個第二電極層包括所述多個第一電極層的鏡像，每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的主電極區(qū)域延伸至所述第二絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；以各交替的層定位所述第一和第二電極層；提供第一導電端子層材料，所述第一導電端子層材料覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每個的所述第一導電層；提供第二導電端子層材料，所述第二導電端子層材料覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每個的所述第二導電層；以及選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接從而選擇性確定到這樣的各導電層的各路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與相關電路板協(xié)作以用于為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
36、如權利要求35所述的多層電子元件的制造方法，其中所述選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接還包括選擇性配置所述至少一個延伸長度接片連接的長度、寬度和/或厚度中的至少一種以選擇性確定所述元件的等效串聯(lián)電阻。
37、如權利要求35所述的多層電子元件的制造方法，其中所述選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接還包括將所述至少一個延伸長度接片連接選擇性配置為分別延伸至相關的所述絕緣層的第一表面的至少兩個邊緣。
38、如權利要求35所述的多層電子元件的制造方法，還包括將所述第一導電端子層材料和所述第二導電端子層材料配置成在其間沿著所述第一和第二電極層兩者的部分所述至少一個邊緣形成間隙，由此所述電流路徑包括從所述第一導電端子層經(jīng)過所述多個第一電極層和多個第二電極層至所述第二導電端子層形成的電流回路區(qū)域，所述電流回路區(qū)域與相關的電路板協(xié)作用于形成各電流抵消路徑，以降低所述元件的等效串聯(lián)電感。
39、如權利要求38所述的多層電子元件的制造方法，還包括最小化所述間隙處的端子層材料間隔，從而隨著所述間隙減小，提供所述元件的等效串聯(lián)電感的減小。
40、如權利要求38所述的多層電子元件的制造方法，還包括最小化所述間隙處的端子層材料間隔，以最小化所述間隙，但各延伸長度接片連接不交疊，從而提供所述元件的等效串聯(lián)電感的相對減小，同時改善所述元件的高頻性能。
41、如權利要求39所述的多層電子元件的制造方法，其中所述多層電子元件包括垂直取向的多層陶乾去耦電容器。
42、一種電路板組合體的制造方法，包括如權利要求41所述提供多層電子元件；提供電路板；在所述電路板的同一側形成多個導電線路且將所述多個導電線路配置為分別接合所述第一導電端子層材料和所述第二導電端子層材料；在所述電路板中形成第一導電平面；在所述電路板中形成第二導電平面；以及穿過所述電路板形成多個導電通路且將所述多個導電通路配置為分別將各所述第一和第二導電端子層材料與所述電路板中的所述導電平面相耦接。
43、如權利要求42所述的電路板組合體的制造方法，其中將所述第一導電端子層材料提供為功率路徑或信號路徑之一；以及將所述第二導電端子層材料提供為接地平面。
44、如權利要求35所述的電路板組合體的制造方法，還包括在每個所述絕緣層上形成至少一個邊緣接片部分，所述至少一個邊緣接片部分與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，并選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
45、如權利要求44所述的電路板組合體的制造方法，其中所述形成至少一個邊緣接片部分包括將所述邊緣端子部分選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸。
46、如權利要求44所述的電路板組合體的制造方法，其中所述形成至少一個邊緣接片部分包括將每一個所述邊緣接片部分選擇性配置為分別與相關的所述絕緣層的第一表面的所述至少一個延伸長度接片連接并聯(lián)電連接，以相對降低所述延伸長度接片連接的等效電阻。
47、如權利要求35所述的電路板組合體的制造方法，還包括提供至少一個第二延伸長度接片連接，所述至少一個第二延伸長度接片連接分別從每個所述導電層的主電極區(qū)域延伸到其各自絕緣層的第一表面的至少一個邊緣，從而為每個各自的導電層提供雙通道，以提供所述元件的相對減小的等效電感。
48、如權利要求47所述的電路板組合體的制造方法，還包括在每個所述絕緣層上形成至少一個邊緣接片部分，所述至少一個邊緣接片部分與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，并選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每一個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
49、如權利要求35所述的電路板組合體的制造方法，其中將所述多層電子元件提供為垂直取向的多層陶瓷雙電容器型去耦多電極電容器；為所述第一和第二電極層的每個提供至少兩個邊緣接片部分，所述至少兩個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，并且其選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料；為所述多層電子元件提供多個第三和第四電極層，每個第三電極層包括第三絕緣層和第三導電層，所述第三絕緣層具有由四個邊緣界定的第一和第二表面，所述第三導電層覆蓋所述第三絕緣層的部分所述第一表面，并且具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第三導電層的主電極區(qū)域延伸至所述第三絕緣層的第一表面的至少兩個對應邊緣，所述多個第四電極層的每個與所述多個第三電極層交替堆疊并包括其鏡像，每個第四電極層包括第四絕緣層和第四導電層，所述第四絕緣層具有由四個邊緣界定的第一和第二表面，所述第四導電層覆蓋所述第四絕緣層的部分所述第一表面，并具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第四導電層的主電極區(qū)延伸至所述第四絕緣層的第一表面的至少兩個邊緣。
50、如權利要求49所述的電路板組合體的制造方法，還包括在各所述第三和第四絕緣層的每個上形成至少一個邊緣接片部分，所述至少一個邊緣接片部分與相關的所述第三和第四導電層各自的所述主電極區(qū)域電隔離，并選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
51、一種電路板和電子元件組合體的制造方法，所述組合體包括多層接點柵格饋通型垂直取向的陶乾電容器，所述電容器安裝在多層印刷電路板上，用于信號電平線的有效過濾功能和功率電平線或電路平面的去耦，并且用以提供所述電子元件的可控等效串聯(lián)電阻，所述組合體包括提供多個第一電極層，每個第一電極層包括第一絕緣層和第一導電層，所述第一絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第一導電層覆蓋所述第一絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第一導電層的主電極區(qū)域延伸至所述第一絕緣層的第一表面的至少一個邊緣的至少一個延伸長度接片連接；提供多個第二電極層，所述多個第二電極層包括所述多個第一電極層的鏡像，每個第二電極層包括第二絕緣層和第二導電層，所述第二絕緣層具有由四個邊緣界定的第一表面和第二表面，所述第二導電層覆蓋所述第二絕緣層的部分所述第一表面并且具有主電極區(qū)域和從所述第二導電層的主電極區(qū)域延伸至所述第二絕緣層的第一表面的至少一個邊緣的至少一延伸長度接片連接；以各交替的層定位所述第一和第二電極層；提供第一導電端子層材料，所述第一導電端子層材料覆蓋部分所述第一電極層，并且電連接所述多個第一電極層中每個的所述第一導電層；提供第二導電端子層材料，所述第二導電端子層材料覆蓋部分所述第二絕緣層，并且電連接所述多個第二電極層中每個的所述第二導電層；在所述電路板的同一側形成多個導電線路，所述多個導電線路配置成分別接合所述第一導電端子層材料和所述第二導電端子層材料；在所述電路板中形成第一導電平面；在所述電路板中形成第二導電平面；穿過所述電路板形成多個導電通路，所述多個導電通路配置為分別將所述第一和第二導電端子層材料與形成于所述電路板中的所述導電平面相耦接；將所述第一導電層材料提供為功率路徑或信號路徑之一；將所述第二導電層材料提供為接地平面；以及選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接從而選擇性確定到這樣的各導電層的各路徑的有效長度，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和所述多個第二電極層到所述第二導電端子層形成電流路徑，所述電流路徑與所述電路板協(xié)作以用于為所述元件形成具有可控等效串聯(lián)電阻的各電流路徑。
52、如權利要求51所述的電路板和電子器件組合體的制造方法，還包括將所述第一導電端子層和所述第二導電端子層配置成在其間沿著所述第一和第二電極層兩者的部分所述至少一個邊緣形成間隙，由此從所述第一導電端子層經(jīng)過所述多個第一電極層和多個第二電極層至所述第二導電端子層形成電流回路區(qū)域，所述電流回路區(qū)域與所述導電線路、所述導電通路以及所述導電平面協(xié)作以形成各電流抵消路徑，以減小所述元件的等效串聯(lián)電感，最小化所述間隙處的所述端子層材料間隔，從而隨著所述間隙減小，提供所述元件的等效串聯(lián)電感的減小。
53、如權利要求51所述的電路板和電子元件組合體的制造方法，還包括選擇性配置所述第一和第二導電層各自的所述至少一個延伸長度接片連接的長度、寬度和/或厚度中的至少一種，以選擇性確定所述元件的等效串聯(lián) 電阻。
54、如權利要求51所述的電路板和電子元件組合體的制造方法，還包括將所述第一和第二導電層各自的所述至少一個長度接片連接選擇性配置為分別延伸至相關的所述絕緣層的第一表面的至少兩個邊緣。
55、如權利要求51所述的電路板和電子元件組合體的制造方法，還包括在每個所述絕緣層上形成至少一個邊緣接片部分，所述至少一個邊緣接片部分與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，并選沖奪性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每一個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
56、如權利要求51所述的電路板和電子元件組合體的制造方法，還包括將所述至少一個邊緣端子部分的每個選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸。
57、如權利要求51所述的電路板和電子元件組合體的制造方法，還包括提供至少一個第二延伸長度接片連接，所述至少一個第二延伸長度接片連接分別從每個所述導電層的主電極區(qū)域延伸到其各自絕緣層的第一表面的至少一個邊緣，從而為每個各自的導電層提供雙通道，以提供所述元件的相對減小的等效電感。
58、如權利要求51所述的電路板和電子元件組合體的制造方法，還包括在各所述絕緣層的每個上形成至少一個邊緣接片部分，所述至少一個邊緣接片部分與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離且選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
59、如權利要求51所述的電路板和電子元件組合體的制造方法，其中將所述多層電子元件提供為垂直取向的多層陶瓷雙電容器型去耦多電極電容器；為所述第一和第二電極層的每個提供至少兩個邊緣接片部分，所述至少兩個邊緣接片部分形成于各所述絕緣層的每個上且與相關的所述第一和第二導電層各自的所述主電極區(qū)域電隔離，且選擇性配置為分別沿相關的所述絕緣層的第一表面的至少兩個邊緣延伸，每個所述接片部分提供邊緣集結區(qū) 域以用于在該處形成端子材料；為所述多層電子元件提供多個第三和第四電極層，每個第三電極層包括第三絕緣層和第三導電層，所述第三絕緣層具有由四個邊緣界定的第一和第二表面，所述第三導電層覆蓋所述第三絕緣層的部分所述第一表面，并且具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第三導電層的主電極區(qū)域延伸至所述第三絕緣層的第一表面的至少兩個對應邊緣，所述多個第四電極層的每個與所述多個第三電極層交替堆疊并包括其鏡像，每個第四電極層包括第四絕緣層和第四導電層，所述第四絕緣層具有由四個邊緣界定的第一和第二表面，所述第四導電層覆蓋所述第四絕緣層的部分所述第一表面，并具有主電極區(qū)域和至少兩個延伸長度接片連接，所述至少兩個延伸長度接片連接從所述第四導電層的主電極區(qū)延伸至所述第四絕緣層的第一表面的至少兩個邊緣。
60、如權利要求59所述的電路板和電子元件組合體的制造方法，還包括在各所述第三和第四絕緣層的每個上形成至少一個邊緣接片部分，所述至少一個邊緣接片部分與相關的所述第三和第四導電層各自的所述主電極區(qū)域電隔離，并選擇性配置為分別沿相關的所述絕緣層的第一表面的至少一個邊緣延伸，每個所述接片部分提供邊緣集結區(qū)域以用于在該處形成端子材料。
全文摘要
本發(fā)明涉及一種提供可控等效串聯(lián)電阻(ESR)去耦電容器設計的裝置及方法，其在信號和功率濾波技術上具有廣泛應用。所述電容器設計提供在與信號電平和功率電平環(huán)境均有關的去耦應用中使用的特性?？煽氐刃Т?lián)電阻(ESR)是通過在器件中為活性電極層提供延伸長度接片連接來實現(xiàn)。
文檔編號H01G4/228GK101369487SQ200810171470
公開日2009年2月18日申請日期2008年6月13日優(yōu)先權日2007年6月13日
發(fā)明者安德魯·P·里特, 瑪麗安娜·貝羅利尼, 金伯利·L·范阿爾斯丁申請人:阿維科斯公司

完整全部詳細技術資料下載