專利名稱：大陣列cmos圖像傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及互補金屬氧化物半導(dǎo)體(CMOS)圖像傳感器技術(shù)領(lǐng)域，尤其 涉及大陣列CMOS圖像傳感器及其制造方法。
背景技術(shù)：
CMOS圖像傳感器由像素陣列、行列選通、模擬信號放大輸出及數(shù)字信號 處理等幾個單元組成，并集成在一個芯片上。由于受光刻工藝的限制，大陣 列和大尺寸不易實現(xiàn)，因此應(yīng)用中受到限制，使得CMOS圖像傳感器的優(yōu)勢不 易發(fā)揮。例如，X光胸透已經(jīng)開始從膠片化向數(shù)字化發(fā)展，但由于成像面積要 和人體幾何尺寸相適應(yīng)，因此圖像傳感器的面積要足夠大?，F(xiàn)有的方法是釆 用液晶顯示屏(LCD, Liquid Cristal Display)中薄膜場效應(yīng)晶體管(TFT， Thin Film Transistor)的工藝用非晶硅或多晶硅制造，這兩種材料雖然面積可以很 大，但是這兩種材料缺點太多，造成圖像的噪聲大，品質(zhì)難以提升。其中， 最著名的是非晶硅光致衰退效應(yīng)(S-W, Steabler-Wronski)，即薄膜經(jīng)4支長時 間的強光照射或電流通過，在其內(nèi)部將產(chǎn)生缺陷而使薄膜的使用性能下降。 因此，業(yè)界又展開了對傳統(tǒng)的單晶珪CMOS圖像傳感器集成的研究。
在用單晶硅CMOS圖像傳感器的工藝中，將上述電路用拼接工藝集成在硅 的一面，參照圖l，為現(xiàn)有技術(shù)中圖像傳感器示意圖。圖l中包括像素陣列l(wèi)l、 行輸出選通電路12、列輸出選通電路13、模擬和數(shù)字電路14組成，其中像 素陣列l(wèi)xl至NxM由單個晶圓制成并拼接在一起，其他電路獨立制成完成，最 后與像素陣列拼接在一起。
但是，在對現(xiàn)有技術(shù)進行研究和實踐的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)存在 如下缺點1) 現(xiàn)有技術(shù)中，電路的幾何尺寸必須完全符合像素陣列尺寸，否則無法 拼接。
2) 由于像素陣列和外圍電路必須完全——對接，晶圓使用量大，因此成 本較高。
3)由于模擬電路和數(shù)字電路圖形不具備重復(fù)性，因此在拼接過程中，復(fù) 雜度大，且在制程過程中，所需的光罩數(shù)量也會較多，因此成本高。
4)在X光成像中，射線會對電路造成損害，使得電路工作不正常，可靠 性降低。
綜上可知，上述CMOS圖像傳感器制造工藝難度大，成本高，且可靠性低。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，提供大陣列CMOS圖像傳感器及其制造方 法，以簡化CMOS圖像傳感器工藝難度、降低成本，并提高圖像傳感器可靠 性。
為解決上述問題，本發(fā)明提供了一種大陣列CMOS圖像傳感器，包括 像素陣列芯片和外圍電路處理芯片，所述外圍電路芯片位于像素陣列芯片的
背面，并與像素陣列芯片連接。
可選的，所述像素陣列芯片背部有連線，所述外圍電路芯片通過晶圓粘 合與所述連線及^f象素陣列芯片粘連。
可選的，所述像素陣列芯片與外圍電路芯片通過印刷電路板連接。
可選的，通過印刷電絲4反連4妄時，通過側(cè)面連線連4妄。
可選的，通過印刷電路板連接時，采用通孔連接。
所述外圍電路芯片包括行輸出選通電路、列輸出選通電路，以及模擬和 數(shù)字電路。本發(fā)明還提供了一種大陣列CMOS圖像傳感器制造方法，包括將像素 陣列制成像素陣列芯片；將像素陣列之外的外圍電路制成外圍電路芯片；將 外圍電路芯片放置在像素陣列芯片的背面；將外圍電路芯片與所述像素陣列 芯片連接。
可選的，當所述像素陣列芯片背部有連線時，所述將外圍電路芯片與所 述像素陣列芯片連接具體為將所述外圍電路芯片通過晶圓粘合與所述像素
陣列芯片及連線粘接在一起。
可選的，所述將外圍電路芯片與所述像素陣列芯片連接具體為用印刷 電路板將所述外圍電路芯片與所述像素陣列芯片連接。
可選的，在用印刷電路板將所述外圍電路芯片與所述像素陣列芯片連接 具體為通過側(cè)面連線或通孔將所述外圍電路芯片與所述像素陣列芯片連接。
從以上技術(shù)方案可以看出，本發(fā)明相對于現(xiàn)有技術(shù)具有如下優(yōu)點
1) 由于將像素陣列和外圍電路分開，唯一的需要拼接工藝的是像素陣列， 而像素陣列是由一個完全重復(fù)的幾何圖形構(gòu)成，其拼接難度小，成品率高， 非常適合大尺寸的像素。
2) 由于像素陣列的拼接和外圍電路分開，因此外圍電路芯片無需和像素 陣列點對點拼接，外圍電路的幾何尺寸可以變小，在單位晶圓內(nèi)可以生產(chǎn)更 多的芯片，可以節(jié)省成本。
3) 通常像素陣列所需的金屬少于三層，而外圍電路由于電路復(fù)雜，晶體 管多，所需的金屬層多，因此，將外圍電路芯片與像素陣列芯片分別制造， 利于優(yōu)化和節(jié)省布線。且由于不需要行、列選通電路的拼接，光罩只需要兩 套，而現(xiàn)有技術(shù)中至少要4-5套，因此一次成本可大大降低。
4) 由于像素陣列芯片的屏蔽，因此輻射對下層外圍電路芯片的干擾較小， 因此可以提高圖像傳感器的可靠性，提高輸出圖像的質(zhì)量。綜上可知，本發(fā)明使得大陣列CMOS圖像傳感器的制造工藝大為簡化，
并且能夠提高成品率，降低成本，并提高輸出圖像的質(zhì)量。


圖1是現(xiàn)有技術(shù)中大陣列CMOS圖像傳感器示意圖； 圖2是本發(fā)明中大陣列CMOS圖像傳感器實施例一側(cè)面示意圖； 圖3是本發(fā)明中大陣列CMOS圖4象傳感器實施例一背面示意圖； 圖4是本發(fā)明中大陣列CMOS圖像傳感器實施例二側(cè)面示意圖； 圖5是本發(fā)明中大陣列CMOS圖像傳感器制造方法流程圖。
具體實施例方式
本發(fā)明提供一種大陣列CMOS圖像傳感器及其制造方法，本發(fā)明的核心 思想是將像素陣列的拼接和外圍電路分開，通過一個單獨的芯片完成外圍電 路功能，以降低工藝難度，并能夠降低成本，提高輸出圖像質(zhì)量。
為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚、明了，以下參照附圖， 通過具體實施例進行詳細說明。
圖2為本發(fā)明實施例一中大陣列CMOS圖像傳感器側(cè)面示意圖，圖3為 本發(fā)明實施例一中大陣列CMOS圖像傳感器背面圖，以下結(jié)合圖2和圖3進 行說明該CMOS圖像傳感器包括像素陣列芯片21和外圍電路芯片22,外 圍電路芯片22位于像素陣列芯片21的背面，并與像素陣列芯片通過連線23 連接。其中，像素陣列芯片21上的像素陣列211可以采用現(xiàn)有工藝拼接像素， 例如，像素陣列芯片211可以采用線寬大于0.13um的工藝制成。
外圍電路芯片22集成有行輸出選通電路、列輸出選通電路、模擬和數(shù)字 電路。
在具體實施中，可以釆用晶圓粘合(waferbonding)工藝將外圍電3各芯片22與像素陣列芯片21以及連線23粘接在一起。
可見，本實施例所述的大陣列CMOS圖像傳感器，由于將像素陣列和外 圍電路分開，唯一的需要拼接工藝的是像素陣列，而像素陣列是由一個完全 重復(fù)的幾何圖形構(gòu)成，其拼接難度小，成品率高，非常適合大尺寸的像素。 同樣由于像素陣列的拼接和外圍電路分開，因此外圍電路芯片無需和像素陣 列點對點拼接，外圍電路的幾何尺寸可以變小，在單位晶圓內(nèi)可以生產(chǎn)更多 的芯片，可以節(jié)省成本。并且，通常像素陣列所需的金屬少于三層，而外圍 電路由于電路復(fù)雜，晶體管多，所需的金屬層多，因此，將外圍電路芯片與 像素陣列芯片分別制造，利于優(yōu)化和節(jié)省布線。且由于不需要行、列選通電 路的拼接，光罩只需要兩套，而現(xiàn)有技術(shù)中至少要4-5套，因此一次成本可大 大降低。由于像素陣列芯片的屏蔽，因此輻射對下層外圍電路芯片的干擾較 小，因此可以提高圖像傳感器的可靠性，提高輸出圖像的質(zhì)量。
綜上可知，本發(fā)明使得大陣列CMOS圖像傳感器的制造工藝大為簡化， 并且能夠提高成品率，降低成本，并提高輸出圖像的質(zhì)量。
可以理解的是，上述CMOS圖像傳感器中，像素陣列芯片與外圍電路芯 片還可以采用其他方式進行連接，以下舉另一個實施例進行說明。
參照圖4,為本發(fā)明中大陣列CMOS圖像傳感器實施例二側(cè)面示意圖。 與實施例一的不同之處在于，像素陣列芯片21與外圍電路芯片22通過印刷 電路板(PCB, Print Circuit Board) 41進行連接，這樣像素陣列芯片背部就無 需制造連線，連線可以在PCB上完成。
在具體實施中，像素陣列芯片向背部的連接可以從側(cè)面連線，也可以用 貫穿硅的通孔(TSV， Though Silicon Via )連接。如圖4所示，即為通過TSV42 連接。使用TSV,可以使得連線孔的尺寸縮小。
TSV不通過封裝，因此連線可以變得更短，連線長度可以縮短到與芯片厚度相等，通過芯片的垂直堆疊來代替水平分布，因此可以顯著縮短芯片模 塊之間的平均互連長度。TSV可以實現(xiàn)高密度、高深寬比的連"^妄，因此能夠 實現(xiàn)復(fù)雜的多片全硅系統(tǒng)集成。且通過芯片間的垂直連接代替長的水平互連，
可以顯著減小RC時延。
PCB通過連線或TSV，可以將行列選通信號從外圍電路芯片22傳輸?shù)较?素陣列芯片21，將像素陣列芯片21的輸出信號傳輸?shù)较聦拥耐鈬娐沸酒?22中。
從本實施例同樣可以看出，由于將像素陣列和外圍電路分開，唯一需要 拼接工藝的是像素陣列，而像素陣列是由一個完全重復(fù)的幾何圖形構(gòu)成，其 拼接難度小，成品率高，非常適合大尺寸的像素。同樣由于像素陣列的拼接 和外圍電路分開，因此外圍電路芯片無需和像素陣列點對點拼接，外圍電路 的幾何尺寸可以變小，在單位晶圓內(nèi)可以生產(chǎn)更多的芯片，可以節(jié)省成本。 并且，通常像素陣列所需的金屬少于三層，而外圍電路由于電路復(fù)雜，晶體 管多，所需的金屬層多，因此，將外圍電路芯片與像素陣列芯片分別制造， 利于優(yōu)化和節(jié)省布線。且由于不需要行、列選通電路的拼接，光罩只需要兩 套，而現(xiàn)有技術(shù)中至少要4-5套，因此一次成本可大大降低。由于像素陣列芯 片的屏蔽，因此輻射對下層外圍電路芯片的干擾較小，因此可以提高圖像傳 感器的可靠性，提高輸出圖像的質(zhì)量。綜上可知，本發(fā)明使得大陣列CMOS 圖像傳感器的制造工藝大為簡化，并且能夠提高成品率，降低成本，并提高 輸出圖像的質(zhì)量。
為使本領(lǐng)域技術(shù)人眼更好地理解和實現(xiàn)本發(fā)明，以下對制造上述實施例 中大陣列CMOS圖像傳感器的方法進行對應(yīng)介紹
參照圖5,為本發(fā)明中大陣列CMOS圖像傳感器制造方法流程圖。
S501、將像素陣列制成像素陣列芯片；在制成像素陣列芯片過程中，由于像素尺寸大，可以采用現(xiàn)有低成本工
藝對像素陣列進行拼接。例如，可以采用線寬大于0.18um的工藝制成。
像素陣列由一個完全重復(fù)的幾何圖形構(gòu)成，因此其拼接難度較小，成品 率高，非常適合大尺寸的像素陣列。
S502、將像素陣列之外的外圍電路制成外圍電路芯片；
外圍電路芯片集成有行輸出選通電路、列輸出選通電路，以及模擬和數(shù) 字電路。由于像素陣列一般所需的金屬層少于三層，而外圍電路較復(fù)雜，晶 體管多，因此所需的金屬層多，將像素陣列與外圍電路獨立封裝，利于優(yōu)化 和節(jié)省布線。
S503 、將外圍電路芯片放置在像素陣列芯片的背面；
將外圍電路芯片放置在像素芯片的背面，受像素陣列芯片的屏蔽，因此 可以避免輻射的影響，可以保證電路工作正常，增強可靠性，并提高圖像輸 出質(zhì)量。因此適用于在X光成像等具有輻射的環(huán)境。
S504、將外圍電路芯片與所述像素陣列芯片連接。
可以釆用晶圓粘合工藝將外圍電路芯片、像素陣列芯片以及像素陣列芯 片背部的連線粘接在一起，也可以在外圍電路芯片和像素陣列芯片中間用 PCB連4妄。在PCB上，可以采用側(cè)面連線的方式，也可以采用TSV方式。 TSV方式可以使連線孔的尺寸縮小，通過這些連線，可以將行、列選通信號 從外圍電路芯片傳輸?shù)较袼仃嚵行酒?，將像素陣列芯片的輸出信號傳輸?shù)酵?圍電路芯片中。
本實施例所述的制造方法，雖然從工藝角度看比較簡單，但是正是通過 將像素陣列與外圍電路分開，使得唯一需要拼接工藝的是像素陣列，而像素
陣列是由一個完全重復(fù)的幾何圖形構(gòu)成，其拼接難度小，成品率高，非常適 合大尺寸的像素。同樣由于像素陣列的拼接和外圍電路分開，因此外圍電路芯片無需和像素陣列點對點拼接，外圍電路的幾何尺寸可以變小，在單位晶 圓內(nèi)可以生產(chǎn)更多的芯片，可以節(jié)省成本。并且，通常像素陣列所需的金屬 少于三層，而外圍電路由于電路復(fù)雜，晶體管多，所需的金屬層多，因此， 將外圍電路芯片與像素陣列芯片分別制造，利于優(yōu)化和節(jié)省布線。且由于不 需要行、列選通電路的拼接，光罩只需要兩套，而現(xiàn)有技術(shù)中至少要4-5套， 因此一次成本可大大降低。由于像素陣列芯片的屏蔽，因此輻射對下層外圍 電路芯片的干擾較小，因此可以提高圖像傳感器的可靠性，提高輸出圖像的
質(zhì)量。綜上可知，本發(fā)明使得大陣列CMOS圖像傳感器的制造工藝大為簡化， 并且能夠提高成品率，降低成本，并提高輸出圖像的質(zhì)量。
本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何 本領(lǐng)域^t術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和 修改，因此本發(fā)明的保護范圍應(yīng)當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
1. 一種大陣列CMOS圖像傳感器，其特征在于，包括像素陣列芯片和外圍電路處理芯片，所述外圍電路芯片位于像素陣列芯片的背面，并與像素陣列芯片連接。
2. 根據(jù)權(quán)利要求1所述的大陣列CMOS圖像傳感器，其特征在于，所述像素 陣列芯片背部有連線，所述外圍電路芯片通過晶圓粘合與所述連線及像素 陣列芯片粘連。
3. 根據(jù)權(quán)利要求1所述的大陣列CMOS圖像傳感器，其特征在于，所述像素 陣列芯片與外圍電路芯片通過印刷電路板連接。
4. 根據(jù)權(quán)利要求3所述的大陣列CMOS圖像傳感器，其特征在于，所述通過 印刷電路板連接時，通過側(cè)面連線連接。
5. 根據(jù)權(quán)利要求3所述的大陣列CMOS圖像傳感器，其特征在于，所述通過 印刷電路板連接時，采用通孔連接。
6. 根據(jù)權(quán)利要求1至5任一項所述的大陣列CMOS圖像傳感器，其特征在于， 所述外圍電路芯片包括行輸出選通電路、列輸出選通電路，以及模擬和數(shù) 字電路。
7. —種大陣列CMOS圖像傳感器制造方法，其特征在于，包括 將像素陣列制成像素陣列芯片；將像素陣列之外的外圍電路制成外圍電路芯片； 將外圍電路芯片放置在像素陣列芯片的背面； 將外圍電路芯片與所述像素陣列芯片連接。
8. 根據(jù)權(quán)利要求7所述的大陣列CMOS圖像傳感器制造方法，其特征在于， 當所述像素陣列芯片背部有連線時，所述將外圍電路芯片與所述像素陣列 芯片連接具體為將所述外圍電路芯片通過晶圓粘合與所述像素陣列芯片及連線粘接在一起。
9. 根據(jù)權(quán)利要求7所述的大陣列CMOS圖像傳感器制造方法，其特征在于, 所述將外圍電路芯片與所述像素陣列芯片連接具體為用印刷電路板將所述外圍電路芯片與所述像素陣列芯片連接。
10. 根據(jù)權(quán)利要求9所述的大陣列CMOS圖像傳感器制造方法，其特征在于， 在用印刷電路板將所述外圍電路芯片與所述像素陣列芯片連接具體為 通過側(cè)面連線或通孔將所述外圍電路芯片與所述像素陣列芯片連接。
全文摘要
一種大陣列CMOS圖像傳感器，包括像素陣列芯片和外圍電路處理芯片，所述外圍電路芯片位于像素陣列芯片的背面，并與像素陣列芯片連接。及所述大陣列CMOS圖像傳感器制造方法，其特征在于，包括將像素陣列制成像素陣列芯片；將像素陣列之外的外圍電路制成外圍電路芯片；將外圍電路芯片放置在像素陣列芯片的背面；將外圍電路芯片與所述像素陣列芯片連接。所述大陣列CMOS圖像傳感器及其制造方法能夠簡化CMOS圖像傳感器工藝難度、降低成本，并提高圖像傳感器可靠性。
文檔編號H01L27/146GK101533836SQ20081017278
公開日2009年9月16日 申請日期2008年12月12日 優(yōu)先權(quán)日2008年12月12日
發(fā)明者謹 周 申請人:昆山銳芯微電子有限公司