專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件以及一種用于制造該器件的方法， 更具體地，涉及一種雙端口 (dual port)靜態(tài)隨機存取存儲器 (SRAM)的布局結構以及用于形成該結構的方法。
背景技術：
可能存在一種對高集成和大容量的半導體器件的需求。具有穩(wěn) 定且平穩(wěn)的操作的更快的半導體器件可能也是很重要的。 一些技 術，諸如微型機械技術(micro-machined technology )、微型器件才支 術和電3各i殳"H"才支術(circuit design technology )可以乂人這才羊的半導體 中受益，以便可以提高諸如動態(tài)隨機存取存儲器(DRAM)或靜態(tài) 隨機存取存儲器(SRAM)的半導體存儲單元技術。例如，在靜態(tài) 隨機存取存儲器(SRAM )的領域中，雙端口 SRAM可以是有益的， 其中，相比于單端口 SRAM，該雙端口 SRAM可以更快地才丸行讀 寫操作。單端口 SRAM可以包括一個單位存儲單元，該單位存儲單 元可以包括六個晶體管。其可以使用兩個負載晶體管(load transistor )、 兩個馬區(qū)動曰曰曰體管和兩個有源、晶體管(active transistor )， 它們可以順序地執(zhí)行讀寫操作。雙端口 SRAM可以增加兩個有源晶體管至單端口 SRAM，且可以在雙才莫式(dual mode)下扭J亍讀寫梯: 作。因此，其可以被用于超高速存儲器件。
圖1是示出了只又端口 SRAM中的第三線、第三通孔(via)以 及第四線的附圖。圖2是示出了雙端口 SRAM的單位單元區(qū)中的第 三線和第三通孔的附圖。圖3是示出了乂又端口 SRAM的第三通孔和 第四線的附圖。
參照圖1至圖3， SRAM可以包4舌多個單位存4諸單元1。每個 單位存儲單元1可以具有形成在有源區(qū)中的晶體管?？梢栽诰w管 上和/或上方順序地形成絕鄉(xiāng)彖層、通孔和線。圖1至圖3示出了第三 線31和第三通孔41，該第三通孔41可以電連4妄至第三線31且可 以在第三線31的上側上和/或上方形成。可以在第三通孔41的上側 上和/或上方形成第四線51,其中該第四線51可以電連4姿至第三通 孔41。
圖3示出了第三通3L 41和第四線51，其中該第四線51可以形 成在第三通孔41的上側上和/或上方。部分第四線51可以突出，其 中可以在該部分第四線51中形成第三通3L41。在單元區(qū)10外部的 線區(qū)32的寬度Wl可以形成達到大約0.28|am。在單元區(qū)10外部的 線區(qū)32與單元區(qū)10內(nèi)部的第三線31之間的間隔W2可以形成達 到大約0.32 (am。 乂人而，4立線(bit line ) 61和^f立線62可以在;f皮jt匕相 向的方向上突出，其中位線61和位線62可以布置在單位存儲單元 1中的單元區(qū)IO的上側。因為在相互突出的部分處的4立線61和^f立 線62之間的間隔可能很狹窄，所以可能存在問題，其中該問題指 的是，當沉積銅并實施CMP工藝以形成第四線51時位線61和位 線62可能相互電連4妄。因此，雙端口 SRAM可能短^各和/或該雙端 口 SRAM可能不工作。這樣可能減小SRAM的產(chǎn)品產(chǎn)量(production yield )。

發(fā)明內(nèi)容
本發(fā)明實施例涉及一種半導體器件以及制造半導體器件的方
法。本發(fā)明實施例涉及一種雙端口靜態(tài)隨機存取存儲器(SRAM) 的布局結構及其形成方法。
本發(fā)明實施例涉及一種雙端口 SRAM的布局結構以及用于形 成該結構的方法，該只又端口 SRAM的布局結構及其形成方法可以防 止出J見問題，其中該問題指的是可以布置在乂又端口 SRAM的單元區(qū) 中的位線可能相互形成電連接。
才艮才居本發(fā)明實施例，在乂又端口 SRAM的布局結構中多個線和通 孔可以電連4妄，該雙端口 SRAM的布局結構可以包括下列中的至少 一個在存儲單元的單元區(qū)中電連接的第一線；可以在第一線的上 側上和/或上方順序堆疊的第一通孔、第二線、第二通孔、第三線、 第三通孔以及第四線，這里，在單元區(qū)的上側上和/或上方布置的第 四線可以以直線的形式相互平4于i也形成。
才艮才居本發(fā)明實施例，在乂又端口 SRAM的布局結構中多個線和通 孔可以電連4妄， 一種用于制造該雙端口 SRAM的布局結構的方法可 以包括下列中的至少 一個在存儲單元的單元區(qū)中形成可以相互電 連"l妄的第一線；形成可以在第一線的上側上和/或上方順序堆疊的第 一通孔、第二線、第二通孔、第三線、第三通孔以及第四線，這里， 在單元區(qū)的上側上和/或上方布置的第四線可以以直線的形式相互 平4亍i也形成。


圖1是示出了雙端口 SRAM的第三線、第三通孔以及第四線的附圖。圖2是示出了雙端口 SRAM的單4立單元區(qū)中的第三線和第三通 孑L的附圖。
圖3是示出了雙端口 SRAM的第三通孔和第四線的附圖。
實例圖4是示出了才艮據(jù)本發(fā)明實施例的雙端口 SRAM的第三 線、第三通3L以及第四線的附圖。
實例圖5是示出了才艮據(jù)本發(fā)明實施例的雙端口 SRAM的單位單 元區(qū)中的第三線和第三通孔的附圖。
實例圖6是示出了才艮據(jù)本發(fā)明實施例的雙端口 SRAM的第三通 孔和第四線的附圖。
具體實施例方式
實例圖4是示出了根據(jù)本發(fā)明實施例的雙端口 SRAM的第三 線、第三通孔以及第四線的附圖。實例圖5是示出了根據(jù)本發(fā)明實 施例的雙端口 SRAM的單位單元區(qū)中的第三線和第三通孔的附圖。 實例圖6是示出了根據(jù)本發(fā)明實施例的雙端口 SRAM的第三通孔和 第四線的附圖。
參照實例圖4至圖6， SRAM可以包括多個單位存儲單元101。 每個單位存儲單元101可以具有形成在有源區(qū)中的晶體管?？梢栽?晶體管上和/或上方順序地形成絕纟彖層、通孔和線?？梢园吹谝痪€、 第一通孔、第二線、第二通孔、第三線131、第三通孔141和第四 線151的堆疊順序來形成通孔和線。
根據(jù)本發(fā)明實施例，可以改進第三線131、第三通孔141以及 第四線151的結構。第三線131可以電連"l妄至第二通孔?？梢栽诘?三線131的上側上和/或上方形成第三通孔141。可以在第三通道141上側上和/或上方形成第四線151。為了防止部分第四線151突出， 可以擴大間隔W2。間隔W2可以在第三線131和第三線區(qū)132之 間并直至第三線區(qū)132，其中間隔W2可以^立于單元區(qū)110的內(nèi)部， 而第三線區(qū)132可以4立于單元區(qū)110的外部?？梢詼p小第三線區(qū)132 的寬度Wl，而增加第三線區(qū)132與第三線131之間的間隔W2。 可以減小第四線151的寬度，而增加第四線151之間的間隔。
可以調(diào)整第三通孔141的^f立置，其中該第三通3L 141可以連4妾 在第四線151和第三線131之間。這樣可以〗吏以直線的形式形成第 四線151成為可能?？梢圆贾迷趩卧獏^(qū)110外部的第三線區(qū)132的 寬度W1可以形成達到大約0.19pm到0.21^m。第三線區(qū)132與第 三線131之間的間隔W2可以形成達到大約0.31|im到0.33pm，其 中第三線131可以布置在單元區(qū)110的內(nèi)部?？梢詼p小第三線區(qū)132 的寬度Wl，而增加第三線區(qū)132與第三線131之間的間隔W2。 才艮據(jù)本發(fā)明實施例，不4又可以移動第三通孔141，而且還可以以直 線的形式形成第四線151，其中第三通孔141可以置于第三線 的上側上和/或上方，而第四線151可以置于第三通3L 141的上側上 和/或上方。置于單4立存々者單元101的單元區(qū)110的上側上和/或上 方的位線161和位線162中的任何一個可以是位線，而另一個可以 是互4卜^f立線(complementary bit line )。與對目關的才支術不同，4立線161 和位線162可以以基本上成直線的形式形成。包括位線161和位線 162的第四線151的寬度可以形成達到大約0.19fmi到0.21[im。才艮 據(jù)本發(fā)明實施例，第四線151之間的間隔可以形成達到大約0.31|am 到0.33(am。
參照附圖將描述形成才艮據(jù)本發(fā)明實施例的雙端口 SRAM的布 局結構的方法。4艮據(jù)本發(fā)明實施例，用于形成才艮據(jù)本發(fā)明實施例的 乂又端口 SRAM的布局結構的方法可以形成如實例圖4至圖6中所示出的只又端口 SRAM的布局結構，在該乂又端口 SRAM的布局結構中 多個線和通孔可以電連4妄。
根據(jù)本發(fā)明實施例，可以形成第一線，該第一線可以電連接至 存4諸單元101的單元區(qū)?？梢栽诘谝痪€的上側上和/或上方形成第一 通孑L，可以在第一通3L的上側上和/或上方形成第二線?？梢栽诘诙?線的上側上和/或上方形成第二通孔?？梢栽诘诙椎纳蟼壬虾? 或上方形成第三線131。可以在第三線131上和/或上方形成第三通 孑L 141。可以在第三通孔141的上側上和/或上方形成第四線151。 才艮據(jù)本發(fā)明實施例，第一通孔、第二線、第二通孔、第三線131、 第三通孔141以及第四線151可以順序堆疊在第一線的上側上和/ 或上方。
參照實例圖6，可以在單元區(qū)110的上側上和/或上方布置至少 兩個第四線151，且該至少兩個第四線151可以以基本上成直線的 形式相互平4于:l也形成。這可以通過一夸第三線131與第三線區(qū)132之 間的間隔W2擴大至第三線區(qū)132來實現(xiàn)，其中該第三線131可以 布置在單元區(qū)110的內(nèi)部，而第三線區(qū)132布置在單元區(qū)110的外 部。4艮據(jù)本發(fā)明實施例，第四線151可以形成具有大約0.19(am到 0.21(am的寬度。根據(jù)本發(fā)明實施例，可以以大約0.31pm到0.33|am 的間隔來形成相互隔開的第四線151。第四線151也可以形成作為 位線和互補位線。根據(jù)本發(fā)明實施例，形成第四線時，在沉積銅和 實施CMP工藝期間，可以不發(fā)生位線61和位線62可能相互電連 4妄的問題。
只又端口 SRAM的布局結構以及用于形成該結構的方法可以防 止出現(xiàn)問題，該問題指的是置于雙端口 SRAM的單元區(qū)中的位線可 能相互形成電連接。根據(jù)本發(fā)明實施例，可以通過減少雙端口 SRAM短路的發(fā)生來增力。SRAM產(chǎn)品產(chǎn)量。根據(jù)本發(fā)明實施例， 可以解決乂又端口 SRAM不工4乍的問題。盡管本文中描述了多個實施例，^f旦是應該理解，本4頁i或才支術人 員可以想到多種其他修改和實施例，他們都將落入本公開的原則的 精神和范圍內(nèi)。更特別地，在本^>開、附圖、以及所附權利要求的
種》務改和改變。除了組成部分和/或4非列方面的Y奮改和改變以外，可 選的使用對本領域技術人員來說也是顯而易見的。
權利要求
1. 一種器件，包括多個第一線，電連接在存儲單元的單元區(qū)中；以及第一通孔、第二線、第二通孔、第三線、第三通孔以及至少兩個第四線，順序地堆疊在所述多個第一線中的至少一個上方，其中，所述至少兩個第四線形成在所述單元區(qū)的上部，并且所述至少兩個第四線以基本上成直線的形式形成且相互平行。
2. 根據(jù)權利要求1所述的器件，其中，第三線區(qū)與置于所述單元 區(qū)內(nèi)部的所述第三線之間的間隔延伸至所述單元區(qū)外部的位置。
3. 才艮據(jù)權利要求2所述的器件，其中，所述第三線與所述單元區(qū) 外部的所述第三線區(qū)之間的間隔在大約0.31nm到0.33|am之 間的范圍內(nèi)。
4.根據(jù)權利要求3所述的器件，其中，所述單元區(qū)外部的所述第 三線區(qū)的寬度在大約0.19^im到0.21(im之間的范圍內(nèi)。
5. 根據(jù)權利要求1所述的器件，其中，所述至少兩個第四線中的 每個的寬度在大約0.19pm到0.21(im之間的范圍內(nèi)。
6. 根據(jù)權利要求5所述的器件，其中，所述至少兩個第四線中的 每個之間的間隔在大約0.31|am到0.33pm之間的范圍內(nèi)。
7. 根據(jù)權利要求1所述的器件，其中，所述至少兩個第四線中的 每個之間的間隔在大約0.31 到0.33pm之間的范圍內(nèi)。
8. 根據(jù)權利要求1所述的器件，其中，所述至少兩個第四線包括 4立線和互補4立線。
9. 根據(jù)權利要求1所述的器件，其中，所述至少兩個第四線中的 每個被形成基本上沒有突出。
10. —種器件，包括至少兩個第一線，形成于存儲單元的單元區(qū)上方；以及至少兩個第一通孔和至少兩個第二線，形成于所述至少 兩個第一線上方，其中，所述至少兩個第二線中的每個形成在所述至少兩 個第一通孔中相應的一個上方，以及其中，所述至少兩個第二 線中的每個具有大約0.19pm到0.21^im的寬度，以及其中， 所述至少兩個第二線中的每個之間的間隔是大約0.31fim到 0.33,。
11. 根據(jù)權利要求10所述的器件，其中，所述至少兩個第二線中的每個包4舌位線和互補位線中的一個，并且所述至少兩個第二 線中的每個以基本上成直線的形式形成，所述至少兩個第二線 中的每個基本上沒有突出且基本上相互平行。
12. —種方法，包4舌在存儲單元的單元區(qū)中形成相互電連接的多個第 一線； 以及然后形成順序堆疊在所述多個第一線中的至少一個的上部上 方的第一通孔、第二線、第二通孔、第三線、第三通孔和至少 兩個第四線，其中，所述至少兩個第四線形成在單元區(qū)的上側上方， 且以基本上成直線的形式相互平^f于;l也形成。
13. 根據(jù)權利要求12所述的方法，其中，第三線區(qū)與形成于所述 單元區(qū)內(nèi)部的所述第三線之間的間隔延伸至所述單元區(qū)外部 的位置。
14. 才艮據(jù);K利要求13所述的方法，其中，所述第三線與所述單元 區(qū)外部的所述第三線區(qū)之間的間隔在大約0.31fim到0.33pm 之間的范圍內(nèi)。
15. 根據(jù)權利要求14所述的方法，其中所述單元區(qū)外部的所述第 三線區(qū)的寬度在大約0.19pm到0.21jam之間的范圍內(nèi)。
16. 才艮據(jù)4又利要求12所述的方法，其中，所述至少兩個第四線中 的每個形成達到大約0.19pm到0.21(im之間范圍內(nèi)的寬度。
17. 根據(jù)權利要求16所述的方法，其中，形成所述至少兩個第四 線中的每個以在所述至少兩個第四線中的每個之間具有在大 約0.31 (am到0.33fam之間的范圍內(nèi)的間隔。
18. 才艮據(jù)4又利要求12所述的方法，其中，所述至少兩個第四線中 的每個之間的間隔形成在大約0.31|am到0.33pm之間的范圍內(nèi)。
19. 才艮據(jù)片又利要求12所述的方法，其中，所述至少兩個第四線分 別包括位線和互補位線。
20.才艮據(jù)^又利要求12所述的方法，其中，形成所述至少兩個第四 線中的每個以使其基本上沒有突出。
全文摘要
本發(fā)明實施例涉及一種半導體器件及其制造方法。根據(jù)本發(fā)明實施例，其中多個線和通孔電連接的結構可以包括可以與存儲單元的單元區(qū)電連接的第一線，以及在第一線的上側上和/或上方的第一通孔、第二線、第二通孔、第三線、第三通孔以及第四線。根據(jù)本發(fā)明實施例，布置在單元區(qū)的上側上的第四線可以以基本上成直線的形式相互平行地形成。根據(jù)本發(fā)明實施例，可以形成且布置第四線以防止置于雙端口SRAM的單元區(qū)中的位線相互形成電連接。
文檔編號H01L27/11GK101447488SQ20081017847
公開日2009年6月3日 申請日期2008年12月1日 優(yōu)先權日2007年12月1日
發(fā)明者金廷奎 申請人:東部高科股份有限公司