專利名稱：：制造具有界面阻擋層的半導體器件的方法
技術領域：
：本發(fā)明涉及一種制造半導體器件的方法，更特別地，涉及一種制造具有界面阻擋層的半導體器件互連的方法。
背景技術：
：最近，由于互連(如柵極線、位線、和金屬線)的電阻-電容(RC)延遲所造成的信號延遲，增加對用在高速半導體存儲器件中的互連的新材料和結構的要求。特別地，為了減少RC延遲的影響，已提出一種多晶硅金屬柵極結構，其中柵極是具有多晶硅層和鎢層的多層疊結構，即順序堆疊的W/多晶Si結構。采用鵠的多晶珪金屬柵極結構稱為鴒多晶珪柵極結構。在這種鴒多晶硅柵極結構中，阻擋層是用以抑制鵠層和多晶硅層之間的界面反應的界面阻擋層(interfacebarrier)。氮化鴒(WN)層或具有硅化鎢(WSi)層和WN層的多層疊結構被用作鎢多晶硅柵極結構的阻擋層。圖1為根據一種傳統(tǒng)鎢多晶硅柵極結構的阻擋層的各層之間所量測的凱文接觸電阻(KelvinRc)。附圖標記'A，表示鴒多晶硅柵極結構的凱文接觸電阻，其中氮化鴒層插在多晶硅層和鵠層之間，而附圖標記'B，表示鴒多晶硅柵極結構的凱文接觸電阻，其中硅化鵠層和氮化鴒層插在多晶硅層和鴒層之間。參考圖1,對于只有氮化鎢層被插在多晶硅層和鴒層之間的情形A中，可以觀察到高的界面電阻。這是因為在氮化鵠層和多晶硅層之間引比之下，在使用硅化鵠層當作阻擋層的情形B中，Si-N反應稍微會受到抑制。根據圖1中所示的測量結果，可以看出具有硅化鴒層和氮化鴒層的多層疊阻擋層可適用于具有高速性能的存儲器件。但是，在實施后續(xù)的熱處理之后，可以從顯微圖(參見圖2)觀察到具有硅化鎢層和氮化鵠層的多層疊阻擋層并沒有充分抑制Si-N反應。圖2為在實施后續(xù)的熱處理之后具有硅化鵠層和氮化鵠層的多層疊阻擋層的鴒多晶硅柵極結構的顯微圖。參考圖2,后續(xù)的熱處理在硅化鵠層和氮化鴒層之間的界面引起反應。例如，在界面發(fā)生WSiN反應和Si-N反應。WSiN反應不影響界面電阻，因為其是金屬反應。但是，Si-N反應使界面電阻增加，因為其是電介質反應(dielectricreaction)。Si-N反應是由于硅化鴒層在后續(xù)的熱處理期間的附聚作用而發(fā)生。這是因為當在后續(xù)的熱處理期間硅(Si)從下面的多晶硅層擴散進入硅化鴒層時，使硅化鵠層發(fā)生相變，并且所產生的硅化鵠層附聚以釋放由該相變所造成的膜應力。在此方式下，在附聚的硅化鵠層之間的空間中，存在直接與珪化鎢層和氮化鎢層接觸二者的界面，因此引起Si-N電介質反應。如圖2所示，即橫使用具有珪化鴒層和氮化鴒層的多層疊阻擋層，硅化鴒層的附聚作用也會導致在氮化鵠層和多晶硅層之間發(fā)生Si-N反應，結果使界面電阻增加。這導致晶體管的RC延遲，使其變得難以滿足高速存儲器的要求。由硅化鵠的附聚作用所造成的Si-N反應并不限于柵極形成工藝，也發(fā)生在釆用具有硅化鎢層和氮化鴒層的多層疊阻擋層的其它線形成工藝期間，例如，金屬線形成工藝或位線形成工藝。
發(fā)明內容本發(fā)明的實施方案涉及制造半導體器件的方法，其可以在形成具有硅化鴒層和氮化鴒層的多層疊阻擋層的工藝期間，抑制硅化鵪層和氮化鵠層之間的Si-N反應。根據本發(fā)明的一方面，本發(fā)明涉及一種制造半導體存儲器件的方法。該方法包括形成第一層；同時注入鴒源氣體和硅源氣體，以在第一層之上形成硅化鵠層；在硅化鴒層之上形成氮化鴒層，而不實施另外供應硅源氣體的后清洗(postpurge)工藝；和在氮化鴒層之上形成第二層。根據本發(fā)明的另一方面，本發(fā)明涉及一種制造半導體存儲器件的方法。該方法包括形成第一層；通過無后清洗的工藝(postpurgefreeprocess),在第一層之上形成硅化鴒層；在硅化鴒層之上形成氮化鵠層，該氮化鎢層具有允許氮化鎢保持非晶特性的最小氮含量和厚度；和在該氮化鴒層之上形成第二層。圖1為根據一種傳統(tǒng)鎢多晶硅柵極結構的阻擋層的各層之間所測量的凱文接觸電阻(KelvinRc)。圖2為在實施后續(xù)的熱處理之后具有硅化鴒層和氮化鴒層的多層疊阻擋層的鴒多晶硅柵極結構的顯微圖。圖3A為根據本發(fā)明實施方案的包含阻擋層的半導體器件的截面圖。圖3B為通過無S沮4后清洗工藝制備具有最小氮含量的氮化鴒層的鴒多晶硅柵極結構的顯微圖。圖4說明在各種不同工藝條件下對硅化鎢層和氮化鵠層實施工藝之后所測量的晶體管電信號延遲。圖5說明根據在沉積硅化鵠層期間是否實施SiH4后清洗工藝的x射線光電子能鐠(XPS)分析結果。第6A圖說明當實施SiH4后清洗時氮和氧的累積結果。第6B圖說明當實施SiH4后清洗時在硅化鵠層和氮化鵠層之間的界面處硅化鴒層的開口區(qū)的珪峰值點。第7A圖說明當省略SiH4后清洗工藝時氮和氧的累積結果。第7B圖說明當省略SiH4后清洗工藝時在硅化鎢層和氮化鎢層之間的界面處硅化鴒層的開口區(qū)的Si峰值。第8圖為根據是否實施S沮4后清洗以及氮氣流量的環(huán)型振蕩器(RO)延遲。具體實施方式本發(fā)明的特定實施方案涉及一種方法，其能夠在制造采用具有硅化鎢層和氮化鎢層的多層疊界面阻擋層的半導體器件中，通過抑制硅化鎢層和氮化鴒層之間的Si-N反應來減少界面電阻以及保持阻擋層功能。圖3A為根據本發(fā)明實施方案的包含阻擋層的半導體器件的剖面圖。參考圖3A，在襯底31上形成絕緣層32，第一層33和第二層35設置在絕緣層32之上。在本實施方案中，村底31為半導體材料，如硅。第一層33可包括主要由珪所制成的層，例如，多晶硅或多晶珪鍺(Poly-SiGe)。第二層35可包括由鎢(W)、釕(Ru)、鋁(A1)、鉑(Pt)等所制成的金屬層。阻擋層插在第一層33和第二層35之間，用作抑制第一和第二層33和35之間界面反應的阻擋層。該阻擋層可為硅化鵪(WSi)層34A和氮化鵠(WN)層34B的多層疊結構。特別地，圖3A為根據本發(fā)明半導體器件的鎢多晶珪柵極結構。為了抑制半導體器件中珪化鴒層34A和氮化鵠層34B之間的Si-N反應，在此提出兩種發(fā)明方法。一種方法是在沉積硅化鎢層34A期間控制工藝條件，而另一種方法是在沉積氮化鎢層34B期間控制工藝條件。下面，將說明在沉積珪化鵠層期間通過控制工藝條件抑制Si-N反應的方法。該硅化鴒層是使用低壓化學氣相沉積(LPCVD)法形成，其中鴒源氣體和硅源氣體被供應ii^工藝腔室(未圖示)。工藝腔室可以是選自市售的各種不同的沉積腔室之一。六氟化鎢(WF6)氣體可用作鎢源氣體，而二氯硅烷(SiH2Cl2)氣體或珪烷(S沮4)氣體可用作硅源氣體。SiH2Ch或SiH4的源氣體與鵠氣體反應，以在第一層33上沉積硅化鎢層。通常，以鎢源氣體和硅源氣體彼此相互反應的方式實施硅化鎢層的沉積，然后通過在相同溫度下另外供應硅源氣體一段預定時間來實施后清洗工藝，由此在表面上薄薄地覆蓋硅。因為后清洗工藝主要使用硅烷(SiH4)氣體實施，所以常常稱為'S沮4后清洗，。在其它實施方案中，該后清洗工藝也可以使用硅烷以外的硅源氣體實施。當所述層暴露于空氣時，后清洗工藝可以防止層的表面被氧化，并且也可以在后續(xù)的熱處理中抑制珪化鴒層的熱應力。但是，當應用后清洗工藝時，硅過度地分布在硅化鎢層的表面上，因此加速了在硅化鵠層表面上額外的硅與由氮化鵠層分解的氮之間的Si-N反應。因此，在本發(fā)明的該實施方案中，在硅化鎢層的沉積期間，省略后清洗工藝，以最小化Si-N反應(此簡稱為，無后清洗工藝，)，因此可以防止珪過度地分布在硅化鎢層的表面上。在此情形下，可以在硅化鎢層上形成原生性(native)氧化物。因此，為了解決該原生性氧化物層的問題，從沉積硅化鵠層到沉積氮化鵠層的延遲時間(如2小時或更短)被縮減到最小。這#^可以防止原生性氧化物層形成在珪化鵠層的表面上。也可以實施凈化工藝(cleaningprocess),以移除該原生性氧化物層。延遲時間可以在約1秒到約2小時的范圍內i史定，并且該凈化可以通過-使用濕化學品的濕式凈化法實施。在一實施方案中，該延遲時間不超過5分鐘或10分鐘。在另一實施方案中，該延遲時間不超過15分鐘或30分鐘。同樣，若省略該后清洗工藝，則可防止硅過度地分布在硅化鵠層的表面上。因此，可以抑制在硅化鵠層表面上額外的硅和由氮化鴒層分解的氮之間的Si-N反應。再者，若省略該后清洗工藝，則通過最小化從沉積硅化鴒層到沉積氮化鴒層的延遲時間(如2小時或更短)，或通過實施凈化工藝，可以防止原生性氧化物層形成在硅化鵪層的表面上。或者，為了最小化Si-N反應，在沉積硅化鵠層期間，通過改變鴒源或硅源的流量，可以增加鎢對硅的比率(W/Si比)以減小硅濃度。但是，在此方法中，會抑制硅化鎢層和氮化鎢層之間的WSiN金屬反應，導致不期望的界面電阻增加。在另一實施方案中，將說明于在沉積氮化鴒層期間通過控制工藝4Ht抑制Si-N反應的方法。氮化鴒層根據氮含量改變相態(tài)。若氮含量為約10%或更少，則氮化鴒層具有類似于鎢層的a-W或p-W晶相。但是，若氮含量的范圍為約10%到約50%，則氮化鎢層具有作為阻擋層的非晶特性。若氮含量大于約50%，則氮化鎢層具有W2N或WN晶相。隨著氮含量的增加，氮化鎢層以下面的順序改變相態(tài)a-W、p-W、非晶WNJ氮含量的范圍為約10-50%)、晶體W2N和晶體WN。因此，可以沉積具有小量氮含量的氮化鴒層，例如，范圍為約10%到約50%,以使氮化鵠層和硅化鴒層之間的Si-N^^應最小化，同時保持氮化鴒層的非晶特性?；蛘撸瑸榱耸沟]層和珪化鵠層之間的Si-N反應最小化，同時保持氮化鵠層的非晶特性，可以控制氮化鵠層的厚度。例如，當氮化鴒層的厚度范圍為從約10A到約50A時，其表現出與氮含量范圍為約10%到約50%的氮化鎢層相同的效果。換言之，厚度范圍為約IOA到約50A使氮化鵠層具有非晶特性。根據上述，當氮化鎢層具有不大于給定的氮含量(以下稱為"最小氮含量條件")，或不大于給定的厚度(以下稱為，，最小厚度")，或兩者皆滿足時，可以最小化氮化鵠層和硅化鵠層之間的Si-N反應，并也可以保持氮化鴒層的非晶特性。在本實施方案中，氮化鎢層具有不大于約10%到約50%的最小氮含量，和/或范圍從約IOA到約50A的最小厚度。在另一實施方案中，通過同時控制沉積硅化鵠層的工藝條件和沉積氮化鴒層的工藝條件，也可以抑制Si-N反應。在沉積硅化鎢層時，省略所述后清洗工藝以及進一步形成氮化鎢，以滿足最小氮含量條件或最小厚度條件，或兩條件皆滿足，從而允許氮化鴒層保持非晶特性。首先，省略后清洗工藝，以最小化在珪化鴒層的沉積期間的Si-N反應和最小化延遲時間，或實施上述實施方案中所^沈明的凈化工藝?？梢猿练e具有最小氮含量的氮化鴒層，例如，范圍為約10%到約50%，以最小化氮化鴒層和硅化鵠層之間的Si-N反應，同時保持氮化鎢層的非晶特性。再者，為了最小化氮化鴒層和硅化鎢層之間的Si-N反應，同時保持氮化鵠層的非晶特性，形成厚度范圍為約10A到約50A的氮化鴒層。在一個實施方案中，氮化鴒層具有不大于約30A的最小厚度。因此，通過省略該后清洗工藝和控制最小氮含量條件、最小厚度條件、或兩務泮皆控制，Si-N反應可以被更有效地抑制。根據上述，通過應用省略所述后清洗工藝的方法、或控制最小氮含量和/或最小厚度，允許氮化鴒層保持非晶特性的方法，可以抑制在硅化鴒層和氮化鴒層之間界面的Si-N反應。此外，通過同時應用兩種方法，Si-NJl應可以更有效地得到抑制。圖3B為通過無SiH4后清洗工藝而制備的具有最小氮含量的氮化鴒層的鎢多晶硅柵極結構的顯微圖。參考圖3B，可以觀察到發(fā)生在硅化鴒(WSix)層和氮化鎢(WN)層之間的整個界面上的WSiN反應。換言之，在硅化鴒層中沒有開口空間(或空隙)，而且硅化鴒層形成的非常均勻。圖4說明在各種不同工藝條件下實施珪化鵠層和氮化鎮(zhèn)層工藝之后所量測的晶體管電信號延遲。附圖標記A表示通過傳統(tǒng)方法制備的鵠多晶硅柵極結構的測量結果，在傳統(tǒng)方法中，沉積硅化鵠層，然后實施SiH4后清洗，并沉積該氮化鴒層。附圖標記B表示相比于情形A通過增加硅化鵠層中硅含量所得到的鎢多晶硅柵極結構的測量結果。附圖標記C表示相比于情形A通過減少氮化鎢層中氮含量所得到的鎢多晶硅柵極結構的量測結果。附圖標記D表示通過一種方法制備的鎢多晶珪柵極結構的量測結果，在該方法中，在沉積硅化鴒層時省略SiH4后清洗工藝，而且在沉積氮化鵠層時減少氮含量。附圖標記E表示通過一種方法制備的鴒多晶硅柵極結構的量測結果，在該方法中，在沉積鞋:化鎢層時省略SiH4后清洗工藝。附圖標記F表示相比于情形A通過增加硅化鎢層中鎢含量所得到的鵠多晶硅柵極結構的量測結果。附圖標記G表示相比于情形A通過減少氮化鴒層的厚度所得到的鎢多晶硅柵極結構的量測結果。參考圖4,在沉積硅化鎢層時增加硅含量的情形B、沉積珪化鎢層時增加鎢含量的情形F、及減少氮化鎢層的厚度的情形G中，延遲值增加。相比之下，在沉積硅化鎢層之后沒有實施SiH4后清洗工藝的情形E、沉積氮化鎢層時減少氮含量的情形C、及沉積氮化鎢層時減少氮含量且又省略SiH4后清洗工藝的情形D中，可以觀察到延遲值顯著減少。特別地，可以觀察到情形D的延遲值遠小于情形C和E。若將情形G的工藝條件加到情形E的條件中，則預期延遲值進一步延遲。圖5為根據在沉積硅化鎢層期間是否實施S沮4后清洗工藝的x射線光電子能鐠(XPS)分析結果。具體地，圖5顯示賊鍍之前和之后的Si2p化學貢獻對化學狀態(tài)圖。10參考圖5，根據Si2p化學貢獻，無后清洗樣品(以'R2SiH4Skip，表示)分別比'R3base，和'M7base，樣品具有較少的W-Si物質，但是比'R3base，和'M7base，樣品具有較多的Si-O物質。此處，為了方便，制備'R3base，和'M7base，樣品是為了與'R3SiH4Skip，樣品比較。下列的表l系顯示濺鍍之后的原子濃度。表l<table>tableseeoriginaldocumentpage11</column></row><table>在原子濃度(。/。)方面，可以觀察到無后清洗樣品(R3SiH4Skip)具有相對小的Si2p原子濃度，但是具有高的Ols原子濃度。正如圖5和表1所觀察到的結果，可以觀察到后清洗工藝稍微抑制氧化物質在表面上的形成。圖6A為當實施SiH4后清洗時，氮和氧的累積結果。參考圖6A，可以觀察到氮沒有滲透硅化鴒層，但是氧在硅化鵠層的中積累。圖6B為說明當實施SiH4后清洗時在珪化鵠層和氮化鵠層之間的界面處的硅化鵠層的開口區(qū)的硅峰值點。參考圖6B，在硅化鴒層和氮化鵠層之間的界面處，硅化鵠層的開口區(qū)的Si峰值具有不同的分布圖(profile)。換言之，沒有正常地在珪化鵠層的開口區(qū)中形成WSiN層。第7A圖為當省略SiH4后清洗工藝時氮和氧的累積結果。參考圖7A，與圖6A相比，很少觀察到氮。氮從WSiN層很廣泛地分布。氧廣泛地分布在除了>^化鎢層以外的區(qū)域。圖7B說明當省略SiH4后清洗工藝時在硅化鴒層和氮化鴒層之間的界面處的硅化鴒層的開口區(qū)的Si峰值。參考圖7B，根據在硅化鴒層和氮化鴒層之間的界面處珪化鴒層的開口區(qū)的Si峰值的比較結果，可以發(fā)現即使在硅化鎢層的開口區(qū)，WSiN層也是正常且均勻地形成。圖8說明根據是否實施SiH4后清洗以及氮氣的流量的環(huán)型振蕩器(RO)延遲。在圖8中，附圖標記'S沮4flow/WNx:N230sccm，70A，表示經歷后清洗的鎢多晶珪柵極結構的數據。相比的下，附圖標記'SiH4skip/WNx:N220sccm，40A，，'SiH4skip/WNx:N225sccm，40A,,及'SiBUskip/WNx:N225sccm，70A，表示沒有經歷后清洗的鴒多晶硅柵極結構的數據。參考圖8，可以觀察到比起實施后清洗的情形，省略后清洗和實施氮氣流動的情形，延遲可以改善約10ps。根據本發(fā)明，通過省略在沉積硅化鎢層之后通常所實施的后清洗工藝，或通過在形成具有硅化鵠層和氮化鵠層的多層疊阻擋層的柵極時最小化氮化鵠層的氮含量和厚度，可以最小化在硅化鎢層和氮化鵠層之間的界面處的Si-N反應。因此，這可以減小界面電阻，以抑制晶體管的RC延遲，因此可以實現具有高速性能的半導體存儲器件。本發(fā)明也適用于制造采用具有硅化鴒層和氮化鴒層的多層疊阻擋層的非易失性存儲器件、位線、或金屬線。雖然本發(fā)明已參考特定實施方案進行了詳細說明，M本領域技術人員而言顯而易見的是，可以作出所^^種不同的變化和#"改而不脫離由所附權利要求所限定的本發(fā)明的精神和范圍。1權利要求1.一種制造半導體存儲器件的方法，所述方法包括在襯底上形成第一層；在工藝腔室中注入鎢源氣體和硅源氣體，以在所述第一層之上形成硅化鎢層；在所述硅化鎢層之上形成氮化鎢層，而不實施包括供應硅源氣體進入所述工藝腔室的后清洗工藝；和在所述氮化鎢層之上形成第二層。2.根據權利要求1的方法，還包括，在形成所述氮化鎢層之前對所述硅化鴒層實施凈化工藝，以避免實施可實行為防止所述硅化鴒層的表面氧化的所述后清洗工藝。3.根據權利要求1的方法，其中在形成所述硅化鎢層之后的2小時內實施所述氮化鴒層的形成。4.根據權利要求3的方法，其中在形成所述硅化鴿層之后的30分鐘內實施所述氮化鴒層的形成。5.根據權利要求1的方法，其中所述氮化鎢層形成為具有適于使得所述氮化鎢層具有非晶特性的最小氮含量。6.根據權利要求5的方法，其中所述最小氮含量的范圍為10%到50%。7.根據權利要求1的方法，其中所述氮化鎢層形成為具有適于使得所述氮化鵠層具有非晶特性的最小厚度。8.根據權利要求7的方法，其中所述最小厚度的范圍為約IOA到約50A。9.根據權利要求1的方法，其中所述第一層包括多晶硅層，所述第二層包括鴒層。10.根據權利要求l的方法，其中使用低壓化學氣相沉積(LPCVD)法形成所述硅化鴒層。11.根據權利要求1的方法，其中所述硅源氣體包含二氯硅烷(SiH2Cl2)或硅烷(SiH4)，或兩者。12.根據權利要求1的方法，其中使用物理氣相沉積(PVD)或原子層沉積法(ALD)形成所述氮化鴒層。13.—種制造半導體存儲器件的方法，所述方法包括在村底上形成第一層；在所述第一層之上形成硅化鎢層；在所述硅化鴒層之上形成氮化鴒層，其中所述氮化鴒層具有使得所述氮化鎢維持非晶特性的最小厚度；和在所述氮化鴒層之上形成第二層。14.根據權利要求13的方法，還包括在形成所述氮化鎢層之前實施凈化工藝，以移除所述硅化鎢層的表面上的原生性氧化物層。15.根據權利要求13的方法，其中所述最小厚度的范圍為約IOA到約50A。16.根據權利要求13的方法，其中在形成所述硅化鎢層之后，沒有實施后清洗工藝。17.根據權利要求13的方法，其中所述氮化鵠層具有的氮含量范圍為10%到50%。18.根據權利要求13的方法，其中在形成所述珪化鎢層之后的2小時內實施所述氮化鎢層的形成。19.根據權利要求18的方法，其中在形成所述硅化鎢層之后的30分鐘內實施所述氮化鴒層的形成。20.根據權利要求13的方法，其中所述第一層包括多晶硅層，所述第二層包括鴒層。全文摘要一種制造具有界面阻擋層的半導體存儲器件的方法，包括形成第一層；同時注入鎢源氣體和硅源氣體，以在該第一層上形成硅化鎢層；在該硅化鎢層之上形成氮化鎢層，而不實施另外供應硅源氣體的后清洗工藝；以及在該氮化鎢層之上形成第二層。文檔編號H01L21/70GK101540294SQ20081017911公開日2009年9月23日申請日期2008年11月25日優(yōu)先權日2008年3月21日發(fā)明者成敏圭,林寬容,金龍水申請人:海力士半導體有限公司