專利名稱：半導(dǎo)體器件、金屬-絕緣體-金屬電容及其制造方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及CMOS工藝制造領(lǐng)域，尤其涉及一種半導(dǎo)體器件、金屬-絕緣體 -金屬(Metal-Insulator-Metal, MIM)電容及其制造方法。
背景技術(shù)：
CMOS圖像傳感器(CIS )是將光學(xué)圖像從光信號(hào)轉(zhuǎn)換成電信號(hào)的半導(dǎo)體裝 置，其采用開關(guān)模式(switching mode),通過向各像素提供預(yù)定數(shù)量的MOS 晶體管來(lái)順序檢測(cè)像素輸出。決定CMOS圖像傳感器的圖像質(zhì)量關(guān)鍵一是暗電 流，二是動(dòng)態(tài)范圍。
如圖1所示的一種四管結(jié)構(gòu)CMOS圖像傳感器的像素單元電路。其中主 要包括光電檢測(cè)器PDD,傳輸管Tl,復(fù)位管T2，源跟隨器T3，以及選擇管 T4。光電檢測(cè)器PDD包括從光能生成電荷的光電二極管并在A點(diǎn)積分電荷， 傳輸管Tl的使能端接收使能信號(hào)，將A處所積分的電荷運(yùn)送到浮動(dòng)擴(kuò)散區(qū) (Floating DiffUsion)FD。復(fù)位管T2則通過其復(fù)位端接收復(fù)位信號(hào)，設(shè)置A以 及FD處的電壓回復(fù)到期望電平(如VDD)并排除FD處的電荷，以此來(lái)復(fù) 位。晶體管T3在其柵極接收FD處的電壓，并因此用作源跟隨器，且選擇管 T4的行選擇端接收行選擇信號(hào)，讀取端輸出來(lái)自源跟隨器T3的電壓。
根據(jù)上述像素單元電路的工作原理可知，CMOS圖像傳感器的動(dòng)態(tài)范圍由 光電二極管PDD所能夠累積的電荷數(shù)量決定。但是由于電荷轉(zhuǎn)換成電壓信號(hào) 時(shí)，可以檢測(cè)到的電荷數(shù)量又取決于浮動(dòng)擴(kuò)散區(qū)FD的電壓幅度及電容，因此 浮動(dòng)擴(kuò)散區(qū)FD的電壓幅度及電容決定了圖像傳感器的實(shí)際動(dòng)態(tài)范圍。
再如圖1所示，目前有一種常見的方法，利用在VDD電源線與浮動(dòng)擴(kuò)散 區(qū)FD之間制造電容來(lái)增大浮動(dòng)擴(kuò)散區(qū)FD的電壓幅度和電荷容納能力，從而 增加可檢測(cè)的電荷數(shù)量，擴(kuò)大像素電路的動(dòng)態(tài)范圍。所述電容可以采用MIM電容，在半導(dǎo)體互連結(jié)構(gòu)中，利用層間金屬層及連線孔進(jìn)行制造。這樣一方
面與CMOS的邏輯工藝兼容，另一方面避免在芯片中占用過多的光電二極管面
積。這種方法除應(yīng)用于圖像傳感器電路，也廣泛應(yīng)用千各種光電信號(hào)轉(zhuǎn)換、
顯示電路上，例如公開號(hào)為CN101196656的中國(guó)專利，其涉及一種液晶顯示 像素單元電路的形成方法，就在工藝制造中形成了 MIM電容。
圖2至4,是現(xiàn)有的MIM電容的制作方法的主要流程示意圖。
如圖2所示，首先順序沉積第一金屬層1、電介質(zhì)層3、第二金屬層2， 形成兩層金屬之間夾 一 電介質(zhì)的三明治結(jié)構(gòu)。
然后如圖3所示，刻蝕掉一側(cè)區(qū)域的第二金屬層2和電介質(zhì)層3,露出第 一金屬層1。
如圖4所示，在三明治結(jié)構(gòu)上覆蓋鈍化層4，并在相應(yīng)位置刻蝕出兩個(gè)連 線孔5，分別連接第一金屬層1和第二金屬層2。最后在鈍化層4表面形成金 屬層6,作為互連層。
在該三明治結(jié)構(gòu)中，第一金屬層1作為下電極板，第二金屬層2作為上 電極板，中間間隔了一層絕緣的電介質(zhì)層3,構(gòu)成了一個(gè)典型的面積電容，即 MIM電容。
現(xiàn)有的MIM電容，其結(jié)構(gòu)多為三明治疊層結(jié)構(gòu)，還專門引出了一層金屬 層作為互連層，所以整個(gè)電容在半導(dǎo)體結(jié)構(gòu)中所占的高度為金屬-絕緣體-金 屬三層再加上鈍化層、金屬互連層的厚度，占用空間較大。且按現(xiàn)有的MIM 電容結(jié)構(gòu)及制造工藝，過高的金屬層厚度會(huì)使得CMOS圖像傳感器中像素陣列 邊緣的像素產(chǎn)生感光損失。

發(fā)明內(nèi)容
本發(fā)明所解決的技術(shù)問題在于現(xiàn)有CMOS工藝制作的MIM電容，在CMOS 圖像傳感器中，占用空間較大，且金屬層厚度過高，會(huì)使得像素陣列中邊緣的像素產(chǎn)生感光損失。
為達(dá)到上述目的，本發(fā)明提供了一種金屬-絕緣體-金屬電容的制造方法，
包括
在半導(dǎo)體的襯底上形成第一金屬層；
將第一金屬層圖案化；
在所述第一金屬層上形成鈍化層；
刻蝕鈍化層形成連線孔；
在所述鈍化層表面形成電介質(zhì)層；
刻蝕部分所述電介質(zhì)層；
在所述電介質(zhì)層、鈍化層的表面形成第二金屬層。
本發(fā)明提供的另一種金屬-絕緣體-金屬電容的制造方法，包括
在半導(dǎo)體的襯底上沉積第一金屬層；
將第一金屬層圖案化；
在所述第一金屬層表面形成電介質(zhì)層；
刻蝕部分所述電介質(zhì)層；
在所述第一金屬層和電介質(zhì)層的表面形成鈍化層；
刻蝕鈍化層形成連線孔；
在所述鈍化層的表面形成第二金屬層。
相應(yīng)的，本發(fā)明根據(jù)上述金屬-絕緣體-金屬電容的制造方法，還提供了 一種半導(dǎo)體器件，分為互連區(qū)和電容區(qū)，包括半導(dǎo)體襯底；在半導(dǎo)體襯底
表面形成的第一金屬層；在第一金屬層表面形成的鈍化層；在電容區(qū)內(nèi)的鈍 化層表面形成的電介質(zhì)層；覆蓋所述電介質(zhì)層以及鈍化層表面形成的第二金 屬層；貫穿所述電容區(qū)內(nèi)的鈍化層，并連接電介質(zhì)層與第一金屬層的連線孔； 貫穿所述互連區(qū)內(nèi)的鈍化層，并連接第一金屬層與第二金屬層的連線孔。
本發(fā)明提供的另一種半導(dǎo)體器件，分為互連區(qū)和電容區(qū)，包括半導(dǎo)體襯底；在半導(dǎo)體襯底表面形成的第一金屬層；在電容區(qū)內(nèi)的第一金屬層表面 形成的電介質(zhì)層；覆蓋所述電介質(zhì)層以及第一金屬層表面形成的鈍化層；在 所述鈍化層表面形成的第二金屬層；貫穿所述電容區(qū)內(nèi)的鈍化層，并連接電 介質(zhì)層與第二金屬層的連線孔；貫穿所述互連區(qū)內(nèi)的鈍化層，并連接第一金 屬層與第二金屬層的連線孔。
本發(fā)明充分利用了 CMOS邏輯器件中的互連結(jié)構(gòu)，工藝兼容且降低了器件 成本，同時(shí)還將MIM電容中的上電極板金屬層與金屬互連層合并，減少在圖 像傳感器的半導(dǎo)體器件中的所占空間，在不影響電容的大小同時(shí)，避免了因 為過高厚度而影響像素陣列邊緣像素的感光性能，并且通過合理安排連線孔 的位置和數(shù)量可以達(dá)到減少側(cè)向光串?dāng)_的目的。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說(shuō)明，本發(fā)明的上述及 其他目的、特征和優(yōu)勢(shì)將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相 同的附圖標(biāo)記。附圖并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖 中為清楚起見，放大了層和區(qū)域的尺寸。
圖1為現(xiàn)有的一種四管結(jié)構(gòu)CM0S圖像傳感器的像素單元電路圖。
圖2至4為現(xiàn)有的MIM電容的制造流程的剖面示意圖5為本發(fā)明一種實(shí)施方式的工藝流程圖6為本發(fā)明另一種實(shí)施方式的工藝流程圖7至圖13為才艮據(jù)本發(fā)明第一實(shí)施例的MIM電容制造流程的剖面示意圖； 圖14至20為才艮據(jù)本發(fā)明第二實(shí)施例的MIM電容制造流程的剖面示意圖； 圖21為本發(fā)明所述半導(dǎo)體器件的第 一實(shí)施例剖面示意圖； 圖22為本發(fā)明所述半導(dǎo)體器件的第二實(shí)施例剖面示意圖。
具體實(shí)施例方式
本發(fā)明所提供的金屬-絕緣體-金屬電容制造方法的一種實(shí)施方式如圖5 所示，主要包括如下步驟
11) 提供一半導(dǎo)體襯底，在半導(dǎo)體襯底上沉積第一金屬層；
12) 圖案化所述第一金屬層；
13) 在所述第一金屬層上沉積鈍化層；
14) 刻蝕所述鈍化層形成連線孔；
15) 在所述鈍化層的表面沉積電介質(zhì)層；
16) 刻蝕部分所述電介質(zhì)層，保留制作MIM電容所需的電介質(zhì)層；
17) 在所述電介質(zhì)層、鈍化層的表面覆蓋沉積第二金屬層。 在上述實(shí)施方式中，在第一金屬層上先形成鈍化層和連線孔，并根據(jù)要
制作MIM電容的區(qū)域，形成所需的電介質(zhì)層，使得第一金屬層和電介質(zhì)層通 過連線孔連接，最后制作第二金屬層，這樣便構(gòu)成了第一金屬層-電介質(zhì)層-第二金屬層的MIM電容結(jié)構(gòu)。
因?yàn)殁g化層、連線孔以及金屬互連層是半導(dǎo)體器件中制作互連結(jié)構(gòu)所必 需的，故本發(fā)明在利用鈍化層、連線孔制作MIM電容的同時(shí)，采取將第二金 屬層與金屬互連層合并的方法。
除上述實(shí)施方式外，在其它的實(shí)施方式中，也可以直接在第一金屬層上 先形成制作MIM電容所需的電介質(zhì)層，然后在其上形成鈍化層和連線孔，最 后制作第二金屬層，使得第一金屬層直接與電介質(zhì)層面接觸，然后將第二金 屬層通過連線孔與電介質(zhì)層連接，以此形成MIM電容結(jié)構(gòu)。
本發(fā)明所提供的金屬-絕緣體-金屬電容制造方法另一種實(shí)施方式如圖6 所示，主要步驟包括
21) 提供一半導(dǎo)體襯底，在半導(dǎo)體襯底上沉積第一金屬層；
22) 圖案化所述第一金屬層；23) 在所述第一金屬層表面沉積電介質(zhì)層；
24) 刻蝕部分所述電介質(zhì)層，保留制作MIM電容所需的電介質(zhì)層；
25) 在所述第一金屬層和電介質(zhì)層的表面覆蓋沉積鈍化層；
26) 刻蝕所述鈍化層形成連線孔；
27) 在所述鈍化層表面沉積第二金屬層；
在上述兩種實(shí)施方式中，具體工藝過程基本相同，其中圖案化第一金屬 層的具體步驟可以包括
在所述金屬層表面涂布光致抗蝕劑層； 利用曝光、顯影等光刻工藝形成光致抗蝕劑圖形； 以光致抗蝕劑圖形為掩膜刻蝕所述金屬層。
其中，第一金屬層可以為銅、鋁或銅鋁合金；鈍化層材料可以為氧化硅、 氮化硅、氮氧化硅其中一種或組合；第二金屬層可以為銅、鋁或銅鋁合金， 厚度范圍為200-5000A;電介質(zhì)層材料可以為氮化硅或氮氧化硅，厚度范圍 為100-1000 A。
需要指出的是，在第一種實(shí)施方式中，由于電介質(zhì)層形成于鈍化層和連 線孔的部分表面，需要被第二金屬層覆蓋，所以第二金屬層的厚度必須大于 電介質(zhì)層的厚度；而第二種實(shí)施方式中，電介質(zhì)層形成在第一金屬層制作MIM 電容所需區(qū)域表面，被鈍化層所覆蓋，所以對(duì)第二金屬層的厚度沒有更進(jìn)一 步的要求。
為了使得本發(fā)明的上述方法、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合 附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
圖7至13為本發(fā)明所述金屬-絕緣體-金屬電容的制造流程的第一實(shí)施例 剖面示意圖。
如圖7所示，先在半導(dǎo)體襯底上利用物理氣相淀積(PVD)或?yàn)R射 (sputtering)工藝沉積形成第一金屬層l,作為下電核il，材^f可以為銅、鋁或者鋁銅合金，具體成分含量可以根據(jù)需要和器件的工作頻帶來(lái)選擇。并 將其圖案化。其中，圖案化的具體步驟包括
在所述第一金屬層1表面涂布光致抗蝕劑層； 利用曝光、顯影等光刻工藝形成光致抗蝕劑圖形； 以光致抗蝕劑圖形為掩膜刻蝕所述金屬層。
然后如圖8所示，在第一金屬層1上利用PECVD (等離子增強(qiáng)化學(xué)氣相淀 積)工藝覆蓋沉積形成鈍化層4,鈍化層的材料為氧化硅Si02、例如正硅酸 乙酯(TEOS)、氮化石圭SiN、氮氧化石圭SiON中的一種或其組合。
如圖9所示，在鈍化層4上，對(duì)應(yīng)要制作MIM電容的區(qū)域以及互連區(qū)域， 利用掩膜、曝光、刻蝕形成若干穿孔，直至露出第一金屬層l。
如圖10所示，以第一金屬層1為金屬種子層，在穿孔中電鍍生長(zhǎng)銅、鋁 或者鋁銅合金，形成制作MIM電容所需的連線孔51,同時(shí)也形成互連區(qū)域的 連線孔52。然后在上表面進(jìn)行化學(xué)或者機(jī)械拋光，除去多余的金屬。
如圖11所示，在上述鈍化層及連線孔的表面，沉積一層厚度為100-1000 A的電介質(zhì)層3，具體厚度根據(jù)電容量的設(shè)計(jì)要求而定，本領(lǐng)域技術(shù)人員不需 要付出創(chuàng)造性勞動(dòng)就能夠確定，不再贅述。選用材料可以是氮化硅或氮氧化 硅等絕緣物質(zhì)。
如圖12所示，利用等離子刻蝕工藝或者反應(yīng)離子刻蝕(RIE)工藝刻蝕 掉多余的電介質(zhì)層，保留電介質(zhì)層3中制作MIM電容所需的部分。
如圖13所示，在電介質(zhì)層、鈍化層的表面，利用原子層沉積(ALD)、物 理氣相淀積(PVD)、濺射或者化學(xué)氣相沉積(CVD)工藝，優(yōu)選為PVD工藝覆 蓋沉積第二金屬層2，作為上電極板，材料可以是銅、鋁或銅鋁合金，其厚度 必須大于電介質(zhì)層，為200-5000A。
將第一金屬層1和第二金屬層2引出互接線至互連層，這樣便形成了第 一金屬層-電介質(zhì)層-第二金屬層結(jié)構(gòu)的MIM電容。從圖13中可見，這種方法的電介質(zhì)層3被第二金屬層2所覆蓋，且與現(xiàn)有技術(shù)相比，將上電極板金屬 層和金屬互連層合并，節(jié)省了電容在半導(dǎo)體器件中所占空間。
圖14至2 0為本發(fā)明所述金屬-絕緣體-金屬電容的制造流程的第二實(shí)施例 的剖面示意圖。
如圖14所示，先在互連結(jié)構(gòu)中利用物理氣相淀積(PVD)或?yàn)R射 (sputtering)工藝沉積形成第一金屬層l,作為下電極板，材料可以為銅、 鋁或者鋁銅合金，具體成分含量可以根據(jù)需要和器件的工作頻帶來(lái)選擇。并 將其圖案化。其中，圖案化的具體步驟包括
在所述第一金屬層1表面涂布光致抗蝕劑層；
利用曝光、顯影等光刻工藝形成光致抗蝕劑圖形；
以光致抗蝕劑圖形為掩膜刻蝕所述金屬層。
如圖15所示，在上述第一金屬層1的表面，沉積一層厚度為100-1000 A 的電介質(zhì)層3，具體厚度根據(jù)電容量的設(shè)計(jì)要求而定，選用材料可以是氮化硅 或氮氧化硅等絕緣物質(zhì)。
如圖16所示，利用等離子刻蝕工藝或者反應(yīng)離子刻蝕(RIE)工藝刻蝕 掉多余的電介質(zhì)層，保留電介質(zhì)層3中制作MIM電容所需的部分。
然后如圖17所示，在第一金屬層1以及電介質(zhì)層3的表面，利用PECVD (等離子增強(qiáng)化學(xué)氣相淀積)工藝覆蓋沉積形成鈍化層4,鈍化層的材料為氧 化硅Si02、例如正石圭酸乙酯(TEOS)、氮化硅SiN、氮氧化硅SiON中的一種或 其組合，在實(shí)際工藝中鈍化層4的厚度一般遠(yuǎn)大于電介質(zhì)層3。所以不用考慮 是否覆蓋完全的問題。
如圖18所示，在鈍化層4上， 一方面對(duì)應(yīng)電介質(zhì)層3的位置，利用掩膜、 曝光、刻蝕形成若干穿孔，直至露出電介質(zhì)層3，另一方面對(duì)應(yīng)互連區(qū)域，同 樣形成若干穿孔，直至露出第一金屬層l。
如圖19所示，采用PVD或者金屬、減射在穿孔中生長(zhǎng)銅、鋁或者鋁銅合金，形成制作MIM電容所需的連線孔51,同時(shí)也形成互連區(qū)域的連線孔52。然后 在上表面進(jìn)行化學(xué)或者機(jī)械拋光，除去多余的金屬。
如圖20所示，在上述鈍化層的表面，利用原子層沉積(ALD)、物理氣相 淀積(PVD)、'減射或者化學(xué)氣相沉積(CVD)工藝，優(yōu)選為PVD工藝沉積第二 金屬層2，作為上電極板，材料可以是銅、鋁或銅鋁合金，其厚度范圍為 200-5000A。
將第一金屬層1和第二金屬層2引出互連線至互連層，這樣也形成了第 一金屬層-電介質(zhì)層-第二金屬層結(jié)構(gòu)的MIM電容。從圖20中可見，這種方法 的電介質(zhì)層3被鈍化層4所覆蓋，且同樣將上電極板金屬層和金屬互連層合 并，節(jié)省了電容在半導(dǎo)體器件中所占空間。
因?yàn)閷?duì)于本發(fā)明所述制造方法形成的MIM電容，其有效的板極面積實(shí)際 為MIM電容中電介質(zhì)層3所對(duì)應(yīng)連線孔51的橫截面積。故上述兩個(gè)實(shí)施例中， MIM電容的電容大小均可以在制作連線孔51時(shí)，通過改變掩膜，調(diào)節(jié)連線孔 51的數(shù)量和尺寸來(lái)實(shí)現(xiàn)。
另外，在上述兩個(gè)實(shí)施例中，第一金屬層l、鈍化層4、電介質(zhì)層3的刻 蝕優(yōu)選為等離子刻蝕，在反應(yīng)室內(nèi)通入的刻蝕劑氣體包括SF6、 CHF3、 CF4、 氯氣CL2、氧氣02、氮?dú)釴2、氦氣He以及其他惰性氣體如氬氣Ar、氖氣Ne 的混合氣體，流量100-400sccm，村底溫度控制在2(TC-9(TC之間，腔體壓力 為4-20mTorr,等離子源RF輸出功率為1500w-2000w。
一般而言，在完成上述實(shí)施例的步驟之后，還需要將MIM電容的上電極 板進(jìn)行絕緣隔離與其他器件區(qū)域隔離開來(lái)，還可以添加一步驟，刻蝕第二金 屬層形成絕緣溝，直至露出鈍化層表面。
如圖21所示，為本發(fā)明根據(jù)上述金屬-絕緣體-金屬電容的制造方法，提 供的半導(dǎo)體器件的第一實(shí)施例。所述半導(dǎo)體器件分為互連區(qū)I和電容區(qū)II, 包括半導(dǎo)體襯底7;在半導(dǎo)體襯底7表面形成的第一金屬層1;在第一金屬層1表面形成的鈍化層4;在電容區(qū)內(nèi)的鈍化層表面形成的電介質(zhì)層3;覆蓋 所述電介質(zhì)層3以及鈍化層4表面形成的第二金屬層2;貫穿所述電容區(qū)內(nèi)的 鈍化層，并連接電介質(zhì)層3與第一金屬層1的連線孔51;貫穿所述互連區(qū)內(nèi) 的鈍化層，并連接第一金屬層1與第二金屬層2的連線孔52。
如圖22所示，為本發(fā)明提供的半導(dǎo)體器件的第二實(shí)施例。所述半導(dǎo)體器 件分為互連區(qū)I和電容區(qū)II,包括半導(dǎo)體襯底7;在半導(dǎo)體襯底表面形成 的第一金屬層l;在電容區(qū)內(nèi)的第一金屬層表面形成的電介質(zhì)層3;覆蓋所述 電介質(zhì)層3以及第一金屬層1表面形成的鈍化層4;在所述鈍化層4表面形成 的第二金屬層；貫穿所述電容區(qū)內(nèi)的鈍化層，并連接電介質(zhì)層3與第二金屬 層2的連線孔51;貫穿所述互連區(qū)內(nèi)的鈍化層，并連接第一金屬層l與第二 金屬層2的連線孔52。
其中，第一金屬層1可以為銅、鋁或銅鋁合金；鈍化層4材料可以為氧 化硅、氮化硅、氮氧化硅其中一種或組合；第二金屬層2可以為銅、鋁或銅 鋁合金，厚度范圍為200-5000A;電介質(zhì)層材料3可以為氮化硅或氮氧化硅， 厚度范圍為100-1000 A。
同樣需要指出的是，在半導(dǎo)體器件的第一實(shí)施例中，第二金屬層2的厚 度必須大于電介質(zhì)層3的厚度；而半導(dǎo)體器件的第二實(shí)施例中，對(duì)第二金屬 層2的厚度沒有更進(jìn)一步的要求。
上述兩種半導(dǎo)體器件，對(duì)照應(yīng)用至圖1中的電路，將圖21以及22所示 的第一金屬層1通過互連線連接浮動(dòng)擴(kuò)散區(qū)FD，第二金屬層2通過互連線連 接電源線VDD。
本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來(lái)限定權(quán)利要求，任 何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng) 和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種金屬-絕緣體-金屬電容的制造方法，其特征在于，包括在半導(dǎo)體的襯底上形成第一金屬層；將第一金屬層圖案化；在所述第一金屬層上形成鈍化層；刻蝕鈍化層形成連線孔；在所述鈍化層表面形成電介質(zhì)層；刻蝕部分所述電介質(zhì)層；在所述電介質(zhì)層、鈍化層的表面形成第二金屬層。
2. 如權(quán)利要求1所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，還形成互連線，與所述第一金屬層以及第二金屬層連接。
3. 如權(quán)利要求1所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述將第一金屬層圖案化的步驟包括在所述第一金屬層表面涂布光致抗蝕劑層；利用光刻工藝形成光致抗蝕劑圖形；以光致抗蝕劑圖形為掩膜刻蝕所述第一金屬層。
4. 如權(quán)利要求1所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述第一金屬層為銅、鋁或銅鋁合金。
5. 如權(quán)利要求1所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述鈍化層的材料為氧化硅、氮化硅、氮氧化硅或組合。
6. 如權(quán)利要求1所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述第二金屬層為銅、鋁或銅鋁合金。
7. 如權(quán)利要求1所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述電介質(zhì)層的材料為氮化硅或氮氧化硅，厚度范圍為100-1000 A。
8. 如權(quán)利要求6所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述第二金屬層的厚度大于電介質(zhì)層厚度，范圍為200-5000A。
9. 一種金屬-絕緣體-金屬電容的制造方法，其特征在于，包括 在半導(dǎo)體的襯底上沉積第一金屬層； 將第一金屬層圖案化； 在所述第一金屬層表面形成電介質(zhì)層； 刻蝕部分所述電介質(zhì)層；在所述第 一金屬層和電介質(zhì)層的表面形成鈍化層；刻蝕鈍化層形成連線孔；在所述鈍化層的表面形成第二金屬層。
10. 如權(quán)利要求9所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，還形成互連線，與所述第一金屬層以及第二金屬層連接。
11. 如權(quán)利要求9所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述將第一金屬層圖案化的步驟包括 在所述第一金屬層表面涂布光致抗蝕劑層；利用光刻工藝形成光致抗蝕劑圖形；以光致抗蝕劑圖形為掩膜刻蝕所述第一金屬層。
12. 如權(quán)利要求9所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述第一金屬層為銅、銅、鋁或銅鋁合金。
13. 如權(quán)利要求9所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述鈍化層的材料為氧化硅、氮化硅、氮氧化硅或組合。
14. 如權(quán)利要求9所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述第二金屬層為銅、鋁或銅鋁合金，厚度范圍為200-5000A。
15. 如權(quán)利要求9所述的一種金屬-絕緣體-金屬電容的制造方法，其特征 在于，所述電介質(zhì)層的材料為氮化硅或氮氧化硅，厚度范圍為100-1000 A。
16. —種半導(dǎo)體器件，分為互連區(qū)和電容區(qū)，其特征在于，包括半導(dǎo)體 襯底；在半導(dǎo)體襯底表面形成的第一金屬層；在第一金屬層表面形成的鈍化層；在電容區(qū)內(nèi)的飩化層表面形成的電介質(zhì)層；覆蓋所述電介質(zhì)層以及鈍化 層表面形成的第二金屬層；貫穿所述電容區(qū)內(nèi)的鈍化層，并連接電介質(zhì)層與 第一金屬層的連線孔；貫穿所述互連區(qū)內(nèi)的鈍化層，并連接第一金屬層與第 二金屬層的連線孔。
17. 如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件為 CMOS圖像傳感器。
18. 如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，所述第一金屬層連 接CM0S圖像傳感器的浮動(dòng)擴(kuò)散區(qū)，第二金屬層連接電源線。
19. 如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述第一金屬層為 銅、鋁或銅鋁合金。
20. 如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述鈍化層的材料 為氧化硅、氮化硅、氮氧化硅或組合。
21.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述第二金屬層為 銅、鋁或銅鋁合金。
22. 如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述電介質(zhì)層的材 料為氮化硅或氮氧化硅，厚度范圍為100-1000 A。
23. 如權(quán)利要求21所述的半導(dǎo)體器件，其特征在于，所述第二金屬層的 厚度大于電介質(zhì)層厚度，范圍為200-1500A。
24. —種半導(dǎo)體器件，分為互連區(qū)和電容區(qū)，其特征在于，包括半導(dǎo)體 襯底；在半導(dǎo)體襯底表面形成的第一金屬層；在電容區(qū)內(nèi)的第一金屬層表面 形成的電介質(zhì)層；覆蓋所述電介質(zhì)層以及第一金屬層表面形成的鈍化層；在 所述鈍化層表面形成的第二金屬層；貫穿所述電容區(qū)內(nèi)的鈍化層，并連接電 介質(zhì)層與第二金屬層的連線孔；貫穿所述互連區(qū)內(nèi)的鈍化層，并連接第一金 屬層與第二金屬層的連線孔。
25. 如權(quán)利要求24所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件為CMOS圖像傳感器。
26. 如權(quán)利要求25所述的半導(dǎo)體器件，其特征在于，所述第一金屬層連 接CM0S圖像傳感器的浮動(dòng)擴(kuò)散區(qū)，第二金屬層連接電源線。
27. 如權(quán)利要求24所述的半導(dǎo)體器件，其特征在于，所述第一金屬層為 銅、鋁或銅鋁合金。
28. 如權(quán)利要求24所述的半導(dǎo)體器件，其特征在于，所述鈍化層的材料 為氧化石圭、氮化硅、氮氧化硅或組合。
29. 如權(quán)利要求24所述的半導(dǎo)體器件，其特征在于，所述第二金屬層為 銅、鋁或銅鋁合金，厚度范圍為200-1500A。
30. 如權(quán)利要求24所述的半導(dǎo)體器件，其特征在于，所述電介質(zhì)層的材 料為氮化硅或氮氧化硅，厚度范圍為100-1000 A。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件、金屬-絕緣體-金屬電容及其制造方法，包括在半導(dǎo)體的襯底上沉積第一金屬層，并將其圖案化；在所述第一金屬層上沉積鈍化層，并刻蝕形成連線孔；在所述鈍化層和連線孔的表面沉積電介質(zhì)層，并刻蝕部分電介質(zhì)層；在所述電介質(zhì)層、鈍化層表面覆蓋沉積第二金屬層；所述第一金屬層用作下電極板，第二金屬層用作上電極板。本發(fā)明所提供的MIM電容，將上電極板金屬層與金屬互連層合并，減少在半導(dǎo)體器件中的所占空間，避免影響像素陣列中邊緣像素的感光性能，還可通過合理安排連線孔的位置和數(shù)量達(dá)到減少側(cè)向光串?dāng)_的目的。
文檔編號(hào)H01L21/02GK101533767SQ20081018773
公開日2009年9月16日 申請(qǐng)日期2008年12月31日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者謹(jǐn) 周 申請(qǐng)人:昆山銳芯微電子有限公司