專利名稱：淺溝槽結(jié)構(gòu)制造方法及快閃存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造領(lǐng)域，尤其涉及淺溝槽結(jié)構(gòu)制造方法及由此形成的
快閃存儲器。
背景技術(shù)：
目前，快閃存儲器(Flash)，又稱為閃存，已經(jīng)成為非揮發(fā)性存儲器的主流。根據(jù)結(jié)構(gòu)不同，閃存可分為或非閃存(NOR Flash)和與非閃存(NANDFlash)兩種。其中，或非閃存因為讀取速度快，適合于手機(jī)或主板等需要記錄系統(tǒng)編碼的應(yīng)用。而與非閃存因為高密度及高寫入速度，特別適合多媒體資料存儲。尤其近幾年，與非閃存幾乎以保持每年密度加倍的速度演進(jìn)。最新一代的與非閃存技術(shù)已達(dá)每晶粒(die)可以存儲32Gb的高容量水平。而從工藝上來說，閃存可分為浮柵結(jié)構(gòu)閃存(floating gate Flash)和電荷能陷存儲結(jié)構(gòu)閃存(CTF， charge-trapping Flash)兩類。浮柵結(jié)構(gòu)是將電荷存儲于多晶硅(poly silicon)之內(nèi)。 上述兩種閃存結(jié)構(gòu)中的柵極和柵極之間需要進(jìn)行電隔離。隨著半導(dǎo)體制造技術(shù)的進(jìn)步，淺溝槽隔離(STI， Shallow Trench Isolation)方法已經(jīng)逐漸取代了傳統(tǒng)半導(dǎo)體器件制造所采用如局部硅氧化法等其他隔離方法。淺溝槽隔離方法與其他隔離方法相比有許多優(yōu)點，主要包括1、 STI方法可以獲得較窄的半導(dǎo)體器件隔離寬度，從而提高器件密度；2、STI方法可以提升表面平坦度，因而可在光刻時有效控制最小線寬。 美國專利第6503815號公開一種形成淺溝槽的方法，包括步驟提供具有氧化硅層的襯底，氮化硅層形成于所述氧化硅層之上；在所述襯底上形成溝槽；在所述溝槽的側(cè)墻和底部形成側(cè)墻氧化物層；在具有氧和氫氧根的氛圍中執(zhí)行原位蒸汽生成(in-situsteam generation, ISSG)工藝對側(cè)墻氧化物層進(jìn)行再氧化，在溝槽內(nèi)形成ISSG氧化物層；用電介質(zhì)材料填充所述溝槽。 由于現(xiàn)有技術(shù)對溝槽進(jìn)行填充采用的是高濃度等離子-化學(xué)氣相沉積(HighDensity Plasma-Chemical Vapour D印osition， HDP-CVD)工藝，而又因為ISSG氧化物層比較松散且厚度較薄，因此在填充溝槽時容易被破壞，導(dǎo)致閃存的電學(xué)性能下降。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是如何防止ISSG氧化物層在填充溝槽時被破壞，進(jìn)而提高閃存的電學(xué)性能。 為解決上述技術(shù)問題，根據(jù)本發(fā)明的一個方面，提供一種淺溝槽結(jié)構(gòu)制造方法，包括步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有淺溝槽，所述淺溝槽內(nèi)依照原位蒸汽生成方法形成有第一氧化物層；在第一氧化物層之上形成第二氧化物層；用高濃度等離子體_化學(xué)氣相沉積工藝在溝槽內(nèi)填充氧化物至封閉所述淺溝槽。
可選地，所述第一氧化物層的厚度為2納米至4納米。
可選地，形成所述第一氧化物層為氧化硅層。
可選地，所述第二氧化物層的厚度為8納米至12納米。 可選地，形成所述第二氧化物層為致密氧化硅層。 可選地，形成第二氧化物層的工藝為高溫氧化物沉積工藝。 根據(jù)本發(fā)明的另一個方面，提供一種快閃存儲器，所述快閃存儲器中的淺溝槽內(nèi)覆有用原位蒸汽生成工藝形成有第一氧化物層，所述第一氧化物層上覆有用化學(xué)氣相沉積形成的第二氧化物層。 可選地，所述第二氧化物層由高溫氧化物沉積工藝所形成。 與現(xiàn)有技術(shù)相比，本發(fā)明在快閃存儲器淺溝槽內(nèi)的ISSG氧化物層之上額外沉積有一層高溫氧化物層，可以在填充溝槽時保護(hù)ISSG氧化物層不被破壞，并可以改善淺溝槽內(nèi)的應(yīng)力環(huán)境，修復(fù)淺溝槽內(nèi)的缺陷，進(jìn)而提高閃存的電學(xué)性能。


圖1為根據(jù)本發(fā)明一個實施例淺溝槽結(jié)構(gòu)制造方法的流程 圖2至圖4為根據(jù)上述流程制造淺溝槽結(jié)構(gòu)的示意 圖5為根據(jù)現(xiàn)有技術(shù)所制造的閃存的VG-ID曲線；
圖6為根據(jù)本發(fā)明一個實施例所制造的閃存的VG-ID曲線。
具體實施例方式
窄寬度效應(yīng)(Narrow Width Effect)是影響閃存電學(xué)性能的一個重要因素。窄寬度效應(yīng)是因為STI邊沿幾何尺寸、應(yīng)力和沿著溝道寬度方向上摻雜分布不均勻造成。這些效應(yīng)對器件電流有很大的影響，使MOS驅(qū)動電流的差異可以達(dá)到30 % ，而使關(guān)斷電流的差異更可超過兩倍。 為了減少窄寬度效應(yīng)，本領(lǐng)域人員通常會在閃存結(jié)構(gòu)的STI溝槽內(nèi)利用ISSG方法形成一層薄且稀松的氧化物層，即ISSG氧化物層，用于修復(fù)STI溝槽內(nèi)的襯底晶格缺陷以及改善溝槽內(nèi)襯底表面應(yīng)力，還可以對溝槽內(nèi)的襯底表面起到保護(hù)的作用，防止后續(xù)填充工藝傷害襯底。 但是，在利用HDP對溝槽進(jìn)行填充時，由于HDP具有一定的刻蝕能力，且ISSG氧化物層本身性質(zhì)的薄且稀松，因此ISSG層非常容易被破壞，導(dǎo)致HDP填充物直接與STI溝槽內(nèi)的硅襯底接觸，使得STI溝槽內(nèi)的應(yīng)力變化，甚至?xí)茐臏喜蹆?nèi)的晶格，使晶格產(chǎn)生缺陷，從而導(dǎo)致MOS的導(dǎo)通閾值電壓VT增大，進(jìn)而導(dǎo)致閃存性能下降。 然而，如果用其他覆層替代ISSG氧化物層，又會有新的問題出現(xiàn)。因為STI溝槽內(nèi)覆層的形成步驟在MOS柵極形成步驟之后，由于ISSG工藝對硅的消耗較少，所形成的氧化物薄膜的厚度較薄。所以，ISSG對柵極多晶硅層側(cè)壁的侵蝕和消耗也較少。而如果采用干法或濕法原位氧化在溝槽內(nèi)形成覆層，柵極多晶硅層的側(cè)壁也會被消耗，而且與ISSG工藝相比，對柵極多晶硅層兩側(cè)側(cè)壁的消耗大大增加，從而導(dǎo)致柵極長度的大幅減小。柵極長度的減小對于閃存性能的降低將是無法忽略的。 因此，如何既保留ISSG工藝對柵極多晶硅層側(cè)壁的保護(hù)優(yōu)勢，又可以減小HDP溝
槽填充對襯底的影響所導(dǎo)致的閃存性能的下降，是本發(fā)明重點關(guān)注的問題。 為此，如圖1所示，本發(fā)明提供一種淺溝槽結(jié)構(gòu)制造方法，包括步驟
S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有淺溝槽，所述淺溝槽內(nèi)用原位蒸汽生成工藝形成有第一氧化物層； S102，在第一氧化物層之上形成第二氧化物層； S103，用高濃度等離子體沉積工藝在淺溝槽內(nèi)填充氧化物至封閉所述淺溝槽。
下面結(jié)合附圖對上述方法進(jìn)行詳細(xì)說明。 如圖2所示，提供半導(dǎo)體襯底201。半導(dǎo)體襯底201上形成有柵極結(jié)構(gòu)202。半導(dǎo)體襯底201上柵極結(jié)構(gòu)202之間形成有用于對柵極結(jié)構(gòu)202進(jìn)行電隔離的淺溝槽203。在半導(dǎo)體襯底201上形成柵極結(jié)構(gòu)202和淺溝槽203的方法已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 為了減少窄寬度效應(yīng)，利用ISSG工藝在淺溝槽203內(nèi)形成一層厚度約為3納米的第一氧化物層，即ISSG氧化物層204。形成ISSG氧化物層204的具體工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 由于ISSG工藝是對硅的原位氧化，即構(gòu)成ISSG氧化物層204的材料為氧化硅，在未有保護(hù)的、暴露的硅表面都會被氧化。因此，ISSG氧化物層204除了形成在淺溝槽203底部，還形成在柵極結(jié)構(gòu)202的側(cè)壁上。ISSG氧化物層204除了修復(fù)淺溝槽203內(nèi)的襯底晶格缺陷以及改善淺溝槽203內(nèi)襯底表面應(yīng)力，實際上還形成了對柵極結(jié)構(gòu)202和淺溝槽203的保護(hù)。 如前所述，由于ISSG工藝對硅的消耗量較少，所形成的ISSG氧化物層204的厚度僅為2至4納米，因此，ISSG工藝對柵極結(jié)構(gòu)202側(cè)壁的侵蝕和消耗也較少，從而可以降低因形成ISSG氧化物層204所導(dǎo)致的對閃存性能的影響。 依照ISSG工藝而形成的ISSG氧化物層204的厚度較薄，材質(zhì)稀松，具有拉應(yīng)力的效果，且可以修補(bǔ)淺溝槽203內(nèi)的晶格缺陷，是減少窄寬度效應(yīng)不可或缺的一層覆層。
然后執(zhí)行步驟S102，在ISSG氧化物層204之上形成第二氧化物層205，形成如圖3所示的結(jié)構(gòu)。形成第二氧化物層205的具體工藝為高溫氧化物(High temperature Oxide，HTO)沉積工藝，該工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 形成第二氧化物層205的目的是為了防止ISSG氧化物層204在后續(xù)填充工藝中被破壞，從而導(dǎo)致窄寬度效應(yīng)被放大，進(jìn)而導(dǎo)致由此制造的閃存器件的電學(xué)性能下降。
由沉積方法所形成的第二氧化物層205的厚度約為8納米至12納米，制造第二氧化物層205的材料可以是氧化硅。 并且由于沉積所形成的第二氧化物層205的質(zhì)地比較致密，不僅可以防止后續(xù)填充工藝對ISSG氧化物層204的破壞，還形成一層壓應(yīng)力的覆層，與ISSG氧化物層204有一定的應(yīng)力抵消，從而更優(yōu)化淺溝槽203的應(yīng)力環(huán)境，降低窄寬度效應(yīng)。 最后執(zhí)行步驟S103，用高濃度等離子體沉積工藝在淺溝槽203內(nèi)填充氧化物206至封閉所述淺溝槽203，形成如圖4所示的結(jié)構(gòu)。填充淺溝槽203的方法為以SiH4、 02和Ar的混合氣體作為等離子化的氣體源的高濃度等離子-化學(xué)氣相沉積(High DensityPlasma-Chemical V即our D印osition， HDP-CVD)工藝對溝槽進(jìn)行±真充，該工藝的具體實施方法已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 另外，本發(fā)明還提供一種根據(jù)上述方法形成的快閃存儲器，所述快閃存儲器中的淺溝槽內(nèi)覆有用原位蒸汽生成工藝形成有第一氧化物層，所述第一氧化物層上覆有用化學(xué)氣相沉積形成的第二氧化物層。 上述形成第二氧化物層的化學(xué)氣相沉積方法具體為高溫氧化物沉積工藝所形成。
上述第一氧化物層的厚度為2納米至4納米，具體地，第一氧化物層的厚度為3納米。 另外，第一氧化物層的材料可以為氧化硅。 此外，第二氧化物層的厚度可以為8納米至12納米。 第二氧化物層的材料也是氧化硅，但與第一氧化物層不同的是，第二氧化物層為致密氧化硅層。 用現(xiàn)有技術(shù)所制造的閃存的VG-ID曲線如圖5所示，而經(jīng)過本發(fā)明所述工藝所制造的閃存的VG-ID曲線如圖6所示。 從圖5可知，用現(xiàn)有技術(shù)所制造的閃存，當(dāng)柵極寬長分別為10 ii m禾P 0. 45 ii m時，PM0S的導(dǎo)通閾值電壓為-0. 62V ;而當(dāng)柵極寬長分別為0. 5 ii m和0. 45 ii m時，PM0S的導(dǎo)通閾值電壓為-0. 88V，兩者相差0. 26V。 上述導(dǎo)通閾值電壓的差別正是由于窄寬度效應(yīng)所引起的。如前所述，根據(jù)現(xiàn)有技術(shù)所制造的閃存，這種窄寬度效應(yīng)是由于ISSG氧化物層204在溝槽填充時被破壞所造成的。 從圖6可知，用本發(fā)明所述的工藝制造的閃存，當(dāng)柵極寬長分別為lOym禾口0. 45 ii m時，PMOS的導(dǎo)通閾值電壓為-0. 61V ;而當(dāng)柵極寬長分別為0. 5 y m禾卩0. 45 y m時，PMOS的導(dǎo)通閾值電壓為-0. 70V，兩者相差0. 09V。 從圖6和圖5的對比可知，根據(jù)本發(fā)明所述的工藝制造的閃存，由于ISSG氧化物層204被第二氧化物層205所保護(hù)，并且兩者的應(yīng)力方向相反，形成部分應(yīng)力抵消，使得窄寬度效應(yīng)降低，進(jìn)而使得柵極寬度變化所導(dǎo)致的MOS導(dǎo)通閾值電壓漂移減小，從而提高了閃存的電學(xué)性能。 本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種淺溝槽結(jié)構(gòu)制造方法，其特征在于，包括步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有淺溝槽，所述淺溝槽內(nèi)依照原位蒸汽生成方法形成有第一氧化物層；在第一氧化物層之上形成第二氧化物層；用高濃度等離子體-化學(xué)氣相沉積工藝在溝槽內(nèi)填充氧化物至封閉所述淺溝槽。
2. 如權(quán)利要求1所述的淺溝槽結(jié)構(gòu)制造方法，其特征在于所述第一氧化物層的厚度為2納米至4納米。
3. 如權(quán)利要求1所述的淺溝槽結(jié)構(gòu)制造方法，其特征在于形成所述第一氧化物層的材料為氧化硅。
4. 如權(quán)利要求1所述的淺溝槽結(jié)構(gòu)制造方法，其特征在于所述第二氧化物層的厚度為8納米至12納米。
5. 如權(quán)利要求1所述的淺溝槽結(jié)構(gòu)制造方法，其特征在于形成所述第二氧化物層為致密氧化硅層。
6. 如權(quán)利要求1所述的淺溝槽結(jié)構(gòu)制造方法，其特征在于形成所述第二氧化物層的方法為高溫氧化物沉積工藝。
7. —種快閃存儲器，其特征在于所述快閃存儲器中的淺溝槽內(nèi)覆有用原位蒸汽生成工藝形成有第一氧化物層，所述第一氧化物層上覆有用化學(xué)氣相沉積形成的第二氧化物 >層。
8. 如權(quán)利要求7所述的快閃存儲器，其特征在于所述化學(xué)氣相沉積具體為高溫氧化物沉積工藝。
9. 如權(quán)利要求7所述的快閃存儲器，其特征在于所述第一氧化物層的厚度為2納米至4納米。
10. 如權(quán)利要求7所述的快閃存儲器，其特征在于所述第一氧化物層的材料為氧化娃o
11. 如權(quán)利要求7所述的快閃存儲器，其特征在于所述第二氧化物層的厚度為8納米至12納米。
12. 如權(quán)利要求7所述的快閃存儲器，其特征在于所述第二氧化物層為致密氧化硅層。
全文摘要
本發(fā)明涉及淺溝槽結(jié)構(gòu)制造方法及快閃存儲器，其中，淺溝槽結(jié)構(gòu)制造方法包括步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有淺溝槽，所述淺溝槽內(nèi)依照原位蒸汽生成方法形成有第一氧化物層；在第一氧化物層之上形成第二氧化物層；用高濃度等離子體-化學(xué)氣相沉積工藝在溝槽內(nèi)填充氧化物至封閉所述淺溝槽。與現(xiàn)有技術(shù)相比，本發(fā)明在快閃存儲器淺溝槽內(nèi)的ISSG氧化物層之上額外沉積有一層高溫氧化物層，可以在填充溝槽時保護(hù)ISSG氧化物層不被破壞，并可以改善淺溝槽內(nèi)的應(yīng)力環(huán)境，修復(fù)淺溝槽內(nèi)的缺陷，進(jìn)而提高閃存的電學(xué)性能。
文檔編號H01L21/762GK101740456SQ200810202830
公開日2010年6月16日 申請日期2008年11月17日 優(yōu)先權(quán)日2008年11月17日
發(fā)明者蔡建祥, 陳清 申請人:中芯國際集成電路制造(上海)有限公司