專利名稱：Nmos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域，尤其涉及NM0S晶體管的制作方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件為了達到更快的運算速度、更大的 數(shù)據(jù)存儲量以及更多的功能，集成電路芯片朝向更高的元件密度、高集成度方向發(fā)展。在半 導(dǎo)體器件的發(fā)展過程中，柵極的制作好壞直接影響著晶體管的性能及半導(dǎo)體器件的質(zhì)量。
現(xiàn)有在NM0S晶體管的制作過程中形成柵極的具體工藝如下參考圖1所示，提供 半導(dǎo)體襯底100，在半導(dǎo)體襯底100中摻雜離子，形成P型摻雜阱(未圖示)；用熱氧化法或 化學(xué)氣相沉積法在半導(dǎo)體襯底100上形成柵介質(zhì)層102，所述柵介質(zhì)層102的材料為氧化 硅；用化學(xué)氣相沉積法在柵介質(zhì)層102上形成多晶硅層104 ;在多晶硅層104上形成光刻膠 層(未圖示)，經(jīng)過曝光顯影工藝定義出柵極圖形；以光刻膠層為掩膜，在多晶硅層104中 注入預(yù)定深度的離子105，用以減小多晶硅層104作為柵極電極的電阻率，增加其導(dǎo)電性， 所述離子105為磷離子。 參考圖2，接著，繼續(xù)以光刻膠層為掩膜，刻蝕多晶硅層104和柵介質(zhì)層102至露出 半導(dǎo)體襯底IOO，刻蝕后的多晶硅層104作為柵極104a，與刻蝕后的柵介質(zhì)層102a構(gòu)成柵 極結(jié)構(gòu)103 ;去除光刻膠層后，將帶有各膜層的半導(dǎo)體襯底IOO放入反應(yīng)室中，通入氧氣107 氧化柵極104a表面，使柵極104a表面平整。 請參照圖3，將帶有各膜層的半導(dǎo)體襯底100從反應(yīng)室取出后，用化學(xué)氣相沉積法 在半導(dǎo)體襯底100及柵極104a上形成氮化硅層(未圖示)；用干法刻蝕法刻蝕氮化硅層， 去除半導(dǎo)體襯底100上的氮化硅層，并在柵極結(jié)構(gòu)103兩側(cè)形成偏移間隙壁106 ;以柵極結(jié) 構(gòu)103為掩膜，向半導(dǎo)體襯底100中注入N型離子，于柵極結(jié)構(gòu)103兩側(cè)的P型摻雜阱中形 成N型源/漏極延伸區(qū)108。 參照圖4所示，于柵極結(jié)構(gòu)103兩側(cè)的偏移間隙壁106上形成側(cè)墻109 ;繼續(xù)以柵 極結(jié)構(gòu)106為掩膜，向半導(dǎo)體襯底100中注入N型離子，形成N型源/漏極110 ;將帶有各 膜層及器件的半導(dǎo)體襯底IOO放入退火爐內(nèi)，對半導(dǎo)體襯底100進行退火，使注入的離子擴 散均勻。 在中國專利申請03145409還可以發(fā)現(xiàn)更多與上述技術(shù)方案相關(guān)的信息。
現(xiàn)有技術(shù)在形成NMOS晶體管的多晶硅層過程中，由于后續(xù)的側(cè)墻工藝和源/漏極 熱退火所帶來的熱預(yù)算會造成離子注入后的多晶硅層晶格尺寸變大，進而會導(dǎo)致關(guān)斷電流 升高，影響NMOS晶體管的性能。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種NMOS晶體管的制作方法，防止多晶硅層晶格尺寸 過大導(dǎo)致的關(guān)斷電流升高。 為解決上述問題，本發(fā)明一種NMOS晶體管的制作方法，包括在半導(dǎo)體襯底上形成柵介質(zhì)層；在柵介質(zhì)層上形成多晶硅層，通過控制反應(yīng)腔室壓力控制多晶硅層的晶格尺 寸；刻蝕多晶硅層和柵介質(zhì)層，形成柵極結(jié)構(gòu)；以柵極結(jié)構(gòu)為掩模，在柵極兩側(cè)的半導(dǎo)體襯 底內(nèi)進行離子注入，形成源/漏極延伸區(qū)；在柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻后，在柵極結(jié)構(gòu)及側(cè)墻 兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏極。 可選的，所述反應(yīng)腔室的壓力為O. 1托 0. 3托。所述反應(yīng)腔室的溫度為59(TC 620°C?？蛇x的，多晶硅層的晶格尺寸為2nm 9nm。 可選的，形成多晶硅層的方法為化學(xué)氣相沉積法或低壓化學(xué)氣相沉積法。 可選的，在形成多晶硅層后，還包括，向多晶硅層中注入預(yù)定深度的離子。所述離
子為磷離子。 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點通過控制反應(yīng)腔室壓力控制多晶硅層的 晶格尺寸，使晶格尺寸達到要求，即產(chǎn)生的關(guān)斷電流不影響NM0S晶體管的性能。


圖1至圖4是現(xiàn)有形成NM0S晶體管的示意圖；
圖5是本發(fā)明形成NM0S晶體管的具體實施方式
流程圖；
圖6至圖10是本發(fā)明形成NM0S晶體管的實施例示意圖；
圖11是多晶硅層的晶格尺寸與反應(yīng)腔室壓力的關(guān)系圖；
圖12是多晶硅層的晶格尺寸與關(guān)斷電流(Ioff)的關(guān)系圖。
具體實施例方式
本發(fā)明通過控制反應(yīng)腔室壓力控制多晶硅層的晶格尺寸，使晶格尺寸達到要求，
即產(chǎn)生的關(guān)斷電流(Ioff)不影響NM0S晶體管的性能。 下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。 圖5是本發(fā)明形成NM0S晶體管的具體實施方式
流程圖。執(zhí)行步驟Sll，在半導(dǎo)體 襯底上形成柵介質(zhì)層。 所述柵介質(zhì)層的材料為氧化硅，形成方法為熱氧化法。 執(zhí)行步驟S12，在柵介質(zhì)層上形成多晶硅層，通過控制反應(yīng)腔室壓力控制多晶硅層 的晶格尺寸。 將反應(yīng)腔室的壓力調(diào)節(jié)至0. 1托 0. 3托，能使后續(xù)形成的NM0S晶體管的關(guān)斷電 流小于10pA/iim，提高了 NMOS晶體管的電性能。 在形成多晶硅層之后還包括在多晶硅層中注入預(yù)定深度的磷離子，以減小多晶 硅層作為柵極電極的電阻率，增加其導(dǎo)電性。 執(zhí)行步驟S13，刻蝕多晶硅層和柵介質(zhì)層，形成柵極結(jié)構(gòu)。 刻蝕多晶硅層和柵介質(zhì)層至露出半導(dǎo)體襯底，刻蝕后的多晶硅層為柵極，與刻蝕 后的柵介質(zhì)層構(gòu)成柵極結(jié)構(gòu)。 執(zhí)行步驟S14，以柵極結(jié)構(gòu)為掩模，在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)進行離子注入，形 成源/漏極延伸區(qū)。
本實施方式中，在形成源/漏極延伸區(qū)之前，還包括步驟在半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成氮化硅層；刻蝕氮化硅層，以去除半導(dǎo)體襯底上的氮化硅層，并在柵極結(jié)構(gòu)兩側(cè)形 成偏移間隙壁。 執(zhí)行步驟S15，在柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻后，在柵極結(jié)構(gòu)及側(cè)墻兩側(cè)的半導(dǎo)體襯底 內(nèi)形成源/漏極。 在形成源/漏極后，將帶有各膜層及器件的半導(dǎo)體襯底放入退火爐內(nèi)進行退火工 藝，使離子在半導(dǎo)體襯底內(nèi)擴散均勻。 圖6至圖10是本發(fā)明形成NM0S晶體管的實施例示意圖。如圖6所示，提供半導(dǎo) 體襯底200，所述半導(dǎo)體襯底200可以為硅或者絕緣體上硅(SOI);在半導(dǎo)體襯底中形成有 隔離結(jié)構(gòu)(未圖示)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離 結(jié)構(gòu)。在隔離結(jié)構(gòu)之間為NM0S有源區(qū)，在NM0S有源區(qū)的半導(dǎo)體襯底200中摻雜離子，形成 P型摻雜阱。 在半導(dǎo)體襯底200上形成厚度為15埃 60埃的柵介質(zhì)層202，所述柵介質(zhì)層202 的材料為氧化硅或氮氧化硅，如果柵介質(zhì)層202為氧化硅，則形成方法可選熱氧化法，如果 柵介質(zhì)層202為氮氧化硅，則形成方法可選為化學(xué)氣相沉積法。 將帶有柵介質(zhì)層202的半導(dǎo)體襯底200放入沉積反應(yīng)腔室211內(nèi)，用化學(xué)氣相沉 積法或低壓化學(xué)氣相沉積法在柵介質(zhì)層202上形成厚度為800埃 1200埃的多晶硅層 204。 本實施例中，所述反應(yīng)腔室211的壓力為0. 1托 0. 3托。所述反應(yīng)腔室211的 溫度為590°C 620°C。當(dāng)反應(yīng)腔室211符合上述條件的情況下，多晶硅層204的晶格尺寸 為2nm 9nm，符合后續(xù)形成的NMOS晶體管產(chǎn)生的關(guān)斷電流不影響NMOS晶體管的性能的要 求。作為一個優(yōu)選的實施例，當(dāng)反應(yīng)腔室211內(nèi)的壓力為0.2托時，得到的多晶硅層204的 晶格尺寸最小，為2. 2nm，此時關(guān)斷電流(Ioff)值則為OpA/ym。而當(dāng)多晶硅層204的晶格 尺寸在2nm 6nm時，關(guān)斷電流(Ioff)的值都為OpA/y m，因此，反應(yīng)腔室211的反應(yīng)壓力 調(diào)至0. 15托 0. 3托都為最佳值(如圖11和圖12所示)。 本實施例，通過控制反應(yīng)腔室211的壓力控制多晶硅層204的晶格尺寸，使晶格尺 寸達到要求，使后續(xù)NMOS晶體管中的關(guān)斷電流不影響NMOS晶體管的性能。
如圖7所示，將帶有各膜層的半導(dǎo)體襯底200從反應(yīng)腔室211中取出；然后，在多 晶硅層204上形成光刻膠層(未圖示)，經(jīng)過曝光顯影工藝，定義出柵極圖形；以光刻膠層 為掩膜，在多晶硅層204中注入預(yù)定深度的離子205，這樣可以減小多晶硅層204作為NM0S 柵極電極的電阻率，增加其導(dǎo)電性；作為一個優(yōu)選實施例，所述離子205為磷離子，注入能 量為8KeV，注入劑量為1E15cm—2。 如圖8所示，繼續(xù)以光刻膠層為掩膜，刻蝕多晶硅層204和柵介質(zhì)層202至露出半 導(dǎo)體襯底200，刻蝕后的多晶硅層204作為柵極204a，與刻蝕后的柵介質(zhì)層202a構(gòu)成柵極 結(jié)構(gòu)203，所述刻蝕方法可以是干法刻蝕法；去除光刻膠層后，將帶有各膜層的半導(dǎo)體襯底 200放入反應(yīng)室中，通入氧氣207氧化柵極204a表面，使柵極204a表面平整。
由于在對多晶硅層進行離子注入以及刻蝕形成柵極204a后，柵極204a表面會凹 凸不平，容易形成漏電流。因此，需要對柵極204a表面進行氧化使之平整。所述通入氧氣 207的流量為4SLM，溫度為IOO(TC，時間為8秒，壓力為780托。 如圖9所示，將帶有各膜層的 導(dǎo)體襯底200從反應(yīng)室取出后，用化學(xué)氣相沉積法在半導(dǎo)體襯底200及柵極204a上形成氮化硅層(未圖示)；用干法刻蝕法刻蝕氮化硅層， 去除半導(dǎo)體襯底200上的氮化硅層，并在柵極結(jié)構(gòu)203兩側(cè)形成偏移間隙壁206 ;隨著器件 尺寸的進一步變小，器件的溝道長度越來越小，源/漏極的粒子注入深度也越來越小，偏移 間隙壁206的作用在于以提高形成的NM0S晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝 道效應(yīng)引起的熱載流子效應(yīng)。本實施例中，所述偏移間隙壁206的厚度可以小到80埃。
以柵極結(jié)構(gòu)203及偏移間隙壁206為掩膜，在柵極結(jié)構(gòu)203兩側(cè)的半導(dǎo)體襯底200 內(nèi)進行離子注入，形成N型源/漏極延伸區(qū)208。 除本實施例外，在形成N型源/漏極延伸區(qū)208后，可繼續(xù)以柵極結(jié)構(gòu)203為掩 膜，在半導(dǎo)體襯底200中進行袋形注入(Pocket implant)，形成袋形注入?yún)^(qū)，所述袋形注入 區(qū)的導(dǎo)電類型與N型源/漏極延伸區(qū)208的導(dǎo)電類型相反，其深度介于N型源/漏極延伸 區(qū)208和后續(xù)源/漏極之間；所述袋形注入工藝可以用來改善器件的短溝道效應(yīng)以及擊穿 效應(yīng)(punch through)。 參照附圖IO，在半導(dǎo)體襯底200、柵極結(jié)構(gòu)203以及偏移間隙壁206上形成氧化硅 層、氧化硅層和氮化硅層或氧化硅層、氮化硅層和氧化硅層，然后采用回蝕(etch-back)方 法形成于柵極結(jié)構(gòu)203兩側(cè)的偏移間隙壁206上形成側(cè)墻209。 然后，以柵極結(jié)構(gòu)203及側(cè)墻209為掩膜，在柵極結(jié)構(gòu)203兩側(cè)的半導(dǎo)體襯底200 中進行離子注入，形成N型源/漏極210。 最后，將帶有各膜層及器件的半導(dǎo)體襯底200放入退火爐內(nèi)，對半導(dǎo)體襯底200進 行退火處理，使注入的離子擴散均勻。 本實施例中，向半導(dǎo)體襯底200中注入的是n型離子，如磷離子或砷離子等。
雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
一種NMOS晶體管的制作方法，其特征在于，包括在半導(dǎo)體襯底上形成柵介質(zhì)層；在柵介質(zhì)層上形成多晶硅層，通過控制反應(yīng)腔室壓力控制多晶硅層的晶格尺寸；刻蝕多晶硅層和柵介質(zhì)層，形成柵極結(jié)構(gòu)；以柵極結(jié)構(gòu)為掩模，在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)進行離子注入，形成源/漏極延伸區(qū)；在柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻后，在柵極結(jié)構(gòu)及側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏極。
2. 根據(jù)權(quán)利要求1所述MTOS晶體管的制作方法，其特征在于，所述反應(yīng)腔室的壓力為0. 1托 0. 3托。
3. 根據(jù)權(quán)利要求2所述NM0S晶體管的制作方法，其特征在于，所述反應(yīng)腔室的溫度為590°C 620°C。
4. 根據(jù)權(quán)利要求1所述NMOS晶體管的制作方法，其特征在于，多晶硅層的晶格尺寸為2nm 9nm。
5. 根據(jù)權(quán)利要求1所述NM0S晶體管的制作方法，其特征在于，形成多晶硅層的方法為化學(xué)氣相沉積法或低壓化學(xué)氣相沉積法。
6. 根據(jù)權(quán)利要求1所述NM0S晶體管的制作方法，其特征在于，在形成多晶硅層后，還包括，向多晶硅層中注入預(yù)定深度的離子。
7. 根據(jù)權(quán)利要求6所述NM0S晶體管的制作方法，其特征在于，所述離子為磷離子。
全文摘要
一種NMOS晶體管的制作方法，包括在半導(dǎo)體襯底上形成柵介質(zhì)層；在柵介質(zhì)層上形成多晶硅層，通過控制反應(yīng)腔室壓力控制多晶硅層的晶格尺寸；刻蝕多晶硅層和柵介質(zhì)層，形成柵極結(jié)構(gòu)；以柵極結(jié)構(gòu)為掩模，在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)進行離子注入，形成源/漏極延伸區(qū)；在柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻后，在柵極結(jié)構(gòu)及側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏極。本發(fā)明通過控制反應(yīng)腔室壓力控制多晶硅層的品格尺寸，使晶格尺寸達到要求，即產(chǎn)生的關(guān)斷電流不影響NMOS晶體管的性能。
文檔編號H01L21/336GK101740390SQ20081020283
公開日2010年6月16日 申請日期2008年11月17日 優(yōu)先權(quán)日2008年11月17日
發(fā)明者何有豐, 唐兆云, 白杰 申請人:中芯國際集成電路制造(上海)有限公司