專利名稱：與bcd集成工藝兼容的溝槽dmos制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，更具體地說，涉及BCD集成工藝中的匿OS制造工藝。
背景技術(shù)：
BCD是一種單片集成工藝技術(shù)，這種技術(shù)能夠在同一芯片上制作雙極型晶體管 (Bipolar Junction Transistor), CMOS禾P DMOS器{牛。BCD工藝不僅綜合了雙極器件高跨 導(dǎo)、強(qiáng)負(fù)載驅(qū)動能力和CMOS集成度高、低功耗的優(yōu)點(diǎn)，而且集成進(jìn)了開關(guān)速度很快的匿OS 功率器件。由于匿OS同時具有高速和大電流能力的特性，耐壓通常也較高，因而用BCD工 藝制造的電源管理芯片能工作在是高頻、高壓和大電流下，是制造高性能電源芯片的理想 工藝。采用BCD工藝制造的單片集成芯片還可以提高系統(tǒng)性能，節(jié)省電路的封裝費(fèi)用，并具 有更好的可靠性。BCD工藝的主要應(yīng)用領(lǐng)域?yàn)殡娫垂芾?電源和電池控制)、顯示驅(qū)動、汽 車電子、工業(yè)控制等領(lǐng)域。由于BCD工藝的應(yīng)用領(lǐng)域的不斷擴(kuò)大，對BCD工藝的要求越來越 高。近來，BCD工藝主要朝著高壓、高功率、高密度方向發(fā)展。 匿0S器件是BCD工藝中最重要的功率輸出器件，通常在芯片中占用了一半左右的 面積，因而優(yōu)化匿0S結(jié)構(gòu)和工藝以便獲得更低的匿0S導(dǎo)通電阻一直是BCD工藝的改進(jìn)方 向。當(dāng)前的BCD工藝中匿OS都為平面結(jié)構(gòu)，其中的表面溝道不僅占居了相當(dāng)大面積，而且 造匿0S的電流通路中存在一個串聯(lián)的JFET(結(jié)型場效應(yīng)晶體管)，因而增加了導(dǎo)通電阻。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種集成在BCD工藝中的溝槽匿0S制造工藝，它可以成倍降低 匿0S器件的導(dǎo)通電阻，而且附加的工藝步驟也較少。 根據(jù)本發(fā)明的實(shí)施例，揭示了一種與BCD集成工藝兼容的溝槽匿0S制造工藝，
在局部氧化隔離步驟之后增加溝槽光刻步驟，該溝槽光刻步驟利用局部氧化隔離 步驟中形成的氧化物和氮化物作為阻擋層；在形成的溝槽中生長柵極氧化層；淀積多晶硅填充溝槽；之后繼續(xù)進(jìn)行BCD集成工藝中的其余步驟。根據(jù)一實(shí)施例，在該溝槽匿os制造工藝包括在襯底形成N型埋層；生長N型外延層；進(jìn)行局部氧化隔離；進(jìn)行溝槽光刻；在形成的溝槽中生長犧牲氧化層并腐蝕犧牲氧化層在形成的溝槽中生長柵極氧化層；淀積多晶硅填充溝槽；使用多晶硅原位摻雜或者注入的方法對多晶硅摻雜
繼續(xù)BCD集成工藝中的CMOS制作工藝。 其中，N型埋層是通過在襯底上注入砷或者銻形成。 在形成的溝槽中生長500A的犧牲氧化層，并使用濕法腐蝕該犧牲氧化層。 在形成的溝槽中生長柵極氧化層的厚度根據(jù)溝槽匿OS的閾值電壓和擊穿電壓確定。 對于溝槽匿OS的漏區(qū)，在形成溝槽后，在溝槽中填充鴇。 本發(fā)明的集成在BCD工藝中的溝槽匿OS制造工藝可以成倍降低匿OS器件的導(dǎo)通 電阻，而且附加的工藝步驟也較少。


本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實(shí)施例的描
述而變得更加明顯，在附圖中，相同的附圖標(biāo)記始終表示相同的特征，其中 圖1-圖5揭示了根據(jù)本發(fā)明的一實(shí)施例的溝槽匿OS制造工藝的工藝過程； 圖6揭示了根據(jù)本發(fā)明的一實(shí)施例的溝槽匿OS制造工藝制造得到的溝槽匿OS的結(jié)構(gòu)。
具體實(shí)施例方式
BCD工藝可以集成多種DMOS功率器件，比如LDMOS、 VDMOS和溝槽(Trench)DMOS， 在高壓BCD工藝中主要應(yīng)用LDMOS和VDMOS。然而Trench DMOS由于其優(yōu)越的電流處理能 力，對高功率BCD工藝更具有吸引力。但Trench匿OS制作工藝的特殊性，與CMOS工藝的 兼容性遠(yuǎn)比LDMOS和V匿OS的差，至今還沒有可量產(chǎn)的含溝槽匿OS的BCD工藝。
本發(fā)明提供一種集成在BCD工藝中的Trench匿OS制造工藝。在標(biāo)準(zhǔn)的BCD集成 工藝上只增加少許步驟就可以完成此新型Trench DMOS，且工藝和Bipolar/CMOS器件工藝 完全兼容。下面結(jié)合圖1-圖6闡述其制作工藝的一個實(shí)施例 首先，在襯底(P型襯底)P-Sub上通過注入砷As或者銻Sb來形成N型埋層BNL，用 于降低匿OS漏端電阻和NPN集電區(qū)電阻。然后生長N型外延層N-EPI，由Trench匿OS的 源漏擊穿電壓和導(dǎo)通電阻決定N型外延層N-EPI的厚度和電阻率。完成N型外延層N-EPI 的制作后進(jìn)行CMOS工藝的局部氧化隔離LOCOS，同時，形成了氧化物/氮化物層Oxide/ Nitride上述步驟后的結(jié)構(gòu)如圖1所示。 制作完成局部氧化隔離LOCOS后，增加一步Trench DMOS特有的溝槽Trench光 刻步驟，在該溝槽光刻步驟中，利用局部氧化隔離工藝中形成的氧化物/氮化物層Oxide/ Nitride,在該實(shí)施例中為二氧化硅層/氮化硅層作為溝槽Trench刻蝕的阻擋層。溝槽 Trench刻蝕的步驟通過反應(yīng)離子刻蝕溝槽Trench,形成如圖2所示的結(jié)構(gòu)。
在刻蝕二氧化硅層/氮化硅層阻擋層后，在溝槽Trench中生長500A的犧牲氧化 來消除在溝槽刻蝕過程中的粘污和可能存在的應(yīng)力，之后，使用濕法腐蝕犧牲氧化層(為 二氧化硅層)。完成生長和腐蝕犧牲氧化層的步驟后，在溝槽Trench中生長Trench DMOS 的柵極氧化層Gate Oxide，柵極氧化層Gate Oxide的厚度由Trench DMOS的閾值電壓和擊 穿電壓而定。然后淀積多晶硅Poly填充溝槽Trench,形成Trench匿OS的柵極。通過多晶 硅Poly回刻，刻蝕掉硅片平面區(qū)域的多晶硅Poly，形成的結(jié)構(gòu)如圖3所示。
Trench匿0S的多晶硅柵極可以通過多晶硅原位摻雜或者注入的方法來摻雜雜 質(zhì)，以降低其電阻率。Trench DM0S的柵極也是通過溝槽Trench內(nèi)的多晶硅來引出的，因而 可以節(jié)省Trench匿OS多晶柵極的光刻步驟，形成的結(jié)構(gòu)如圖5所示。
Trench DMOS的p區(qū)主體p-body以及源/漏區(qū)的形成完全可以與CMOS的p阱和 源/漏區(qū)的制作工藝兼容，形成的結(jié)構(gòu)如圖4所示。所以制作完成Trench匿0S的柵極多 晶硅后，接著進(jìn)行BCD集成工藝中的CMOS的制作工藝。 根據(jù)本發(fā)明，Trench匿OS的漏區(qū)形成方法如下首先刻蝕溝槽Trench (可以與其
他的溝槽Trench —起刻蝕，然后填充鎢Tungsten形成Trench DMOS的漏區(qū)，結(jié)構(gòu)如圖5所
示。比起傳統(tǒng)的通過注入擴(kuò)散來形成的漏區(qū)，這種結(jié)構(gòu)的漏區(qū)的優(yōu)勢是橫向占有的面積小，
并且電阻率低，從而更高的發(fā)揮了 Trench匿OS優(yōu)越的電流處理能力。 根據(jù)本發(fā)明的溝槽匿OS制造工藝制造得到的溝槽匿OS的結(jié)構(gòu)可以參考圖6所示。 本發(fā)明的集成在BCD工藝中的溝槽匿OS制造工藝可以成倍降低匿OS器件的導(dǎo)通 電阻，而且附加的工藝步驟也較少。 上述實(shí)施例是提供給熟悉本領(lǐng)域內(nèi)的人員來實(shí)現(xiàn)或使用本發(fā)明的，熟悉本領(lǐng)域的 人員可在不脫離本發(fā)明的發(fā)明思想的情況下，對上述實(shí)施例做出種種修改或變化，因而本 發(fā)明的保護(hù)范圍并不被上述實(shí)施例所限，而應(yīng)該是符合權(quán)利要求書提到的創(chuàng)新性特征的最 大范圍。
權(quán)利要求
一種與BCD集成工藝兼容的溝槽DMOS制造工藝，其特征在于，在局部氧化隔離步驟之后增加溝槽光刻步驟，該溝槽光刻步驟利用局部氧化隔離步驟中形成的氧化物和氮化物作為阻擋層；在形成的溝槽中生長柵極氧化層；淀積多晶硅填充溝槽；之后繼續(xù)進(jìn)行BCD集成工藝中的其余步驟。
2. 如權(quán)利要求1所述的與BCD集成工藝兼容的溝槽匿OS制造工藝，其特征在于，該工 藝包括在襯底形成N型埋層； 生長N型外延層； 進(jìn)行局部氧化隔離； 進(jìn)行溝槽光刻；在形成的溝槽中生長犧牲氧化層并腐蝕犧牲氧化層； 在形成的溝槽中生長柵極氧化層； 淀積多晶硅填充溝槽；使用多晶硅原位摻雜或者注入的方法對多晶硅摻雜； 繼續(xù)BCD集成工藝中的CMOS制作工藝。
3. 如權(quán)利要求2所述的與BCD集成工藝兼容的溝槽匿OS制造工藝，其特征在于， N型埋層是通過在襯底上注入砷或者銻形成。
4. 如權(quán)利要求2所述的與BCD集成工藝兼容的溝槽匿OS制造工藝，其特征在于， 在形成的溝槽中生長500A的犧牲氧化層，并使用濕法腐蝕該犧牲氧化層。
5. 如權(quán)利要求2所述的與BCD集成工藝兼容的溝槽匿OS制造工藝，其特征在于， 在形成的溝槽中生長柵極氧化層的厚度根據(jù)溝槽DMOS的閾值電壓和擊穿電壓確定。
6. 如權(quán)利要求2所述的與BCD集成工藝兼容的溝槽匿OS制造工藝，其特征在于， 對于溝槽匿OS的漏區(qū)，在形成溝槽后，在溝槽中填充鎢。
全文摘要
本發(fā)明揭示了一種與BCD集成工藝兼容的溝槽DMOS制造工藝，在局部氧化隔離步驟之后增加溝槽光刻步驟，該溝槽光刻步驟利用局部氧化隔離步驟中形成的氧化物和氮化物作為阻擋層；在形成的溝槽中生長柵極氧化層；淀積多晶硅填充溝槽；之后繼續(xù)進(jìn)行BCD集成工藝中的其余步驟。本發(fā)明的集成在BCD工藝中的溝槽DMOS制造工藝可以成倍降低DMOS器件的導(dǎo)通電阻，而且附加的工藝步驟也較少。
文檔編號H01L21/70GK101764099SQ20081020783
公開日2010年6月30日 申請日期2008年12月25日 優(yōu)先權(quán)日2008年12月25日
發(fā)明者呂宇強(qiáng), 永福, 陳雪萌, 龔大衛(wèi) 申請人:上海先進(jìn)半導(dǎo)體制造股份有限公司