專(zhuān)利名稱(chēng)：半導(dǎo)體器件中互連線形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件中互連線形成方法。
背景技術(shù)：
半導(dǎo)體制程中，通常通過(guò)金屬連接線(本文件內(nèi)，簡(jiǎn)稱(chēng)為互連線)實(shí)現(xiàn)器件與外部 電路間的電連接。形成所述互連線的步驟包括如圖1所示，在基底10上形成具有互連線 結(jié)構(gòu)22的介質(zhì)層20及覆蓋所述互連線結(jié)構(gòu)22的底壁和側(cè)壁的晶種層(圖未示)；如圖2 所示，在所述晶種層上形成填充所述互連線結(jié)構(gòu)22的電鍍層30。 形成所述電鍍層30的基本原理在于將載有所述晶種層的基底沉浸在電鍍?nèi)芤?中，所述基底和晶種層作為帶負(fù)電荷的平板或陰極電連接到外電源。固體金屬塊沉浸在所 述電鍍?nèi)芤褐胁?gòu)成帶正電荷的陽(yáng)極。電鍍過(guò)程中，溶液中的金屬離子在晶種層表面被還 原成金屬原子，同時(shí)在陽(yáng)極發(fā)生氧化反應(yīng)，以平衡陰極電流。 通常，利用傳統(tǒng)工藝形成所述電鍍層的步驟包括如圖3所示，采用第一電流形成 覆蓋所述晶種層的底電鍍分層32 ;如圖4所示，采用第二電流形成覆蓋所述底電鍍分層的 頂電鍍分層34，所述第二電流使形成所述頂電鍍分層34的速率高于采用第一電流形成所 述底電鍍分層32的速率。 實(shí)踐中，尚需再對(duì)形成的電鍍層執(zhí)行研磨操作，方可執(zhí)行后續(xù)形成金屬互連的操 作。然而，實(shí)際生產(chǎn)發(fā)現(xiàn)，應(yīng)用上述方法執(zhí)行電鍍及研磨操作后，填充尺寸較大(如，對(duì)于90 納米及其以下工藝，圖形區(qū)的臨界尺寸大于1微米)的圖形區(qū)后易形成有如圖5及圖6所 示的孔洞42，所述孔洞42易導(dǎo)致金屬互連效果的惡化。因此，如何減少所述孔洞的產(chǎn)生成 為本領(lǐng)域技術(shù)人員致力解決的主要問(wèn)題。 2007年2月7日公布的公開(kāi)號(hào)為"CN1909206A"的中國(guó)專(zhuān)利申請(qǐng)中提供了一種半 導(dǎo)體元件中內(nèi)連線結(jié)構(gòu)的制造方法，通過(guò)在內(nèi)連線結(jié)構(gòu)中形成有一或多個(gè)應(yīng)力釋放層，以 抵消導(dǎo)電材料所引起的應(yīng)力并有助于防止或減少產(chǎn)生拉回孔洞。 但是，應(yīng)用上述專(zhuān)利申請(qǐng)中提供的方法減少所述孔洞的產(chǎn)生時(shí)，需在制程中引入 所述應(yīng)力釋放層的形成步驟，需要在原有工藝中附加新技術(shù)，如，需要摸索所述應(yīng)力釋放層 的形成工藝，以及，所述形成工藝與現(xiàn)行工藝的整合程度；需投入巨大的研發(fā)成本。

發(fā)明內(nèi)容
本發(fā)明提供了一種半導(dǎo)體器件中互連線形成方法，可減少電鍍過(guò)程中孔洞的產(chǎn) 生。 本發(fā)明提供的一種半導(dǎo)體器件中互連線形成方法，包括 在基底上形成具有互連線結(jié)構(gòu)的介質(zhì)層及覆蓋所述互連線結(jié)構(gòu)的底壁和側(cè)壁的 晶種層； 采用第一電流形成覆蓋所述晶種層的底電鍍分層； 形成覆蓋所述底電鍍分層并填充所述互連線結(jié)構(gòu)的頂電鍍分層；
特別地，形成所述頂電鍍分層的步驟包括 采用過(guò)渡電流形成覆蓋所述底電鍍分層的過(guò)渡電鍍分層，所述過(guò)渡電流介于所述 第一電流和第二電流之間，所述第二電流使形成后續(xù)電鍍分層頂層的速率高于采用所述第 一電流形成所述底電鍍分層的速率； 采用所述第二電流形成覆蓋所述過(guò)渡電鍍分層的電鍍分層頂層。
與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn) 上述技術(shù)方案提供的半導(dǎo)體器件中互連線形成方法，通過(guò)在現(xiàn)有技術(shù)中形成所述 底電鍍分層和頂電鍍分層的步驟之間，嵌入所述過(guò)渡電鍍分層的形成步驟，以降低所述頂 電鍍分層的形成速度，即，以低于所述第二電流的過(guò)渡電流形成部分厚度的所述頂電鍍分 層(即，所述過(guò)渡電鍍分層)、以所述第二電流形成剩余厚度的所述頂電鍍分層(即，所述電 鍍分層頂層)，可在填充所述圖形區(qū)時(shí)，降低反應(yīng)速度，以及時(shí)排放反應(yīng)副產(chǎn)物，防止由于反 應(yīng)速度過(guò)快造成的反應(yīng)副產(chǎn)物排放不及時(shí)，以及，由于反應(yīng)副產(chǎn)物排放不及時(shí)導(dǎo)致的在殘 留所述反應(yīng)副產(chǎn)物的電鍍分層表面反應(yīng)不能繼續(xù)進(jìn)行(將導(dǎo)致電鍍過(guò)程中孔洞的產(chǎn)生)的 現(xiàn)象的發(fā)生，即，可減少電鍍過(guò)程中孔洞的產(chǎn)生，且僅需對(duì)反應(yīng)速率稍加控制，無(wú)需投入巨 大的研發(fā)成本。


圖1-圖2為現(xiàn)有技術(shù)中互連線形成過(guò)程的結(jié)構(gòu)示意圖； 圖3_圖4為現(xiàn)有技術(shù)中電鍍層形成過(guò)程的結(jié)構(gòu)示意圖； 圖5為現(xiàn)有技術(shù)中存在孔洞的電鍍層的結(jié)構(gòu)示意圖； 圖6為現(xiàn)有技術(shù)中存在孔洞的電鍍層的檢測(cè)圖片； 圖7_圖10為本發(fā)明第一實(shí)施例中電鍍層形成過(guò)程的結(jié)構(gòu)示意圖； 圖11為本發(fā)明優(yōu)選實(shí)施例中電鍍層形成過(guò)程的結(jié)構(gòu)示意圖； 圖12為應(yīng)用本發(fā)明優(yōu)選實(shí)施例與應(yīng)用現(xiàn)有技術(shù)獲得電鍍層后的晶片內(nèi)孔洞缺陷 檢測(cè)結(jié)果對(duì)比示意圖； 圖13為應(yīng)用本發(fā)明優(yōu)選實(shí)施例與應(yīng)用現(xiàn)有技術(shù)獲得電鍍層后的晶片WAT檢測(cè)結(jié) 果對(duì)比示意圖； 圖14為應(yīng)用本發(fā)明優(yōu)選實(shí)施例與應(yīng)用現(xiàn)有技術(shù)獲得電鍍層后的晶片可靠性檢測(cè) 結(jié)果對(duì)比示意圖； 圖15為應(yīng)用本發(fā)明優(yōu)選實(shí)施例與應(yīng)用現(xiàn)有技術(shù)獲得電鍍層后的晶片惡化試驗(yàn)檢 測(cè)結(jié)果對(duì)比示意圖。
具體實(shí)施例方式
盡管下面將參照附圖對(duì)本發(fā)明進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施 例，應(yīng)當(dāng)理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明而仍然實(shí)現(xiàn)本發(fā)明的有利效果。 因此，下列的描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛教導(dǎo)，而并不作為對(duì)本發(fā)明的 限制。 為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能 和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi)
4發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列說(shuō)明和權(quán)利要
求書(shū)本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非
精準(zhǔn)的比率，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。 作為本發(fā)明的第一實(shí)施例，形成半導(dǎo)體器件中互連線的步驟包括 首先，如圖7所示，在基底100上形成具有互連線結(jié)構(gòu)122的介質(zhì)層120及覆蓋所
述互連線結(jié)構(gòu)122的底壁和側(cè)壁的晶種層(圖未示)； 在襯底(substrate)上定義器件有源區(qū)并完成淺溝槽隔離、繼而形成柵極結(jié)構(gòu)及源區(qū)和漏區(qū)后，形成基底100。此外，在襯底上定義器件有源區(qū)并完成淺溝槽隔離、繼而形成柵極結(jié)構(gòu)及源區(qū)和漏區(qū)后，進(jìn)而沉積第一層間介質(zhì)層(即金屬前介質(zhì)層，PMD)，繼續(xù)在所述第一層間介質(zhì)層內(nèi)形成第一層互連線后，仍可形成基底100 ;可擴(kuò)展地，在沉積第N-l層間介質(zhì)層后，繼續(xù)形成第N-1層互連線后，形成基底100。顯然，所述層間介質(zhì)層的數(shù)目N可為任意自然數(shù)，如1、3、5、7或9等，所述層間介質(zhì)層的具體數(shù)目根據(jù)產(chǎn)品要求確定。所述柵極結(jié)構(gòu)包含柵極、環(huán)繞柵極的側(cè)墻及柵氧化層。所述柵極結(jié)構(gòu)還可包含覆蓋所述柵極和側(cè)墻的阻擋層。所述襯底包含但不限于包括元素的硅材料，例如單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以是絕緣體上硅(SOI)。 可采用PECVD (等離子體增強(qiáng)化學(xué)氣相淀積)、SACVD (亞常壓化學(xué)氣相淀積)或LPCVD(低壓化學(xué)氣相淀積)等傳統(tǒng)工藝形成所述介質(zhì)層。所述介質(zhì)層可為低介電常數(shù)材料，所述低介電常數(shù)材料包括但不限于黑鉆石(Black Diamond, BD)或coral中的一種。所述介質(zhì)層材料也可包含但不限于未摻雜的二氧化硅(Si0》、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介電常數(shù)材料中的一種或其組合。
所述互連線結(jié)構(gòu)可為傳統(tǒng)工藝中的單鑲嵌結(jié)構(gòu)或雙鑲嵌結(jié)構(gòu)，在所述單鑲嵌結(jié)構(gòu)或雙鑲嵌結(jié)構(gòu)中填充金屬材料后，形成互連線。所述單鑲嵌結(jié)構(gòu)或雙鑲嵌結(jié)構(gòu)即為為在所述介質(zhì)層中形成互連線而預(yù)先去除部分介質(zhì)層材料后在所述介質(zhì)層中形成的缺失結(jié)構(gòu)。術(shù)語(yǔ)"鑲嵌"意指先刻蝕所述介質(zhì)層以在其中形成缺失結(jié)構(gòu)、再在所述缺失結(jié)構(gòu)中填充金屬材料的工藝。所述雙鑲嵌結(jié)構(gòu)既包含先形成通孔(via)、再形成溝槽(trench)后獲得的結(jié)構(gòu)；也包含先形成溝槽、再形成通孔后獲得的結(jié)構(gòu)?？刹捎玫入x子刻蝕工藝形成所述互連線結(jié)構(gòu)。 在形成所述互連線結(jié)構(gòu)的步驟和形成所述晶種層的步驟之間，還包括形成覆蓋所述通孔和溝槽的底部和側(cè)壁的粘接層。所述粘接層用以增強(qiáng)所述晶種層與所述互連線結(jié)構(gòu)的底部和側(cè)壁的接合程度，以減小由于接合效果不良而導(dǎo)致的接觸電阻的增加。所述粘接層可包括TaN/Ta或TiN/Ti的疊層結(jié)構(gòu)。所述粘接層可利用化學(xué)氣相沉積工藝獲得。
所述晶種層可利用物理氣相沉積(PVD)工藝形成。填充所述互連線結(jié)構(gòu)的材料為金屬銅時(shí)，所述晶種層為銅。實(shí)踐中，所述晶種層用以在形成電鍍層時(shí)作為帶負(fù)電荷的平板或陰極電連接到外電源，以承載由電鍍?nèi)芤褐械慕饘巽~離子被還原而形成的金屬銅原子。
隨后，在所述晶種層上形成填充所述互連線結(jié)構(gòu)的電鍍層。形成所述電鍍層的步驟包括
首先，如圖8所示，采用第一電流形成覆蓋所述晶種層的底電鍍分層140。
傳統(tǒng)工藝中，形成所述電鍍層的步驟即包括形成所述底電鍍分層的步驟和形成頂電鍍分層的步驟。其中，頂電鍍分層的形成速率高于所述底電鍍分層的形成速率。這是因?yàn)?，如果僅從提高電鍍反應(yīng)速度的角度考慮，可以采用較高的電鍍電流形成所述電鍍層；但是，由于所述電鍍層需填充所述互連線結(jié)構(gòu)，過(guò)快的反應(yīng)速度不利于電鍍反應(yīng)均勻地進(jìn)行，也不利于填充的所述電鍍層與所述互連線結(jié)構(gòu)之間實(shí)現(xiàn)充分地接觸；因此，實(shí)踐中，通常，先以較低的速率形成所述底電鍍分層，所述底電鍍分層將所述互連線結(jié)構(gòu)填充至其深度的1/4-1/3 (其中，所述底電鍍分層過(guò)厚，不利于生產(chǎn)效率的提高；所述底電鍍分層過(guò)薄，不利于電鍍效果的改善)；既利于電鍍反應(yīng)均勻地進(jìn)行及利于使填充的所述電鍍層與所述互連線結(jié)構(gòu)之間實(shí)現(xiàn)充分地接觸；又可利用所述底電鍍分層減小所述互連線結(jié)構(gòu)的深寬比(實(shí)踐中，雖然，所述底電鍍分層形成于同時(shí)覆蓋所述互連線結(jié)構(gòu)的底壁和側(cè)壁的所述晶種層上，但是，通過(guò)在執(zhí)行電鍍操作時(shí)應(yīng)用的電鍍?nèi)芤褐性黾犹砑觿?，加速劑，可使覆蓋所述互連線結(jié)構(gòu)的底壁的所述底電鍍分層的厚度高于覆蓋所述互連線結(jié)構(gòu)的側(cè)壁的所述底電鍍分層的厚度，即，可使形成所述底電鍍分層后，所述互連線結(jié)構(gòu)的深寬比減小)，為后續(xù)利用較高的速率形成頂電鍍分層、并改善所述頂電鍍分層的電鍍效果提供有利條件(可利用較高的速率形成所述頂電鍍分層的原因在于1.相比于未形成所述底電鍍分層時(shí)，形成所述底電鍍分層后，需填充的所述互連線結(jié)構(gòu)的深寬比降低，無(wú)需采用形成所述底電鍍分層時(shí)的反應(yīng)速率即可使電鍍反應(yīng)均勻地進(jìn)行及利于使形成的所述頂電鍍分層與所述底電鍍分層之間實(shí)現(xiàn)充分地接觸；2.在填充所述互連線結(jié)構(gòu)之余，所述頂電鍍分層的重要作用還在于，提供后續(xù)研磨操作的犧牲層，對(duì)所述頂電鍍分層的精細(xì)度的要求不需要太高，采用較高的速率仍可獲得滿(mǎn)足要求的所述頂電鍍分層)。 但是，實(shí)際生產(chǎn)發(fā)現(xiàn)，應(yīng)用上述方法形成電鍍層后，易在所述電鍍層中形成孔洞，即在互連線中形成孔洞(且在所述互連線結(jié)構(gòu)的寬度大于l微米時(shí)尤其嚴(yán)重)，所述孔洞將影響金屬互連的質(zhì)量，繼而，影響器件的電學(xué)性能。如何減少互連線中所述孔洞的產(chǎn)生成為本發(fā)明解決的主要問(wèn)題。 本發(fā)明的發(fā)明人分析后認(rèn)為，形成所述孔洞的原因在于實(shí)際生產(chǎn)中，相比于形成所述底電鍍分層時(shí)的反應(yīng)速率，形成所述頂電鍍分層時(shí)的反應(yīng)速率過(guò)高，換言之，相比于形成所述底電鍍分層時(shí)采用的第一電流，形成所述頂電鍍分層時(shí)采用的第二電流過(guò)高(實(shí)踐中，所述第一 電流為6. 75安培時(shí)，所述第二電流通常為40. 5安培，即，所述第二電流為所述第一電流的6倍)，而在形成所述底電鍍分層后，所述互連線結(jié)構(gòu)并未被填滿(mǎn)，即，所述頂電鍍分層需在繼續(xù)填充所述互連線結(jié)構(gòu)之余，再作為后續(xù)研磨操作的犧牲層；而在所述頂電鍍分層繼續(xù)填充所述互連線結(jié)構(gòu)時(shí)，由于反應(yīng)速率過(guò)快，以及，需填充的所述互連線結(jié)構(gòu)的寬度越來(lái)越小，使得電鍍反應(yīng)的副產(chǎn)物越來(lái)越不利于被及時(shí)排放掉，未被及時(shí)排放掉的副產(chǎn)物附著于已形成部分厚度的所述頂電鍍分層表面，阻止了后續(xù)電鍍反應(yīng)的繼續(xù)進(jìn)行，便在所述電鍍層中形成了孔洞。 由此，本發(fā)明的發(fā)明人提出，促進(jìn)所述副產(chǎn)物的及時(shí)排放成為改善孔洞缺陷的指導(dǎo)方向。調(diào)整繼續(xù)填充所述互連線結(jié)構(gòu)時(shí)形成所述頂電鍍分層的反應(yīng)速率成為改善孔洞缺陷的切入點(diǎn)。 通過(guò)在傳統(tǒng)工藝中形成所述底電鍍分層和頂電鍍分層的步驟之間，嵌入過(guò)渡電鍍
6分層的形成步驟，以降低所述頂電鍍分層的形成速度，即，以低于所述第二電流的過(guò)渡電流形成部分厚度的所述頂電鍍分層(即，所述過(guò)渡電鍍分層)、以所述第二電流形成剩余厚度的所述頂電鍍分層(即，所述電鍍分層頂層)，可在繼續(xù)填充所述互連線結(jié)構(gòu)時(shí)，降低反應(yīng)速度，以及時(shí)排放反應(yīng)副產(chǎn)物，防止由于反應(yīng)速度過(guò)快造成的反應(yīng)副產(chǎn)物排放不及時(shí)，以及，由于反應(yīng)副產(chǎn)物排放不及時(shí)導(dǎo)致的在殘留所述反應(yīng)副產(chǎn)物的電鍍分層表面反應(yīng)不能繼續(xù)進(jìn)行(將導(dǎo)致電鍍過(guò)程中孔洞的產(chǎn)生)的現(xiàn)象的發(fā)生。 再后，如圖9所示，采用過(guò)渡電流形成覆蓋所述底電鍍分層140的過(guò)渡電鍍分層160，所述過(guò)渡電流介于所述第一 電流和第二電流之間，所述第二電流使電鍍分層頂層的形成速率高于所述底電鍍分層140的形成速率。 本文件中，需強(qiáng)調(diào)的是，若傳統(tǒng)技術(shù)中，采用兩種不同的反應(yīng)速率形成所述電鍍層，顯然，獲得相對(duì)較快的反應(yīng)速率所需的電鍍電流為第二電流；獲得相對(duì)較慢的反應(yīng)速率所需的電鍍電流為第一電流。而若傳統(tǒng)技術(shù)中，采用兩種以上不同的反應(yīng)速率形成所述電鍍層，顯然，獲得相對(duì)最快的反應(yīng)速率所需的電鍍電流為第二電流；獲得相對(duì)最慢的反應(yīng)速率所需的電鍍電流為第一電流，獲得介于上述最快的和最慢的之間的反應(yīng)速率所需的電鍍電流究竟為第二電流還是第一電流，根據(jù)"就近"原則確定，即，若所述電鍍電流與對(duì)應(yīng)最快的反應(yīng)速率所需的第二電流之間差值的絕對(duì)值小于其與對(duì)應(yīng)最慢的反應(yīng)速率所需的第一電流之間差值的絕對(duì)值，則所述電鍍電流為第二電流；若所述電鍍電流與對(duì)應(yīng)最快的反應(yīng)速率所需的第二電流之間差值的絕對(duì)值大于其與對(duì)應(yīng)最慢的反應(yīng)速率所需的第一電流之間差值的絕對(duì)值，則所述電鍍電流為第一電流。 具體地，若傳統(tǒng)技術(shù)中，采用三種不同的反應(yīng)速率形成所述電鍍層，為獲得三種不同的反應(yīng)速率所需的電鍍電流分別為4. 5安培、6. 75安培和40. 5安培，則所述第一電流包括4. 5安培和6. 75安培；所述第二電流僅為40. 5安培。通常，所述第二電流至少為所述第一電流的5倍。 所述過(guò)渡電流可為介于所述第一電流和第二電流之間的任意值，作為示例，所述第一電流為6. 75安培、所述第二電流為40. 5安培時(shí)，所述過(guò)渡電流的取值范圍為(6. 75安培，40. 5安培)中的任意值。嵌入應(yīng)用所述過(guò)渡電流形成所述過(guò)渡電鍍分層的步驟，用以降低傳統(tǒng)技術(shù)中所述頂電鍍分層的形成速度。優(yōu)選地，所述過(guò)渡電流為所述第一電流的1.5倍至4倍，在上述示例中，所述過(guò)渡電流取值的優(yōu)選范圍為(10安培，25安培)，既不至于使
生產(chǎn)效率被過(guò)分的降低，又可有效地降低傳統(tǒng)技術(shù)中所述頂電鍍分層的形成速度，及時(shí)排放反應(yīng)副產(chǎn)物，減少電鍍過(guò)程中產(chǎn)生的孔洞缺陷的數(shù)目?？刹捎弥辽僖环N反應(yīng)速率形成所述過(guò)渡電鍍分層160。對(duì)應(yīng)任一所述反應(yīng)速率的過(guò)渡電流的取值均滿(mǎn)足上述要求。
實(shí)踐中，不同的電鍍分層間的區(qū)別僅在于形成速率不同，各所述電鍍分層材料相同；作為示例，各所述電鍍分層材料可為銅。 應(yīng)用上述實(shí)施例在填充較寬(如，寬度大于1微米)的所述互連線結(jié)構(gòu)以獲得互連線時(shí)，對(duì)上述孔洞缺陷的改善效果尤其明顯。這是因?yàn)?，為增?qiáng)所述互連線結(jié)構(gòu)的填充效果，在執(zhí)行電鍍操作所需的電鍍?nèi)芤褐?，已加入適量的添加劑，如平滑劑(利于獲得平坦的電鍍層及防止在所述互連線結(jié)構(gòu)頂角處形成電鍍材料的堆積)、抑制劑(利于減緩覆蓋所述介質(zhì)層且位于所述互連線結(jié)構(gòu)之外的犧牲電鍍層的形成速率，此犧牲電鍍層將在所述互連線結(jié)構(gòu)填充完成后被去除，因此，減緩此犧牲電鍍層的形成速率，可減小此犧牲電鍍層的厚度，可減少電鍍材料損失)和加速劑(可使覆蓋所述互連線結(jié)構(gòu)底壁的電鍍層的形成速 率高于覆蓋所述互連線結(jié)構(gòu)側(cè)壁的電鍍層的形成速率)。
由于上述添加劑(尤其是加速劑)的使用，使得在填充頂部較窄(如，寬度小于1
微米，如寬度為4000埃)的所述互連線結(jié)構(gòu)以獲得互連線時(shí)，在形成所述底電鍍分層后，
所述互連線結(jié)構(gòu)易于被填滿(mǎn)，因此，形成所述頂電鍍分層時(shí)所需的較快的反應(yīng)速度通常不
會(huì)對(duì)所述互連線結(jié)構(gòu)的填充效果產(chǎn)生影響，所述頂電鍍分層通常僅用以形成上述犧牲電鍍
層；而在填充頂部較寬(如，寬度大于l微米)的所述互連線結(jié)構(gòu)以獲得互連線時(shí)，在形成
所述底電鍍分層后，所述互連線結(jié)構(gòu)不足以被填滿(mǎn)，這就要求所述頂電鍍分層在用作犧牲
電鍍層之余，還要填充形成所述底電鍍分層后未被填滿(mǎn)的所述互連線結(jié)構(gòu)，由前述分析，此
時(shí)，若反應(yīng)速度過(guò)快將對(duì)所述互連線結(jié)構(gòu)的填充效果產(chǎn)生影響。上述實(shí)施例中通過(guò)采用介
于所述第一 電流和第二電流之間的過(guò)渡電流形成過(guò)渡電鍍分層填充形成所述底電鍍分層
后未被填滿(mǎn)的所述互連線結(jié)構(gòu)，以降低填充時(shí)的反應(yīng)速率，減小孔洞缺陷的數(shù)目。 需說(shuō)明的是，采用過(guò)渡電鍍分層填充形成所述底電鍍分層后未被填滿(mǎn)的所述互連
線結(jié)構(gòu)后，所述互連線結(jié)構(gòu)仍可被填滿(mǎn)或未被填滿(mǎn)，即使采用過(guò)渡電鍍分層后所述互連線 結(jié)構(gòu)未被填滿(mǎn)，此時(shí)，與未形成所述過(guò)渡電鍍分層時(shí)相比，需要采用較快的反應(yīng)速率填滿(mǎn)所
述互連線結(jié)構(gòu)所需的電鍍分層頂層的厚度也將小于頂電鍍分層的厚度，即，減小了采用較
快的反應(yīng)速率執(zhí)行填充所述互連線結(jié)構(gòu)的操作的時(shí)間，利于減小孔洞缺陷的數(shù)目。當(dāng)然，最
佳方案為，在形成所述過(guò)渡電鍍分層后所述互連線結(jié)構(gòu)被填滿(mǎn)，可保證采用較慢的反應(yīng)速
率填充形成所述底電鍍分層后未被填滿(mǎn)的所述互連線結(jié)構(gòu)，既不至于使生產(chǎn)效率被過(guò)分的
降低，又利于及時(shí)排放反應(yīng)副產(chǎn)物，減少電鍍過(guò)程中產(chǎn)生的孔洞缺陷的數(shù)目。 最后，如圖IO所示，采用所述第二電流形成覆蓋所述過(guò)渡電鍍分層160的電鍍分
層頂層180。 所述電鍍分層頂層180為具有部分厚度的所述頂電鍍分層。即，本文件中的所述 電鍍分層頂層180與所述過(guò)渡電鍍分層160組合后相當(dāng)于傳統(tǒng)技術(shù)中的所述頂電鍍分層。
特別地，如圖11所示，在形成所述底電鍍分層之前，還包括采用緩沖電流形成緩 沖電鍍分層142，所述緩沖電鍍分層142夾于所述底電鍍分層和所述晶種層之間，所述緩沖 電流小于所述第一電流。如前面列舉的示例中選用的，所述第一電流為6. 75安培、所述第 二電流為40. 5安培時(shí)，所述緩沖電流可為取值為4. 5安培的電鍍電流。
通過(guò)在形成所述電鍍層的初始階段，選用較小的電鍍電流形成緩沖電鍍分層(通 常，所述緩沖電鍍分層厚度較薄，如，所述電鍍層的厚度約為7000埃時(shí)，所述緩沖電鍍分層 的厚度約為100埃)，可利用所述緩沖電鍍分層作為后續(xù)較厚的電鍍分層與所述互連線結(jié) 構(gòu)之間的粘接層，利于在二者之間形成良好的接觸。 為驗(yàn)證上述技術(shù)方案對(duì)所述孔洞的改善效果，本發(fā)明的發(fā)明人對(duì)應(yīng)用上述優(yōu)選方 案與應(yīng)用傳統(tǒng)方案獲得的執(zhí)行電鍍操作后的晶片進(jìn)行了檢測(cè) 如圖12所示，可見(jiàn)，與應(yīng)用傳統(tǒng)方案相比，應(yīng)用上述優(yōu)選方案執(zhí)行電鍍操作后，任 一晶片內(nèi)，存在孔洞缺陷的數(shù)目可由10個(gè)-30個(gè)減小至5個(gè)以?xún)?nèi)，S卩，應(yīng)用本發(fā)明提供的技 術(shù)方案，對(duì)孔洞缺陷改善效果明顯(需說(shuō)明的是，圖中所示的各缺陷點(diǎn)僅為利用顯像設(shè)備 獲得的失效點(diǎn)的光學(xué)圖像，并不能確定各所述缺陷點(diǎn)為孔洞缺陷，對(duì)所述孔洞缺陷的判定 還需利用掃描電鏡[SM]等對(duì)各失效點(diǎn)進(jìn)行逐點(diǎn)觀測(cè)后確定)。CN 101740481 A
此外，本發(fā)明的發(fā)明人對(duì)應(yīng)用上述優(yōu)選方案與應(yīng)用傳統(tǒng)方案執(zhí)行電鍍操作時(shí)獲得 的(已檢測(cè)合格)晶片進(jìn)行了晶片可接受性測(cè)試(WAT)，具體測(cè)試了形成的互連線的方塊電 阻(Rs)，如圖13所示，結(jié)果表明，與應(yīng)用傳統(tǒng)方案執(zhí)行電鍍操作時(shí)相比，應(yīng)用上述優(yōu)選方案 執(zhí)行電鍍操作后，形成的互連線的方塊電阻的變化可被忽略。 本發(fā)明的發(fā)明人對(duì)應(yīng)用上述優(yōu)選方案與應(yīng)用傳統(tǒng)方案執(zhí)行電鍍操作時(shí)獲得的 (已檢測(cè)合格)晶片進(jìn)行了可靠性試驗(yàn)(試驗(yàn)條件為250攝氏度，168小時(shí))，如圖14所示， 可見(jiàn)，與應(yīng)用傳統(tǒng)方案獲得的器件1和2相比，應(yīng)用本發(fā)明提供的技術(shù)方案獲得的器件3和 4的電阻變化率更小(縱坐標(biāo)表示對(duì)應(yīng)任一如橫坐標(biāo)所示的電阻變化率時(shí)存在缺陷的芯片 占可比芯片總數(shù)的百分比)，即性能更穩(wěn)定。 此外，如圖15所示，由O. 55毫安、300攝氏度條件下的惡化試驗(yàn)結(jié)果(橫坐標(biāo)表示 試驗(yàn)持續(xù)時(shí)間；縱坐標(biāo)表示對(duì)應(yīng)任一如橫坐標(biāo)所示的電阻變化率時(shí)存在缺陷的芯片占可比 芯片總數(shù)的百分比)顯示，與應(yīng)用傳統(tǒng)方案執(zhí)行電鍍操作后獲得的器件相比，存在缺陷的 芯片占可比芯片總數(shù)的百分比為50%和0. 1%時(shí)，應(yīng)用上述優(yōu)選方案獲得的芯片的壽命分 別約為72小時(shí)和10小時(shí)，與應(yīng)用傳統(tǒng)技術(shù)獲得的芯片的壽命(分別約為70小時(shí)和10小 時(shí))相當(dāng)，折算后，應(yīng)用上述優(yōu)選方案可使獲得的芯片在3毫安、110攝氏度的條件下能夠使 芯片滿(mǎn)足產(chǎn)品要求的時(shí)間超過(guò)IO年；或者，可使獲得的芯片在超過(guò)10年的時(shí)間內(nèi)、在110 攝氏度的條件下，可使芯片的最大輸出電流超過(guò)4毫安，均與現(xiàn)有技術(shù)相當(dāng)。
綜上，應(yīng)用上述技術(shù)方案改善所述孔洞時(shí)，不會(huì)對(duì)晶片的電學(xué)性能和可靠性產(chǎn)生 不良影響。 需強(qiáng)調(diào)的是，未加說(shuō)明的步驟均可采用傳統(tǒng)的方法獲得，且具體的工藝參數(shù)根據(jù) 產(chǎn)品要求及工藝條件確定。 盡管通過(guò)在此的實(shí)施例描述說(shuō)明了本發(fā)明，和盡管已經(jīng)足夠詳細(xì)地描述了實(shí)施 例，申請(qǐng)人不希望以任何方式將權(quán)利要求書(shū)的范圍限制在這種細(xì)節(jié)上。對(duì)于本領(lǐng)域技術(shù)人 員來(lái)說(shuō)另外的優(yōu)勢(shì)和改進(jìn)是顯而易見(jiàn)的。因此，在較寬范圍的本發(fā)明不限于表示和描述的 特定細(xì)節(jié)、表達(dá)的設(shè)備和方法和說(shuō)明性例子。因此，可以偏離這些細(xì)節(jié)而不脫離申請(qǐng)人總的 發(fā)明概念的精神和范圍。
9
權(quán)利要求
一種半導(dǎo)體器件中互連線形成方法，包括，在基底上形成具有互連線結(jié)構(gòu)的介質(zhì)層及覆蓋所述互連線結(jié)構(gòu)的底壁和側(cè)壁的晶種層；采用第一電流形成覆蓋所述晶種層的底電鍍分層；形成覆蓋所述底電鍍分層并填充所述互連線結(jié)構(gòu)的頂電鍍分層；其特征在于，形成所述頂電鍍分層的步驟包括采用過(guò)渡電流形成覆蓋所述底電鍍分層的過(guò)渡電鍍分層，所述過(guò)渡電流介于所述第一電流和第二電流之間，所述第二電流使形成后續(xù)電鍍分層頂層的速率高于采用所述第一電流形成所述底電鍍分層的速率；采用所述第二電流形成覆蓋所述過(guò)渡電鍍分層的電鍍分層頂層。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件中互連線形成方法，其特征在于所述第二電流 至少為所述第一電流的5倍。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件中互連線形成方法，其特征在于在形成所述底 電鍍分層之前，還包括，采用緩沖電流形成緩沖電鍍分層，所述緩沖電鍍分層夾于所述底電鍍分層和所述晶種 層之間，所述緩沖電流小于所述第一 電流。
4. 根據(jù)權(quán)利要求1或3所述的半導(dǎo)體器件中互連線形成方法，其特征在于所述過(guò)渡 電流為所述第一電流的1. 5倍至4倍。
5. 根據(jù)權(quán)利要求1或3所述的半導(dǎo)體器件中互連線形成方法，其特征在于各所述電 鍍分層材料相同。
6. 根據(jù)權(quán)利要求1或3所述的半導(dǎo)體器件中互連線形成方法，其特征在于各所述電 鍍分層材料為銅。
7. 根據(jù)權(quán)利要求1或3所述的半導(dǎo)體器件中互連線形成方法，其特征在于在形成所述過(guò)渡電鍍分層之前，所述互連線結(jié)構(gòu)已被填充至其深度的1/4-1/3。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件中互連線形成方法，其特征在于形成所述過(guò)渡電鍍分層后所述互連線結(jié)構(gòu)被填滿(mǎn)。
9. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件中互連線形成方法，其特征在于至少部分所述 互連線結(jié)構(gòu)的頂部寬度大于1微米。
全文摘要
一種半導(dǎo)體器件中互連線形成方法，包括在基底上形成具有互連線結(jié)構(gòu)的介質(zhì)層及覆蓋所述互連線結(jié)構(gòu)的底壁和側(cè)壁的晶種層；采用第一電流形成覆蓋所述晶種層的底電鍍分層；形成覆蓋所述底電鍍分層并填充所述互連線結(jié)構(gòu)的頂電鍍分層；形成所述頂電鍍分層的步驟包括采用過(guò)渡電流形成覆蓋所述底電鍍分層的過(guò)渡電鍍分層，所述過(guò)渡電流介于所述第一電流和第二電流之間，所述第二電流使形成后續(xù)電鍍分層頂層的速率高于采用所述第一電流形成所述底電鍍分層的速率；采用所述第二電流形成覆蓋所述過(guò)渡電鍍分層的電鍍分層頂層?？蓽p少電鍍過(guò)程中孔洞的產(chǎn)生。
文檔編號(hào)H01L21/70GK101740481SQ200810227019
公開(kāi)日2010年6月16日 申請(qǐng)日期2008年11月18日 優(yōu)先權(quán)日2008年11月18日
發(fā)明者康蕓, 楊瑞鵬, 聶佳相 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司