專利名稱：三維應(yīng)變nmos集成器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種三維應(yīng)變NMOS集 成器件及其制作方法。
技術(shù)背景自上世紀六十年代，集成電路遵循摩爾定律特征尺寸連續(xù)減小，芯片的集 成度、性能不斷提高。進入深亞微米時代，芯片內(nèi)部器件的互連變得越來越復(fù) 雜。因此，互連線寄生電阻、寄生電容所引起的延遲時間對電路性能的影響變 的愈來愈突出。研究表明，在器件特征尺寸小于250nm以后，常規(guī)的金屬連線 引起的R-C延時將主宰整個電路延時，使超大規(guī)模集成電路VLSI集成度和性 能的繼續(xù)提高受到制約。采用銅互連技術(shù)在一定程度上降低了互連延遲時間， 但在器件特征尺寸小于130nm之后，銅互連線的延遲時間也將成為影響電路性 能的主要因素，使目前基于常規(guī)二維集成電路技術(shù)制造更高性能的芯片變得更 加困難。三維集成是使VLSI持續(xù)向高性能發(fā)展的重要技術(shù)途徑。三維集成允許芯 片電路向垂直方向布局，通過優(yōu)化設(shè)計，能夠提高器件的集成度，縮短互連線 長度，降低互連線的延時，提高和改善集成電路的性能。同時，三維集成也為 集成電路設(shè)計提供了新的自由度，可以將不同性質(zhì)及電源電壓的電路設(shè)計在同 一芯片的不同有源層上，更有利于擴展電路功能和構(gòu)建芯片上系統(tǒng)SoC。進一步提高VLSI集成度、功能和性能逐漸變得困難的情況下，三維集成 為突破這個壁壘提供了一種全新的技術(shù)。近年來，國外對三維集成電路的研究 比較重視。如美國的IBM公司、斯坦福大學(xué)等在該技術(shù)領(lǐng)域均進行了深入的 研究工作，香港科技大學(xué)等也在該方面進行深入探索。研究工作所取得的成果 表明，三維集成的確能夠明顯縮短互連線長度，減小芯片面積，降低功耗，提 高芯片集成度，提高集成電路的性能。三維集成電路不僅具有挑戰(zhàn)性，而且具 有明顯的發(fā)展和應(yīng)用前景。三維集成電路是采用有源層即器件層逐次疊加的結(jié)構(gòu)。三維集成電路的關(guān)鍵技術(shù)主要有三個， 一是上下有源層之間要有良好的絕緣性能；二是作為有源 層的材料晶體特性要好，以使載流子遷移率不會有大的衰減，保證電路的性能； 三是后續(xù)層材料及器件制造過程的溫度不能對前序有源層材料及器件的特性 產(chǎn)生影響，即三維芯片后序有源層的形成不能有高溫過程。目前，實現(xiàn)后序有源層從理論上講可以采用以下幾種方法1) 再結(jié)晶方法，即后序有源層為再結(jié)晶的多晶硅Poly-Si 。如美國IEEE 出版的Electron Devices雜志中Hongmei Wang, Singh Jagar, Sang Lam,等人 2001 年7 月發(fā)表的文章"High Frequency Performance of Large-Grain Polysilicon-on-Insulator MOSFETs"所報道的就是這種方法。該方法是在第一有 源層的器件及相關(guān)電路連線完成并覆蓋SiCb介質(zhì)層后，低溫下在該Si02表面 淀積非晶Si，并利用激光或籽晶鎳或籽晶鍺使非晶硅再結(jié)晶，形成具有大粒度 的Poly-Si，然后將該Poly-Si作為第二有源層，制造器件。該方法相對簡單， 但其缺點是晶粒間界及缺陷會對器件特性產(chǎn)生較大影響。2) 選擇性外延方法，即后序有源層為利用Si02窗口中的硅外延單晶Si。 如美國IEEE出版的Electron Devices Letters雜志中S.Pae, T.Su, J.RDenton等人 2001年7月發(fā)表的文章"Multiple Layers of Silicon-on- Insulator Islands Fabrication by Selective Epitaxial Growth"所述。該方法是在已完成器件及相關(guān) 電路連線制造的前序有源層的絕緣層上刻蝕出Si窗口，將該Si窗口作為籽晶， 利用選擇性外延及外延層的橫向擴展在絕緣層上生長單晶Si層。這種方法生 長的有源層質(zhì)量高，但其缺陷是外延的高溫過程會對前序有源層器件產(chǎn)生影 響，以及外延窗口使芯片面積增大，影響電路的性能。3) 層鍵合方法。該方法是將各有源層器件及相關(guān)電路連線單獨制造，然 后在低溫度下將各有源層鍵合在一起，形成三維電路。目前多采用絕緣膠將各 層粘接在一起。這種方法雖不存在高溫影響，可以保持各有源層器件性能，但 卻存在有源層間互連難于對準的問題。4) 應(yīng)變SiGe層鍵合方法。該方法是下層有源層即前序有源層為單晶Si， 用于制造NMOSFET，然后通過鍵合和智能切割的方法在下層有源層上制造 SOI襯底，在SOI襯底上制造應(yīng)變SiGe PMOSFET。該方法利用了應(yīng)變SiGe層遷移率高的特點，提高了集成電路的性能，但還是受到了 NMOSFET溝道中 電子遷移率低于PMOSFET溝道中空穴遷移率，制約了集成電路性能的進一步 提升。
目前，三維集成電路的研究主要集中在二層有源層的結(jié)構(gòu)階段，都是在其 中的一層有源層上制造NMOSFET，另一層制造有源層上制造PMOSFET，通 過互連線構(gòu)成CMOS集成電路，尚未見到上下兩層有源層均制造NMOSFET 構(gòu)成NMOS集成電路的報道。
當前，Poly-Si柵已經(jīng)取代金屬柵成為了主流的柵材料，但無論采取n型 Poly-Si還是p型Poly-Si，其對器件閾值電壓的調(diào)整幅度都不大。為了能夠更 大范圍地調(diào)整器件的閾值電壓，國內(nèi)外大部分廠商采取在有源區(qū)形成之后，通 過再次對有源區(qū)進行離子注入，改變阱區(qū)摻雜濃度的方法，調(diào)節(jié)器件的閾值電 壓。但是這方法對器件閾值電壓調(diào)整幅度有限，并且還增加了工藝制造的難度， 使之變成了一個工藝瓶頸問題。

發(fā)明內(nèi)容
本發(fā)明的目的之一是提供一種三維應(yīng)變NMOS集成器件，目的之二是提 供一種三維應(yīng)變NMOS集成器件的制作方法，以解決現(xiàn)有三維集成器件速度 低的問題。
實現(xiàn)本發(fā)明目的的三維應(yīng)變NMOS集成器件，包括上下兩層有源層，其 中，下層有源層和上層有源層均采用應(yīng)變Si NMOSFET器件，兩層之間通過
Si02介質(zhì)層鍵合。
所述的三維應(yīng)變NMOS集成器件，其中下層具有Poly-SiGe柵的應(yīng)變Si NMOSFET器件的襯底采用SSOI結(jié)構(gòu)。
所述的三維應(yīng)變NMOS集成器件，其中上層具有Poly-SiGe柵的應(yīng)變Si 表面溝道NMOSFET器件的襯底采用SGOI結(jié)構(gòu)。
實現(xiàn)本發(fā)明目的的三維應(yīng)變NMOS集成器件的方法，包括如下步驟
步驟1:下層有源層應(yīng)變Si NMOSFET器件制作步驟。
la.在SSOI襯底片上通過氧化、光刻、離子注入、金屬化等工藝制作出 有源區(qū)；
化.在有源區(qū)上淀積一層？型的？(^^0&作為柵極，慘雜質(zhì)濃度>102()咖-3，Ge組分為0.05 0.3;lc.在Poly-SiGe層上通過氧化、光亥U、離子注入等工藝制作具有Poly-SiGe 柵的應(yīng)變Si NMOSFET器件及相互連線；ld.在具有Poly-SiGe柵的應(yīng)變Si NMOSFET器件及相互連線表面淀積Si02 介質(zhì)層，完成下層有源層結(jié)構(gòu)。步驟2: SGOI襯底制作步驟。2a.將p型Si片表面進行氧化，作為上層有源層的基體材料，并在該基體 材料上注入氫；2b.采用化學(xué)機械拋光工藝，分別對下層有源層和注入氫后的上層有源層 基體材料表面進行拋光處理；2c.將拋光處理后的下層有源層和上層基體材料表面相對緊貼，置于超高 真空環(huán)境中在350。C 48(TC的溫度下實現(xiàn)鍵合；2d.將鍵合后的基片溫度升高，對上層基體材料多余的部分進行剝離，使 上層基體材料在注入的氫處斷裂，并在該斷裂表面進行化學(xué)機械拋光；2e.在拋光后的上層基體材料表面，先用分子束外延MBE的方法在低溫 下生長一層Si，再生長一層Ge組分梯度分布的弛豫SiGe， Ge組分底層是0， 上層是0i 0.3，再生長一層Ge組分恒定的弛豫SiGe， Ge的組分是0.2 0.3， 形成SGOI絕緣體上應(yīng)變硅鍺襯底；2f.在SGOI襯底上生長一層應(yīng)變Si。步驟3:上層有源層應(yīng)變Si表面溝道NMOSFET器件制作步驟。3a.在上述襯底上，通過氧化、光刻、離子注入和金屬化工藝制作工藝制 作應(yīng)變Si NMOSFET有源區(qū)；3b.在有源區(qū)上淀積一層p型的Poly-SiGe，作為柵極，摻雜濃度M(A^3， Ge組分為0.05 0.3;3c.在Poly-SiGe層上通過鈍化、光亥U、金屬化等等工藝制作具有Poly-SiGe 柵的應(yīng)變Si表面溝道NMOSFET器件及相互連線，完成上層有源層結(jié)構(gòu)；3d.將下層有源層的具有Poly-SiGe柵的應(yīng)變Si nMOSFET器件與上層有 源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件通過互連線進行連 接，構(gòu)成導(dǎo)電溝道為65 130nm的高速三維應(yīng)變NMOS集成電路。本發(fā)明具有如下優(yōu)點1) 本發(fā)明中導(dǎo)電溝道均有應(yīng)變Si材料構(gòu)成，由于應(yīng)變Si材料的電子遷移率遠高于單晶Si，因此，本發(fā)明中的NMOSFET器件性能高于弛豫Si材料制 造的NMOSFET，從而用本發(fā)明有源層所制作的三維NMOS集成電路的速度將 會明顯的高于普通的NMOS集成電路。2) 本發(fā)明由于二個有源層之間的鍵合采用低溫鍵合技術(shù)，且第二有源層 中的器件制作也在低溫下完成，因而避免了后序高溫過程對前序有源層器件結(jié) 構(gòu)的影響，保證了三維集成電路的交直流電學(xué)性能。3) 本發(fā)明采用了上下兩個有源層的三維集成電路結(jié)構(gòu)，縮短了集成電路 的互連線，降低了互連線引起的延遲時間，提高了集成電路的速度。4) 由于本發(fā)明所提出的工藝方法采用Poly-SiGe材料作為柵介質(zhì)，其功函 數(shù)隨Ge組分的變化而變化，通過調(diào)節(jié)Poly-SiGe柵中Ge組分，實現(xiàn)NMOS 閾值電壓連續(xù)調(diào)整，減少了工藝步驟，降低了工藝難度；


圖l是本發(fā)明三維應(yīng)變NMOS集成器件結(jié)構(gòu)示意圖； 圖2是本發(fā)明三維應(yīng)變NMOS集成器件制作流程圖。
具體實施方式
以下參照附圖對本說明作進一步詳細描述。如圖1所示，本發(fā)明的器件結(jié)構(gòu)包括上下兩層，其中上層1是SGOI NMOSFET器件；下層2是SSOI NMOSFET器件。該上層應(yīng)變Si NMOSFET 器件由柵極3、源極4、源區(qū)5、襯底區(qū)6、絕緣層7、漏區(qū)17、漏極18、 Ge 梯度分布層19、 Ge恒定分布層20和溝道區(qū)21構(gòu)成；該下層應(yīng)變Si NMOSFET 器件由源極9、源區(qū)10、絕緣層7、漏區(qū)12、襯底區(qū)13、漏極14和柵極15 構(gòu)成。上層NMOSFET器件和下層NMOSFET器件通過第一互連線8和第二 互連線16連接，構(gòu)成三維NMOS器件結(jié)構(gòu)。參照附圖2，對本發(fā)明制作三維應(yīng)變NMOS集成器件的方法可通過如下的 三個實施例進行詳細描述。實施例1:制作導(dǎo)電溝道為65nm的三維應(yīng)變NMOS集成器件的步驟如下 (1)選取應(yīng)力MGpa的SSOI襯底片；(2) 在SSOI襯底片上通過氧化、光刻、離子注入等工藝制作出有源區(qū)；
(3) 采用超高真空化學(xué)氣相淀積UHVCVD方法，在有源區(qū)上淀積一層p 型的Poly-SiGe，作為柵極，摻雜濃度>102%!1-3， Ge組分為0.15;
(4) 在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光刻引 線孔一多晶硅布線一低溫淀積Si02介質(zhì)層，制作導(dǎo)電溝道為65nm的具有 Poly-SiGe柵的應(yīng)變Si nMOSFET器件結(jié)構(gòu)及相互連線；
(5) 在上述的有源層表面淀積Si02介質(zhì)層；
(6) 對經(jīng)過清洗的p型Si片進行表面氧化，作為上層基體材料；
(7) 采用離子注入工藝，對上層基體材料注入氫；
(8) 利用化學(xué)機械拋光工藝，分別對下層有源層和注入氫后的上層有源 層基體材料表面進行拋光處理；
(9) 將拋光處理后的下層有源層和上層基體材料表面相對緊貼，置于超 高真空環(huán)境中在35(TC的溫度下實現(xiàn)鍵合，以避免高溫對第一有源層器件的影 響；
(10) 將鍵合后的基片溫度升高，對上層基體材料多余的部分進行剝離， 使上層基體材料在注入的氫處斷裂，并在該斷裂表面進行化學(xué)機械拋光；
(11) 在拋光后的上層基體材料表面，先用分子束外延MBE的方法，在 低溫下生長一層Si，在該Si層上用UHVCVD的方法，生長一層Ge組分梯度 分布的弛豫SiGe， Ge組分底層是0，上層是0.2，再生長一層Ge組分恒定的 弛豫SiGe， Ge的組分是0.2，形成SGOI襯底；
(12) 用UHVCVD的方法，在SGOI襯底上生長一層應(yīng)變Si;
(13) 通過氧化、光刻、離子注入等工藝在虛襯底上制作出有源區(qū)；
(14) 用UHVCVD方法在有源區(qū)上淀積一層p型的Poly-SiGe,作為柵極， 摻雜濃度>102()011-3， Ge組分為0.15;
(15) 在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光刻 引線孔一多晶硅布線一低溫淀積SiCb介質(zhì)層，完成上層有源層導(dǎo)電溝道為 65nm的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件；
(16) 將下層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器 件與上層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件通過互連線連接，構(gòu)成導(dǎo)電溝道為65nm的三維應(yīng)變NMOS集成電路。實施例2:制作導(dǎo)電溝道為90nm的三維應(yīng)變NMOS集成器件的步驟如下:(1) 選取應(yīng)力〉lGpa的SSOI襯底片；(2) 在SSOI襯底片上通過氧化、光刻、離子注入等工藝制作出有源區(qū)；(3) 采用紫外光化學(xué)氣相淀積UVCVD方法在有源區(qū)上淀積一層p型的 Poly-SiGe，作為柵極，摻雜濃度M0^m—3， Ge組分為0.3;(4) 在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光刻引 線孔一多晶硅布線一低溫淀積Si02介質(zhì)層，制作導(dǎo)電溝道為90nm的具有 Poly-SiGe柵的應(yīng)變Si nMOSFET器件結(jié)構(gòu)及相互連線；(5) 在上述的有源層表面淀積Si02介質(zhì)層；(6) 對經(jīng)過清洗的p型Si片進行表面氧化，作為上層基體材料；(7) 采用離子注入工藝，對上層基體材料注入氫；(8) 利用化學(xué)機械拋光工藝，分別對下層有源層和注入氫后的上層有源 層基體材料表面進行拋光處理；(9) 將拋光處理后的下層有源層和上層基體材料表面相對緊貼，置于超 高真空環(huán)境中在48(TC的溫度下實現(xiàn)鍵合，以避免高溫對第一有源層器件的影 響；(10) 將鍵合后的基片溫度升高，對上層基體材料多余的部分進行剝離， 使上層基體材料在注入的氫處斷裂，并在該斷裂表面進行化學(xué)機械拋光；(11) 在拋光后的上層基體材料表面，先用分子束外延MBE的方法，在 低溫下生長一層Si，在該Si層上用UVCVD的方法生長一層Ge組分梯度分布 的弛豫SiGe， Ge組分底層是0，上層是0.25，再生長一層Ge組分恒定的弛豫 SiGe， Ge的組分是0.25，形成SGOI襯底；(12) 用UVCVD的方法，在SGOI襯底上生長一層應(yīng)變Si;(13) 通過氧化、光刻、離子注入等工藝在虛襯底上制作出有源區(qū)；(14) 用UVCVD方法在有源區(qū)上淀積一層p型的Poly-SiGe，作為柵極， 摻雜濃度>102{) 11-3， Ge組分為0.3;(15) 在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光刻 引線孔一多晶硅布線一低溫淀積Si02介質(zhì)層，完成上層有源層導(dǎo)電溝道為90nm的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件；(16)將下層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器 件與上層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件通過互 連線連接，構(gòu)成導(dǎo)電溝道為90nm的三維應(yīng)變NMOS集成電路。實施例3:制作導(dǎo)電溝道為130nm的三維應(yīng)變NMOS集成器件的步驟如下(1) 選取應(yīng)力MGpa的SSOI襯底片；(2) 在SSOI襯底片上通過氧化、光刻、離子注入等工藝制作出有源區(qū)；(3) 采用減壓化學(xué)氣相淀積RPCVD的方法在有源區(qū)上淀積一層p型的 Poly-SiGe，作為柵極，摻雜濃度M0^cm—3， Ge組分為0.05;(4) 在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光刻引 線孔一多晶硅布線一低溫淀積Si02介質(zhì)層，制作導(dǎo)電溝道為130nm的具有 Poly-SiGe柵的應(yīng)變Si nMOSFET器件結(jié)構(gòu)及相互連線；(5) 在上述的有源層表面淀積SK)2介質(zhì)層；(6) 對經(jīng)過清洗的p型Si片進行表面氧化，作為上層基體材料；(7) 采用離子注入工藝，對上層基體材料注入氫；(8) 利用化學(xué)機械拋光工藝，分別對下層有源層和注入氫后的上層有源 層基體材料表面進行拋光處理；(9) 將拋光處理后的下層有源層和上層基體材料表面相對緊貼，置于超 高真空環(huán)境中在40(TC的溫度下實現(xiàn)鍵合，以避免高溫對第一有源層器件的影 響；(10) 將鍵合后的基片溫度升高，對上層基體材料多余的部分進行剝離， 使上層基體材料在注入的氫處斷裂，并在該斷裂表面進行化學(xué)機械拋光；(11) 在拋光后的上層基體材料表面，先用分子束外延MBE的方法在低 溫下生長一層Si，在該Si層上用RPCVD的方法生長一層Ge組分梯度分布的 弛豫SiGe， Ge組分底層是0，上層是0.3，再用RPCVD的方法生長一層Ge 組分恒定的弛豫SiGe， Ge的組分是0.3，形成SGOI襯底；(12) 用RPCVD的方法，在SGOI襯底上生長一層應(yīng)變Si;(13) 通過氧化、光刻、離子注入等工藝在虛襯底上制作出有源區(qū)；(14) 用RPCVD方法在有源區(qū)上淀積一層p型的Poly-SiGe，作為柵極，摻雜濃度>102()011-3， Ge組分為0.05;(15) 在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光刻 引線孔一多晶硅布線一低溫淀積Si02介質(zhì)層，完成上層有源層導(dǎo)電溝道為 130nm的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件；(16) 將下層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器 件與上層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件通過互 連線連接，構(gòu)成導(dǎo)電溝道為130nm的三維應(yīng)變NMOS集成電路。以上實施例不構(gòu)成對本發(fā)明的任何限制。
權(quán)利要求
1.一種三維應(yīng)變NMOS集成器件，包括上下兩層有源層，其特征在于下層有源層(2)和上層有源層(1)均采用應(yīng)變Si NMOSFET器件，兩層之間通過SiO2介質(zhì)層鍵合。
2. 根據(jù)權(quán)利要求1所述的三維應(yīng)變NMOS集成器件，其中下層具有 Poly-SiGe柵的應(yīng)變Si NMOSFET器件的襯底采用SSOI結(jié)構(gòu)。
3. 根據(jù)權(quán)利要求1所述的柵三維應(yīng)變NMOS集成器件，其中上層具有 Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件的襯底采用SGOI結(jié)構(gòu)。
4. 一種三維應(yīng)變NMOS集成器件的制作方法，包括如下步驟 步驟1.制作下層有源層應(yīng)變Si NMOSFET器件la.在SSOI襯底片上通過氧化、光刻、離子注入、金屬化等工藝制作出 有源區(qū)；lb.在有源區(qū)上淀積一層p型的Poly-SiGe,作為柵極，摻雜質(zhì)濃度M0^cm—3， Ge組分為0.05 0.3;lc.在Poly-SiGe層上通過氧化、光刻、離子注入等工藝制作具有Poly-SiGe 柵的應(yīng)變Si NMOSFET器件及相互連線；Id.在具有Poly-SiGe柵的應(yīng)變Si NMOSFET器件及相互連線表面淀積Si02 介質(zhì)層，完成下層有源層結(jié)構(gòu)；步驟2.制作SGOI襯底2a.將p型Si片表面進行氧化，作為上層有源層的基體材料，并在該基體 材料上注入氫；2b.采用化學(xué)機械拋光工藝，分別對下層有源層和注入氫后的上層有源層 基體材料表面進行拋光處理；2c.將拋光處理后的下層有源層和上層基體材料表面相對緊貼，置于超高 真空環(huán)境中在350。C 48(TC的溫度下實現(xiàn)鍵合；2d.將鍵合后的基片溫度升高，對上層基體材料多余的部分進行剝離，使 上層基體材料在注入的氫處斷裂，并在該斷裂表面進行化學(xué)機械拋光；2e.在拋光后的上層基體材料表面，先用分子束外延MBE的方法在低溫下生長一層Si，再生長一層Ge組分梯度分布的弛豫SiGe， Ge組分底層是0， 上層是0.2 0.3，再生長一層Ge組分恒定的弛豫SiGe， Ge的組分是0.2 0.3， 形成SGOI絕緣體上應(yīng)變硅鍺襯底；2f.在SGOI襯底上生長一層應(yīng)變Si;步驟3.制作上層有源層應(yīng)變Si表面溝道NMOSFET器件3a，在上述襯底上，通過氧化、光刻、離子注入和金屬化工藝制作工藝制 作應(yīng)變Si NMOSFET有源區(qū)；3b.在有源區(qū)上淀積一層p型的Poly-SiGe，作為柵極，摻雜濃度M0^cm—3， Ge組分為0.05 0.3;3c.在Poly-SiGe層上通過鈍化、光亥(j、金屬化等等工藝制作具有Poly-SiGe 柵的應(yīng)變Si表面溝道NMOSFET器件及相互連線，完成上層有源層結(jié)構(gòu)；3d.將下層有源層的具有Poly-SiGe柵的應(yīng)變Si nMOSFET器件與上層有 源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件進行連接，構(gòu)成導(dǎo) 電溝道為65 130nm的三維應(yīng)變NMOS集成電路。
5. 根據(jù)權(quán)利要求4所述的三維NMOS器件的制作方法，其中，步驟3d所 述的導(dǎo)電溝道長度根據(jù)步驟la、步驟lc、步驟3a和步驟3c中光刻精度確定， 通常取65 130nm。
6. —種三維應(yīng)變NMOS集成器件的制作方法，包括如下步驟 第1步.選取應(yīng)力MGpa的SSOI襯底片；第2步.在SSOI襯底片上通過氧化、光刻、離子注入等工藝制作出有源區(qū)；第3步.采用UHVCVD方法，在有源區(qū)上淀積一層p型的Poly-SiGe，作 為柵極，摻雜濃度M(^cm—3， Ge組分為0.15;第4步.在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光 刻引線孔一多晶硅布線一低溫淀積Si02介質(zhì)層，制作導(dǎo)電溝道為65nm的具有 Poly-SiGe柵的應(yīng)變Si nMOSFET器件結(jié)構(gòu)及相互連線；第5步.在上述的有源層表面淀積Si02介質(zhì)層；第6步.對經(jīng)過清洗的p型Si片進行表面氧化，作為上層基體材料；第7步.采用離子注入工藝，對上層基體材料注入氫；第8步.利用化學(xué)機械拋光工藝，分別對下層有源層和注入氫后的上層有源層基體材料表面進行拋光處理；第9步.將拋光處理后的下層有源層和上層基體材料表面相對緊貼，置于 超高真空環(huán)境中在35(TC的溫度下實現(xiàn)鍵合，以避免高溫對第一有源層器件的 影響；第10步.將鍵合后的基片溫度升高，對上層基體材料的部分進行剝離， 使上層基體材料在注入的氫處斷裂，并在該斷裂表面進行化學(xué)機械拋光；第ll步.在拋光后的上層基體材料表面，先用分子束外延MBE的方法， 在低溫下生長一層Si，在該Si層上用UHVCVD的方法生長一層Ge組分梯度 分布的弛豫SiGe， Ge組分底層是0，上層是0.2，再生長一層Ge組分恒定的 弛豫SiGe， Ge的組分是0.2，形成SGOI襯底；第12步.用UHVCVD的方法，在SGOI襯底上生長一層應(yīng)變Si;第13步.通過氧化、光刻、離子注入等工藝在虛襯底上制作出有源區(qū)；第14步.用UHVCVD方法在有源區(qū)上淀積一層p型的Poly-SiGe，作為 柵極，摻雜濃度>102(^1^3， Ge組分為0.15;第15步.在Poly-SiGe層上通過光刻Poly-SiGe層一鈍化一離子注入一光 刻引線孔一多晶硅布線一低溫淀積Si02介質(zhì)層，完成上層有源層導(dǎo)電溝道為 65nm的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件；第16步.將下層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET 器件與上層有源層的具有Poly-SiGe柵的應(yīng)變Si表面溝道NMOSFET器件通過 互連線連接，構(gòu)成導(dǎo)電溝道為65nm的三維應(yīng)變NMOS集成電路。
全文摘要
本發(fā)明公開了一種三維應(yīng)變NMOS集成器件及其制作方法，它涉及微電子技術(shù)領(lǐng)域，主要解決現(xiàn)有三維集成電路速度低的問題。其方案是分別采用SSOI和SGOI襯底構(gòu)建新的三維集成器件的兩個有源層。其中，下層有源層采用SSOI襯底，利用SSOI襯底中應(yīng)變Si材料電子遷移率高的特點，制作poly-SiGe柵應(yīng)變Si NMOSFET；上層有源層采用SGOI襯底，在該襯底上生長一層應(yīng)變Si，制作poly-SiGe柵應(yīng)變Si表面溝道NMOSFET，之間通過互連線連接，構(gòu)成導(dǎo)電溝道為65～130nm的三維應(yīng)變NMOS集成器件。本發(fā)明制造的三維應(yīng)變NMOS集成器件與現(xiàn)有三維集成器件相比，具有速度快和性能好的優(yōu)點，該器件可用于制作大規(guī)模、高速三維集成電路。
文檔編號H01L27/12GK101409296SQ20081023245
公開日2009年4月15日 申請日期2008年11月28日 優(yōu)先權(quán)日2008年11月28日
發(fā)明者宋建軍, 宣榮喜, 張鶴鳴, 戴顯英, 胡輝勇, 斌 舒, 趙麗霞 申請人:西安電子科技大學(xué)