專(zhuān)利名稱(chēng)：具有硅通孔和側(cè)面焊盤(pán)的半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
在此披露的本發(fā)明涉及可以在諸如閃存產(chǎn)品(flash memory device)中使用的多芯片半導(dǎo)體設(shè)備。
背景技術(shù)：
集成電路已經(jīng)成為許多電子設(shè)備的基本部件。在一些情況下， 合并多個(gè)集成電路晶片或"芯片"在同一半導(dǎo)體設(shè)備里是非常有用的。例如， 芯片可以堆疊在另一芯片上，在一些情況下芯片可以通過(guò)引線鍵合 (wire-bonding)相互電連接，在另一些情況下芯片可以通過(guò)硅通孔 (through-silicon-via)相互電連接，其可以完全穿過(guò)一個(gè)硅晶圓而被電連 接。在這種疊層芯片的封裝結(jié)構(gòu)中，底部芯片可以提供電連接到基板?；?板重新分配信號(hào)和電力給疊層芯片。基板還可以電連接到一個(gè)印刷電路板， 例如，通過(guò)焊點(diǎn)以允許半導(dǎo)體設(shè)備與外部設(shè)備和/或組件進(jìn)行連接。多芯片 半導(dǎo)體設(shè)備可以被廣泛應(yīng)用，包括諸如閃存產(chǎn)品之類(lèi)。


在說(shuō)明書(shū)的結(jié)論部分特別指出和清晰說(shuō)明了本發(fā)明主題。但 是，通過(guò)參考以下結(jié)合附圖的詳細(xì)描述，可以理解其結(jié)構(gòu)和/或運(yùn)行方法，
以及目的、特征和/或優(yōu)勢(shì)，其中圖1a是一個(gè)多芯片半導(dǎo)體封裝示范實(shí)施例的俯視圖；圖1b是圖1a示范半導(dǎo)體封裝的截面圖；圖2a描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的一個(gè)方面；圖2b描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括將晶圓鍵合到一個(gè)支架；
圖2c描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括使晶圓變??；圖2d描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括鉆孔(drilling hole);圖2e描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括形成一個(gè)隔離層；圖2f描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括形成一個(gè)粘附層；圖2g描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括填充通孔；圖2h描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括形成一個(gè)聚合物層；圖2i描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括形成焊料凸點(diǎn)(solder bump);圖2j描述一種形成半導(dǎo)體晶圓的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面，包括將晶圓切割(dicing);圖3是一個(gè)包括硅通孔和側(cè)面互連的半導(dǎo)體設(shè)備示范實(shí)施例的 截面圖；圖4是一個(gè)半導(dǎo)體芯片疊層的示范實(shí)施例的截面圖；和圖5描述一種形成半導(dǎo)體芯片的硅通孔和側(cè)面焊盤(pán)方法的示范 實(shí)施例的流程圖6描述一種組裝包括硅通孔和側(cè)面焊盤(pán)疊層芯片的示范半導(dǎo) 體設(shè)備方法的示范實(shí)施例的流程圖。參照以下對(duì)附圖的詳細(xì)描述，其構(gòu)成本發(fā)明的一部分，其中從 頭至尾同樣的號(hào)碼是指同樣的組件以顯示對(duì)應(yīng)或類(lèi)似的元素。為了便于描 述，應(yīng)該理解，在附圖里描述的元素不一定是根據(jù)實(shí)際尺寸繪制的。例如， 依照其它元素，可以放大其中一些元素的尺寸。而且，應(yīng)該理解，也可以 利用其它實(shí)施例，并可以作出結(jié)構(gòu)和/或邏輯方面的改變，而沒(méi)有偏離本發(fā) 明的范圍。也應(yīng)該注意到，可以使用方向和編號(hào)諸如上、下、頂、底等以 便于討論附圖，但這并不是旨在限制本發(fā)明的應(yīng)用。所以，以下的詳細(xì)描 述以及由本發(fā)明及其等價(jià)物定義的本發(fā)明范圍并不是限制性的。
發(fā)明詳述在以下的詳細(xì)描述里，將闡述許多具體的細(xì)節(jié)以便能夠全面理 解本發(fā)明。但是，本領(lǐng)域技術(shù)人員將會(huì)理解，不需要這些具體細(xì)節(jié)也可以 實(shí)施本發(fā)明。因此，在此將不會(huì)詳細(xì)描述已知的方法、過(guò)程、組件和/或電路。在說(shuō)明書(shū)里，"一個(gè)實(shí)施例"是指本實(shí)施例描述的一個(gè)特別特征、 結(jié)構(gòu)或特性包括在本發(fā)明至少一個(gè)實(shí)施例中。因此，在本說(shuō)明書(shū)不同地方 出現(xiàn)的"在一個(gè)實(shí)施例里"不一定是指同一實(shí)施例。而且，特別的特征、結(jié) 構(gòu)或特性可以在一個(gè)或多個(gè)實(shí)施例里以任何方式進(jìn)行合并。如上所述，在一些電子設(shè)備里，許多半導(dǎo)體芯片可以以疊層方 式進(jìn)行安排，以便能夠提高運(yùn)行能力并維持相對(duì)較少的成本和較小的尺寸。 "多芯片"半導(dǎo)體設(shè)備可以被廣泛應(yīng)用在電子設(shè)備領(lǐng)域。例如，半導(dǎo)體芯片 的"疊層"安排在閃存設(shè)備內(nèi)是特別有用的。當(dāng)然，其它設(shè)備也可以充分利 用疊層半導(dǎo)體芯片構(gòu)造以及其它多芯片構(gòu)造。堆疊多芯片的一個(gè)技術(shù)包括引線鍵合。引線鍵合可能有一些缺 點(diǎn)，如由相對(duì)較大的引線輪廓引起的相對(duì)較大的尺寸(formfactor)，以及
在使用引線鍵合時(shí)的較高疊層芯片高度。另一個(gè)缺點(diǎn)包括相對(duì)較差的電性能，如由相對(duì)較長(zhǎng)的引線互連而引起的信號(hào)延遲。硅通孔技術(shù)能夠至少部 分地避免這些潛在缺點(diǎn)。如上所述，在實(shí)現(xiàn)疊層半導(dǎo)體芯片時(shí)，半導(dǎo)體芯片可以利用硅 通孔(TSV)從一個(gè)芯片傳遞信號(hào)到另一個(gè)芯片。如在此使用的，"硅通 孔"及其縮寫(xiě)TSV是指包括完全穿過(guò)一個(gè)硅晶圓、晶片或芯片的任何垂直 的電連接。如在此使用的，"晶片"和"芯片"是同義詞，可以相互交換使用。 通常，"晶片"是指半導(dǎo)體晶圓的矩形片段。盡管具有TSV的疊層半導(dǎo)體芯片可能具有一些優(yōu)點(diǎn)，但也存在 一些缺點(diǎn)。例如，TSV在提供共用信號(hào)到部分疊層的各個(gè)半導(dǎo)體芯片時(shí)是 有用的。共用信號(hào)可以包括諸如地址信號(hào)和/或數(shù)據(jù)信號(hào)。如在此使用的， "共用信號(hào)"是指將在多個(gè)疊層芯片中共享的任何信號(hào)。在許多實(shí)施例里， 共用信號(hào)可以在所有疊層芯片中共享。因此，TSV從芯片傳遞共用信號(hào)到 芯片，信號(hào)將到達(dá)各個(gè)預(yù)期芯片。例如，如果疊層芯片形成部分閃存設(shè)備， 地址信號(hào)可能需要配對(duì)到各個(gè)半導(dǎo)體芯片。在提供這些信號(hào)到各個(gè)疊層元 件TSV可能是相當(dāng)有效的。另一方面，非共用信號(hào)，諸如芯片選擇性信號(hào)， 利用TSV不能被有效進(jìn)行處理。對(duì)非共用信號(hào)，若使用TSV可能會(huì)顯著 增加需要的TSV數(shù)量，導(dǎo)致相當(dāng)大的晶片尺寸和成本增加以及失效率。再者，利用現(xiàn)有的半導(dǎo)體晶圓是有優(yōu)勢(shì)的，如專(zhuān)為引線鍵合實(shí) 施的那些設(shè)計(jì)，例如TSV技術(shù)。但是，如果使用一些TSV解決方案，而 對(duì)晶圓設(shè)計(jì)不作任何改變，由于空間有限可能很難容納足夠的TSV互連用 于共用和非共用信號(hào)。當(dāng)然，改變芯片設(shè)計(jì)可能需要較大的努力和足夠的 資源。在此所述的一個(gè)或多個(gè)實(shí)施例提供TSV互連，而不需要改變晶圓設(shè) 計(jì)，并能夠容納共用和非共用信號(hào)。在一個(gè)實(shí)施例里，非共用信號(hào)可以通過(guò)一個(gè)柔性的側(cè)面基板， 從半導(dǎo)體芯片上的側(cè)面焊盤(pán)被路由到一個(gè)基板，如一個(gè)包含雙馬來(lái)酰亞胺 三嗪(BT)的基板。再者，在此示范實(shí)施例里， 一個(gè)或多個(gè)共用信號(hào)可以 通過(guò)一個(gè)或多個(gè)TSV被路由到基板。如在此使用的，"非共用信號(hào)"是指 這樣一種信號(hào)，這種信號(hào)要去到的芯片數(shù)目少于疊層內(nèi)的所有芯片數(shù)目—。在多個(gè)實(shí)施例里，非共用信號(hào)可能只去一個(gè)芯片，盡管本發(fā)明的范圍并不 受限于此方面。在存儲(chǔ)設(shè)備里，非共用信號(hào)的例子包括但不限于芯片選擇 性信號(hào)和功率信號(hào)。圖1a是一個(gè)多芯片半導(dǎo)體封裝100示范實(shí)施例的俯視圖。此 例子中的半導(dǎo)體封裝100包括一個(gè)半導(dǎo)體芯片疊層400，其包含多個(gè)離散 的半導(dǎo)體晶片，每個(gè)半導(dǎo)體晶片放置在另一個(gè)半導(dǎo)體晶片的上方。在一個(gè) 實(shí)施例里，至少部分通過(guò)多個(gè)TSV位置130上的焊接，芯片可以被互相 鍵合在一起，并通過(guò)芯片之間的聚合物材料層可以增強(qiáng)物理鍵合。本示范 實(shí)施例的半導(dǎo)體芯片疊層400被電連接到基板150。在一個(gè)示范實(shí)施例里， 基板150可以包括雙馬來(lái)酰亞胺三嗪(BT)，盡管本發(fā)明的范圍并不受限 于此方面。在一個(gè)或多個(gè)實(shí)施例里，半導(dǎo)體芯片疊層400可以通過(guò)TSV 130被焊接到BT基板150，并可以利用聚合物材料的底部填充來(lái)增強(qiáng)物 理鍵合，盡管本發(fā)明的范圍并不受限于這些方面。再者，在一個(gè)實(shí)施例里，半導(dǎo)體芯片疊層400可以包含一個(gè)或 多個(gè)側(cè)面基板140，在此其也可以稱(chēng)為側(cè)面連接器。在一個(gè)或多個(gè)實(shí)施例 里，側(cè)面基板可以包含柔性的側(cè)面基板。例如，惻面基板可以包含柔性塑 料支座上的一個(gè)或多個(gè)金屬信號(hào)線，該柔性塑料支座可以通過(guò)粘膠被粘接 到一個(gè)或多個(gè)側(cè)面焊盤(pán)，盡管本發(fā)明的范圍并不受限于這些方面。圖1b是一個(gè)多芯片半導(dǎo)體封裝100的截面圖。此示意圖顯示 具有一些硅通孔130和側(cè)面連接器140的半導(dǎo)體芯片疊層400。此范例的 半導(dǎo)體芯片疊層400被安置在BT基板150上，并至少部分地被材料170 密封封裝。 一個(gè)實(shí)施例里，TSV 130可以將多個(gè)共用信號(hào)電連接到基板 150，而側(cè)面基板140可以將一個(gè)或多個(gè)非共用信號(hào)電連接到BT基板150 。 在圖1a和1b所述的實(shí)施例里，多芯片半導(dǎo)體封裝100可以包含一個(gè) NAND閃存產(chǎn)品，盡管本發(fā)明的范圍并不受限于此方面。在一個(gè)或多個(gè)實(shí) 施例里，不止一種芯片類(lèi)型可以被合并到芯片疊層內(nèi)。可以被合并到芯片 疊層內(nèi)的這種芯片類(lèi)型的例子可以包括但不限于閃存芯片、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)芯片、專(zhuān)用集成電路(ASIC)芯片等。在一個(gè)實(shí)施例里，側(cè)面基板140包含一對(duì)聚合物層，它們圍住 銅層。在朝向芯片疊層400的側(cè)面基板400的表面，形成有多個(gè)鍵合焊盤(pán)， 其可以連接到芯片疊層400的芯片上的多個(gè)側(cè)面連接器。在一個(gè)實(shí)施例里， 鍵合焊盤(pán)可以包含鎳/金表面拋光的銅。鍵合焊盤(pán)可以經(jīng)由通孔被電連接到 側(cè)面基板140的中間金屬層。此外，在一個(gè)實(shí)施例里，夾在兩個(gè)聚合物層 之間的銅層可以不是一個(gè)連續(xù)層，但可能包含一個(gè)結(jié)構(gòu)，將來(lái)自芯片疊層 400的信號(hào)重新分配到側(cè)面基板400較低部分，以便連接信號(hào)到BT基板 150。當(dāng)然，這僅是一個(gè)側(cè)面基板的示范實(shí)施例，本發(fā)明的范圍并不受限 于此方面。在一個(gè)實(shí)施例里，半導(dǎo)體芯片疊層400可以通過(guò)一種模塑材料 170保護(hù)起來(lái)。在一個(gè)示范實(shí)施例里，基板150也可以至少部分地保護(hù)起 來(lái)，盡管在其它實(shí)施例里，基板150并沒(méi)有被模塑材料170密封封裝。在 一個(gè)示范實(shí)施例里，模塑材料170可以包括環(huán)氧聚合物材料，盡管本發(fā)明 的范圍并不受限于此方面。圖2a描述一種形成半導(dǎo)體晶圓200的硅通孔和側(cè)面焊盤(pán)的示 范技術(shù)的一個(gè)方面。在以下的圖示內(nèi)，將描述此示范技術(shù)的多個(gè)方面。本 發(fā)明的實(shí)施例可以包括所有、部分或多個(gè)所述的不同方面。此外，有關(guān)討 論次序僅是一個(gè)示范次序，所以本發(fā)明的范圍并不受限于此方面。本發(fā)明 的實(shí)施例不受限于在此所述的示范技術(shù)。而且，可以使用任何形成硅通孔 和側(cè)面焊盤(pán)的現(xiàn)有技術(shù)或?qū)?lái)開(kāi)發(fā)的技術(shù)。再者，在此所述的具體材料僅 是用作為范例使用，所以本發(fā)明的范圍并不受限于在此所述的具體范例。在圖2a所述的例子里，晶圓200可以包括一個(gè)輸入晶圓，其 可能是從諸如Intel 公司或Samsung公司采購(gòu)而來(lái)的。晶圓200可以包 含多個(gè)集成電路210。為了清晰地進(jìn)行描述，在此例子里描述兩個(gè)集成電 路210。當(dāng)然，本發(fā)明的范圍并不受限于此方面。在集成電路210內(nèi)，可 能有多個(gè)鍵合焊盤(pán)250，在一個(gè)示范實(shí)施例里，焊盤(pán)可能包含具有鎳/金表 面的銅。但是，這僅是一個(gè)鍵合焊盤(pán)的例子，所以本發(fā)明的范圍并不受限于此方面。在鍵合焊盤(pán)和集成電路之間有一個(gè)重新分配層255來(lái)提供互聯(lián)。通常， 一個(gè)晶圓如晶圓200可以被分割成多個(gè)獨(dú)立芯片，在一 些情況下，多個(gè)芯片可以被堆疊在一起。在實(shí)施時(shí)，使用引線鍵合技術(shù)來(lái) 互連疊層芯片，金線可以被鍵合到一個(gè)鍵合焊盤(pán)，同時(shí)也被鍵合到另一個(gè) 芯片的鍵合焊盤(pán)。與基于引線鍵合的芯片疊層相比，TSV技術(shù)通常有一些 優(yōu)點(diǎn)，包括由于沒(méi)有引線環(huán)(wire loop)而產(chǎn)生的較小尺寸，由于較短互 連而產(chǎn)生的較好電性能，其可以降低信號(hào)延遲和功率消耗。其它的潛在優(yōu) 點(diǎn)可能包括減輕各種功能芯片類(lèi)型的集成，以及較低的總體制造成本。在一個(gè)或多個(gè)實(shí)施例里，為了避免重新設(shè)計(jì)集成電路和/或晶片 來(lái)提供足夠空間以容納非共用信號(hào)的TSV互連，可以形成側(cè)面連接器用于 非共用信號(hào)。TSV互連可以用于共用信號(hào)，其可以充分利用已經(jīng)制作在現(xiàn) 有晶圓上的鍵合焊盤(pán)。晶圓200，初始是為引線鍵合芯片疊層應(yīng)用而設(shè)計(jì) 的，在此例子里，它即是圖2b-2j內(nèi)所述的示范操作的起始點(diǎn)。在一個(gè)實(shí)施例里，半導(dǎo)體晶圓200包括一個(gè)硅層220。再者， 在一個(gè)實(shí)施例里，在該硅層內(nèi)支持有集成電路210。本發(fā)明的實(shí)施例可能 包括任何類(lèi)型的集成電路，包括但不限于存儲(chǔ)電路。此外，可以使用任何 已知的技術(shù)或?qū)?lái)開(kāi)發(fā)的技術(shù)，形成集成電路210。如之前所述，在一個(gè) 或多個(gè)實(shí)施例里，晶圓200可以包括一個(gè)之前已經(jīng)制作的晶圓，其包括集 成電路、重新分配層和鍵合焊盤(pán)。圖2b描述一種形成半導(dǎo)體晶圓200的硅通孔和側(cè)面焊盤(pán)的示 范技術(shù)的另一個(gè)方面。在一個(gè)實(shí)施例里，在晶圓上方制作一層聚合物基粘 膠240，并且晶圓支架230可以被鍵合到晶圓200。在一個(gè)或多個(gè)實(shí)施例 里，支架230可能包括玻璃。在另一個(gè)實(shí)施例里，支架230可能包括硅。 但是，這些僅是可能用于支架230的示范材料，所以本發(fā)明的范圍并不受 限于此方面。再者，在一個(gè)實(shí)施例里，聚合物基粘膠240在一個(gè)相當(dāng)?shù)偷?溫度上可以將晶圓200鍵合到支架230,而晶圓也可以通過(guò)使粘膠240受 到一個(gè)相當(dāng)高的溫度而解除鍵合。在一個(gè)實(shí)施例里，粘膠240可能包含一 種熱塑料聚合物，其在低于大約1—50°C的溫度上可以提供暫時(shí)鍵合。再者，在一個(gè)實(shí)施例里，在一個(gè)大約180。C到210。C范圍的溫度上，晶圓可以 從支架230上解除鍵合。但是，本發(fā)明的范圍并不受限于這些方面。圖2c描述一種形成晶圓200的硅通孔和側(cè)面焊盤(pán)的示范技術(shù) 的另一個(gè)方面。在一個(gè)或多個(gè)示范實(shí)施例里，可以將硅層220變薄。即可 以減小硅層220的厚度。盡管本發(fā)明的實(shí)施例并不受限于減小硅層厚度的 任何特別技術(shù)，在一個(gè)示范實(shí)施例里，通過(guò)一個(gè)機(jī)械碾磨工藝(mechanical grinding process)可以使硅層變薄。通過(guò)減小硅層220的厚度使晶圓200 變薄的其它可行技術(shù)可能包括但不限于化學(xué)機(jī)械拋光(chemical mechanical polishing )、濕蝕刻(wet etching )、和干化學(xué)蝕刻(dry chemical etching)。在一個(gè)或多個(gè)實(shí)施例里，晶圓200在變薄之前，其厚度可能在 大約300-40CVm的范圍，在變薄之后，厚度可能在大約50-10C^m的范 圍，盡管本發(fā)明的范圍并不受限于此方面。圖2d描述一種形成半導(dǎo)體晶圓200的硅通孔和側(cè)面焊盤(pán)的示 范技術(shù)的另一個(gè)方面。在一個(gè)或多個(gè)實(shí)施例里，有多個(gè)通孔260，其深度 延伸穿過(guò)硅層220以到達(dá)集成電路210。在本實(shí)施例里，通孔260與先前 通孔255的位置大約一致。但是，這些僅是通孔的示范位置，所以本發(fā)明 的范圍并不受限于此方面。在一個(gè)實(shí)施例里，在兩個(gè)集成電路之間大約中間位置上形成有 一個(gè)部分深孔265。在一個(gè)實(shí)施例里，部分深孔265的位置可以是一個(gè)專(zhuān) 為晶片切割(die saw)而設(shè)計(jì)的位置。在一個(gè)實(shí)施例里，部分深孔265 的深度小于通孔260的深度。本發(fā)明的范圍并不受限于部分深孔的任何特
別深度。在一個(gè)或多個(gè)實(shí)施例里，可以使用任何已知的技術(shù)或?qū)?lái)開(kāi)發(fā) 的技術(shù)來(lái)形成通孔260和部分深孔265。在一個(gè)示范實(shí)施例里，可以通過(guò) 一個(gè)深反應(yīng)離子蝕刻(DRIE)工藝而形成各個(gè)孔，包括旋涂一層光刻材料 (photoresist material)在晶圓表面上，并曝光和顯現(xiàn)光刻材料來(lái)確定將 被鉆孔的區(qū)域。在另一個(gè)實(shí)施例里，可以利用一種激光鉆孔方法。但是， 這些僅是制作各個(gè)孔的示范技術(shù)，所以本發(fā)明的范圍并不受限于這些方面。
圖2e描述一種形成半導(dǎo)體晶圓200的硅通孔和側(cè)面焊盤(pán)的示 范技術(shù)的另一個(gè)方面。在一個(gè)或多個(gè)實(shí)施例里，在晶圓的下面形成一個(gè)隔 離層225，包括在通孔260的側(cè)壁上和部分深孔265的底部和側(cè)壁上形成 隔離層。在一個(gè)實(shí)施例里，隔離層225可能包含氧化硅(Si02)，盡管本 發(fā)明的范圍并不受限于此方面，所以其它絕緣材料也是可行的。如在此所 述的其它方面，可以利用任何已知技術(shù)或?qū)?lái)開(kāi)發(fā)的技術(shù)來(lái)形成隔離層 225。在一個(gè)實(shí)施例里，隔離層225可能包含通過(guò)化學(xué)氣相沉積(PECVD) 而準(zhǔn)備的Si02，其厚度可能大約是0.5^m，盡管本發(fā)明的范圍并不受限于 此方面。圖2f描述一種形成晶圓200的硅通孔和側(cè)面焊盤(pán)的示范技術(shù)的 另一個(gè)方面。在一個(gè)實(shí)施例里，在晶圓2Q0的部分底部形成一個(gè)粘附層 270。如圖2f所述，可以在通孔260和部分深孔265內(nèi)及周?chē)鷧^(qū)域的晶圓 200的底表面上形成粘附層270。粘附層270可以粘附到隔離層225和種 子層(圖中未顯示)，其可以在形成粘附層之后形成，以提供一個(gè)電極給以 下所述的電鍍工藝。種子層可以包含以下所述的填充操作里使用的相同材 料，盡管本發(fā)明的范圍并不受限于此方面。在一個(gè)實(shí)施例里，可以使用一 種濺射技術(shù)(sputtering technique),來(lái)制作粘附層270和種子層，盡管 本發(fā)明的范圍并不受限于此方面。在一個(gè)實(shí)施例里，粘附層270也可以充 當(dāng)一個(gè)隔離層，以避免通孔內(nèi)銅導(dǎo)體(未在圖2f內(nèi)描述)和暴露的絕緣材 料225或硅層220之間的潛在反應(yīng)。在一個(gè)實(shí)施例里，粘附層270可能包 含厚度大約為0.1到0.2pm的鈦鎢，盡管本發(fā)明的范圍并不受限于此方面。圖2g描述一種形成晶圓200的硅通孔和側(cè)面焊盤(pán)的示范技術(shù) 的另一個(gè)方面。在一個(gè)實(shí)施例里，填充一種導(dǎo)電材料在通孔260和部分深 孔265內(nèi)。例如，可以填充銅在孔內(nèi)。在另一個(gè)示范實(shí)施例里，可以填充 多晶硅在孔內(nèi)。其他可以使用的示范材料包括但不限于金、焊料、鉤、導(dǎo) 電膠等。但是，這些僅是示范的導(dǎo)電材料，所以本發(fā)明的范圍并不受限于 此方面。在一個(gè)或多個(gè)實(shí)施例里，沉積導(dǎo)電材料的示范技術(shù)可能包括但不 限于化學(xué)電鍍(electroless plating)、浸漬電鍍(immersion plating)、焊 料印制、導(dǎo)電膠印制或配置、以及電解電鍍技術(shù)。通過(guò)沉積導(dǎo)電材料在通孔260內(nèi)，導(dǎo)電路徑從之前制作的通孔235位置上的鍵合焊盤(pán)250直到通 孔260位置上的焊盤(pán)290，完全延伸穿過(guò)硅層220，從而形成TSV。圖2h描述一種形成晶圓200的硅通孔和側(cè)面焊盤(pán)的示范技術(shù) 的另一個(gè)方面。在一個(gè)或多個(gè)實(shí)施例里，沉積一層聚合物材料層295在晶 圓200的下側(cè)。聚合物層295可以提供額外的結(jié)構(gòu)完整性，并可以提供一 個(gè)表面以便粘接到另一個(gè)半導(dǎo)體芯片，例如，如果是使用疊層實(shí)施的話。 另外，聚合物層295可以確定位置以在充滿(mǎn)了的通孔頂部上制作焊盤(pán)，以 確保焊盤(pán)沒(méi)有接觸到另一個(gè)焊接點(diǎn)，而導(dǎo)致短路。在一個(gè)示范實(shí)施例里， 聚合物材料295可能包含聚胺(Pl)或苯環(huán)丁烯(BCB)，盡管本發(fā)明的 范圍并不受限于此方面。再者，在一個(gè)實(shí)施例里，聚合物層295可以通過(guò) 旋涂禾口固化技術(shù)(spin coating and curing techniques)而形成，盡管本發(fā) 明的范圍并不受限于此方面。圖2i描述一種形成晶圓200的硅通孔和側(cè)面焊盤(pán)的示范技術(shù)的 另一個(gè)方面。在一個(gè)實(shí)施例里，沉積焊盤(pán)290在與通孔260位置大約一致 的區(qū)域。在一個(gè)或多個(gè)實(shí)施例里，焊盤(pán)290可能包含錫、錫/引線合成材料、 錫/銅合成材料、錫/銀/銅合成材料、錫/銦合成材料、錫/金合成材料等，盡 管本發(fā)明的范圍并不受限于此方面。形成焊盤(pán)290的示范技術(shù)可能包括但 不限于電鍍和/或焊料膏微印(solder paste micro-printing)。如在此所述 的其它方面，本發(fā)明的實(shí)施例并不受限于沉積焊盤(pán)的任何特別技術(shù)。圖2j描述一種用來(lái)形成晶圓200的硅通孔和側(cè)面焊盤(pán)的示范技 術(shù)的另一個(gè)方面。在此示范實(shí)施例里，在圖2a-2j內(nèi)描述了兩個(gè)集成電路。 當(dāng)然，其它實(shí)施例通常可能包含更大數(shù)目的集成電路晶片。但是，在此例 子里，兩個(gè)集成電路旨在描述一種形成側(cè)面焊盤(pán)235的技術(shù)。在一個(gè)實(shí)施 例里，當(dāng)晶圓200被切割時(shí)，部分深孔265被分割，如在圖2j內(nèi)所述， 導(dǎo)電材料280形成一對(duì)側(cè)面焊盤(pán)235。這一對(duì)側(cè)面焊盤(pán)的其中一個(gè)與一個(gè) 集成電路相連，而另一個(gè)側(cè)面焊盤(pán)與另一個(gè)集成電路相連。在此實(shí)施例里， 晶圓切割299將晶圓200分割成兩個(gè)不同芯片。再者，在一個(gè)或多個(gè)實(shí)施 例里，將溫度提高到180°c以上，晶圓200可以從支架240解除鍵合。
在圖2j所述的例子里，側(cè)面焊盤(pán)235被電連接到TSV。但是， 在其它示范實(shí)施例里，可以有個(gè)別導(dǎo)電路徑將側(cè)面焊盤(pán)與集成電路連接在 一起。例如，聚合物層295可以包括TSV的導(dǎo)電材料，與側(cè)面焊盤(pán)相連， 但不會(huì)提供焊料焊盤(pán)，從而側(cè)面焊盤(pán)和集成電路之間存在一個(gè)絕緣的導(dǎo)電路徑。圖3描述一個(gè)半導(dǎo)體芯片300的示范實(shí)施例的截面圖。在一個(gè) 或多個(gè)實(shí)施例里，芯片300可以包含一個(gè)硅層320。盡管未在圖3內(nèi)顯示， 半導(dǎo)體設(shè)備300可能包含一個(gè)在硅層320上形成的集成電路。多個(gè)硅通孔 340延伸穿過(guò)硅層320和聚合物層310。在此實(shí)施例里，有多個(gè)鍵合焊盤(pán) 350在硅層的上表面上。如之前所述，如果晶圓已經(jīng)是為利用引線鍵合而 設(shè)計(jì)和制作的，鍵合焊盤(pán)350就已經(jīng)存在了。如圖4所示，鍵合焊盤(pán)350 位于TSV340的頂部，而且在與側(cè)面焊盤(pán)330相連的通孔頂部。當(dāng)然，這 些通孔可能是依照以上所述的示范技術(shù)形成。應(yīng)該注意到，這些與側(cè)面焊 盤(pán)330相連的通孔沒(méi)有完全延伸穿透聚合物層310，以避免通孔接觸到疊 層內(nèi)芯片300下方的一個(gè)芯片的鍵合焊盤(pán)。再者，在一個(gè)實(shí)施例里，焊料 焊盤(pán)390也可以形成在TSV 340上。注意到，對(duì)于TSV 340，有一對(duì)焊 盤(pán)。鍵合焊盤(pán)350已經(jīng)出現(xiàn)在晶圓上，而焊料焊盤(pán)390是依照在此所述的 示范技術(shù)而形成。 TSV340可以被連接到集成電路的一個(gè)或多個(gè)共用信號(hào)，而側(cè) 面焊盤(pán)330可以被連接到與集成電路相連的一個(gè)或多個(gè)非共用信號(hào)。如以 下圖4所示，多個(gè)半導(dǎo)體芯片如芯片300可以被相互堆疊，TSV提供芯片 之間的共用信號(hào)互連。盡管在此所述的示范實(shí)施例提及與TSV相連的共用 信號(hào)以及與側(cè)面焊盤(pán)相連的非共用信號(hào)，本發(fā)明的范圍并不受此限制，所 以其它實(shí)施例也是可能的，即一個(gè)或多個(gè)非共用信號(hào)可以與TSV相連，而 且一個(gè)或多個(gè)共用信號(hào)可以與側(cè)面焊盤(pán)相連。圖4描述一個(gè)半導(dǎo)體芯片疊層400的示范實(shí)施例的截面圖。在 圖4描述的例子里，半導(dǎo)體芯片疊層400包含一個(gè)NAND閃存疊層。在一 個(gè)實(shí)施例里，芯片疊層400的芯片可能包含類(lèi)似的芯片。在一個(gè)或多個(gè)其 它實(shí)施例里，芯片疊層—400的芯片可能包含不同種類(lèi)的芯片。在一個(gè)示范實(shí)施例里，芯片疊層可能包括一個(gè)或多個(gè)NAND閃存芯片、DRAM芯片和 ASIC芯片。當(dāng)然，這些僅是可以構(gòu)成一個(gè)芯片疊層的芯片類(lèi)型的例子， 本發(fā)明的范圍并不受限于此方面。再者，在此例子里，描述了四個(gè)半導(dǎo)體 芯片，盡管本發(fā)明的范圍并不受限于此方面，其它實(shí)施例可以利用任何數(shù)
目的芯片。在一個(gè)或多個(gè)示范實(shí)施例里，疊層400的半導(dǎo)體芯片可能包含 如圖3內(nèi)描述的類(lèi)似半導(dǎo)體芯片300的元件，如在一個(gè)硅層內(nèi)形成的集成 電路。多個(gè)硅通孔延伸穿過(guò)多個(gè)芯片的硅層和聚合物層。在一個(gè)實(shí)施例里， 多個(gè)鍵合焊盤(pán)形成在硅層的上表面上，且如之前所述，鍵合焊盤(pán)大約位于 TSV的頂部，也位于與側(cè)面焊盤(pán)相連的通孔的頂部上。在此示范實(shí)施例里，
與側(cè)面焊盤(pán)相連的通孔不會(huì)完全延伸穿透聚合物層，以避免通孔接觸到疊 層內(nèi)當(dāng)前芯片下方的一個(gè)芯片的鍵合焊盤(pán)。如在此所述的其它實(shí)施例，TSV
可以被連接到集成電路的一個(gè)或多個(gè)共用信號(hào)，而側(cè)面焊盤(pán)可以被連接到 與集成電路相連的一個(gè)或多個(gè)非共用信號(hào)。再者，在一個(gè)或多個(gè)實(shí)施例里， 通過(guò)焊料焊盤(pán)的連接，第一芯片的鍵合焊盤(pán)可以被電連接到在第一芯片頂 部放置的第二芯片。悍料焊盤(pán)在以上結(jié)合圖3描述一個(gè)實(shí)施例里有描述。 在圖4的例子里，在芯片疊層400的各個(gè)芯片之間，有多個(gè)鍵合焊盤(pán)/焊料 焊盤(pán)連接445。在本實(shí)施例里，半導(dǎo)體芯片疊層安裝在插接器430上。插接器 430可以包含信號(hào)線以便分配信號(hào)到TSV或從TSV接收信號(hào)。例如，插 接器430可能包括共用信號(hào)焊盤(pán)440，在一個(gè)示范施例里，其可以被焊接 到基板450，隨后可以被焊接到一個(gè)印刷電路板(圖中未顯示)。在圖4 所述的例子里，來(lái)自芯片疊層400的共用信號(hào)被連接到插接器430的頂部。 在本示范實(shí)施例里，插接器430可以重新分配共用信號(hào)，而信號(hào)還可以被 連接到插接器底部的鍵合焊盤(pán)，隨后被焊接到基板450。在一個(gè)或多個(gè)實(shí) 施例里，插接器430可能包含硅，盡管本發(fā)明的范圍并不受限于此方面。 在一個(gè)或多個(gè)實(shí)施例里，基板450可能包含雙馬來(lái)酰亞胺三嗪(BT)，盡 管本發(fā)明的范圍并不受限于此方面。JP附圖4所述，側(cè)面基板410被連接到多個(gè)側(cè)面焊盤(pán)。如在此所述的其它實(shí)施例，側(cè)面焊盤(pán)可以與一個(gè)或多個(gè)非共用信號(hào)相連。在本示
范實(shí)施例里，其中半導(dǎo)體芯片疊層400包含一個(gè)NAND閃存疊層， 一個(gè)或 多個(gè)非共用信號(hào)可能包含芯片選擇信號(hào)。在一個(gè)實(shí)施例里，芯片選擇信號(hào) 可以被電連接到基板450。此例子的側(cè)面基板410可以包含非共用信號(hào)悍 盤(pán)420。當(dāng)然，芯片選擇信號(hào)僅是一個(gè)信號(hào)類(lèi)型的例子，其可以經(jīng)由側(cè)面 焊盤(pán)和側(cè)面基板進(jìn)行傳送。在一個(gè)或多個(gè)示范實(shí)施例里，側(cè)面基板410可 能包含一個(gè)柔性側(cè)面基板。如之前所述，在一個(gè)實(shí)施例里，柔性側(cè)面基板可能包含一對(duì)聚 合物層，其將一層銅夾在中間。但是，這僅是一個(gè)側(cè)面基板的示范實(shí)施例， 所以本發(fā)明的范圍并不受限于此方面。圖5是一種形成半導(dǎo)體芯片的硅通孔和側(cè)面焊盤(pán)方法的示范實(shí) 施例的流程圖。結(jié)合附圖2a-2j，詳細(xì)描述了本示范方法的各個(gè)方面。在模 塊510，有至少一個(gè)集成電路的晶圓被鍵合到一個(gè)支架上，在模塊520, 使晶圓變薄。在模塊530，蝕刻出通孔，在模塊540,形成一個(gè)隔離層。 在模塊550，在至少一部分隔離層上形成一個(gè)粘附層。在模塊560，填充 通孔，在模塊570，形成一個(gè)聚合物基。在模塊580，焊料被電鍍?cè)谔畛?的通孔上，在模塊590，將晶圓切割。本發(fā)明的實(shí)施例可以包括模塊 510-590中的所有、部分和多個(gè)模塊。此外，模塊510-590的次序僅是一 個(gè)示范次序，本發(fā)明的范圍并不受限于此方面。圖6是一種組裝具有TSV和側(cè)面焊盤(pán)的疊層芯片的半導(dǎo)體設(shè)備 方法的示范實(shí)施例的流程圖。在模塊610，制作一個(gè)有TSV互連的插接器， 其與最終芯片疊層的底部芯片匹配，在模塊620，底部芯片被安裝在插接 器上。在模塊630，如果確定還有其它芯片還要安裝在該疊層上，在模塊 640，將下一個(gè)芯片添加到疊層。在模塊630，如果確定沒(méi)有其它芯片， 在模塊650， 一個(gè)側(cè)面基板被鍵合到疊層芯片的側(cè)面焊盤(pán)。在模塊660， 側(cè)面基板被鍵合到一個(gè)底部基板，在模塊670，回流焊料以將插接器的焊 點(diǎn)固定在底部基板上。當(dāng)然，本發(fā)明的實(shí)施例可能包括模塊610-670中的 所有、部分或多個(gè)模塊。而且，模塊610-670的次序僅是一個(gè)示范次序， 所以本發(fā)明的范圍并不受限于此方面。
在此被稱(chēng)為"和/或"可能是指"和"，可能是指"或"，可能是指"排 它性的或"，可能是指"其中一個(gè)"，可能是指"一些，但不是全部"，可能是 指"兩者都不是"，和/或可能是指"兩者都是"，盡管本發(fā)明的范圍并不受限 于此方面。在前面的描述里，已經(jīng)描述了本發(fā)明的各個(gè)方面。為了便于說(shuō) 明，闡述了具體的號(hào)碼、系統(tǒng)和/或構(gòu)造以便能夠全面地理解本發(fā)明。但是， 本領(lǐng)域技術(shù)人員應(yīng)該明白，不需要這些具體的細(xì)節(jié)也可以實(shí)施本發(fā)明，從 而獲得本披露的優(yōu)點(diǎn)。例如，可以忽略和/或簡(jiǎn)化已知的特征，以便能夠清 晰地理解本發(fā)明。雖然在此描述和/或說(shuō)明本發(fā)明的某些特征，本領(lǐng)域有經(jīng) 驗(yàn)的技術(shù)人員將可以做出許多改進(jìn)、替換、改變和/或等同。所以，將會(huì)理 解附加的權(quán)利要求，其意在包括在本發(fā)明精神范圍內(nèi)的所有改進(jìn)和/或改 變。
權(quán)利要求
1.一種裝置，包括多個(gè)半導(dǎo)體芯片，以疊層方式排列，多個(gè)芯片包含一個(gè)或多個(gè)硅通孔以及一個(gè)或多個(gè)側(cè)面焊盤(pán)；和一個(gè)側(cè)面基板，其被電連接到一個(gè)或多個(gè)側(cè)面焊盤(pán)。
2. 根據(jù)權(quán)利要求1所述的裝置， 一個(gè)或多個(gè)硅通孔將一個(gè)或多個(gè)共用信號(hào)從多個(gè)半導(dǎo)體芯片電連接到一個(gè)底部基板。
3. 根據(jù)權(quán)利要求1所述的裝置， 一個(gè)或多個(gè)硅通孔將一個(gè)或多個(gè)共用 信號(hào)從多個(gè)半導(dǎo)體芯片電連接到一個(gè)插接器(interposer)，插接器被電連 接到一個(gè)底部基板。
4. 根據(jù)權(quán)利要求3所述的裝置，其中側(cè)面基板被電連接到底部基板。
5. 根據(jù)權(quán)利要求4所述的裝置， 一個(gè)或多個(gè)側(cè)面焊盤(pán)將一個(gè)或多個(gè)非 共用信號(hào)通過(guò)側(cè)面基板從多個(gè)半導(dǎo)體芯片電連接到底部基板。
6. 根據(jù)權(quán)利要求5所述的裝置，其中底部基板包含雙馬來(lái)酰亞胺三嗪 (BT)。
7. 根據(jù)權(quán)利要求1所述的裝置，其中側(cè)面基板包含一個(gè)柔性側(cè)面基板， 其包括兩層聚合物層，兩層聚合物層中間夾有一層導(dǎo)電層。
8. 根據(jù)權(quán)利要求3所述的裝置，其中一個(gè)或多個(gè)共用信號(hào)包含一個(gè)或 多個(gè)地址信號(hào)和/或數(shù)據(jù)信號(hào)。
9. 根據(jù)權(quán)利要求5所述的裝置，其中一個(gè)或多個(gè)非共用信號(hào)包含一個(gè) 或多個(gè)芯片選擇信號(hào)和/或功率信號(hào)。
10. 根據(jù)權(quán)利要求1所述的裝置，其中多個(gè)半導(dǎo)體芯片包含一個(gè)或多個(gè)閃存芯片、動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片、和/或?qū)Ｓ眉呻娐沸酒?br> 11. 一種多芯片半導(dǎo)體封裝，包括多個(gè)半導(dǎo)體芯片，以疊層方式排列，多個(gè)半導(dǎo)體芯片包括一個(gè)或多個(gè) 硅通孔和一個(gè)或多個(gè)側(cè)面焊盤(pán)；一個(gè)側(cè)面基板，其被電連接到一個(gè)或多個(gè)側(cè)面焊盤(pán)，，和一個(gè)底部基板，經(jīng)由側(cè)面基板被電連接到一個(gè)或多個(gè)側(cè)面焊盤(pán)，底部 基板被電連接到一個(gè)或多個(gè)硅通孔。
12. 根據(jù)權(quán)利要求11所述的多芯片半導(dǎo)體封裝，還包括一個(gè)安置在多 個(gè)半導(dǎo)體芯片和底部基板之間的插接器，插接器將一個(gè)或多個(gè)信號(hào)從一個(gè) 或多個(gè)硅通孔電連接到底部基板。
13. 根據(jù)權(quán)利要求11所述的多芯片半導(dǎo)體封裝，其中多個(gè)半導(dǎo)體芯片 包括一個(gè)或多個(gè)閃存芯片、動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片、和/或?qū)Ｓ眉呻娐沸酒?br> 14. 根據(jù)權(quán)利要求11所述的多芯片半導(dǎo)體封裝， 一個(gè)或多個(gè)側(cè)面悍盤(pán) 將一個(gè)或多個(gè)非共用信號(hào)通過(guò)側(cè)面基板從底部基板電連接到一個(gè)或多個(gè)半 導(dǎo)體芯片。
15. 根據(jù)權(quán)利要求11所述的多芯片半導(dǎo)體封裝， 一個(gè)或多個(gè)硅通孔將 一個(gè)或多個(gè)共用信號(hào)從插接器電連接到多個(gè)半導(dǎo)體芯片。
16. 根據(jù)權(quán)利要求11所述的多芯片半導(dǎo)體封裝，其中側(cè)面基板包括一 個(gè)柔性側(cè)面基板，其包括一導(dǎo)電層，該導(dǎo)電層被兩個(gè)聚合物材料層保護(hù)。
17. —種方法，包括在一個(gè)晶圓的一個(gè)或多個(gè)半導(dǎo)體芯片上形成硅通孔和側(cè)面焊盤(pán)，通孔 被電連接到在硅層上形成的第一集成電路的第一信號(hào)，而側(cè)面焊盤(pán)被電連 接到第一集成電路的第二信號(hào)。
18. 根據(jù)權(quán)利要求17所述的方法，第一信號(hào)包含一個(gè)共用信號(hào)，而第二信號(hào)包含一個(gè)非共用信號(hào)。
19. 根據(jù)權(quán)利要求18所述的方法，其中共用信號(hào)包含一個(gè)地址信號(hào)， 而非共用信號(hào)包含一個(gè)芯片選擇信號(hào)。
20. 根據(jù)權(quán)利要求17所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 包括提供晶圓，其中晶圓包括在硅層上的多個(gè)鍵合焊盤(pán)，多個(gè)鍵合焊盤(pán)包 括與第一集成電路電連接的一個(gè)或多個(gè)鍵合焊盤(pán)，并包括與在硅層上形成的第二集成電路電連接的一個(gè)或多個(gè)鍵合焊盤(pán)。
21. 根據(jù)權(quán)利要求20所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán)還包括在硅層上形成一個(gè)聚合物基粘膠，聚合物基粘膠至少部分保護(hù)鍵合焊 盤(pán)；和將晶圓粘附到一個(gè)支架上。
22. 根據(jù)權(quán)利要求21所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括使晶圓變薄。
23. 根據(jù)權(quán)利要求22所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括 '形成多個(gè)通孔，其中多個(gè)通孔的位置與多個(gè)鍵合焊盤(pán)的位置大約一致;禾口在一個(gè)專(zhuān)為晶片切割而設(shè)計(jì)的位置上，在第一和第二集成電路之間形 成另一個(gè)孔，其中所述的另一個(gè)孔延伸長(zhǎng)度小于整個(gè)硅層厚度。
24. 根據(jù)權(quán)利要求23所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括在硅層的底部、在多個(gè)通孔的側(cè)壁、以及另一個(gè)孔的側(cè)壁和底部 上形成一個(gè)隔離層。
25. 根據(jù)權(quán)利要求24所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括在多個(gè)通孔和另一個(gè)孔里形成一個(gè)粘附層和一個(gè)種子層(seed layer)。
26. 根據(jù)權(quán)利要求25所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括將一種導(dǎo)電材料填充到通孔和另一個(gè)孔。
27. 根據(jù)權(quán)利要求26所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括在晶圓底部形成一個(gè)聚合物層，聚合物層至少部分地留出暴露通 孔和另一個(gè)孔里的導(dǎo)電材料。
28. 根據(jù)權(quán)利要求27所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括在與至少一些通孔位置大約一致的位置上，形成焊料在導(dǎo)電材料上。
29. 根據(jù)權(quán)利要求28所述的方法，其中所述的形成硅通孔和側(cè)面焊盤(pán) 還包括在與另一個(gè)孔中央大約一致的位置上將晶圓切割，從而另一個(gè)孔 的側(cè)壁形成一對(duì)側(cè)面焊盤(pán)，其中一個(gè)與第一集成電路相連，而另一個(gè)與第 二集成電路相連。
30. —種方法，包括制作一個(gè)插接器，其包含與芯片疊層的底部芯片匹配的硅通孔互連；堆疊底部芯片在插接器上； 堆疊一個(gè)或多個(gè)其他芯片在底部芯片上；將一個(gè)側(cè)面基板電連接到一個(gè)或多個(gè)疊層芯片的一個(gè)或多個(gè)側(cè)面焊將側(cè)面基板電連接到一個(gè)底部基板；和 將插接器電連接到底部基板。
全文摘要
在此披露的本發(fā)明涉及可以在諸如閃存產(chǎn)品中使用的多芯片半導(dǎo)體元件封裝。在一個(gè)示范實(shí)施例里，半導(dǎo)體芯片可能包括硅通孔和側(cè)面焊盤(pán)。
文檔編號(hào)H01L23/12GK101542726SQ200880000341
公開(kāi)日2009年9月23日 申請(qǐng)日期2008年11月19日 優(yōu)先權(quán)日2008年11月19日
發(fā)明者仲鎮(zhèn)華, 史訓(xùn)清, 斌 謝 申請(qǐng)人:香港應(yīng)用科技研究院有限公司