專利名稱：可實(shí)現(xiàn)三維電荷耦合的高電壓半導(dǎo)體功率組件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體功率組件，特別是涉及一種具有高擊穿電壓與低 導(dǎo)通電阻半導(dǎo)體組件，采用了三維電荷平衡結(jié)構(gòu)來均勻分布晶體，如同均勻 分布的電荷耦合元件遍及溝槽，該溝槽延伸至高電壓器件的飄移漏極區(qū)域，
例如二極管的陰極、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的漏極、 雙極型晶體管的集電極等。
背景技術(shù)：
設(shè)計(jì)與制造半導(dǎo)體組件的傳統(tǒng)技術(shù)在追求高擊穿電壓和低導(dǎo)通電阻上的 努力遇到了挑戰(zhàn)與限制。特別是在高電壓組件上的擊穿是經(jīng)常由電場(chǎng)集中所 引起。電場(chǎng)集中常發(fā)生在電子組件的邊緣角落或者特殊的結(jié)點(diǎn)。為了達(dá)到提 高擊穿電壓的目的，通常采用較大尺寸的組件或者在制作時(shí)使用具有高電阻 率的材料。然而，這樣的組件雖然提高了擊穿電壓，但卻導(dǎo)致了較高導(dǎo)通電 阻的不利結(jié)果。這兩個(gè)競(jìng)爭(zhēng)性的與生倶來的設(shè)計(jì)沖突，對(duì)于該技術(shù)領(lǐng)域中通 常技術(shù)水平的人員而言變成一個(gè)無法輕易解決的技術(shù)難題。以下將簡(jiǎn)單的回 顧現(xiàn)有已公開的試圖去解決因該技術(shù)難題所產(chǎn)生的問題的各種組件結(jié)構(gòu)與制 造方法。
目前已公開了三種基本形式的組件結(jié)構(gòu)以實(shí)現(xiàn)高擊穿電壓的設(shè)計(jì)與制造 方法。如

圖1A所示，第一種結(jié)構(gòu)形式是利用獨(dú)特的直立式DMOS結(jié)構(gòu)所實(shí)
施，其中利用保持漏極漂移區(qū)域的低摻雜濃度來實(shí)現(xiàn)高擊穿電壓。在這個(gè)直 立式DMOS組件中，構(gòu)成N-漂移區(qū)域的N-外延區(qū)域是保持在相對(duì)較低的摻 雜濃度。圖1B是描述這個(gè)組件的"品質(zhì)因素(figure of merit)"的"瓊森限制 (Johnson limit)"圖，其中所示電阻Rsp為擊穿電壓BV的函數(shù)。如圖IB 所示，由于沒有場(chǎng)成型的電荷平衡這一事實(shí)的存在，所以對(duì)擊穿電壓的提高 沒有超過顯示在Johnson limit圖表中的ID (—維)理論品質(zhì)因素。雖然，這 樣的組件結(jié)構(gòu)一般因?yàn)樗慕Y(jié)構(gòu)簡(jiǎn)單和工序簡(jiǎn)單因而具有較低的制作成本，
9然而為了實(shí)現(xiàn)高BV與低導(dǎo)通電阻該結(jié)構(gòu)型態(tài)的組件的芯片尺寸較大。這種 型態(tài)的組件結(jié)構(gòu)因此不適合于需要微型化以便于滿足便利性攜帶需求的現(xiàn)代 電子組件。
第二種形態(tài)的組件結(jié)構(gòu)是二維的電荷平衡結(jié)構(gòu)。這個(gè)結(jié)構(gòu)形態(tài)具有超越 第一種結(jié)構(gòu)形態(tài)的優(yōu)點(diǎn)，因?yàn)閾舸╇妷旱奶岣叱隽谁偵拗茦?biāo)準(zhǔn)的估計(jì)。 該結(jié)構(gòu)的一個(gè)具體實(shí)施例是通過一超級(jí)結(jié)結(jié)構(gòu)通過增加漏極摻雜并同時(shí)保持 預(yù)設(shè)的擊穿電壓來實(shí)現(xiàn)減小Rsp的目的。如圖2A所顯示的組件，其P型直 立柱是形成在漏極上的，從而導(dǎo)致在高電壓下漏極側(cè)面完全耗盡。同時(shí)，P 型柱用于實(shí)現(xiàn)夾止(pinch off)功能并且將溝道與設(shè)置在N+襯底底部的漏極 端上的高電壓進(jìn)行屏蔽。圖2B示出了因?yàn)殡姾善胶庑?yīng)而呈現(xiàn)出的改良性 能。圖2C呈現(xiàn)出以浮島結(jié)構(gòu)實(shí)施的范例，其通過提高給定擊穿電壓的摻雜 濃度從而提高擊穿電壓并降低電阻。圖2D示出這個(gè)組件所達(dá)成的進(jìn)一歩改 進(jìn)。如圖中所示的超級(jí)結(jié)結(jié)構(gòu)依靠P型區(qū)域的耗盡來屏蔽柵極/溝道和漏極高 電壓。圖2E-1與圖2E-2顯示另一組件結(jié)構(gòu)，其利用氧化層旁路來達(dá)到提高 BV與降低電阻的目的。氧化層旁路是通過在漏極區(qū)域取代P-型區(qū)域的直立 場(chǎng)板來形成。然而，場(chǎng)板具有缺點(diǎn)，整個(gè)漏極到源極電壓施加于將場(chǎng)板與半 導(dǎo)體分離的氧化物兩端，因此需要較厚的氧化層。圖2F是改善后的品質(zhì)因 素圖。圖2G示出另一種組件結(jié)構(gòu)，其具有較高擊穿電壓的改進(jìn)性能，此組 件架構(gòu)是利用深溝槽填入半絕緣多晶硅(SiPOS)來實(shí)施，其公開于巴登 (Boden)的美國(guó)專利6452230與金澤(Kinzer)的美國(guó)專利6608350中。然 而，這樣的SiPOS組件具有一個(gè)缺點(diǎn)，在高頻率開關(guān)操作下在溝槽內(nèi)的極端 高串連電阻會(huì)導(dǎo)致低瞬變性能。
這種結(jié)構(gòu)形態(tài)僅可有限提高性能，因?yàn)槿鄙贆M向電荷平衡和漏極偏壓耦 合。這種結(jié)構(gòu)型態(tài)的組件在制程變化上也是高敏感的，因而可能變成不可靠 的，除非制程可以被良好控制。
第三種用以提高擊穿電壓的組件結(jié)構(gòu)是通過三維(3D)電荷耦合來實(shí)現(xiàn)。 圖3A-1與圖3A-2示出這樣的組件，具有偏壓的SiPOS填充的溝槽，以作為 在高電壓漏極與接近頂表面的低電壓柵極/源極區(qū)域間的電壓分配器。此 SiPOS溝槽填入材料是一具有高電阻率的半導(dǎo)體材料，該材料是將氧摻入硅 中來完成。因此，SiPOS是作為電阻元件，而不是作為電荷儲(chǔ)存或者電容式元件。圖3B-1與圖3B-2示出該結(jié)構(gòu)的工作原理，其中SiPOS作為電阻連接 于高偏壓漏極與低偏壓源極之間。在電阻器中的電場(chǎng)通過電容耦合橫向耦合 至鄰接漂移區(qū)域，因此導(dǎo)致鄰接區(qū)域的耗盡。圖3C-l與圖3C-2顯示出具有 堆棧耦合二極管(SCD)的另一種組件架構(gòu)。PN結(jié)二極管形成在溝槽中，作 為堆棧與耦合二極管，以提高擊穿電壓(美國(guó)專利7132712)。然而，這樣 的組件具有限制，因?yàn)楹芏啻S或者商業(yè)制造公司無法使用SiPOS，這樣 就會(huì)造成許多不便并且增加制造成本。然而，前述的公開依然無法達(dá)到完全 的三維電荷平衡，這是因?yàn)檫@些組件結(jié)構(gòu)所固有的"不連續(xù)的耦合"。此外， 實(shí)現(xiàn)更高數(shù)量的耦合元件從而提高性能需要明顯的成本增加。在另一美國(guó)專利申請(qǐng)案20060255401中，為了提高擊穿電壓且減少電阻， 此組件是以絕緣溝槽來實(shí)現(xiàn)，該溝槽包含有一系列的電容結(jié)構(gòu)延伸至組件頂 表面與底面的中間區(qū)域。溝槽中的電容結(jié)構(gòu)是利用特地篩選后的材料所組成 的浮置元件構(gòu)成，以作為電荷耦合的用途，以達(dá)到全方向的電荷平衡，從而 實(shí)現(xiàn)具有高擊穿電壓與低電阻的組件。然而，在溝槽內(nèi)形成浮置元件需要多 步驟復(fù)雜工序，這對(duì)生產(chǎn)成本會(huì)造成不利的影響。因此，對(duì)如何提供形成直立式半導(dǎo)體組件的新組件結(jié)構(gòu)與制造方法在半 導(dǎo)體組件與至技術(shù)上一直存在著需求，以克服并解決上述問題與限制。發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種新穎且改良的高壓半導(dǎo)體組件，其具有 高擊穿電壓與較低的串聯(lián)電阻，且可以更通過更簡(jiǎn)單的制作工序來更為經(jīng)濟(jì) 的進(jìn)行制造，用以提供可以克服前述限制與技術(shù)困難的可靠組件。本發(fā)明的另一目的在于提供一種用以制造具有高擊穿電壓與可減少串聯(lián) 電阻的組件的新穎且簡(jiǎn)單的工序，且便于在具有標(biāo)準(zhǔn)制造設(shè)備的工廠當(dāng)中制 造。本發(fā)明的另一 目的在于提供一種新穎且改良的組件結(jié)構(gòu)，其溝槽內(nèi)填入 有納米級(jí)結(jié)晶作為充分均勻分布的電荷島，因此可達(dá)成改良的三維電荷平衡， 以達(dá)到提高擊穿電壓和進(jìn)一步減少串聯(lián)電阻。本發(fā)明的另一目的在于提供一種新穎且改良的組件結(jié)構(gòu)，其溝槽內(nèi)填入 有納米級(jí)結(jié)晶作為充分均勻分布的電荷島，其中這些電荷島是被隔離的，以提供電容耦合，由此實(shí)現(xiàn)改良的防漏功能。本發(fā)明的另一目的在于提供一種用以制備改良的組件結(jié)構(gòu)的新穎且簡(jiǎn)化 的制造工序，該工序可方便的且高兼容性的應(yīng)用于不同種類的晶體管，例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、雙極結(jié)型晶體管(BJT)、結(jié)型 場(chǎng)效應(yīng)晶體管(JFET)、靜電感應(yīng)晶體管(SiT)、絕緣柵雙極型晶體管(IGBT) 等，也可以是不同的雙極型組件與二極管，例如肖特基、雪崩等。本發(fā)明的另一目的在于提供一種用以制造具有高擊穿電壓與較低串聯(lián)電 阻的組件結(jié)構(gòu)的新穎且簡(jiǎn)單的工序，其組件結(jié)構(gòu)與制作工序可以便利的將電 壓由低調(diào)整至高。本發(fā)明的另一目的在于提供一種新穎且簡(jiǎn)化的制造工序，可應(yīng)用于單個(gè) 溝槽填入工序且可兼容不同的溝槽填入材料，包括有導(dǎo)電材與半導(dǎo)體材料，例如形成于介電材料基質(zhì)中的納米級(jí)晶體、晶粒或者節(jié)結(jié)，用以提供具有改 良的擊穿電壓與較低串聯(lián)電阻的組件結(jié)構(gòu)。本發(fā)明的另一目的在于提供一種新穎且改良的組件結(jié)構(gòu)，其溝槽中填入 有由介電材料組成的納米級(jí)晶體作為隔離物，采用嵌入分布的儲(chǔ)存電容來減 少漏電流，以此來實(shí)現(xiàn)具有低漏電流的三維電荷平衡，而不會(huì)提高串聯(lián)電阻。簡(jiǎn)單來說，本發(fā)明的一個(gè)優(yōu)選的實(shí)施例公開了一種半導(dǎo)體組件，其包含 有一個(gè)頂面區(qū)域、一個(gè)底面區(qū)域與一介于頂面區(qū)域與底面區(qū)域間的中間區(qū)域。 該半導(dǎo)體組件還包含有一可控制的電流路徑，其穿過中間區(qū)域。該半導(dǎo)體組 件還包含有一隔離溝槽，其由頂面區(qū)域穿過中間區(qū)域朝向底面區(qū)域延伸，其 中隔離溝槽包含有隨機(jī)的且充分均勻分布的電荷島，與中間區(qū)域電性耦合， 來連續(xù)且均勻地分布經(jīng)過電流路徑的電壓降。在一個(gè)典型的實(shí)施例中，與中 間區(qū)域電性耦合的電荷島，其分布電壓隨著隔離溝槽的深度線性漸變下降。此外，本發(fā)明公開了一種用以制造半導(dǎo)體組件的方法，其包含有在襯底 上形成一溝槽并且形成納米級(jí)電荷島的工序，以供儲(chǔ)存電荷，以此通過電容 耦合達(dá)成電荷平衡，以提高半導(dǎo)體組件擊穿電壓。在一優(yōu)選的實(shí)施例中，形 成納米級(jí)電荷島的工序還包含有一個(gè)沉積介電材料至溝槽中，隨后再進(jìn)行退 火并形成構(gòu)成納米級(jí)電荷島的介電材料納米級(jí)晶體的工序。上述本發(fā)明的目的和優(yōu)勢(shì)，對(duì)于在本領(lǐng)域擁有通常技術(shù)的人員來說，在 閱讀過下述優(yōu)選的實(shí)施例的說明及其所附的各種附圖之后，無疑將顯而易見。圖1A與圖IB分別為剖視圖和用Rsp對(duì)應(yīng)于擊穿電壓表示的工作特性 圖，以描述第一種形式的常規(guī)高電壓直立組件的結(jié)構(gòu)與性能。圖2A與圖2B分別為剖視圖和用Rsp對(duì)應(yīng)于擊穿電壓表示的工作特性 圖，以描述第二種常規(guī)的高電壓直立式組件的結(jié)構(gòu)與性能，該第二種常規(guī)的 高電壓直立式組件采用了摻雜柱，例如P型柱。圖2C與圖2D分別為剖視圖和用Rsp對(duì)應(yīng)于擊穿電壓表示的工作特性 圖，以描述第二種常規(guī)的高電壓直立式組件的結(jié)構(gòu)與性能，該第二種常規(guī)的 高電壓直立式組件采用了摻雜島，例如P型島。圖2E與圖2F分別為剖視圖和用Rsp對(duì)應(yīng)于擊穿電壓表示的工作特性圖， 以描述第二種常規(guī)的高電壓直立式組件的結(jié)構(gòu)與性能，該第二種常規(guī)的高電 壓直立式組件采用了氧化物旁路場(chǎng)板。圖2G是應(yīng)用了 SiPOS填充溝槽的第二種常規(guī)高電壓直立式組件的剖視圖。圖3A-1與圖3A-2是具有填充有SiPOS溝槽并以此作為三維電荷平衡組件的第三種高電壓組件的剖視圖。圖3B-1與圖3B-2是圖3A-1與圖3A-2對(duì)應(yīng)的電路圖。圖3C-1與圖3C-2是一個(gè)堆棧耦合二極管(SCD-diode)組件的剖視圖及 與其對(duì)應(yīng)的電路圖。圖3D是應(yīng)用了一專利所公開的SCD 二極管的實(shí)際組件的剖視圖。圖4是本發(fā)明的組件的剖視圖。圖5A至圖5H是一系列剖視圖，示出了制造本發(fā)明典型實(shí)施例的制造過程。圖6A至圖6E是一系列剖視圖，示出了制造本發(fā)明另一典型實(shí)施例的制 造過程。圖7A至圖7D是一系列剖視圖，示出了制造本發(fā)明另一典型實(shí)施例的制 造過程。圖8A至圖8D是一系列剖視圖，示出了制造本發(fā)明另一典型實(shí)施例的制 造過程。圖9A至圖9E是一系列剖視圖，示出了制造本發(fā)明另一典型實(shí)施例的制 造過程。圖IOA至圖10E是一系列剖視圖，示出了制造本發(fā)明另一典型實(shí)施例的 制造過程。圖IIA至圖IIC是一系列剖視圖，示出了制造本發(fā)明另一典型實(shí)施例的 制造過程。圖12A至圖12C是一系列剖視圖，示出了制造本發(fā)明另一典型實(shí)施例的 制造過程。
具體實(shí)施方式
圖4A示出了一直立式N溝道溝槽場(chǎng)效應(yīng)管(FET)組件100的剖視圖。 該直立式FET組件100具有一個(gè)位于半導(dǎo)體襯底底部表面的漏極端105，該 半導(dǎo)體襯底支撐N-型摻雜外延層110。多個(gè)溝槽由襯底表面穿過外延層110 并且延伸至底層105。溝槽內(nèi)填入介電材料120。溝槽內(nèi)填入的介電材料包含 有多個(gè)納米電荷位置125，如圖4A所示，其中納米電荷位置125是以介電材 料的晶?；蛘邌卧绞叫纬伞⒔殡姕喜厶畛洳牧?20以晶?；騿卧问叫?成的納米級(jí)電荷位置125可以是球形的、橢圓形的或者任何形狀。圖4A-2 中進(jìn)一步描述了相鄰的納米電荷位置125之間的耦合從而形成納米電容 125-C。三維的電荷平衡因此通過設(shè)置在溝槽柵極120內(nèi)的相鄰的納米電荷位置 125間的耦合建立的電荷耦合來實(shí)現(xiàn)。電荷耦合是均勻分布的，因?yàn)榧{米電 荷位置125是均勻分布在溝槽柵極120當(dāng)中。三維電荷平衡由此而實(shí)現(xiàn)，因 為在具有高偏壓的漏極端105、源極以及低偏壓柵極之間具有二維耦合。此 外，因?yàn)槠茀^(qū)域是三維分布的，所以電荷平衡。與常規(guī)的組件不同，高擊 穿電壓半導(dǎo)體功率組件，如圖4A、圖4A-1與圖4A-2所示，不再使用高電 阻率半導(dǎo)體，例如應(yīng)用于常規(guī)SiPOS組件或者電路元件的電阻器、電容器或 者二極管等如先前所述的可達(dá)到高擊穿電壓組件的高電阻率半導(dǎo)體。取而代 之的是，均勻的三維電荷平衡通過在介電材料中以單元或者晶粒的納米電荷 位置125或者納米結(jié)晶方式來實(shí)現(xiàn)。設(shè)計(jì)這種新穎組件結(jié)構(gòu)的基本原理是與 SiPOS組件相反的。在SiPOS組件，組件的半導(dǎo)體部分被改動(dòng)從而提高電阻率，以達(dá)到減少漏電流的目標(biāo)。在本發(fā)明中，漏電流是通過使用介電材料針 對(duì)漏電流進(jìn)行絕緣，來使得漏電流最小化，而嵌入且均勻分布的納米電容125-C作為電荷儲(chǔ)存體，使得組件具有高擊穿電壓。圖4A所示的組件可以使用簡(jiǎn)單且低成本工序來實(shí)現(xiàn)，這是因?yàn)闇喜劭衫煤?jiǎn)單的溝槽填入工序來填入。溝槽填入的材料選自大家所熟知的現(xiàn)有技 術(shù)填入溝槽所使用的常規(guī)兼容材料。在半導(dǎo)體襯底上開出的溝槽內(nèi)形成具有晶?；蛘吖?jié)結(jié)的納米晶體的工序也相當(dāng)成熟，并可以通過可控制的且經(jīng)濟(jì)的工序來實(shí)現(xiàn)?？晒┻x擇的溝槽填入材料相當(dāng)廣泛，包括在氧化物基質(zhì)內(nèi)的硅納米結(jié)晶、在氧化物基質(zhì)中注入的金屬顆粒、有核的硅顆粒、退火多晶硅外所形成的大的硅晶粒。納米結(jié)晶或者晶粒尺寸可針對(duì)不同應(yīng)用進(jìn)行優(yōu)化。較大的半導(dǎo)體或者導(dǎo)電顆粒提高了電容耦合與電荷容量。參數(shù)，例如植入劑量、薄膜成分、退火溫度、順序等等被用來控制納米結(jié)晶或晶粒的尺寸。下述的組件制造過程提供一些典型實(shí)施例，這些方法與組件結(jié)構(gòu)僅作為示例，而不 應(yīng)解釋為限制或者窮舉。圖4A公開了眾多實(shí)施例其中之一。本發(fā)明中所公開的結(jié)構(gòu)與方法可以 應(yīng)用于在多種直立式或水平式組件上，以實(shí)現(xiàn)高電壓應(yīng)用并且降低串聯(lián)電阻。 這樣的組件可包含多種形式的晶體管，包括但不僅限于MOSFET、 BJT、 JFET、 SiT、 IGBT等。這樣的組件也包含多種雙極型器件與二極管，例如肖 特基、雪崩式二極管等。這樣的組件可以利用基本的工廠設(shè)備方便且兼容的 制造并且組件的結(jié)構(gòu)可以由低電壓至高電壓進(jìn)行調(diào)節(jié)?；谠诤穸葹?50埃的柵極氧化層植入有納米晶體的存儲(chǔ)單元的應(yīng)用， 能夠承受高于4伏特的電壓，轉(zhuǎn)化為電壓梯度即為250V/um。遍布溝槽的 納米晶體是能夠承受相當(dāng)高的電壓變化，這樣的電壓變化通常在應(yīng)用于高電 壓組件時(shí)，需要施加在溝槽的長(zhǎng)度之上。在高電壓應(yīng)用時(shí)，最大的電壓是沿 著直立漂移距離分布，該距離位于N溝道組件具有高正向偏壓底部漏極區(qū)域 與低電壓或地面源或柵極電壓的表面之間。對(duì)于擊穿電壓高于600伏的組件， 漂移區(qū)域是大約50 60微米。這樣的組件工作時(shí)，與存儲(chǔ)應(yīng)用時(shí)在柵極層上 250V/Pm相比，電壓變化大約是10V/mm。而橫向電壓變化相對(duì)于垂直方向的電壓變化是可以忽略的。圖5A 圖5H為剖視圖，示出了制造如圖3所示組件結(jié)構(gòu)的制造工序。15該工序由硅襯底開始，其上有一作為漏極端的N+摻雜底部205和支撐在襯 底205上方的N-外延層210。硬掩膜212經(jīng)過硬掩膜沉積工序形成于上表面， 并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽214。 一個(gè)選擇性的溝槽內(nèi)襯氧化 工序可以被施行，以形成一選擇性的熱氧化層215，其厚度大約是200 500:埃。該選擇性溝槽內(nèi)襯氧化層215可以選擇性的由薄熱氧化物結(jié)合高溫氧化 (HTO)工序所形成。保形氧化沉積，例如HTO氧化物，通常通過具有二 氯硅垸與氧的LPCVD反應(yīng)器在攝氏700 900度下沉積。如圖5B所示，實(shí) 施富硅氧化物沉積來將溝槽填充硅220填入溝槽，隨后進(jìn)行退火和氧化物回 蝕，以去除溝槽頂部的熱氧化物，留下覆蓋在襯底表面區(qū)域的氧化層225。i圖5C圖與圖5D，示出了定義終止區(qū)與有源區(qū)的過程。在經(jīng)過如圖5B所示 的氧化物回蝕之后，進(jìn)行一個(gè)墊氧化工序，以長(zhǎng)出另一氧化層(圖中未示出)。 一個(gè)氮化層(圖中未示出)沉積于此墊氧化層上方。 一個(gè)終止掩膜(圖中未 示出)是在邊緣注入摻雜物的一個(gè)選擇，以形成終止環(huán)(圖中未示出)，隨 后應(yīng)用一個(gè)有源掩膜(圖中未示出)以形成氮化物，在去除氮化層之后，對(duì) 有源區(qū)域進(jìn)行定義。硅的局部氧化(LOCOS)氧化層228生長(zhǎng)于有源區(qū)域的 周圍。如圖5D所示，氧化氮物剝離操作被實(shí)施，隨后氮化物與墊氧化層由 有源區(qū)域移除，以準(zhǔn)備在有源區(qū)域創(chuàng)建組件。 一個(gè)犧牲氧化層生長(zhǎng)于頂部表 面之上并且隨后移除，以達(dá)到移除因先前氮化物與氧化物蝕刻過程所產(chǎn)生的 損傷，于是具有良好質(zhì)量的柵極氧化層230得以生成。進(jìn)行多晶硅沉積之后 再進(jìn)行多晶硅柵極掩膜，以蝕刻并定義多晶硅柵極235。如圖5E所示，進(jìn)行一個(gè)用以形成P-體區(qū)240的溝槽注入，隨后，在溫 度超過IIOO攝氏度的且時(shí)間超過三十分鐘的氮?dú)猸h(huán)境中，驅(qū)動(dòng)溝道區(qū)域240 并且對(duì)溝槽220內(nèi)的介電層進(jìn)行退火。在高溫退火操作后，在溝槽內(nèi)富硅電 介質(zhì)220得以形成，在介電材料中硅晶體分布于氧化層內(nèi)。如圖5F所示， 應(yīng)用一源極掩膜來實(shí)現(xiàn)源極注入，以形成源極區(qū)域245，隨后施加退火溫度 來對(duì)源極區(qū)域245進(jìn)行退火與驅(qū)動(dòng)。如圖5G所示， 一個(gè)BPSG絕緣層250 進(jìn)行沉積，隨后進(jìn)行BPSG回流。 一個(gè)接觸掩膜被用來在BPSG層250中蝕 刻出接觸孔，隨后一個(gè)深度硼本體注入通過接觸孔進(jìn)行。如圖5H所示，一 金屬層260進(jìn)行沉積并且隨后應(yīng)用一金屬掩膜(圖中未示出)來圖案化源極 金屬。該組件的制造過程是利用鈍化層、墊掩膜與蝕刻以及最后的摻雜金屬工序來完成。圖6A至圖6E是本發(fā)明另一典型實(shí)施例的組件結(jié)構(gòu)制造工序剖視圖。該 工序始于提供一個(gè)硅襯底，其上有一作為漏極端的N+慘雜底面305和一個(gè) 支撐在襯底305上的N-外延層310。硬掩膜312經(jīng)過硬掩膜沉積工序形成于 上表面，并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽314。 一個(gè)溝槽內(nèi)襯氧化 工序被施行，以形成熱氧化層315，其厚度大約500埃。溝槽內(nèi)襯氧化層315 可以選擇性的由熱氧化物結(jié)合高溫氧化(HTO)工序所形成。如圖6B所示， 以零傾斜角度將硅、鍺或者氧化物金屬等的離子注入溝槽氧化層315，以形 成一摻雜區(qū)域320-1。如圖6C所示，沉積一氧化層325-1，隨后再以零傾斜 角度將硅、鍺或者氧化物金屬等的離子再次注入溝槽氧化層325-1，以形成 一摻雜區(qū)域320-2。如圖6D所示，重復(fù)氧化層的沉積工序與離子植入工序， 以形成數(shù)個(gè)摻雜區(qū)域320-2至320-9和氧化區(qū)域352-2至352-9。如圖6E所 示，硬氧化物掩膜312被去除然后進(jìn)行退火，以形成介電晶體，作為納米電 荷島320'。納米電荷島隨機(jī)的且充分均勻分布在溝槽填充氧化物325內(nèi)。 一個(gè)平坦化工序被施行，以平整頂部表面，隨后進(jìn)行完成晶片制造的工序。圖7A至圖7D是本發(fā)明的另一典型實(shí)施例的組件結(jié)構(gòu)制造工序剖視圖。 該工序始于提供一個(gè)硅襯底，其上有一作為漏極端的N+摻雜底面405和一 個(gè)支撐在襯底405上的N-外延層410。硬掩膜412經(jīng)過硬掩膜沉積工序形成 于上表面，并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽414。 一個(gè)溝槽內(nèi)襯氧 化工序被施行，以形成熱氧化層415，其厚度大約200 500埃。溝槽內(nèi)襯氧 化層415可以選擇性的由熱氧化物結(jié)合高溫氧化(HTO)工序所形成。圖7B 中，以小傾斜角度將硅、鍺或者氧化物金屬等的離子注入溝槽氧化層415， 以便沿溝槽邊墻形成一摻雜區(qū)域420-1。如圖7C所示， 一個(gè)氧化層425-1沉 積在摻雜區(qū)域420-1之上，隨后再次對(duì)氧化層425-1以小傾斜角度將硅、鍺 或者氧化物金屬等的離子注入，以形成摻雜區(qū)域420-2。接下來，重復(fù)氧化 層沉積工序與離子植入工序，以形成數(shù)個(gè)摻雜區(qū)域420-2至420-4和氧化區(qū) 域425-2至425-3。如圖7D所示，硬氧化物掩膜312被去除然后進(jìn)行退火， 以形成介電晶體，作為納米電荷島420，。納米電荷島隨機(jī)的且充分均勻分 布在溝槽填充氧化物325內(nèi)。 一個(gè)平坦化工序被施行，以平整頂部表面，隨 后進(jìn)行完成晶片制造的工序。圖8A至圖8D是本發(fā)明的另一典型實(shí)施例的組件結(jié)構(gòu)制造工序剖視圖。 該工序始于提供一個(gè)硅襯底，其上有一作為漏極端的N+摻雜底面505和一 個(gè)支撐在襯底505上的N-外延層510。硬掩膜512經(jīng)過硬掩膜沉積工序形成 于上表面，并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽514。 一個(gè)溝槽內(nèi)襯氧 化工序被施行，以形成熱氧化層515，其厚度大約500埃。溝槽內(nèi)襯氧化層 515可以選擇性的由熱氧化物結(jié)合高溫氧化(HTO)工序所形成。如圖8B 所示， 一個(gè)由鈦(Ti)、氮化鈦(TiN)、多晶硅作為種層材料的種層520 沉積于溝槽側(cè)壁與上表面，隨后硅顆粒525通過表面遷移生長(zhǎng)，當(dāng)薄膜如同 美國(guó)專利6440795當(dāng)中所公開的那樣沉積時(shí)，從而形成晶核。如圖8C所示， 該種層520被選擇性刻蝕。在第8D圖中，進(jìn)行保形氧化物沉積，以此形成 覆蓋于晶片表面的保形氧化層530。選擇性地，重復(fù)沉積成核顆粒并由氧化 物覆蓋直至填滿溝槽的硅晶粒形成過程，接下來的加工順序即為前述工序的 重復(fù)，包括沉積，成核，刻蝕，沉積氧化物等步驟。隨后，進(jìn)行平坦化工序， 以使頂表面平坦化，隨后的工序類似于第5G 5H圖所示，以完成晶片制造 過程。圖9A至圖9E是本發(fā)明另一典型實(shí)施例的組件結(jié)構(gòu)制造工序剖視圖。該 工序始于提供一個(gè)硅襯底，其上有一作為漏極端的N+摻雜底面605和一個(gè) 支撐在襯底605上的N-外延層610。硬掩膜612經(jīng)過硬掩膜沉積工序形成于 上表面，并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽614。 一個(gè)溝槽內(nèi)襯氧化 工序被施行，以形成熱氧化層615，其厚度大約為200 500埃。溝槽內(nèi)襯氧 化層615可以選擇性的由熱氧化物結(jié)合高溫氧化(HTO)工序所形成。如圖 9B所示，沉積了一厚度為0.5 1.0微米的多晶硅層620。假如不原地?fù)诫s， 則采用N++型磷摻雜物對(duì)多晶硅層620進(jìn)行摻雜。在實(shí)際上攝氏1050度的 退火溫度下對(duì)多晶硅進(jìn)行退火與氧化，以形成覆蓋于多晶硅層620表面的氧 化層622，其厚度大約0.1 0.2微米。多晶硅層620形成有晶界，將晶粒620-G 分離。如圖9C所示，進(jìn)行濕式蝕刻，以去除氧化層622，隨后重復(fù)氧化與蝕 刻工序，以進(jìn)一步隔離多晶硅晶粒620-G。隨后，利用HTO或者TEOS工序 來沉積保形氧化層625。如圖9D所示，重復(fù)進(jìn)行圖9B與圖9C當(dāng)中所描述 工序，以呈現(xiàn)出兩個(gè)多晶硅沉積與晶粒形成順序，從而作為一個(gè)典型實(shí)施例。 如圖9E所示，進(jìn)行平坦化工序，以去除硬掩膜612，隨后進(jìn)行墊氧化、氮化層形成、LOCOS、剝離氮化物、犧牲氧化工序、柵極氧化層形成、多晶硅層 沉積、體區(qū)域注入等制造工序，以完成晶片制作過程。圖10A至圖10C是本發(fā)明的另一典型實(shí)施例的組件結(jié)構(gòu)制造工序剖視 圖。該工序開始于提供一個(gè)硅襯底，其上有一作為漏極端的N+摻雜底面705 和一個(gè)支撐在襯底705上的N-外延層710。硬掩膜712經(jīng)過硬掩膜沉積工序 形成于上表面，并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽714。 一個(gè)溝槽內(nèi) 襯氧化工序被施行，以形成熱氧化層715，其厚度大約為200 500埃。溝槽 內(nèi)襯氧化層715可以選擇性的由熱氧化物結(jié)合高溫氧化(HTO)工序所形成。 如圖10B所示，多晶硅層720是在高溫下沉積形成，且厚度為100納米。多 晶硅層720形成過程中伴有晶粒形成，晶粒外形為納米晶體，以作為電荷島。 該工序可以選擇性的銜接以熱氧化工序，以進(jìn)一步隔離鈍化硅晶粒720-G。 如圖10C所示， 一個(gè)保形氧化層725被沉積，以覆蓋硅晶粒720-G。該工序 可選擇性的伴隨在保形氧化層725表面上重復(fù)上述工序再次生長(zhǎng)硅晶粒而加 以實(shí)施。前述的工序可以用在CVD中交替氣體輸入型態(tài)的其它方法實(shí)施， 以沉積Si.SiO/Si/SiOs的多層結(jié)構(gòu)，與溝槽的側(cè)壁和底部平行。這層非常薄的 硅層形成類似薄的硅島，其與溝槽的側(cè)壁與底表面平行，使得彼此之間的足 夠的電容耦合成為可能。如圖10D所示， 一個(gè)保形氧化物填充730被沉積， 用以使用氧化硅填充溝槽。如圖10E所示，去除硬掩膜712并進(jìn)行平坦化工 序，以使表面平坦，晶片制造過程接下來通過先述的標(biāo)準(zhǔn)工序而完成。圖11A至圖11C是本發(fā)明的另一典型實(shí)施例的組件結(jié)構(gòu)制造工序剖視 圖。該工序始于提供一個(gè)硅襯底，其上有一作為漏極端的N+摻雜底面805 和一個(gè)支撐在襯底805上的N-外延層810。硬掩膜812經(jīng)過硬掩膜沉積工序 形成于上表面，并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽814。 一個(gè)溝槽內(nèi) 襯氧化工序被施行，以形成熱氧化層815，其厚度大約為200 500埃。溝槽 內(nèi)襯氧化層815可以選擇性的由熱氧化物結(jié)合高溫氧化(HTO)工序所形成。 如圖IIB所示，施行一個(gè)通過熱分解硅甲烷(SiH4)從而在溝槽814中形成 硅納米晶體的工序。隨后，在氧化室中執(zhí)行氧化工序，以便將硅納米晶體820 氧化。具有氧化物單元的納米晶體820也可沉積至室中，隨后將電絕緣的硅 納米晶體820填入溝槽。如圖11C所示， 一個(gè)保形氧化層825沉積并覆蓋納 米晶體820。隨后，去除硬掩膜812并實(shí)施平坦化工序以平整晶片上表面，晶片制造過程接下來通過先述的標(biāo)準(zhǔn)工序而完成。圖12A至圖12C是本發(fā)明的另一典型實(shí)施例的組件結(jié)構(gòu)制造工序剖視 圖。該工序始于提供一個(gè)硅襯底，其上有一作為漏極端的N+摻雜底面905 和一個(gè)支撐在襯底905上的N-外延層910。硬掩膜912經(jīng)過硬掩膜沉積工序 形成于上表面，并在進(jìn)行一次深硅刻蝕后，形成多個(gè)溝槽914。 一個(gè)溝槽內(nèi) 襯氧化工序被施行，以形成熱氧化層915，其厚度大約為200 500埃。溝槽 內(nèi)襯氧化層915可以選擇性的由熱氧化物結(jié)合高溫氧化(HTO)工序所形成。 如圖12B所示，二氧化硅層925進(jìn)行沉積，隨后再沉積一 SiOx層920，其中 x可以調(diào)整，以便在沉積工序后的退火工序中能夠形成相對(duì)較大的納米晶體。 重復(fù)Si02與SiOx層的沉積工序，以形成多層Si02層925與SiOx層920。 隨后，保形Si02層930形成于表面并填充溝槽。如圖12C所示，進(jìn)行退火 工序，以形成大晶粒的硅納米晶體920，作為電荷島，隨機(jī)且均勻分布在溝 槽內(nèi)。如圖1C所示，去除硬掩膜912并且執(zhí)行平坦化工序，以使表面平坦。 隨后，晶片制造過程通過先述的標(biāo)準(zhǔn)工序而完成。按照上述的描述，本發(fā)明公開了一種制造半導(dǎo)體組件的方法。該方法包 含有形成一隔離溝槽的歩驟，其由頂面區(qū)域穿過中間區(qū)域朝向底面區(qū)域延伸， 以提供一可控制的穿越過中間區(qū)域的電流路徑。該方法還包含有以隨機(jī)且充 分均勻分布的納米節(jié)結(jié)填充隔離溝槽的步驟，納米節(jié)結(jié)作為電荷島，與中間 區(qū)域電性耦合，以連續(xù)地且均勻地分布通過該電流路徑的電壓降。在一個(gè)典 型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含有沉積富硅氧 化物和富硅氧化物退火，以凝結(jié)納米顆粒的步驟。在一個(gè)典型實(shí)施例中，利 用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含有沉積富鍺氧化物和對(duì)富鍺氧 化物進(jìn)行退火，以凝結(jié)納米顆粒的步驟。在一個(gè)典型實(shí)施例中，利用分布的 納米節(jié)結(jié)填充隔離溝槽的步驟還包含有將電介質(zhì)填入隔離溝槽并注入Si離 子至該電介質(zhì)中隨后進(jìn)行退火的歩驟。在一個(gè)典型實(shí)施例中，利用分布的納 米節(jié)結(jié)填充隔離溝槽的步驟還包含有將電介質(zhì)填入隔離溝槽并注入Ge離子 至該電介質(zhì)中隨后進(jìn)行退火的步驟。在一個(gè)典型實(shí)施例中，利用分布的納米 節(jié)結(jié)填充隔離溝槽的步驟還包含有電介質(zhì)填入隔離溝槽并注入半導(dǎo)體離子至 該電介質(zhì)中隨后進(jìn)行退火的步驟。在一個(gè)典型實(shí)施例中，利用分布的納米節(jié) 結(jié)填充隔離溝槽的步驟還包含有利用氣溶膠工藝沉積具有氧化物外殼的半導(dǎo)20體納米晶體的步驟。在一個(gè)典型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝 槽的步驟還包含有將一種導(dǎo)電材料沉積到隔離溝槽中，隨后在導(dǎo)電材料中誘 發(fā)成核的步驟。在一個(gè)典型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝槽的 步驟還包含有將一種半導(dǎo)體材料沉積到隔離溝槽中，隨后在半導(dǎo)體材料中誘 發(fā)成核，以便在半導(dǎo)體材料中產(chǎn)生晶粒作為納米節(jié)結(jié)。在一個(gè)典型實(shí)施例中， 利用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含有沉積硅于隔離溝槽中，隨 后在硅中誘發(fā)成核，以在硅中產(chǎn)生晶粒作為納米節(jié)結(jié)。在一個(gè)典型實(shí)施例中， 利用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含有沉積多晶硅于隔離溝槽 內(nèi)，隨后對(duì)隔離溝槽內(nèi)的多晶硅進(jìn)行摻雜與退火，以便在多晶硅中誘發(fā)產(chǎn)生 晶粒作為納米節(jié)結(jié)。在一個(gè)典型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝 槽的步驟還包含有將嵌入的半導(dǎo)體節(jié)結(jié)填充入隔離溝槽的步驟。在一個(gè)典型 實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝槽的歩驟還包含有將介電材料填 入隔離溝槽，隨后對(duì)填入隔離溝槽中的介電材料進(jìn)行退火的歩驟。在一個(gè)典 型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含有沉積種層于 隔離溝槽中，隨后應(yīng)用晶粒形成工序，以便在隔離溝槽中形成納米節(jié)結(jié)的步 驟。在一個(gè)典型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含 有在隔離溝槽中沉積硅，隨后應(yīng)用晶粒形成氧化工序，以便在隔離溝槽中形 成相互分離的晶粒作為納米節(jié)結(jié)的步驟。在一個(gè)典型實(shí)施例中，利用分布的 納米節(jié)結(jié)填充隔離溝槽的歩驟還包含有在隔離溝槽中沉積多晶硅，隨后應(yīng)用 成核工序，以便在隔離溝槽中形成相互分離的硅晶粒作為納米節(jié)結(jié)。在一個(gè) 典型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含有將氣溶膠 硅納米晶體填入隔離溝槽中，作為隔離溝槽中的納米節(jié)結(jié)的步驟。在一個(gè)典 型實(shí)施例中，利用分布的納米節(jié)結(jié)填充隔離溝槽的步驟還包含有以不同的氣體型態(tài)與定量應(yīng)用化學(xué)氣相沉積(CVD)工序，來沉積SiOx層之間相互絕 緣的SiOx/Si02/SiOx/Si02多層結(jié)構(gòu)，隨后進(jìn)行退火工序，以形成硅納米晶 體，作為隔離溝槽中的納米節(jié)結(jié)。前述所公開的半導(dǎo)體組件及其制造工序，提供了具有改良的三維電荷平 衡從而能夠提高擊穿電壓BV的組件。作為納米電荷島的納米晶體、晶?；?者節(jié)結(jié)是均勻分布的，以提供沿著溝槽深度方向的電荷耦合。此外，該納米 電荷島在本發(fā)明中是作為絕緣體(電介質(zhì))或者絕緣顆粒而應(yīng)用，以通過嵌入并分布的電荷儲(chǔ)存能力來減少漏電流。相比過去已經(jīng)被考慮的使用SiPOS這種改良后的半導(dǎo)體，用以提高電阻率以縮小漏電流，在本發(fā)明中，絕緣體 (電介質(zhì))被用來減少漏電流并且該具有分布電荷儲(chǔ)存能力的絕緣體層或者 介電層嵌入在納米電荷位置。本發(fā)明的半導(dǎo)體組件因此包含有頂面和底面區(qū) 域，其中間區(qū)域提供可控制的電傳導(dǎo)通道，所述的中間區(qū)域通過形成嵌入了 納米電荷位置來建立電容特性的隔離溝槽，來提供電容特性。盡管本發(fā)明僅以目前較佳實(shí)施例的方式進(jìn)行描述，但上述公開不應(yīng)被解 釋為本發(fā)明的限制。具有本領(lǐng)域通常技術(shù)水平的人員，在閱讀上述公開之后，無疑能夠?qū)ζ鋬?nèi)容進(jìn)行各種變化或修飾。因此，所附的權(quán)利要求應(yīng)當(dāng)被解釋 為涵蓋了落入本發(fā)明的精神及范圍之內(nèi)的所有變化及修飾。
權(quán)利要求
1.一種半導(dǎo)體組件，其特征在于，包含有一個(gè)頂面區(qū)域與一個(gè)底面區(qū)域，以及位于該頂面區(qū)域與該底面區(qū)域之間的一個(gè)中間區(qū)域；一個(gè)可控制的電流路徑，其穿過所述的中間區(qū)域；以及一個(gè)隔離溝槽，其由所述的頂面區(qū)域穿過所述的中間區(qū)域朝向所述的底面區(qū)域延伸，其中，所述的隔離溝槽包含有隨機(jī)且充分均勻分布的納米節(jié)結(jié)，以作為電荷島與所述的中間區(qū)域電性耦合，從而能夠連續(xù)地且均勻地分布穿過所述的電流路徑的電壓降。
2. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，所述的納米節(jié)結(jié)作為電荷島與沿著隔離溝槽的中間區(qū)域在三維方向 電性耦合。
3. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，所述的納米節(jié)結(jié)作為電荷島與所述的中間區(qū)域電性耦合，其分布電 壓隨著隔離溝槽的深度線性斜變下降。
4. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的納米節(jié)結(jié)還包含有在一個(gè)氧化物基質(zhì)內(nèi)的納米晶體。
5. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有在一個(gè)氧化物基質(zhì)內(nèi)注入的 金屬顆粒。
6. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有在一個(gè)氧化物基質(zhì)內(nèi)成核的 導(dǎo)體或者半導(dǎo)體顆粒。
7. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有在一個(gè)氧化物基質(zhì)內(nèi)成核的 硅顆粒。
8. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有經(jīng)過退火處理后多晶硅中所 產(chǎn)生的大硅晶粒。
9. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，所述的隔離溝槽設(shè)置在所述的半導(dǎo)體組件的一個(gè)有源單元內(nèi)。
10. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，所述的隔離溝槽設(shè)置在所述的半導(dǎo)體組件的體區(qū)之間的一個(gè)有源單 元內(nèi)。
11. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，所述的隔離溝槽設(shè)置在所述的半導(dǎo)體組件的一個(gè)有源單元的一個(gè)體 區(qū)內(nèi)。
12. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，所述的中間區(qū)域還包含有數(shù)個(gè)外延區(qū)域。
13. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，所述的中間區(qū)域還包含有數(shù)個(gè)外延區(qū)域，其具有由所述的底面區(qū)域 朝向所述的頂面區(qū)域逐漸增加的摻雜濃度。
14. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)直立式FET (場(chǎng)效應(yīng)晶體管)組件。
15. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)直立式MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)組件。
16. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)直立式JFET (結(jié)型場(chǎng)效應(yīng)晶體管)組件。
17. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)直立式SiT (靜電感應(yīng)晶體管)組件。
18. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)直立式iGBT (絕緣柵雙極晶體管)組件。
19. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)雙極型組件。
20. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)肖特基二極管。
21. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)結(jié)型二極管。
22. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，還包含一個(gè)BJT (雙極結(jié)型晶體管)組件。
23. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有在一個(gè)氧化物基質(zhì)內(nèi)成核的 硅顆?；蛘呔Я?。
24. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有在一個(gè)氧化物基質(zhì)內(nèi)在溫度 高于1000攝氏度的情況下對(duì)一個(gè)富硅層進(jìn)行退火所形成的成核的硅顆?；蛘呔Я?。
25. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有在一個(gè)絕緣體基質(zhì)內(nèi)成核的 硅顆?；蛘呔Я！?br> 26. 如權(quán)利要求1所述的半導(dǎo)體組件，其特征在于，作為電荷島的所述的納米節(jié)結(jié)還包含有在一個(gè)絕緣體基質(zhì)內(nèi)成核的 硅顆?；蛘呔Я?，該絕緣體包括氮化硅、氮氧化硅或者二氧化硅。
27. —種制造半導(dǎo)體組件的方法，其特征在于，包含有以下步驟形成一個(gè)隔離溝槽，該溝槽由一個(gè)頂面區(qū)域穿過一個(gè)中間區(qū)域朝向 一個(gè)底面區(qū)域延伸，以提供一個(gè)穿過所述的中間區(qū)域的可控制的電流路 徑；將隨機(jī)且充分均勻分布的納米節(jié)結(jié)作為電荷島填充入所述的隔離溝 槽內(nèi)，用以與所述的中間區(qū)域電性耦合，從而能夠連續(xù)地且均勻地分布穿 過所述的電流路徑的電壓降。
28. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有沉積 一個(gè)富硅氧化物并且對(duì)該富硅氧化物進(jìn)行退火，以凝結(jié)產(chǎn)生納米顆粒的工 序。
29. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有沉積 一個(gè)富鍺氧化物并且對(duì)該富鍺氧化物進(jìn)行退火，以凝結(jié)產(chǎn)生納米顆粒的工 序。
30. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列步驟，將一介電材料填入所述的隔離溝槽中并且對(duì)位于該隔離溝槽中的該 介電材料進(jìn)行硅離子注入，隨后進(jìn)行退火。
31. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，將一介電材料填入所述的隔離溝槽中并且對(duì)位于該隔離溝槽中的該 介電材料進(jìn)行鍺離子注入，隨后進(jìn)行退火。
32. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，將一介電材料填入所述的隔離溝槽中并且對(duì)位于該隔離溝槽中的該 介電材料進(jìn)行半導(dǎo)體離子注入，隨后進(jìn)行退火。
33. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有采用 氣溶膠工藝沉積具有氧化物外殼的半導(dǎo)體納米晶體的步驟。
34. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，在所述的隔離溝槽內(nèi)沉積導(dǎo)電材料，隨后在該導(dǎo)電材料內(nèi)誘發(fā)成核 反應(yīng)。
35. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，將一半導(dǎo)體材料沉積于所述的隔離溝槽中，隨后在該半導(dǎo)體材料中 誘發(fā)成核反應(yīng)，以便在該半導(dǎo)體材料中產(chǎn)生晶粒，作為所述的納米節(jié)結(jié)。
36. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的歩驟還包含有下列 步驟，沉積硅材料于所述的隔離溝槽中，隨后在該硅材料中誘發(fā)成核反應(yīng)，以便在該硅材料中產(chǎn)生晶粒，作為該所述的納米節(jié)結(jié)。
37. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，沉積多晶硅材料于所述的隔離溝槽中，隨后對(duì)在該隔離溝槽中的多 晶硅材料進(jìn)行摻雜和退火，以便在該多晶硅材料中產(chǎn)生晶粒，作為所述的 納米節(jié)結(jié)。
38. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有在所 述的隔離溝槽中填入嵌入的半導(dǎo)體節(jié)結(jié)。
39. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，將一介電材料填充于所述的隔離溝槽中，隨后對(duì)位于該隔離溝槽內(nèi) 的該介電材料進(jìn)行退火。
40. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，在所述的隔離溝槽中沉積種層，隨后應(yīng)用晶粒形成工序，以便在該 隔離溝槽中形成所述的納米節(jié)結(jié)。
41. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，沉積硅材料于所述的隔離溝槽中，隨后利用晶粒形成氧化工序在該 隔離溝槽內(nèi)形成相互分離的晶粒，以作為所述的納米節(jié)結(jié)。
42. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，在所述的隔離溝槽中沉積一個(gè)多晶硅材，隨后應(yīng)用成核工序，以在該隔離溝槽內(nèi)形成相互分離的硅晶粒，作為所述的納米節(jié)結(jié)。
43. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于，所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有利用 氣溶膠硅納米晶體填入所述的隔離溝槽中，作為該隔離溝槽中所述的納米 節(jié)結(jié)。
44. 如權(quán)利要求27所述的制造半導(dǎo)體組件的方法，其特征在于所述的采用分布的納米節(jié)結(jié)填充所述隔離溝槽的步驟還包含有下列 步驟，應(yīng)用化學(xué)氣相沉積(CVD)工序交替氣體型態(tài)與定量，來沉積 SiOx/Si02/SiOx/Si02多層結(jié)構(gòu)，所述的SiOx層間絕緣，隨后進(jìn)行退火工 序，以便在該隔離溝槽內(nèi)形成硅納米晶體，作為所述的納米節(jié)結(jié)。
45. —種半導(dǎo)體組件，其特征在于，包含有一個(gè)頂面區(qū)域與一個(gè)底面區(qū)域，以及位于該頂面區(qū)域與該底面區(qū)域 之間的一個(gè)中間區(qū)域；一個(gè)可控制的電流路徑，其穿過所述的中間區(qū)域；以及一個(gè)溝槽，其經(jīng)過填充，側(cè)壁具有絕緣層，該溝槽由由所述的頂面區(qū)域穿過所述的中間區(qū)域朝向所述的底面區(qū)域延伸，其中，所述的隔離溝 槽包含有隨機(jī)且充分均勻分布的納米節(jié)結(jié)來作為與該溝槽下方的漏極區(qū) 域接觸的電荷島，用以與所述的中間區(qū)域電性耦合，來連續(xù)且均勻分布通 過所述的電流路徑的電壓降。
全文摘要
本發(fā)明公開了一種半導(dǎo)體組件，其包含有一頂面區(qū)域、一底面區(qū)域與一位于頂面與底面間的中間區(qū)域，一可控制的電流路徑穿過該中間區(qū)域。該半導(dǎo)體組件還包含有一側(cè)壁填充有絕緣層的溝槽，其由頂面區(qū)域穿過中間區(qū)域朝向底面區(qū)域延伸，其中溝槽包含有隨機(jī)的且充分均勻分布的納米節(jié)結(jié)作為與位于溝槽下方的漏極區(qū)域接觸時(shí)的電荷島，以與中間區(qū)域電性耦合，從而連續(xù)且均勻地分配通過這電流路徑的電壓降。
文檔編號(hào)H01L21/20GK101632151SQ200880002338
公開日2010年1月20日 申請(qǐng)日期2008年1月22日 優(yōu)先權(quán)日2007年1月22日
發(fā)明者濤 馮, 弗蘭茨娃·赫爾伯特 申請(qǐng)人:萬國(guó)半導(dǎo)體股份有限公司