專利名稱：：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別是涉及具有形成在半導(dǎo)體豐寸底上的用于保持記憶的鐵電電容器的鐵電存儲(chǔ)器及其制造方法。
背景技術(shù)：
：近年來，隨著數(shù)字技術(shù)的發(fā)展，越來越傾向于高速處理或保存大容量的數(shù)據(jù)。因此，對(duì)用于電子設(shè)備的半導(dǎo)體器件的高集成化以及高性能化的要求越來越高。關(guān)于半導(dǎo)體存儲(chǔ)器件，為了實(shí)現(xiàn)例如DRAM(DynamicRandomAccessMemory:動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的高集成化，開始積極研發(fā)這樣的技術(shù)，即，將鐵電材料或高介電常數(shù)材料用作為用于構(gòu)成DRAM的電容元件的電容絕緣膜，以代替現(xiàn)有的硅氧化物或者硅氮化物。另外，為了實(shí)現(xiàn)能夠進(jìn)行電壓更低且更高速的寫入作業(yè)以及讀出作業(yè)的非易失性RAM(RandomAccessMemory:隨機(jī)存取存儲(chǔ)器)，還積極研發(fā)這樣的技術(shù)，即，將具有自然極化特性的鐵電膜用作為電容絕緣膜。具有這樣的鐵電電容絕緣膜的半導(dǎo)體存儲(chǔ)器件被稱為鐵電存儲(chǔ)器(FeRAM)。鐵電存儲(chǔ)器利用鐵電體的磁滯(hysteresis)特性來存儲(chǔ)信息。鐵電存儲(chǔ)器具有鐵電電容器，鐵電電容器被構(gòu)成為鐵電膜作為電容電介質(zhì)膜而夾在一對(duì)電極之間。鐵電膜因電極之間被施加電壓而發(fā)生極化，即使消除施加電壓，也具有自然極化。另外，若使施加電壓的極性反轉(zhuǎn)，則自然極化的極性也反轉(zhuǎn)。因此，若檢測(cè)出該自然極化，則能夠讀出信息。與閃存器相比，鐵電存儲(chǔ)器能夠在低電壓工作，而且能夠在低功耗下進(jìn)行高速寫入。構(gòu)成FeRAM的電容器的鐵電膜含有鋯鈦酸鉛(PZT)、或在PZT中慘雜了La的PLZT、或在PZT中摻雜了微量的Ca、Sr或Si的PZT系列材料，或者，含有SrBi2Ta209(SBT、Yl)或SrBi2(Ta、Nb)209(SBTN、YZ)等Bi層狀結(jié)構(gòu)化合物等。通過溶膠-凝膠法、濺射法或MOCVD(MetalOrganicChemicalVaporDeposition:金屬有機(jī)化學(xué)氣相沉積)法等成膜法來形成這樣的鐵電膜。通常，通過這些成膜法，在下部電極上形成非晶體或微晶體狀態(tài)的鐵電膜，并且通過之后的熱處理使晶體結(jié)構(gòu)變化為鈣鈦礦結(jié)構(gòu)或鉍層狀結(jié)構(gòu)。作為電容器的電極材料，需要使用難以氧化的材料或即使氧化也能夠維持導(dǎo)電性的材料，一般廣泛使用Pt(鉑)、Ir(銥)以及IrOx(氧化銥)等白金系列金屬或其氧化物。另外，作為布線材料，普遍與通常的半導(dǎo)體器^牛同樣地使用Al(鋁)。與其他半導(dǎo)體器件同樣地，對(duì)于FeRAM也要求越發(fā)的高集成化以及高性能化，今后需要減少單元面積。己知在減少單元面積時(shí)，有效的方法是采用層疊結(jié)構(gòu)來代替現(xiàn)有的平面結(jié)構(gòu)。在此，所謂層疊結(jié)構(gòu)是指如下結(jié)構(gòu)在形成于構(gòu)成存儲(chǔ)器單元的晶體管的漏極上的插件(接觸插件)的正上方形成有電容器。在現(xiàn)有的層疊結(jié)構(gòu)的FeRAM中，電容器具有如下結(jié)構(gòu)在由W(鎢)構(gòu)成的插件的正上方依次層疊有阻擋金屬、下部電極、鐵電膜以及上部電極。阻擋金屬具有防止W插件被氧化的作用，一般選擇兼具阻擋金屬的效果和下部電極的效果的材料。因此，雖然不能使阻擋金屬和下部電極材料明確分離，但是通常由從氮化鈦(TiN)膜、氮化鋁鈦(TiAlN)膜、銥(Ir)膜、氧化銥(Ir02)膜、鉑(Pt)膜以及鍶釕氧(SRO:SrRu03))膜中選擇的2個(gè)以上的膜的組合來構(gòu)成阻擋金屬和下部電極。用于構(gòu)成鐵電電容器的鐵電膜由氧化物構(gòu)成，但是因非氧化環(huán)境中的處理而容易發(fā)生氧缺損，隨之，反轉(zhuǎn)電荷量、漏電流值等鐵電膜特性會(huì)劣化。在制造鐵電電容器時(shí)，為了使鐵電膜上的損傷恢復(fù)，需要進(jìn)行多次氧氣環(huán)境中的熱處理。因此，作為上部電極的材料，使用鉑等在氧氣環(huán)境中也難以氧化的金屬，或者氧化銥、氧化釕等導(dǎo)電性氧化物。然而，近年來，對(duì)于FeRAM也嚴(yán)格要求微細(xì)化，隨之要求采用鐵電電容器的細(xì)微化以及多層布線結(jié)構(gòu)。而且，關(guān)于向便攜型信息處理裝置的應(yīng)用，要求低電壓作業(yè)。為了使FeRAM能夠以低電壓進(jìn)行工作，要求用于構(gòu)成鐵電電容器的鐵電膜具有較大的反轉(zhuǎn)電荷量Qsw。但是，在將多層布線結(jié)構(gòu)形成在鐵電電容器上方的工序中，在還原環(huán)境中的處理或者非氧化環(huán)境中的處理中鐵電電容7器的特性會(huì)劣化。更具體地說，在由Pt膜或Ir膜等來形成鐵電電容器上方的上部電極的情況下，發(fā)生這樣的問題，即，在其上方形成多層布線結(jié)構(gòu)時(shí)使用的還原環(huán)境中的氫侵入到Pt膜、Ir膜中，因這些金屬的催化作用而被活性化，由于被活性化的氫，鐵電電容器中的氧化物鐵電膜被還原。若鐵電膜被還原，則鐵電電容器的工作特性會(huì)大幅度劣化。鐵電膜特性的劣化問題隨著鐵電電容器的微細(xì)化以及電容器絕緣膜的微細(xì)化而更顯著。在JP特開2004-273787號(hào)公報(bào)(專利文獻(xiàn)l)中記載有如下方法為了同時(shí)解決晶體中的氧缺損和因晶體生長(zhǎng)中的過剩氧氣而發(fā)生的結(jié)晶度的下降，在形成下部電極Ir02時(shí)使用容量為40%97%的氧化氣體。在JP特許第3661850號(hào)公報(bào)(專利文獻(xiàn)2)中記載有如下技術(shù)由第一導(dǎo)電性氧化膜和第二導(dǎo)電性氧化膜構(gòu)成形成在鐵電膜上的上部電極，而且，由比第一導(dǎo)電性氧化膜更接近化學(xué)計(jì)量組成的組成來形成第二導(dǎo)電性氧化膜，由此鐵電電容器的電特性在多層布線結(jié)構(gòu)工序中不劣化，而能夠?qū)㈣F電電容器微細(xì)化。在JP特開2006-128274(專利文獻(xiàn)3)中，提出了如下提案鐵電電容器的3層的上部電極由白金、氧化銥、銥構(gòu)成。在JP特開2000-91270號(hào)公報(bào)(專利文獻(xiàn)4)中公開了如下方法作為下部電極或上部電極，連續(xù)形成Ir膜和Ir02。而且，還公開了如下方法為了減少鐵電膜中的空穴，在形成Ir02膜之后進(jìn)行RTA(RapidThermalAnnealing:快速退火)，進(jìn)而形成Ir膜。在JP特許第3299909號(hào)公報(bào)(專利文獻(xiàn)5)中記載有由如下層疊結(jié)構(gòu)構(gòu)成的電極，即，該層疊結(jié)構(gòu)將膜厚為36nm82nm的Ir02作為上層，將膜厚為22nm66nm的Ir作為下層。在JP特開2001-127262號(hào)公報(bào)(專利文獻(xiàn)6)中公開了如下2階段濺射法以低功率形成Ir02膜，然后以高功率進(jìn)一步形成IrOj莫。在JP特開2002-246564號(hào)公報(bào)(專利文獻(xiàn)7)、JP特開2005-183842號(hào)公報(bào)(專利文獻(xiàn)8)等中記載有如下工序(i)形成貴金屬的導(dǎo)電性下部電極；(ii)用鐵電材料層覆蓋下部電極；(iii)對(duì)鐵電層實(shí)施第一次快速加熱退火(RTA);(iv)形成貴金屬氧化物的上部電極層；以及(v)對(duì)鐵電層和上部電極層實(shí)施第二次退火。在該公報(bào)中記載有通過這樣的工序，能夠得到更高的交換電量(switchingcharge)，能夠優(yōu)選得到優(yōu)異的疲勞特性。在JP特開2005-183842號(hào)公報(bào)(專利文獻(xiàn)8)中還公開了如下方法在鐵電膜上形成導(dǎo)電性氧化物膜，然后實(shí)施RTA，進(jìn)一步實(shí)施氧氣環(huán)境中的爐退火。在JP特開2006-73648號(hào)公報(bào)(專利文獻(xiàn)9)中公開了如下工序當(dāng)在鐵電膜上形成上部電極膜時(shí)，形成包含被晶體化的微晶體的IrOj莫，然后，形成包含柱狀晶的IrOx膜。在該公報(bào)中記載有由此，即使進(jìn)行薄膜化，也能夠充分地發(fā)揮鐵電膜的特性。在JP特開2003-204043號(hào)公報(bào)(專利文獻(xiàn)10)中提出了如下方法形成鐵電膜，然后，通過濺射法在其上形成厚度為150250nm的IrOj莫作為第二導(dǎo)電膜。在JP特開2006-245457號(hào)(公報(bào)專利文獻(xiàn)11)中提出了如下提案將構(gòu)成電容器下部電極的Ir和Ir02的層疊膜的膜厚設(shè)為100nm以下，由此，在對(duì)該層疊膜進(jìn)行蝕刻時(shí)，抑制在電容器的側(cè)壁上的導(dǎo)電性膜的形成，從而使電容器上部電極和電容器下部電極之間的漏電流減小。專利文獻(xiàn)1:JP特開2004-273787號(hào)公報(bào)專利文獻(xiàn)2:JP特許第3661850號(hào)公報(bào)專利文獻(xiàn)3:JP特開2006-128274號(hào)公報(bào)專利文獻(xiàn)4:JP特開2000-91270號(hào)公報(bào)專利文獻(xiàn)5:JP特許第3299909號(hào)公報(bào)專利文獻(xiàn)6:JP特開2001-127262號(hào)公報(bào)專利文獻(xiàn)7:JP特開2002-246564號(hào)公報(bào)專利文獻(xiàn)8:JP特開2005-183842號(hào)公報(bào)專利文獻(xiàn)9:JP特開2006-73648號(hào)公報(bào)專利文獻(xiàn)10:JP特開2003-204043號(hào)公報(bào)專利文獻(xiàn)11:JP特開2006-245457號(hào)公報(bào)
發(fā)明內(nèi)容發(fā)明要解決的課題雖然開發(fā)了用于如上所述地提高鐵電電容器的特性的各種技術(shù)，但是，在使用其中的專利文獻(xiàn)2中記載的技術(shù)的情況下，根據(jù)形成條件，電容器牛寺性有時(shí)被劣化。艮P，在鐵電膜上的電容器上部電極中，以比下方的第一導(dǎo)電性氧化膜更接近化學(xué)計(jì)量組成的組成來形成上方的第二導(dǎo)電性氧化膜。但是，若使第二導(dǎo)電性氧化膜較厚，則有時(shí)在其本身上發(fā)生異常生長(zhǎng)，從而使其下方的鐵電膜的膜質(zhì)劣化。本發(fā)明的目的在于，提供一種能夠改善電容器上部電極的結(jié)晶度的半導(dǎo)體器件及其制造方法，其中，上述電容器上部電極具有氧組成量不同的多個(gè)導(dǎo)電性氧化膜，即，具有氧化度不同的多個(gè)導(dǎo)電性氧化膜。用于解決課題的方法本申請(qǐng)?zhí)峁┮环N半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件的構(gòu)成鐵電電容器的上部電極包括第一層，由第一氧化物構(gòu)成，使用組成參數(shù)Xl來將該第一氧化物表示為化學(xué)式AOxl(A為金屬元素)，并且，使用組成參數(shù)x2來將該第一氧化物的實(shí)際組成表示為化學(xué)式AOx2;第二層，由第二氧化物形成在所述第一層上，使用組成參數(shù)yl來將該第二氧化物表示為化學(xué)式BOyl，使用組成參數(shù)y2來將該第二氧化物的實(shí)際組成表示為化學(xué)式BOy2(B為金屬元素)；第三層，形成在第二層58上，并且由貴金屬或含有貴金屬的合金或者它們的氧化物構(gòu)成。進(jìn)而，所述第二層由石墻狀或柱狀的晶體構(gòu)成，氧化比例比所述第一層高，并且所述組成參數(shù)xl、x2、yl以及y2之間滿足關(guān)系y2/yl>x2/xl。發(fā)明的效果在本申請(qǐng)中，在形成第二導(dǎo)電性氧化膜時(shí)，靈活控制成膜條件，從而使成膜后的第二導(dǎo)電性氧化膜由以石墻狀或柱狀集合的微晶體構(gòu)成。在之后的熱處理工序中，IrOy從微晶體進(jìn)一步被晶體化，晶體的收縮(shrink)得以抑制，能夠得到規(guī)整的第二導(dǎo)電氧化膜。即使在這樣的結(jié)構(gòu)的第二導(dǎo)電性氧化膜暴露在含有氫氣的環(huán)境中的情況下，膜中的金屬成分的催化劑作用也會(huì)減弱，難以使氫氣活性化，進(jìn)而相對(duì)于現(xiàn)有技術(shù)，本發(fā)明能夠提高鐵電膜的特性。進(jìn)而，不變更電容器上部電極的總膜厚，而使第一導(dǎo)電性氧化膜的膜厚變薄，并向上部電極和鐵電膜的界面供給更多的氧氣，使第二導(dǎo)電性氧化膜膜厚變厚，由此消除工序劣化，特別是能夠改善單比特單元反轉(zhuǎn)電荷量的劣化以及偏差。具有這樣的上部電極的鐵電電容器防止多層布線工序中的氫氣等的浸入，消除工序劣化，因此能夠消除單比特不良，有望提高設(shè)備的交換特性、初始特性以及保持特性?？刂频诙?dǎo)電性氧化膜的成膜條件，例如，將成膜溫度控制為5075°C，則能夠得到密度均勻的微晶體IrOy膜，然后，即使進(jìn)行熱處理也能夠抑制膜中的空缺生成。進(jìn)而，通過將第二導(dǎo)電性氧化膜的膜厚控制為125150nm，能夠抑制單比特單元的反轉(zhuǎn)電荷量的劣化和偏差。由此，在形成鐵電電容器后的多層布線工序中，防止氫氣等浸入到鐵電膜中，消除工序劣化，因此有望提高設(shè)備的交換特性、初始特性以及保持特性。圖1(a)(c)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。圖2(a)(c)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。圖3(a)(c)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其三)。圖4(a)、(b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其四)。圖5(a)、(b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其五)。圖6(a)、(b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其六)。圖7(a)、(b)是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其七)。ii圖8(a)(f)是在改變了用于構(gòu)成本發(fā)明實(shí)施方式的半導(dǎo)體器件的IrOy膜的成膜條件的情況下的RTA之前的膜表面的金屬顯微鏡照片(其一)。圖9(a)(f)是在改變了用于構(gòu)成本發(fā)明實(shí)施方式的半導(dǎo)體器件的IrOy膜的成膜條件的情況下的RTA之前的膜表面的金屬顯微鏡照片(其二)。圖10(a)(f)是在改變了用于構(gòu)成本發(fā)明實(shí)施方式的半導(dǎo)體器件的IrOy膜的成膜條件的情況下的RTA之后的膜表面的金屬顯微鏡照片(其一)。圖11(a)(f)是在改變了用于構(gòu)成本發(fā)明實(shí)施方式的半導(dǎo)體器件的IrOy膜的成膜條件的情況下的RTA之后的膜表面的金屬顯微鏡照片(其二)。圖12(a)(c)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。圖13(a)(c)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。圖14(a)(c)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其三)。圖15(a)、(b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其四)。圖16(a)、(b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其五)。圖17(a)、(b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其六)。圖18(a)、(b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其七)。圖19(a)、(b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其八)。圖20(a)、(b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其九)。圖21(a)、(b)是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其十)。圖22是表示改變用于構(gòu)成本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的電容器上部電極的形成條件而形成的各個(gè)試料的交換電量的曲線圖。圖23是表示用于構(gòu)成參考(reference)的半導(dǎo)體器件的電容器的剖面圖。圖24是表示用于構(gòu)成參考的半導(dǎo)體器件的電容器的剖面的TEM照片。圖25(a)、(b)是表示用于構(gòu)成本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的電容器中的第二導(dǎo)電性氧化膜的晶體狀態(tài)的一例的剖面圖。圖26是表示改變用于構(gòu)成本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的電容器上部電極的形成條件而形成的各個(gè)試料的非平衡(asymmetry)的圖標(biāo)。圖27是表示鐵電電容器的電壓-電荷的磁滯特性的圖。圖28(a)、(b)是表示在改變了本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的形成條件的情況下的鐵電電容器的供給電壓-交換電量的特性的圖。圖29(a)、(b)是表示本發(fā)明第三實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。圖30(a)、(b)是表示本發(fā)明第三實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。圖31(a)、(b)是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。圖32(a)、(b)是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。圖33(a)、(b)是表示本發(fā)明第五實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其一)。圖34(a)、(b)是表示本發(fā)明第五實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖(其二)。圖35(a)(C)是表示本發(fā)明第六實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖。圖36A是由現(xiàn)有技術(shù)的上部電極構(gòu)成的單比特(singlebit)電容器反轉(zhuǎn)電荷量的晶片(wafer)面內(nèi)分布圖。圖36B是本發(fā)明第六實(shí)施方式的半導(dǎo)體器件中的單比特電容器反轉(zhuǎn)電荷量的第一晶片面內(nèi)分布圖。圖36C是本發(fā)明第六實(shí)施方式的半導(dǎo)體器件中的單比特電容器反轉(zhuǎn)電荷量的第二晶片面內(nèi)分布圖。圖36D是本發(fā)明第六實(shí)施方式的半導(dǎo)體器件中的單比特電容器反轉(zhuǎn)電13荷量的第三晶片面內(nèi)分布圖。圖37是在現(xiàn)有的實(shí)施方式和第六實(shí)施方式的上部電極上形成的單比特電容器反轉(zhuǎn)電荷量以及3a的比較圖。圖38(a)(d)是在改變了用于構(gòu)成本發(fā)明第六實(shí)施方式的半導(dǎo)體器件的IrOy膜的膜厚的情況下的膜表面的金屬顯微鏡照片。附圖標(biāo)記說明1半導(dǎo)體襯底22源極/漏極區(qū)域8層間絕緣膜9下部電極膜10鐵電膜lla第一導(dǎo)電性氧化膜(第一層)lib第二導(dǎo)電性?？颇?第二層)lie金屬膜或?qū)щ娦再F金屬氧化膜(第三層)9q電容器下部電極10a電容器電介質(zhì)膜llq電容器上部電極Qj鐵電電容器30硅襯底(半導(dǎo)體襯底)3738源極/漏極區(qū)域42、47層間絕緣膜45a、45b、45c、51、52插件53基底絕緣膜54氧核酸阻擋膜55下部電極膜56鐵電膜57第一導(dǎo)電性氧化膜(第一層)58第二導(dǎo)電背氧化膜(第二層)59金屬膜(第三層)M掩模(mask)q2鐵電電容器具體實(shí)施例方式下面，根據(jù)附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說明。(第一實(shí)施方式)圖1圖6是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖。此外，本實(shí)施方式的半導(dǎo)體器件是鐵電存儲(chǔ)器，為了方便說明，關(guān)于其結(jié)構(gòu)，與制造方法一并進(jìn)行說明。首先，說明直至形成圖1(a)所示的結(jié)構(gòu)為止的工序。例如，通過區(qū)域硅氧化(LOCOS:LocalOxidationofSilicon)法，在硅等的半導(dǎo)體襯底1的表面上形成用于劃分元件活性區(qū)域的元件分離絕緣膜2。此外，元件分離絕緣膜2也可以采用如下淺溝道隔離(STI:shallowtrenchisolation)結(jié)構(gòu)在半導(dǎo)體襯底1上形成凹部，并在其中嵌入了氧化硅。接著，在由元件分離絕緣膜2劃分的元件活性區(qū)域內(nèi)，隔著柵極絕緣膜3而形成柵極電極4。例如，通過熱氧化形成厚度為100nm左右的SiO2膜作為柵極絕緣膜3。另外，柵極電極4例如由形成有圖案的多晶硅膜構(gòu)成，在該柵極電極4上形成有硅化物層5。此外，將摻雜劑摻雜在多晶硅膜中。在柵極電極4兩側(cè)的半導(dǎo)體襯底1內(nèi)，將摻雜劑分成多次進(jìn)行摻雜，從而形成具有延伸區(qū)域21的源極/漏極擴(kuò)散區(qū)域22。例如，將柵極電極4作為掩模，在半導(dǎo)體襯底1中導(dǎo)入摻雜劑，從而形成延伸區(qū)域21，然后，在柵極電極4的側(cè)面上形成具有絕緣性的側(cè)壁6，進(jìn)而，將側(cè)壁6和柵極電極4作為掩模，在半導(dǎo)體襯底1中導(dǎo)入摻雜劑，從而形成源極/漏極區(qū)域22。由這些柵極絕緣膜3、柵極電極4、硅化物層5、側(cè)壁6、延伸區(qū)域?qū)?1以及源極/漏極擴(kuò)散區(qū)域22等來構(gòu)成晶體管(MOSFET)tr。接著，在半導(dǎo)體襯底1的整個(gè)面上形成氮氧化硅膜(SiON膜)7以覆蓋MOSFETtr，進(jìn)而在整個(gè)面上形成氧化硅膜8a。為了防止柵極絕緣膜3等因形成氧化硅膜8a時(shí)的氫而被劣化，形成有SiON膜7。例如，通過氣相生長(zhǎng)(CVD)法，在反應(yīng)氣體中使用四乙氧基硅烷(Tetraethoxysilanea(TEOS))，來形成厚度為700nrn左右的氧化硅膜8a。接著，通過CMP(化學(xué)機(jī)械研磨)法，對(duì)氧化硅膜8a的上表面進(jìn)行平坦化處理。然后，在氮?dú)?N2)環(huán)境中以65(TC的溫度進(jìn)行30分鐘的退火處理，由此進(jìn)行氧化硅膜8a的脫氣。接著，例如，通過濺射法，在氧化硅膜8a上形成厚度為20nm左右的氧化鋁(A1203)膜作為緊貼膜8b。作為緊貼膜8b，除了氧化鋁膜以外，還可以采用厚度為20nm左右的Ti膜或TiOj莫等?；蛘?，緊貼膜8b也可以采用由厚度為20nm的Ti膜和厚度為180nm的Pt膜構(gòu)成的層疊結(jié)構(gòu)。例如，能夠以150'C的溫度形成Ti膜，能夠以IO(TC或35(TC的溫度形成Pt膜。將緊貼膜8b和氧化硅膜8a作為第一層間絕緣膜8。由此形成圖1(a)所示的結(jié)構(gòu)。接著，如圖l(b)所示，在緊貼膜8b的上方形成下部電極膜9。例如，通過濺射法，形成厚度為150nm左右的Pt膜作為下部電極膜9。接著，圖1(c)所示，在下部電極膜9上，以非結(jié)晶狀態(tài)形成鐵電膜10。例如，通過RF濺射法(射頻濺射法)，形成厚度為100nm200nm左右的PLZT膜作為鐵電膜10。例如，將PLZT((Pb，La)(Zr，Ti)03)用作為濺射用的靶(target)。接著，在含有非活性氣體Ar和氧化氣體02的環(huán)境中，對(duì)鐵電膜10以及下部電極膜9實(shí)施650'C以下的快速熱處理(RTA:RapidThermalAnnealing,快速退火)，進(jìn)而，在氧氣環(huán)境中，以750°C的溫度對(duì)鐵電膜10以及下部電極膜9實(shí)施第二次RTA。其結(jié)果，鐵電膜10被晶體化，并且將構(gòu)成下部電極膜9的Pt膜進(jìn)行致密化，抑制下部電極膜9、鐵電膜10的界面近旁的Pt和0之間的相互擴(kuò)散。然后，如圖2(a)(c)所示，在鐵電膜10上形成上部電極膜11。在形成上部電極膜ll時(shí)，首先，如圖2(a)所示，在鐵電膜10上形成第一導(dǎo)電性氧化膜lla。通過濺射法，形成厚度為1050nm的、在成膜的時(shí)刻被晶體化的IrOj莫作為第一導(dǎo)電性氧化膜lla。IrOj莫的生長(zhǎng)條件如下例如，設(shè)成膜溫度為30(TC，將Ar以及02用作為向成膜環(huán)境導(dǎo)入的氣體，設(shè)濺射功率為0.53.0kW，例如，設(shè)濺射功率為1.0kW左右。在這樣的情況下，例如，設(shè)Ar的流量為140sccm，設(shè)02的流量為60sccm。接著，如圖2(b)所示，通過濺射法，在IrOx的第一導(dǎo)電性氧化膜lla上形成厚度為30nm200nm的、由IrOy構(gòu)成的第二導(dǎo)電性氧化膜llb。在這樣的情況下，將lrOy的成膜溫度設(shè)定為3(TC以上且10(rC以下的范圍，優(yōu)選設(shè)定為3(TC以上且75t:以下的范圍，從而使IrOy在成膜時(shí)刻被微晶體化，其粒子直徑為560nm。將Ar和02用作為向IrOy的成膜環(huán)境中導(dǎo)入的氣體，其前提是將02的流量6和Ar的流量&的比例(fVf2)設(shè)定為比IrOx的第一導(dǎo)電性氧化膜lla生長(zhǎng)時(shí)的02的流量&和Ar的流量f2的比例更高。而且，在形成IrOy時(shí)，例如，設(shè)Ar的流量為100sccm，設(shè)02的流量為100sccm。在這樣的情況下，設(shè)濺射功率為0.53.0kW，例如設(shè)為1.0kW左右。為了將第一導(dǎo)電性氧化膜lla形成為大致相同的膜質(zhì)，濺射功率與氧氣的比例之間具有相關(guān)關(guān)系。例如，在降低濺射功率的情況下，若使氧氣比例降低，則能夠得到大致相同的膜質(zhì)。另外，在提高濺射功率的情況下，若使氧氣比例上升，則能夠得到大致相同的膜質(zhì)。在這樣的條件下形成的IrOy的第二導(dǎo)電性氧化膜lib上不發(fā)生異常氧化，成為規(guī)整的IrOy微晶體膜。從以下的事前調(diào)査的結(jié)果導(dǎo)出了將IrOy生長(zhǎng)時(shí)的襯底溫度設(shè)定為30°C以上且100。C以下的范圍的理由。在事前調(diào)查中，準(zhǔn)備了如下兩種試料，艮P，以不同的生長(zhǎng)溫度在晶片上生長(zhǎng)了多個(gè)IrOy膜的RTA之前的試料，以及在含有容量為1%的氧氣的環(huán)境中，通過RTA，以70(TC的溫度對(duì)各IrOy膜進(jìn)行60秒鐘的加熱的RTA之后的試料。在調(diào)査中使用的IrOy膜分別形成在被通常的氧化膜覆蓋的多個(gè)硅晶片上，該IrOy膜的厚度為100nm。將成膜時(shí)的各晶片的溫度分別控制在50°C、75°C、100°C、150°C、200°C、250°C。進(jìn)而，在含有容量為1%的氧氣的環(huán)境中，通過RTA,以70(TC的溫度對(duì)生長(zhǎng)的IrOy膜進(jìn)行60秒鐘的熱處理。通過金屬顯微鏡將通過RTA進(jìn)行熱處理之前的各IrOy膜的表面放大1000倍的圖像的照片如圖8、圖9所示。進(jìn)而，通過金屬顯微鏡將通過RTA進(jìn)行了熱處理后的各IrOy膜的表面放大1000倍的圖像的照片如圖10、圖11所示。此外，圖8、圖10所示的圖像分別是硅晶片的中心部的IrOy膜的表面圖像，圖9、圖11所示的圖像分別是在硅晶片的右側(cè)區(qū)域的IrOy膜的表面圖像。首先，如圖8(d)(f)、圖9(d)(f)所示，若IrOz的成膜溫度達(dá)到150'C以上，則IrOz完全被晶體化，但是在IrOj莫上發(fā)生異常生長(zhǎng)，不能得到平滑的表面形態(tài)(morphology)。在IrOz的成膜溫度為10(TC時(shí)，微晶體和大的晶體混在一起，表面形態(tài)如圖8(c)、圖9(c)所示地稍微平滑。另夕卜，在lrOz的成膜溫度為75'C以下時(shí)，成為微晶體的IrOz，因此，如圖8(a)、(b)、圖9(a)、(b)所示，具有非常平滑的表面形態(tài)。根據(jù)圖10(a)(f)、圖11(a)(f)，在進(jìn)行了RTA處理之后的IrOy膜的表面狀態(tài)上原封不動(dòng)地反映了RTA處理之前的狀態(tài)。由此可知，RTA之后的表面狀態(tài)依賴于由IrOy構(gòu)成的第二導(dǎo)電性氧化膜lib的生長(zhǎng)溫度，為了得到平滑的表面形態(tài)，在10(TC以下的溫度下生長(zhǎng)IrOy膜，優(yōu)選在75°C以下的溫度下生長(zhǎng)IrOy膜。在如上所述的溫度條件下形成第二導(dǎo)電性氧化膜llb，然后，如圖2(c)所示，通過濺射法，在第二導(dǎo)電性氧化膜llb上形成由Ir、Ru等貴金屬或含有該貴金屬的合金構(gòu)成的金屬膜或?qū)щ娦再F金屬氧化膜llc。在如上所述的條件下形成的IrOx的第一導(dǎo)電性氧化膜lla、IrOy的第二導(dǎo)電性氧化膜llb、金屬膜或?qū)щ娦再F金屬氧化膜llc，一并構(gòu)成上部電極膜ll。此外，也可以不形成金屬膜或?qū)щ娦再F金屬氧化膜llc，而由第一導(dǎo)電性氧化膜lla和第二導(dǎo)電性氧化膜llb構(gòu)成上部電極11。上述鐵電膜10以及上部電極膜11的形成方法是第一例，也可以采用包括如下的第二例第五例的工序的方法，也可以采用其他方法。第二例是包括如下工序的方法在形成鐵電膜10后，在含有Ar以及02的環(huán)境中，以650'C以下的襯底溫度，例如進(jìn)行560"C的RTA處理，然后，在室溫或比室溫高的溫度下形成厚度為20nm75nm的IrOx作為第一導(dǎo)電性氧化膜lla。在室溫下進(jìn)行成膜的情況下，例如，將Ar設(shè)定為100sccm，將02設(shè)定為56sccm，將成膜功率設(shè)為2kW。另外，在比室溫高的溫度下進(jìn)行成膜的情況下，例如，在30(TC的溫度下進(jìn)行成膜的情況下，將Ar的流量設(shè)定為140sccm，將02的流量設(shè)定為60sccm，將成膜功率設(shè)為lkW。然后，通過RTA，以650°C750°C(例如，725°C)的溫度對(duì)第一、第二導(dǎo)電性氧化膜lla、llb進(jìn)行熱處理。在該熱處理中，使鐵電膜10完全被晶體化，并且使鐵電膜10和第一導(dǎo)電性氧化膜lla的界面變得平坦。該方法非常有利于鐵電電容器的低電壓作業(yè)及其交換特性的提高。第三例是包括如下工序的方法在形成鐵電膜10后，以與第一方法相同的方法進(jìn)行熱處理，從而形成更薄的非結(jié)晶鐵電膜，然后，在與第一方法相同的條件下，在非結(jié)晶鐵電膜上形成第一導(dǎo)電性氧化膜lla，并進(jìn)行熱處理。通過該方法形成的電容器除了具有在第一例的方法中說明的特征之外，還具有能夠使電容器的漏電流減小的優(yōu)點(diǎn)。第四例是包括如下工序的方法在鐵電膜10已被晶體化的情況下，在其上面形成非結(jié)晶鐵電(未圖示)膜，然后，形成第一導(dǎo)電性氧化膜lla。第五例是包括如下工序的方法在形成第二導(dǎo)電性氧化膜llb后，再次在65075(TC范圍的溫度下通過RTA進(jìn)行熱處理，例如，進(jìn)行70(TC的熱處理。該方法提高上部電極膜11和鐵電膜10之間的緊貼性(粘合性)，而且使上部電極膜12的晶體變得更良好。在通過以上的方法形成上部電極膜11之后，清洗半導(dǎo)體襯底1的背面。接著，使用上部電極用掩模圖案(未圖示)，在上部電極膜ll上形成圖案，由此形成如圖3(a)所示的電容器上部電極llq。例如，使該電容器上部電極11q位于元件分離絕緣膜2的上方。接著，在02環(huán)境中，在溫度為65(TC、時(shí)間為60分鐘的條件下，進(jìn)行鐵電膜10的膜質(zhì)恢復(fù)退火處理。通過該熱處理，使鐵電膜10在形成電容器上部電極llq時(shí)所受到的物理損傷等恢復(fù)。然后，如圖3(b)所示，使用掩模(未圖示)在鐵電膜10上形成圖案，由此形成電容器電介質(zhì)膜10q。電容器電介質(zhì)膜10q形成在與電容器上部電極llq重疊的區(qū)域以及從此延伸的區(qū)域上。接著，進(jìn)行用于防止之后形成的第一保護(hù)膜12剝離的氧退火。接著，如圖3(c)所示，通過濺射法，在電容器上部電極llq、電容器絕緣膜10q、緊貼膜8b上的整個(gè)面上形成Ab03膜作為第一保護(hù)膜12。第一保護(hù)膜12防止氫從外部侵入到電容器電介質(zhì)膜10q中。接著，為了緩和因19濺射處理而產(chǎn)生的電容器絕緣膜10q的損傷，進(jìn)行氧退火。然后，如圖4(a)所示，使用掩模(未圖示)在第一保護(hù)膜12以及下部電極膜9上連續(xù)形成圖案，由此形成由下部電極膜9構(gòu)成的電容器下部電極9q。電容器下部電極9q的大小為，包括與電容器電介質(zhì)膜10q、電容器上部電極llq重疊的區(qū)域以及從此延伸的區(qū)域。由通過以上的圖案形成來形成的電容器下部電極9q、電容器電介質(zhì)膜10q以及電容器上部電極llq構(gòu)成鐵電電容器Qj。接著，如圖4(b)所示，進(jìn)行用于防止接下來形成的第二保護(hù)膜13剝離的氧退火。通過濺射法，在第一保護(hù)膜13以及緊貼膜8b上形成八1203膜作為第二保護(hù)膜13。接著，為了減少鐵電電容器(^的漏泄(leak)，進(jìn)行氧退火。然后，如圖5(a)所示，通過高密度等離子體法，在整個(gè)面上形成第二層間絕緣膜14。第二層間絕緣膜14是使用TEOS來形成的氧化硅膜，其厚度例如為1.5pm左右。接著，通過CMP法，對(duì)第二層間絕緣膜14的上表面進(jìn)行平坦化處理。接著，對(duì)第二層間絕緣膜14實(shí)施使用了N20氣體的等離子體處理。由此，使第二層間絕緣膜14表層稍微氮化，使水分難以侵入到其內(nèi)部。此外，只要使用含有N或O中的至少一種氣體，該等離子體處理就有效。接著，如圖5(b)所示，在第二層間絕緣膜14、第二保護(hù)膜13、緊貼膜8b、氧化硅膜8a以及SION膜7上形成到達(dá)MOSFETtr的源極/漏極擴(kuò)散區(qū)域22的深度的接觸孔14a。然后，通過濺射法，在接觸孔14a內(nèi)連續(xù)形成Ti膜以及TiN膜作為阻擋金屬膜15a。接著，使用含有六氟化鎢的氣體，用CVD法向接觸孔14a內(nèi)嵌入鎢(W)膜15b。然后，通過CMP法從第二層間絕緣膜14的上表面去除W膜15b以及阻擋金屬膜15a，由此將殘留在接觸孔14a內(nèi)的W膜15b以及阻擋金屬膜15a作為導(dǎo)電性插件15。接著，如圖6(a)所示，例如通過等離子體增強(qiáng)CVD法(plasmaenhancedCVDmethod)形成SiON膜作為插件15的防氧化膜16。接著，圖6(b)所示，對(duì)SiON膜16、層間絕緣膜14以及第一、第二保護(hù)膜12、13的規(guī)定區(qū)域進(jìn)行蝕刻，由此分別形成到達(dá)上部電極lla的接觸孔14b和到達(dá)下部電極9a的接觸區(qū)域的接觸孔14c。然后，為了使電容器電介質(zhì)膜10q的損傷恢復(fù)，進(jìn)行氧退火。接著，如圖7(a)所示，通過對(duì)防氧化膜16進(jìn)行蝕刻，去除整個(gè)面上的防氧化膜16，由此使W插件15的表面露出。接著，如圖7(b)所示，在電容器上部電極llq的表面的一部分、電容器下部電極9q的表面的一部分以及插件15的表面露出的狀態(tài)下，在第二層間絕緣膜14上形成Al膜，并在該Al膜上形成圖案，由此形成Al布線17a17c。在這樣的情況下，第一A1布線17a與W插件15連接，第二Al布線17b經(jīng)由接觸孔14b與電容器上部電極llq連接，另外，第三Al布線17c經(jīng)由接觸孔14c與電容器下部電極17c連接。然后，雖然沒有特別圖示，但是形成層間絕緣膜、接觸插件以及下數(shù)第二層以后的布線等。然后，形成例如由TEOS氧化膜以及SiN膜構(gòu)成的覆蓋膜，從而完成具有鐵電電容器的鐵電存儲(chǔ)器。表1示出針對(duì)構(gòu)成上述上部電極的第一、二層導(dǎo)電性氧化膜lla、lib的IrOx、IrOy，通過高分解度RBS(盧瑟福背散射，RutherfordBack-scatteringSpectrometry)分析裝置HRBSV500對(duì)以化學(xué)計(jì)量組成Ir02為基準(zhǔn)的氧化程度進(jìn)行研究的結(jié)果。Ir02相當(dāng)于IrOy的組成參數(shù)y為2的情況。表1<table>tableseeoriginaldocumentpage21</column></row><table>從表1可知，在如此形成的鐵電電容器Qi中，構(gòu)成第二層導(dǎo)電性氧化膜llb的IrOy膜的氧化比例高于構(gòu)成電容器上部電極llq的第一層導(dǎo)電性氧化膜lla的IrOx膜的氧化比例(x<y)，第二層導(dǎo)電性氧化膜的IrOy膜16具有大致理想的化學(xué)計(jì)量組成。組成y優(yōu)選2或其以上。在本實(shí)施方式中，如上述，在第一導(dǎo)電性氧化膜lla上形成有氧化度比其高的IrOy的第二導(dǎo)電性氧化膜lib,進(jìn)而在其上形成有貴金屬或含有貴金屬的金屬膜、或者導(dǎo)電性貴金屬氧化膜llc。由這些膜11allc構(gòu)成的電容器上部電極llq能夠避免異常的Ir(^晶體生長(zhǎng)。關(guān)于更詳細(xì)的細(xì)節(jié)，在第二實(shí)施方式中進(jìn)行說明。另外，通過以上的方法形成的電容器QJ佳以與鐵電膜10的上層、上部電極膜11發(fā)生反應(yīng)，抑制這些界面上的層的生成，而且抑制第二導(dǎo)電性氧化膜llb上的巨大晶體的生長(zhǎng)，因此，在之后的還原環(huán)境中的熱處理中也難以使氫擴(kuò)散，難以使鐵電膜還原。因此，能夠得到良好的電容器特性。一般，已知金屬狀態(tài)的Ir、Pt發(fā)揮氫催化劑的作用。g卩，若與金屬狀態(tài)的Ir或Pt接觸，則氫氣被活性化。若由單膜的Ir或Pt構(gòu)成電容器上部電極，則由于在半導(dǎo)體器件的制造工序中鐵電電容器容易被劣化，因此無法使用。另外，即使在第一層導(dǎo)電性氧化膜lla上直接形成金屬狀態(tài)的Ir或Pt的金屬膜而構(gòu)成上部電極膜ll，也同樣會(huì)容易發(fā)生工序劣化。艮口，在第二層間絕緣膜14的上方以三層結(jié)構(gòu)的形式形成布線之后，鐵電電容器的交換電量為形成之前的50%以下。其原因在于，在用于構(gòu)成第一導(dǎo)電性氧化膜lla的IrOx膜(x=1.31.9)中，組成參數(shù)x的值比化學(xué)計(jì)量組成x-2.0小，因此發(fā)生氧缺損，氧化物成分和金屬成分混在一起。未氧化的金屬成分使在形成鐵電電容器后的層間絕緣膜形成工序或布線圖案形成工序中生成的氫氣被活性化。該被活性化的氫氣使電容器特性劣化。另一方面，在用于構(gòu)成接近化學(xué)計(jì)量組成的第二導(dǎo)電性氧化膜lib的IrOy膜(y=2)中，氧缺損較少，幾乎不含有金屬Ir成分，因此難以使氫氣活性化。而且，在10(TC以下、優(yōu)選在3(TC以上且75'C以下的范圍的溫度下生長(zhǎng)用于構(gòu)成上部電極膜11的第二導(dǎo)電性氧化膜llb，因此構(gòu)成第二導(dǎo)電氧化膜lib的、粒子直徑為5nm60nm的IrOy成為石墻(stone-wall)狀或柱狀的微晶體。由此，使第二導(dǎo)電性氧化膜lib比現(xiàn)有的導(dǎo)電性氧化膜更致密，消除在其中生成大的空穴(空心)的現(xiàn)象，抑制氫氣的流通。因此，可以認(rèn)為，在鐵電電容器(^上形成多層布線結(jié)構(gòu)之后，其電容器特性也不被劣化，能夠維持電容器特性。艮P，根據(jù)上述實(shí)施方式，能夠改善電容器上部電極llq和鐵電膜10q之間的界面，另外，能夠改善工序劣化。其結(jié)果，能夠使反轉(zhuǎn)電荷量增多，使抗電壓減小，使耐疲勞性以及耐刻印性提高。而且，這樣的鐵電電容器非常適于以低電壓進(jìn)行工作的下一代的鐵電存儲(chǔ)器。然而，若用A、B表示構(gòu)成上部電極膜11的第一、第二導(dǎo)電性氧化膜lla、lib的各自的構(gòu)成金屬，用O表示氧氣，則在成膜當(dāng)初，使用組成參數(shù)xl，用化學(xué)式AC^表示第一導(dǎo)電性氧化膜lla。進(jìn)而，在經(jīng)過其后的處理工序的實(shí)際狀態(tài)下，使用實(shí)際的組成參數(shù)x2，用化學(xué)式AC^表示上述第一導(dǎo)電性氧化膜lla，其中，上述經(jīng)過其后的處理工序的實(shí)際狀態(tài)例如是成膜后的熱處理狀態(tài)或電容器的恢復(fù)熱處理后的狀態(tài)等。此外，A和B可相同，也可不相同。作為不相同的例子，有如下層，即，A和B中的一方為Ir、另一方為Ru的層。另外，在進(jìn)行成膜的當(dāng)初，使用組成參數(shù)yl，用化學(xué)式B(V表示形成在第一導(dǎo)電性氧化膜lla上的第二導(dǎo)電性氧化膜llb。進(jìn)而，在經(jīng)過其后的處理工序的實(shí)際狀態(tài)下，使用實(shí)際的組成參數(shù)y2，用化學(xué)式BOy2表示上述第二導(dǎo)電性氧化膜llb，其中，上述經(jīng)過其后的處理工序的實(shí)際狀態(tài)，例如是成膜后的熱處理狀態(tài)或電容器的恢復(fù)熱處理后的狀態(tài)等。最初，第二導(dǎo)電性氧化膜llb是非常小的微晶體的石墻狀的膜，經(jīng)過其后的熱處理，多個(gè)微晶體接合而成為柱狀，其氧化比例比第一導(dǎo)電性氧化膜lla高，而且，在組成參數(shù)xl、x2、yl以及y2之間滿足(y2/yl)>(x2/xl)的關(guān)系。SP，在半導(dǎo)體器件的形成工序中，即使電容器上部電極llq內(nèi)的氧含量從初始狀態(tài)開始變化，第二導(dǎo)電性氧化膜lib的氧化的組成也大于第一導(dǎo)電性氧化膜lla的氧化的組成。另外，組成yl優(yōu)選2或其以上。xl、x2、yl以及y2的關(guān)系在以下的第二第六實(shí)施方式中也相同。(第二實(shí)施方式)以下，對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。其中，在此，為了方便說明，關(guān)于鐵電存儲(chǔ)器的各存儲(chǔ)器單元的剖面結(jié)構(gòu)，與其制造方法一同進(jìn)行說明。23圖12圖21是表示本發(fā)明實(shí)施方式的鐵電存儲(chǔ)器(半導(dǎo)體器件)的制造方法的工序順序的剖面圖。首先，對(duì)直至形成圖12(a)所示的結(jié)構(gòu)為止的工序進(jìn)行說明。在n型或p型的硅(半導(dǎo)體)襯底30的表面上，形成用于劃分晶體管的活性區(qū)域的STI(ShallowTrenchIsolation:淺溝道隔離)用的槽，并在其中嵌入氧化硅等絕緣膜來作為元件分離絕緣膜31。此外，元件分離絕緣膜31的結(jié)構(gòu)不僅限于STI，也可以用LOCOS(LocalOxidationofSilicon:硅的局部氧化)法來形成。接著，在硅襯底30的活性區(qū)域內(nèi)導(dǎo)入p型雜質(zhì)，從而形成p阱32，然后，對(duì)該活性區(qū)域的表面進(jìn)行熱氧化處理，由此形成成為柵極絕緣膜33的熱氧化膜。接著，在硅襯底31的上側(cè)的整個(gè)面上形成非晶質(zhì)或多晶體的硅膜，并通過光刻法，在這些膜上形成圖案，從而形成兩個(gè)柵極電極34、35。在p阱32上，有間隔地平行配置上述兩個(gè)柵極電極34、35，這些柵極電極34、35構(gòu)成字線的一部分。接著，通過以柵極電極34、35作為掩模來進(jìn)行離子注入，向柵極電極34、35的橫向的硅襯底30中導(dǎo)入n型雜質(zhì)，從而形成第一、第二源極/漏極延伸區(qū)域36a、37a、38a。然后，在硅襯底30的上側(cè)的整個(gè)面上形成絕緣膜，并對(duì)該絕緣膜進(jìn)行蝕刻，從而使絕緣膜作為絕緣性側(cè)壁39殘留在柵極電極34、35的側(cè)面上。例如，通過CVD法形成氧化硅膜作為該絕緣膜。接著，將絕緣性側(cè)壁39和柵極電極34、35作為掩模，再次以離子的形式向硅襯底30注入n型雜質(zhì)，由此在兩個(gè)柵極電極34、35的兩側(cè)的硅襯底30的表層上形成源極/漏極區(qū)域(雜質(zhì)擴(kuò)散區(qū)域)36、37、38。由形成在硅襯底30的活性區(qū)域上的柵極絕緣膜、柵極電極34、35以及源極/漏極區(qū)域36、37、38構(gòu)成第一、第二MOS晶體管T^T2。接著，通過濺射法在硅襯底30的上側(cè)的整個(gè)面上形成鈷層等高熔點(diǎn)金屬層，然后，對(duì)該高熔點(diǎn)金屬層進(jìn)行加熱，從而使其與硅發(fā)生反應(yīng)，從而在源極/漏極區(qū)域36、37、38的表層上形成高熔點(diǎn)金屬硅化物層39。在該工序中，在柵極電極34、35的表層部分也形成高熔點(diǎn)金屬硅化物層40，從而使柵極電極34、35的電阻變小。通過濕蝕刻，去除在元件分離絕緣膜31上的未發(fā)生反應(yīng)的高熔點(diǎn)金屬層。接著，通過等離子體CVD法形成厚度約為200nm的SiON膜作為覆蓋絕緣膜41。接著，在覆蓋絕緣膜41上形成厚度約為1000nm的氧化硅膜作為第一層間絕緣膜42。通過使用TEOS氣體的等離子體CVD法，形成氧化硅膜。然后，通過CMP法對(duì)第一層間絕緣膜42的上表面進(jìn)行研磨，從而使其變得平坦。該CMP的結(jié)果，在硅襯底30的平坦面上，第一層間絕緣膜42的厚度約為700nm。接著，如圖12(b)所示，通過光刻法在覆蓋絕緣膜41和第一層間絕緣膜42上形成圖案，從而形成直徑為0.25|im的第一第三接觸孔42a42c，從而使第一第三源極/漏極擴(kuò)散區(qū)域3638分別露出，并在這些接觸孔中形成導(dǎo)電性插件4345。在形成導(dǎo)電性插件4345的工序中，在第一第三接觸孔42a42c內(nèi)依次層疊厚度為30nm的Ti膜和厚度為20nm的TiN膜，由此構(gòu)成第一緊貼膜(膠膜)43。進(jìn)而，通過CVD法，在第一緊貼膜43上生長(zhǎng)第一W膜44，由此在第一第三接觸孔42a42c內(nèi)填充第一W膜44。第一W膜47在第一層間絕緣膜42上的平坦面上以約300nm的厚度生長(zhǎng)。然后，通過CMP法，去除第一層間絕緣膜42的上表面上的剩余的第一緊貼膜43和第一W膜44。由此，將分別殘留在第一第三接觸孔42a42c內(nèi)的第一緊貼膜43和第一W膜44分別作為第一第三導(dǎo)電性插件45a45c。接著，如圖12(c)所示，在第一第三導(dǎo)電性插件45a45c以及第一層間絕緣膜42上，通過等離子體CVD法形成由SiON構(gòu)成的防氧化膜46，其厚度例如為130nm。進(jìn)而，在防氧化膜46上，形成厚度例如為300nm的氧化硅膜作為第二層間絕緣膜47。通過將TEOS作為原料的等離子體CVD法，形成厚度例如為300nm的氧化硅膜。此外，也可以形成SiN膜或氧化鋁(A1203)膜作為防氧化膜46，以代替SiON膜。進(jìn)而，如圖13(a)所示，通過在第二層間絕緣膜47以及防氧化膜46上形成圖案，在p阱32兩側(cè)附近的第二、第三導(dǎo)電插件45b、45c上形成第四、第五接觸孔48b、48c。接著，以與第一緊貼膜43、第一W膜44相同的條件，在第四、第五接觸孔48b、48c內(nèi)順序形成第二緊貼膜49和第二W膜50。然后，通過CMP，從第二層間絕緣膜43的上表面去除第二W膜50和第二緊貼膜49。在該CMP中，使用能夠使作為研磨對(duì)象的第二緊貼膜49和第二W膜50的研磨速度高于基底的第二層間絕緣膜47的研磨速度的研磨劑(slurry)，例如，使用CabotMicroelectronicsCorporation制的商品SSW2000。而且，為了防止在第二層間絕緣膜47上不留下研磨殘留物，將該CMP的研磨量設(shè)定為大于第二緊貼膜49以及第二W膜50的合計(jì)膜厚。g卩，該CMP是過度研磨。由此，將殘留在第四、第五接觸孔48b、48c內(nèi)的第二W膜50和第二緊貼膜49作為第四、第五導(dǎo)電性插件51、52。第四、第五導(dǎo)電性插件51、52分別經(jīng)由自身下方的導(dǎo)電性插件45b、45c而與第二、第三源極/漏極擴(kuò)散區(qū)域37、38連接。接著，使因氨(NH3)等離子體而生成的NH基與第二層間絕緣膜47表面的氧原子結(jié)合。由此，即使其后生成的Ti原子進(jìn)一步堆積在第二層間絕緣膜47上，堆積的Ti原子也不會(huì)被氧原子捕獲。由此，Ti原子能夠在第二層間絕緣膜47表面上自由移動(dòng)，其結(jié)果，在第二層間絕緣膜47上形成自組織成為(002)取向的Ti膜(未圖示)。例如，在該氨等離子體處理中使用在距離半導(dǎo)體襯底30約9mm(350mils)的位置具有對(duì)置電極的平行平板型的等離子體處理裝置。其處理?xiàng)l件如下例如，在266Pa(2Torr)的壓力下，以350sccm的流量向保持400'C的襯底溫度的處理容器中供給氨氣，以100W的功率向被處理襯底側(cè)供給13.56MHz的高頻，另外，以55W的功率向上述對(duì)置電極供給350KHz的高頻，供給高頻的時(shí)間都是60秒鐘。接著，例如，使得半導(dǎo)體襯底30和靶(未圖示)之間的距離設(shè)定為60mm的濺射裝置的室內(nèi)成為0.15Pa的Ar環(huán)境，以20'C的襯底溫度供給2.6kW的濺射DC功率，其供給時(shí)間為35秒鐘。由此，形成例如厚度為100nm的很強(qiáng)的(002)取向的Ti膜。然后，通過RTA，在氮?dú)猸h(huán)境中以65(TC的溫度對(duì)Ti膜進(jìn)行60秒鐘的熱處理，從而如圖13(b)所示，使Ti膜成為(111)取向的TiN的導(dǎo)電性緊貼膜53。該導(dǎo)電性緊貼膜53的厚度優(yōu)選100nm300nm。在本實(shí)施方式中約為100nm。此外，導(dǎo)電性緊貼膜3不不僅限于氮化鈦膜，也可以形成鎢膜、硅膜、以及銅膜中的任一個(gè)。接著，如圖13(c)所示，通過反應(yīng)性濺射法，在導(dǎo)電性緊貼膜53上形成厚度例如為100nm的TiAlN膜作為氧擴(kuò)散阻擋膜54。形成導(dǎo)電性緊貼膜53的濺射條件如下使用由Ti和Al的合金構(gòu)成的靶，向?yàn)R射環(huán)境中導(dǎo)入40sscm的Ar以及10sccm的氮?dú)猓R射環(huán)境內(nèi)的壓力設(shè)定為253.3Pa，將襯底溫度設(shè)定為40(TC，將濺射功率設(shè)定為l.OkW。接著，如圖14(a)所示，在氧擴(kuò)散阻擋膜54上順序形成下部電極膜55和鐵電膜56。通過濺射法形成厚度為100nm的Ir膜作為下部電極膜55。下部電極膜55的濺射條件如下在Ar環(huán)境中設(shè)置Ir靶，并將其內(nèi)部壓力設(shè)定為O.llPa，將襯底溫度設(shè)定為500'C，將濺射功率設(shè)定為0.5kW。在形成下部電極膜55后，通過RTA，在Ar環(huán)境中以65(TC以上的溫度對(duì)硅襯底30進(jìn)行60秒鐘的熱處理。該熱處理使硅襯底30的整個(gè)面的溫度均勻且比用于形成下部電極膜55的溫度高，因此，能夠使得從硅襯底30的中央至周邊，下部電極膜55的結(jié)晶度逐漸上升。由此，下部電極膜55的結(jié)晶度在硅襯底30的面內(nèi)分布有效得以改善。熱處理的環(huán)境不僅限于Ar，也可以是非活性氣體，例如是N2、He等。此外，使用Pt等白金系列的金屬、或PtO、IrOx、SrRu03等導(dǎo)電性氧化物作為下部電極膜55，以這些金屬或?qū)щ娦匝趸飦泶鍵r膜。進(jìn)而，下部電極膜55也可以是上述金屬或金屬氧化物的層疊膜。在這樣的情況下，形成下部電極膜55和氧擴(kuò)散阻擋膜54的合金PTA或RuAlx。作為上述鐵電膜56，例如通過MOCVD法在下部電極膜55上形成PZT膜。更具體地說，通過以下工序來形成PZT膜。首先，使Pb(DPM)2、Zr(DMHD)4、Ti(O—iPr)2(DPM)2均以270.3mol/l(摩爾/升)的濃度分別溶解在四氫呋喃(THF)溶劑中，從而形成Pb、Zr以及Ti的各液體原料。進(jìn)而，向MOCVD裝置的氣化器，以0.474ml(毫升)/分鐘的流量供給THF溶劑，同時(shí)分別以0.326ml/分鐘、0.200m1/分鐘、0.200ml/分鐘的流量供給上述三種液體原料，并使它們氣化，由此形成Pb、Zr以及Ti的原料氣體。進(jìn)而，將MOCVD裝置的室內(nèi)的壓力設(shè)定為665Pa(5Torr)，并使襯底溫度保持為620°C。然后，向MOCVD裝置的室內(nèi)導(dǎo)入上述Pb、Zr以及Ti的各原料氣體，導(dǎo)入時(shí)間為620秒鐘。由此，在下部電極膜55上形成厚度約為100nm的所希望的PZT膜。此外，優(yōu)選地，在含有氧氣的環(huán)境中，以60(TC62(TC的溫度對(duì)PZT膜實(shí)施60秒鐘的熱處理。該熱處理去除吸附在PZT膜表面上的雜質(zhì)，提高電容器的特性。在此，也可以在氧氣中添加非活性氣體。另外，也可以對(duì)PZT膜進(jìn)行晶體化。接著，例如，通過濺射法，在PZT膜的整個(gè)面上形成非結(jié)晶鐵電膜。例如，形成膜厚為lnm30nm(例如20nm)的鐵電膜作為非結(jié)晶鐵電膜。在通過MOCVD形成鐵電膜的情況下，例如，作為鉛(Pb)供給用的有機(jī)源，使用將Pb(DPM)2(Pb(CH1902)2)溶解在THF溶液中而成的材料。另外，作為鋯(Zr)供給用的有機(jī)源，使用將Zr(DMHD)4(Zr((C9H1502)4)溶解在THF溶液中而成的材料。作為鈦(Ti)供給用的有機(jī)源，使用將Ti(O—iPr)2(DPM)2(Ti(C3H70)2(CnH1902)2)溶解在THF溶液中而成的材料。接著，如圖14(b)所示，在鐵電膜56上形成第一導(dǎo)電性氧化膜57。在形成第一導(dǎo)電性氧化膜57時(shí)，首先，通過濺射法，在鐵電膜56上形成厚度為20nm70nm的、在成膜時(shí)刻被晶體化的IrOj莫，例如，形成厚度為25nm的IrOj莫。成膜條件如下例如，將成膜溫度設(shè)為300'C，將Ar以及02用作為成膜氣體，將Ar的流量設(shè)為140sccm，將02的流量設(shè)為60sccm，將濺射功率設(shè)定為例如lkW左右。接著，通過RTA法對(duì)硅襯底30進(jìn)行熱處理。該熱處理使鐵電膜56完全被晶體化，補(bǔ)償用于構(gòu)成鐵電膜56的PZT膜中的氧缺損，同時(shí)也能夠使受到等離子損傷(plasmadamage)的第一導(dǎo)電性氧化膜56的膜質(zhì)恢復(fù)。關(guān)于RTA法的條件，將放置在加熱環(huán)境內(nèi)的襯底的溫度設(shè)定為725'C，向加熱環(huán)境內(nèi)，以200sccm的流量導(dǎo)入氧氣，以1800sccm的流量導(dǎo)入Ar，進(jìn)而將熱處理時(shí)間設(shè)為60秒鐘。接著，如圖14(c)所示，通過濺射法，在MX的第一導(dǎo)電性氧化膜57上形成IrOy的第二導(dǎo)電性氧化膜58，其厚度為50nm200nm。此時(shí)，將成膜溫度設(shè)定為30。C以上且IO(TC以下的溫度范圍，優(yōu)選50。C以上且75。C以下的范圍內(nèi)。優(yōu)選地，在成膜時(shí)刻，使IrOy被微晶體化，并使多個(gè)IrOy結(jié)合為石墻狀或柱狀，從而構(gòu)成第二導(dǎo)電性氧化膜58。此外，關(guān)于溫度范圍的細(xì)節(jié)，在第一實(shí)施方式中已經(jīng)進(jìn)行了說明，因此在此省略說明。在形成第二導(dǎo)電性氧化膜58時(shí)，使用Ir靶以及含有Ar和02的氣體。其前提是將此時(shí)的02與Ar的比例設(shè)定為比IrOx的第一導(dǎo)電性氧化膜57生長(zhǎng)時(shí)的02與Ar的比例高。將形成IrOy膜時(shí)的氣體流量例如設(shè)定為Ar的流量為100sccm，02的流量為100sccm。另外，例如，將濺射功率設(shè)定為lkW左右。在以上條件下形成的由IrOy構(gòu)成的第二導(dǎo)電性氧化膜58上不發(fā)生異常氧化，能夠得到規(guī)整的晶體膜。此時(shí)，為了抑制工序劣化，與第一實(shí)施方式同樣地使IrOy膜具有接近Ir02的化學(xué)計(jì)量組成的組成，使IrOy膜難以對(duì)氫氣發(fā)揮催化劑作用，從而抑制鐵電膜因氫自由基而被還原的問題，提高了電容器的耐氫氣性。此外，第一、第二導(dǎo)電性氧化膜57、58也可以不使用IrOx、IrOy或IrCb等材料，而選擇鉑(Pt)、銥(Ir)、釕(Ru)、銠(Rh)、錸(Re)、鋨(Os)、鈀(Pd)或其氧化物和SrRu03等導(dǎo)電性氧化物、或者它們中的某一個(gè)來形成層疊結(jié)構(gòu)。關(guān)于形成鐵電膜56、第一、第二導(dǎo)電性氧化膜57、58，可以采用第一實(shí)施方式所示的包括第二第五例的工序的方法。接著，通過RTA法對(duì)硅襯底30進(jìn)行熱處理。其條件如下例如，將襯底溫度設(shè)定為700。C，進(jìn)行熱處理的環(huán)境是以20sccm的流量導(dǎo)入了氧氣、以2000sccm的流量導(dǎo)入了Ar的環(huán)境，將對(duì)襯底進(jìn)行熱處理的時(shí)間設(shè)為60秒鐘。通過該熱處理，提高鐵電膜56以及第一、第二導(dǎo)電性氧化膜57、58的緊貼性，而且使結(jié)晶度比第二導(dǎo)電性氧化膜58穩(wěn)定，消除了氧缺損等損傷。接著，如圖15(a)所示，在由IrOy構(gòu)成的第二導(dǎo)電性氧化膜58上，形成厚度為50nm150nm的由Ir或Ru構(gòu)成的金屬膜59。在Ir的情況下，例如，將襯底溫度設(shè)定為40(TC，以199sccm的流量向成膜環(huán)境導(dǎo)入Ar，在這樣的條件下通過濺射法形成上述金屬膜59。因此，若將第一導(dǎo)電性氧化膜57、第二導(dǎo)電性氧化膜58分別作為第一層、第二層，則金屬膜59是第三層，且其構(gòu)成金屬為與第一層或第二層的構(gòu)成金屬相同或不同的貴金屬，或是含有貴金屬的合金，或是導(dǎo)電性貴金屬氧化物。如上所述的由IrOx構(gòu)成的第一導(dǎo)電性氧化膜57、由IrOy構(gòu)成的第二導(dǎo)電性氧化膜58、由Ir或Ru構(gòu)成的金屬膜59，共同成為電容器的上部電極膜。在對(duì)硅襯底30的背面進(jìn)行清洗后，如圖15(b)所示，通過濺射法，在構(gòu)成上部電極的金屬膜59上形成氧化鋁膜、氮化鈦膜，并將它們作為第一掩模材料層60a。進(jìn)而，通過使用TEOS氣體的CVD法，在第一掩模材料層60a上形成氧化硅膜，并將該氧化硅膜作為第二掩模材料層60b。接著，在第二掩模材料層60b上涂覆光致抗蝕劑，并使其曝光、顯影，從而在第四、第五導(dǎo)電性插件51、52上形成具有電容器平面形狀的島狀的抗蝕圖案R。然后，將抗蝕圖案R作為掩模，在第二掩模材料層60b上形成圖案。進(jìn)而，將形成有圖案的第二掩模材料層60b作為掩模，對(duì)第一掩模料層60a進(jìn)行蝕刻。如圖16(a)所示，將形成有圖案的第一、第二掩模材料層60a、60b用作為硬質(zhì)掩模M。在對(duì)第一掩模材料層60a進(jìn)行蝕刻后去除抗蝕圖案R。接著，如圖16(b)所示，通過將HBr、02、Ar以及C4F8的混合氣體作為蝕刻氣體的等離子體蝕刻,連續(xù)對(duì)未被硬質(zhì)掩模M覆蓋的部分的上部電極膜5759、PZT膜56以及下部電極膜55進(jìn)行干式蝕刻。由此，形成有圖案的上部電極膜5759成為電容器上部電極61，形成有圖案的鐵電膜56成為電容器電介質(zhì)膜56q，而且，形成有圖案的下部電極膜55成為電容器下部電極55q，由電容器上部電極61、電容器電介質(zhì)膜56q以及電容器下部電極55q構(gòu)成鐵電電容器Q2。接著，如圖17(a)所示，通過干式蝕刻或濕式蝕刻來去除第二掩模材料層60b。例如，將氟酸用作為濕式蝕刻的材料。接著，如圖17(b)所示，對(duì)未被鐵電電容器Q2覆蓋的部分的氧阻擋金屬膜54、導(dǎo)電性緊貼膜53以及第一掩模材料層60a進(jìn)行干式蝕刻，從而去除它們。進(jìn)而，如圖18(a)所示，通過濺射法，形成用于覆蓋鐵電電容器Q2的由Al203構(gòu)成的第一保護(hù)絕緣膜62，該第一保護(hù)絕緣膜62的厚度為20nm。此外，也可以通過ALD(atomiclayerexposition:原子層沉積)法來形成膜厚為2nm的氧化鋁膜作為第一保護(hù)絕緣膜62，另外，也可以通過濺射法形成PZT膜或TiOx膜作為第一保護(hù)絕緣膜62。接著，如圖18(b)所示，為了使受損的電容器電介質(zhì)膜56q的膜質(zhì)恢復(fù)，在含有氧氣的環(huán)境中對(duì)電容器電介質(zhì)膜56q實(shí)施恢復(fù)退火。雖然沒有特別限定該恢復(fù)退火的條件，但是在本實(shí)施方式中，將加熱爐內(nèi)的襯底溫度設(shè)為55(TC70(TC，在這樣的條件下進(jìn)行恢復(fù)退火。另外，在電容器電介質(zhì)膜56q為PZT的情況下，優(yōu)選在氧氣環(huán)境中以60(TC的襯底溫度進(jìn)行60分鐘的退火。進(jìn)而，如圖19(a)所示，形成用于覆蓋第一保護(hù)絕緣膜62以及鐵電電容器Q2的第二保護(hù)絕緣膜63。第二保護(hù)絕緣膜63作為氫阻擋膜發(fā)揮功能。此外，作為第二保護(hù)絕緣膜63，也可以通過CVD法形成厚度約為40nm的A1203。接著，如圖19(b)所示，在第二保護(hù)絕緣膜63上形成例如膜厚為1500nm的、由硅氧化物構(gòu)成的第三層間絕緣膜64。在襯底的整個(gè)面上，例如通過等離子體CVD法來形成硅氧化物。例如，使用TEOS氣體、氧氣和氦氣的混合氣體作為其原料氣體。此外，例如，也可以形成具有絕緣性的無機(jī)膜等作為第三層間絕緣膜64。接著，例如通過CMP法，對(duì)第三層間絕緣膜64的表面進(jìn)行平坦化處理。進(jìn)而，在使用N20氣體或N2氣體等而生成的等離子體環(huán)境中，對(duì)第三層間絕緣膜64進(jìn)行熱處理。熱處理的結(jié)果，去除第三層間絕緣膜64中的水分，并且使第三層間絕緣膜64的膜質(zhì)發(fā)生變化，使的水分難以進(jìn)入其中。然后，在第三層間絕緣膜64的整個(gè)面上，例如通過濺射法或CVD法形成阻擋膜(第三保護(hù)絕緣膜)65。例如，形成膜厚為20nm100nm的氧化鋁膜作為阻擋膜65。使形成在進(jìn)行過平坦化處理的第三層間絕緣膜64上的31阻擋膜65變得平坦。接著，如圖20(a)所示，在阻擋膜65的整個(gè)面上形成第四層間絕緣膜66。例如，利用TEOS氣體，通過等離子體CVD法形成膜厚為800nm1000nm的氧化硅膜作為第四層間絕緣膜66。此外，也可以形成SiON膜或氮化硅膜等來作為第四層間絕緣膜66。然后，例如通過CMP法，對(duì)第四層間絕緣膜66的表面進(jìn)行平坦化處理。進(jìn)而，如圖20(b)所示，在鐵電電容器Q2上形成第六第八導(dǎo)電性插件6970。通過以下的工序來形成第六第八導(dǎo)電性插件6970。首先，在第四層間絕緣膜66上形成抗蝕圖案(未圖示)，該抗蝕圖案在鐵電電容器Q2的上方具有開口部。然后，將該抗蝕圖案用作為掩模，對(duì)從第四層間絕緣膜66到第三層間絕緣膜64的部分進(jìn)行蝕刻，由此在鐵電電容器Q2的電容器上部電極60上形成通孔66a。由此，使第二保護(hù)絕緣膜63從通孔66a露出。在去除抗蝕圖案后，將硅襯底30放置在氧環(huán)境中，并以45(TC的溫度對(duì)硅襯底30進(jìn)行熱處理。由此，使得隨著形成第一通孔66a而在電容器電介質(zhì)膜56q上發(fā)生的氧缺損恢復(fù)。然后，通過與通孔66a的形成方法相同的方法，對(duì)從第四層間絕緣膜66到第三層間絕緣膜42的部分進(jìn)行蝕刻，從而在位于p阱32的中央?yún)^(qū)域上的第一導(dǎo)電性插件45a的上方形成接觸孔66b。由此，使防氧化膜46從接觸孔66b露出。接著，經(jīng)由通孔66a對(duì)防氧化膜46進(jìn)行濕式蝕刻，由此使電容器上部電極60的上表面露出。另外，經(jīng)由接觸孔66b對(duì)第一、第二保護(hù)絕緣膜62、63進(jìn)行局部蝕刻，由此使第一導(dǎo)電性插件45a的上表面露出。然后，在通孔66a和接觸孔66b的表面上形成單層的TiN膜作為緊貼膜67。通過濺射法形成Ti膜，并通過MOCVD法在其上形成TiN膜，由此形成二層結(jié)構(gòu)的緊貼膜67。在這樣的情況下，為了從TiN膜去除碳，需要在含有氮?dú)夂蜌錃獾幕旌蠚怏w中進(jìn)行處理。但是，在本實(shí)施方式中，電容器上部電極60的最上層即金屬膜59由具有氫阻擋功能的Ir膜構(gòu)成，因此不會(huì)發(fā)生電容器上部電極60被還原的問題。然后，通過CVD法，在緊貼膜67上生長(zhǎng)W膜68，由此在通孔66a和接觸孔66b中嵌入W膜68。接著，通過CMP去除第四層間絕緣膜66上的W膜68以及緊貼膜67。由此，將殘留在接觸孔66b內(nèi)的W膜68作為第六導(dǎo)電性插件69，而且，將殘留在通孔66a內(nèi)的W膜68作為通孔插件(viaplug)70。接著，例如，通過濺射法，在第四層間絕緣膜66上順序形成膜厚為60nm的Ti膜、膜厚為30nm的TiN膜、膜厚為360nm的AlCu合金膜、膜厚為5nm的Ti膜、以及膜厚為70nm的TiN膜。其結(jié)果，形成由Ti膜、TiN膜、AlCu合金膜、Ti膜以及TiN膜構(gòu)成的層疊膜。接著，如圖21所示，利用光刻技術(shù)，在層疊膜上形成圖案。由此，形成由層疊膜構(gòu)成的布線(第一金屬布線層)。即，形成與通孔插件70連接的布線72、與第六導(dǎo)電性插件69連接的導(dǎo)電性焊盤73等。布線72經(jīng)由接觸孔66a而與上部電極61連接，進(jìn)一步與第一、第二導(dǎo)電性氧化膜57、58連接。該連接包括電連接。然后，進(jìn)一步形成層間絕緣膜、接觸插件以及從下開始第二第五層以后的布線等。然后，形成例如由TEOS氧化膜以及SiN膜構(gòu)成的覆蓋膜，從而完成具有鐵電電容器的鐵電存儲(chǔ)器。省略其詳細(xì)說明。以下，對(duì)具有如上所述的結(jié)構(gòu)的本實(shí)施方式的鐵電電容器Q2的電特性進(jìn)行說明。在此，使lrOy的組成y-2，即由Ir02構(gòu)成第二導(dǎo)電性氧化膜58。將成膜溫度設(shè)定為如下的兩種條件I、II，來制作了IrOj莫。I.不控制晶片(硅襯底)溫度，在初始狀態(tài)下，在室溫下形成M)2膜。即，不控制靜電卡盤(ElectrostaticChuck)的溫度。在這樣的情況下，在Ir02膜的生長(zhǎng)過程中，晶片的溫度緩緩上升。(W/OES)。II，將生長(zhǎng)Ir02膜時(shí)的多個(gè)晶片的各溫度分別設(shè)定為25、50、60、75以及10(TC，來生成了多個(gè)試料。針對(duì)在這些條件下形成的多個(gè)鐵電電容器Q2,在圖21所示的形成了第一層布線72后的狀態(tài)下分別測(cè)定電特性，進(jìn)而，在形成了第五層布線(未圖示)后的、工序結(jié)束(Processout)的狀態(tài)下測(cè)定了電特性。圖22表示針對(duì)在不同生長(zhǎng)溫度條件下形成了用于構(gòu)成電容器上部電極61的第二導(dǎo)電性氧化膜58即lr02膜時(shí)的多個(gè)鐵電電容器Q2測(cè)定的交換電量(反轉(zhuǎn)電荷量)Qsw。圖中的W/OES表示在上述(I)條件下形成了第二導(dǎo)電性氧化膜58的情況。此外，將測(cè)定反轉(zhuǎn)電荷量時(shí)的施加電壓設(shè)為士1.8V。生成了大小不同的兩種試料作為鐵電電容器Q2的試料。第一種是如下的分離(Discrete)的試料，艮卩，在硅襯底1上，彼此孤立地生成了平面形狀為50pmx5(^m的正方形的相同的電容器，生成的著電容器數(shù)目為56個(gè)。用Qsw(SQ)表示其交換電量。第二種是如下的單元陣列(CellArray)，g卩，生成了將5152個(gè)平面形狀為0.7pmx0.7^im的相同的電容器密集而形成的單元區(qū)域，生成的單元區(qū)域的數(shù)目為56個(gè)，用Qsw(CA)表示其交換電量。從圖22可知，在不控制用于構(gòu)成第二導(dǎo)電性氧化膜58的IrOj莫的成膜溫度或者在25'C的溫度下進(jìn)行成膜的情況下，Qsw(CA)的交換電量減小。交換電量減小的原因在于，在不控制用于構(gòu)成第二導(dǎo)電性氧化膜58的Ir02膜的成膜溫度或者在25'C的溫度下進(jìn)行成膜的情況下，IrOj莫為非結(jié)晶狀，因其后的熱處理，在膜中容易產(chǎn)生空穴。例如，如圖23的參考鐵電電容器所示，在生長(zhǎng)第二導(dǎo)電性氧化膜58a時(shí)，不進(jìn)行溫度控制而改變成膜功率，從而在下層部58b上形成非結(jié)晶膜，在上層部58c上形成柱狀結(jié)構(gòu)的晶體膜58c。上層部被晶體化的原因在于，根據(jù)功率變化，成膜時(shí)的襯底溫度上升。在這樣的情況下，在第二導(dǎo)電性氧化膜58a上不會(huì)發(fā)生異常生長(zhǎng)。若在具有這樣的層結(jié)構(gòu)的第二導(dǎo)電性氧化膜58a上形成Ir金屬膜59，進(jìn)而，在Ir金屬膜59上形成由TiN和氧化硅TEOS膜的層疊結(jié)構(gòu)構(gòu)成的硬質(zhì)掩模，則由于硬質(zhì)掩模生長(zhǎng)時(shí)的熱處理，使得第二層導(dǎo)電性氧化膜58a的非結(jié)晶的下層部58b被晶體化。g卩，作為下層部58b的Ir02的非結(jié)晶部分的晶體緩緩生長(zhǎng)，同時(shí)在晶體之間生成氧缺損等空缺58v。這些空缺58v是氫氣或水的侵入路徑，因此在將多層布線形成在鐵電電容器上方的工序中，氫氣等浸入到第二導(dǎo)電性氧化膜58a以及第一導(dǎo)電性氧化膜中，由此使鐵電膜57劣化，因此使電特性劣化。而且，在多層布線工序中，在鐵電電容器中容易發(fā)生膜剝離。進(jìn)而，如圖20(b)所示，當(dāng)在上部電極61上形成W插件70時(shí)，需要在高溫、還原環(huán)境中形成W膜。進(jìn)行上述成膜時(shí)生成的氫氣大部分被作為W插件的膠膜的TiN阻塞，但是，若過剩地供給氫氣，則氫氣越過TiN塊而進(jìn)入電容器上部電極61，從而使電容器上部電極的IrOx還原，導(dǎo)致體積收縮(shrink)，在W插件70的膠膜67和電容器上部電極61之間生成空隙。因此，導(dǎo)致電容器上部電極61的接觸電阻不穩(wěn)定。形成第五層布線后的參考鐵電電容器的TEM照片如圖24所示。在上部電極的第二層Ir02上存在大量的空穴。這些空穴的耐氫氣能力和耐水能力較低，在其后的工序中引起鐵電膜的劣化。相對(duì)于此，在本發(fā)明的實(shí)施方式中，如圖25(a)所示，將成膜溫度控制為5(TC75'C，從而使第二導(dǎo)電性氧化膜58成為穩(wěn)定的微晶體Ir02。粒子直徑為20nm50nm左右的小的晶體粒以石墻狀或柱狀接合，從而構(gòu)成微晶體Ir02，在該微晶體Ir02中氧缺損的空缺58v較少。因此，第二導(dǎo)電性氧化膜58內(nèi)的氫氣和水的浸入路徑非常窄或幾乎不存在。因此，即使氫氣透過金屬膜59而進(jìn)入到第二導(dǎo)電性氧化膜58，也不會(huì)使氫氣和水順利透過第一導(dǎo)電性氧化膜57，從而抑制鐵電膜56的劣化。通過其后的熱處理，第二導(dǎo)電性氧化膜58內(nèi)的微晶體被晶體化，圖25(b)所示，成為大致柱狀。如圖8圖11所示，在第一實(shí)施方式中，在成膜溫度為10(TC以上時(shí)，構(gòu)成本實(shí)施方式的第二導(dǎo)電性氧化膜58的Ir02在生長(zhǎng)時(shí)的結(jié)構(gòu)是晶體、或者晶體和微晶體混在一起的結(jié)構(gòu)，因此容易發(fā)生異常生長(zhǎng)。當(dāng)在IrOj莫中存在空穴或異常生長(zhǎng)時(shí)，電容器的耐工序劣化能力減弱。另一方面，在lr02的成膜溫度為6(TC附近的情況下，1102是粒子直徑為35nm45nm的均勻的微晶體，即使其后進(jìn)行熱處理，也成為均勻的石墻狀或柱狀的晶體，因此使耐工序劣化能力提高。由于以上理由，在圖22中，以60'C附近的溫度形成的第二導(dǎo)電性氧化膜58的電容器交換電量最大。另外，得到了如下結(jié)果在相同條件下形成的電容器的電特性在工序結(jié)束后也不變。另外，該交換電量的非平衡如圖26所示。根據(jù)圖26可知，以50'C以上的溫度形成的電容器的非平衡變小。即，磁滯的偏離較少，能夠提高電容器的耐印記(Imprint)特性。參照?qǐng)D27，用Qsw-((N—U)+(P—D))/2)表示交換電量Qsw，用Assy=((N—U)—(P—D))/2)表示非平衡Assy。測(cè)定了鐵電存儲(chǔ)器中的鐵電電容器的施加電壓和反轉(zhuǎn)電荷量Qsw之間的關(guān)系，結(jié)果得到了如圖26所示的特性。圖28(a)是上述分離結(jié)構(gòu)的鐵電電容器的特性圖，圖28(b)是上述單元陣列結(jié)構(gòu)的鐵電電容器的特性圖。根據(jù)圖28(a)、(b)可知，在以50。C75。C的溫度形成的第二導(dǎo)電性氧化膜的電容器中，在從低的施加電壓到飽和的施加電壓的范圍內(nèi)，得到高反轉(zhuǎn)電荷量Q^，并且其梯度逐漸變大。這說明以50'C75"C的溫度形成的第二導(dǎo)電性氧化膜的鐵電電容器，其在工序中的抗劣化能力較強(qiáng)，非常適于以低電壓進(jìn)行工作的鐵電存儲(chǔ)器。從以上結(jié)果可知，在本實(shí)施方式中，形成在鐵電膜55上的由IrOx構(gòu)成的第一導(dǎo)電性氧化膜56能夠改善上部電極61和鐵電膜55之間的界面。另外，在形成于第一導(dǎo)電性氧化膜58上的、由氧化度高的微晶體的IrOy構(gòu)成的第二導(dǎo)電性氧化膜58內(nèi)，難以生成空穴，從而防止上部電極61內(nèi)的IrOy的空心(空穴)現(xiàn)象。由此，抑制了第二導(dǎo)電性氧化膜58的膜質(zhì)因其后的工序而劣化，消除了氧化銥的異常生長(zhǎng)，得到規(guī)整的晶體化上部電極。而且，這樣的鐵電電容器非常適合于下一代的以低電壓進(jìn)行工作的鐵電存儲(chǔ)器。(第三實(shí)施方式)圖29、圖30是表示本發(fā)明第二實(shí)施方式的鐵電存儲(chǔ)器(半導(dǎo)體器件)及其制造方法的剖面圖。此外，在圖29、圖30中，與圖12圖21相同的附圖標(biāo)記表示相同的要素。首先，如圖13(a)所示，直至在第二層間絕緣膜47上形成導(dǎo)電性插件51、52為止，使用與第二實(shí)施方式相同的工序。若使用CMP來形成導(dǎo)電性插件51、52，則導(dǎo)電性插件51、52的上表面的高度一般低于第二層間絕緣膜47的上表面，在導(dǎo)電性插件51、52的周圍的第二層間絕緣膜47上容易形成凹凸(recess)。凹凸的深度為20nm50nm，典型的深度約為50nm左右。凹凸對(duì)順序形成在第二層間絕緣膜47上的從基底導(dǎo)電膜53到鐵電膜56為止的多個(gè)膜的各自的面取向產(chǎn)生影響，但是通過以下的工序能夠減少該影響。因此，接著，如圖29(a)所示，用氨(NH3)等離子體對(duì)第二層間絕緣膜47的表面進(jìn)行處理，從而使NH基與第二層間絕緣膜47的表面的氧原子結(jié)合。在與NH基結(jié)合的第二層間絕緣膜47的表面上，當(dāng)在其上方堆積用于構(gòu)成基底導(dǎo)電膜53的Ti原子時(shí)，第二層間絕緣膜47的氧原子難以捕獲Ti原子，Ti原子能夠在第二層間絕緣膜47的表面上自由移動(dòng)。其結(jié)果，如圖29(b)所示，在第二層間絕緣膜47上形成自組織成為(002)取向的Ti膜53a。在上述氨等離子體處理中，例如使用在距離硅襯底30約9mm(350mils)的位置具有對(duì)置電極(未圖示)的平行平板型的等離子體處理裝置。而且，以350sccm的流量向?qū)毫φ{(diào)整為266Pa(2Torr)、使襯底溫度保持400°C的處理容器供給氨氣，以100W的功率向硅襯底30側(cè)供給13.56MHz的高頻，另外，以55W的功率向?qū)χ秒姌O供給350kHz的高頻，供給高頻的時(shí)間均為60秒鐘，由此能夠執(zhí)行上述氨等離子體處理。另夕卜，Ti膜的形成條件如下例如，在將硅襯底30和Ti靶之間的距離設(shè)定為60mm的濺射裝置中，將Ar環(huán)境的壓力設(shè)定為0.15Pa，將襯底溫度設(shè)定為20'C,而且，向靶和襯底之間供給2.6kW的濺射DC功率，供給時(shí)間為35秒鐘。由此，在第二層間絕緣膜47上形成較強(qiáng)的(002)取向的Ti膜53a。Ti膜53a的厚度例如為100nm。接著，將硅襯底30放置在氮?dú)猸h(huán)境中，并在襯底溫度為650。C、處理時(shí)間為60秒鐘的條件下，通過RTA進(jìn)行熱處理，由此使Ti膜53a氮化。由此，如圖30(a)所示，在第二層間絕緣膜47上形成由(111)取向的TiN構(gòu)成的基底導(dǎo)電膜53。基底導(dǎo)電膜53的厚度優(yōu)選100300nm。在本實(shí)施方式中，其厚度約為100nm。此外，基底導(dǎo)電膜53不僅限于氮化鈦膜，也可以形成鎢膜、硅膜以及銅膜中的任一個(gè)來作為基底導(dǎo)電膜53。然而，根據(jù)凹凸47r的深度或Ti膜53a的形成條件，在由TiN構(gòu)成的基底導(dǎo)電膜53的上表面上形成凹部。在圖30(b)示出了該凹部。這樣的凹部有可能使形成在基底導(dǎo)電膜53上方的鐵電膜56的結(jié)晶度劣化。因此，在本實(shí)施方式中，如圖30(b)所示，通過CMP法，對(duì)基底導(dǎo)電膜53的上表面進(jìn)行研磨，從而使其變得平坦，去除上述凹部。雖然沒有特別限定了在該CMP中使用的研磨劑，但是在本實(shí)施方式中，使用CabotMicroelectronicsCorporation制的SSW2000(商品名)。因研磨誤差，導(dǎo)致通過CMP進(jìn)行了處理的基底導(dǎo)電膜53的厚度在硅襯底的30面內(nèi)或各個(gè)硅襯底30上有偏差。考慮到該偏差，在本實(shí)施方式中，通過控制研磨時(shí)間將50nm100nm作為CMP后的基底導(dǎo)電膜53的厚度的目標(biāo)值，優(yōu)選50nm。處于被研磨的狀態(tài)的基底導(dǎo)電膜53的上表面因研磨而容易變形。而且，若在晶體已變形的基底導(dǎo)電膜53的上方形成電容器的下部電極55，則下部電極55會(huì)受到該變形的影響，因此其結(jié)晶度會(huì)被劣化，而且使其上的鐵電膜56的鐵電特性劣化。因此，如圖30(b)所示，使基底導(dǎo)電膜53的研磨面暴露在,3等離子體中，由此使得基底導(dǎo)電膜56的晶體變形不會(huì)傳遞至形成在基底導(dǎo)電膜53上方的膜。由此，使構(gòu)成其后形成的氧擴(kuò)散阻擋膜54的元素在基底導(dǎo)電膜53的上表面上容易移動(dòng)，氧擴(kuò)散阻擋膜54的晶體方位變得良好。因此，氧擴(kuò)散阻擋膜54上的下部電極55、鐵電膜56的鐵電特性變得良好。如上述，使基底導(dǎo)電膜53的研磨面暴露在NH3等離子體中后的工序與第二實(shí)施方式相同。因此，根據(jù)本實(shí)施方式，能夠改善基底電極55、鐵電膜56的晶體方位，而且能夠得到與第二實(shí)施方式相同的效果。(第四實(shí)施方式)圖31、圖32是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖。此外，在圖31、圖32中，與圖12圖21相同的附圖標(biāo)記表示相同的要素。首先，如圖30(a)所示，直至在第二層間絕緣膜47上形成基底導(dǎo)電膜53為止的工序與第三實(shí)施方式相同。然后，如圖31(a)所示，通過CMP法對(duì)基底導(dǎo)電膜53進(jìn)行研磨，僅在插件51、52上以及其周邊的凹凸47r上殘留該基底導(dǎo)電膜53。然后，如圖31(b)所示，對(duì)導(dǎo)電性插件51、52上的基底導(dǎo)電膜35和第二層間絕緣膜47實(shí)施氨等離子體處理。由此，如圖32(a)所示，形成在基底導(dǎo)電膜53以及第二層間絕緣膜47上的氧擴(kuò)散阻擋層54的晶體方位變得良好，與第三實(shí)施方式同樣地，形成在其上的下部電極膜55、鐵電膜56的晶體方位也變得良好。如上述，使基底導(dǎo)電膜53以及第二層間絕緣膜47的研磨面暴露在NH3等離子體中后的工序與第三實(shí)施方式相同，經(jīng)過該工序，形成如圖32(b)所示的結(jié)構(gòu)的半導(dǎo)體器件。(第五實(shí)施方式)圖33、圖34是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的形成工序的剖面圖。此外，在圖33、圖34中，與圖12圖21相同的附圖標(biāo)記表示相同的要素。首先，如圖12(a)所示，從在硅襯底30上形成STI31、p阱32后到形成第一層間絕緣膜42為止的工序與第一實(shí)施方式相同。然后，如圖33(a)所示，通過光刻法，在覆蓋絕緣膜41和第一層間絕緣膜42上形成圖案，從而形成分別使p阱32兩側(cè)附近的第二、第三源極/漏極擴(kuò)散區(qū)域37、38露出的第二、第三接觸孔42b、42c，并在這些接觸孔中形成導(dǎo)電性插件45b、45c。導(dǎo)電性插件45b、45c的形成方法與第一實(shí)施方式相同。接著，直接在第一層間絕緣膜42上形成基底導(dǎo)電膜53，并在其上形成氧擴(kuò)散阻擋膜54。在形成基底導(dǎo)電膜53時(shí)，可以采用與第三、第四實(shí)施方式相同的方法。接著，如圖33(b)所示，通過與第二實(shí)施方式相同的工序來形成從基底導(dǎo)電膜53到第一層間絕緣膜64為止的結(jié)構(gòu)。接著，如圖34(a)所示，通過光刻法，在p阱32的中央附近的源極/漏極區(qū)域36上，從第三層間絕緣膜64開始進(jìn)行局部蝕刻，一直蝕刻到覆蓋絕緣膜41，從而形成接觸孔64a。然后，在接觸孔64a中嵌入導(dǎo)電性插件79。通過與第二實(shí)施方式的第四導(dǎo)電性插件69的形成方法相同的方法來形成導(dǎo)電性插件79。進(jìn)而，通過與第二實(shí)施方式相同的方法，在鐵電電容器Q2上形成通孔64b。然后，如圖34(b)所示，在第三層間絕緣膜64上形成經(jīng)由通孔64a而與電容器上部電極61連接的布線72。根據(jù)以上的實(shí)施方式，在第三層間絕緣膜64上形成一次導(dǎo)電性插件79即可，與第二實(shí)施方式相比，使工序簡(jiǎn)短。此外，在上述實(shí)施方式中，將PZT用作為鐵電膜，但是，例如，也可以通過熱處理形成晶體結(jié)構(gòu)為Bi層狀結(jié)構(gòu)或鈣鈦礦結(jié)構(gòu)的膜。作為這樣的膜，除了PZT膜以外，還可以列舉摻雜了微量的La、Ca、Sr和/或Si等的PZT、SBT、BLT以及Bi系列層狀化合物等的通式為XY03(X、Y為元素)的膜。另夕卜，用溶膠-凝膠法(sol-gelmethod)、有機(jī)金屬分解法、CSD(ChemicalSolutionDeposition:化學(xué)溶液沉積)法、化學(xué)氣相蒸鍍法、外延生長(zhǎng)法、濺射法、MOCVD法中的任意一種方法來形成鐵電膜。(第六實(shí)施方式)除了鐵電電容器的上部電極的形成工序以外，本發(fā)明第六實(shí)施方式的半導(dǎo)體器件的形成工序與第二實(shí)施方式大致相同。因此，以下，對(duì)上部電極的形成工序進(jìn)行說明。首先，如圖14(a)所示的直至在硅襯底30的上方形成鐵電膜56為止的工序與第二實(shí)施方式相同。接著，如圖35(a)所示，在鐵電膜56上形成第一導(dǎo)電性氧化膜57。在形成第一導(dǎo)電性氧化膜57時(shí)，首先，通過濺射法，在鐵電膜56上形成厚度為20nm70nm的、在成膜時(shí)刻被晶體化的IrOx膜，例如，形成25nm或50nm的IrOx膜。其成膜條件如下例如，將成膜溫度設(shè)為300°C，將Ar和02用作為成膜氣體，將Ar的流量設(shè)定為140sccm，將02的流量設(shè)定為60sccm，將濺射功率例如設(shè)定為lkW左右。在形成第一導(dǎo)電性氧化膜57時(shí)，不在晶片載物臺(tái)上用靜電卡盤來夾緊硅襯底30。接著，用RTA法對(duì)硅襯底30進(jìn)行熱處理。該熱處理使鐵電膜56完全被晶體化，補(bǔ)償用于構(gòu)成鐵電膜56的PZT膜中的氧缺損，并且還能夠使受到等離子體損傷的第一導(dǎo)電性氧化膜56的膜質(zhì)恢復(fù)。RTA法的條件如下將放置在加熱環(huán)境內(nèi)的襯底溫度設(shè)定為725°C，向加熱環(huán)境內(nèi)，以200sccm的流量導(dǎo)入氧氣，以1800sccm的流量導(dǎo)入Ar，而且將熱處理時(shí)間設(shè)為60秒鐘。接著，如圖35(b)所示，通過濺射法，在lrOx的第一導(dǎo)電性氧化膜57上形成IrOy的第二導(dǎo)電性氧化膜58，其厚度為50nm200nm，優(yōu)選100nm180nm，更優(yōu)選125nm以上且150nm以下。此時(shí)，將成膜溫度設(shè)定為30°C以上且IOO'C以下的溫度范圍，優(yōu)選設(shè)定為5(TC以上且75'C以下的范圍內(nèi)，更優(yōu)選設(shè)定為6(TC。優(yōu)選地，在成膜時(shí)刻，IrOy被微晶體化，并使多個(gè)IrOy以石墻狀或柱狀結(jié)合，從而構(gòu)成第二導(dǎo)電性氧化膜58。在此，為了將成膜溫度設(shè)定為例如60°C，用靜電卡盤ES固定硅襯底30。在以上條件下形成的由IrOy構(gòu)成的第二導(dǎo)電性氧化膜58上不發(fā)生異常氧化，成為規(guī)整的晶體膜。此時(shí)，為了抑制工序劣化，與第一實(shí)施方式同樣地使IrOy膜具有接近Ir02的化學(xué)計(jì)量組成的組成，使IrOy膜難以對(duì)氫氣發(fā)揮催化劑作用，抑制了鐵電膜56因氫自由基而被還原的問題，提高了電容器的耐氫氣性。此外，也可以由第二實(shí)施方式的材料或?qū)盈B結(jié)構(gòu)來構(gòu)成第一、第二導(dǎo)電性氧化膜57、58。另外，在形成鐵電膜56、第一、第二導(dǎo)電性氧化膜57、58時(shí)，可以采用包括第一實(shí)施方式所示的第二第五例的工序的方法。接著，通過RTA法對(duì)硅襯底30進(jìn)行熱處理。其條件如下例如，將襯底溫度設(shè)定為70(TC，向環(huán)境內(nèi)，以20sccm的流量導(dǎo)入氧氣，以2000sccm的流量導(dǎo)入Ar，將襯底的熱處理時(shí)間設(shè)為60秒鐘。通過進(jìn)行該熱處理，提高鐵電膜56以及第一、第二導(dǎo)電性氧化膜57、58的緊貼性，并且使第二導(dǎo)電性氧化膜58的結(jié)晶度更加穩(wěn)定，消除了氧缺損等損傷。接著，如圖35(c)所示，在由IrOy構(gòu)成的第二導(dǎo)電性氧化膜58上形成厚度為50nm150nm的金屬膜59，該金屬膜59由Ir或Ru等貴金屬或者含有貴金屬的材料構(gòu)成。在Ir的情況下，例如，將襯底溫度設(shè)定為40(TC，以199sccm的流量向成膜環(huán)境內(nèi)導(dǎo)入Ar，并通過濺射法形成。以上的金屬膜59、第二導(dǎo)電性氧化膜58以及第一導(dǎo)電性氧化膜57構(gòu)成鐵電電容器的上部電極61的至少一部分。其后的工序采用與第二實(shí)施方式相同的方法。接著，關(guān)于構(gòu)成上部電極的第二導(dǎo)電性氧化膜58的膜厚，通過與現(xiàn)有技術(shù)進(jìn)行比較來進(jìn)行說明。首先，為了將現(xiàn)有技術(shù)和本實(shí)施方式的用于構(gòu)成鐵電電容器的上部電極進(jìn)行比較，將四種第一第四上部電極分別形成在不同的晶片上。在上述專利文獻(xiàn)2所記載的條件下形成第一上部電極。該方法包括如下工序在與本實(shí)施方式相同的條件下形成膜厚為50nm的、成為第一導(dǎo)電氧化性膜的IrOx，然后進(jìn)行熱處理，然后形成成為第二導(dǎo)電性氧化膜的IrOy。在這樣的情況下，在成膜室內(nèi)，不靜電夾緊襯底，而將其放置在載物臺(tái)上。IrOy的形成工序包括如下兩個(gè)步驟首先，將Ar的流量設(shè)定為100sccm，將02的流量設(shè)定為100sccm，將成膜功率設(shè)定為lkW，來形成厚度為75nm的IrOy，然后，將上述成膜功率變更為2kW，來形成厚度為25nm的IrOy。由此，形成總厚度為100nm的第二導(dǎo)電性氧化膜。在成膜途中提高成膜功率的原因在于，若將厚度為100nm的IrOy膜全部在lkW的成膜功率下進(jìn)行成膜，則IrOy的氧化度變高，表面會(huì)異常生長(zhǎng)。在現(xiàn)有方法中，在形成IrOy膜時(shí)，不靜電夾緊襯底，而將該襯底放置在晶片載物臺(tái)上，因此襯底溫度在成膜中上升。例如，在兩個(gè)步驟的條件下生長(zhǎng)了厚度為100nm的IrOy膜后，由于成膜用等離子體的影響，襯底溫度達(dá)到10(TC以上。然后，以與第二實(shí)施方式相同的方法進(jìn)行熱處理，進(jìn)而在第二導(dǎo)電性氧化膜上形成Ir的第三導(dǎo)電性膜，其厚度為100nm。以這樣的方法形成的第一上部電極依次包括厚度為50nm的IrOj莫、厚度為100nm的IrOy膜、厚度為100nm的Ir膜，其總膜厚為250nm。第二、第三以及第四上部電極分別構(gòu)成本實(shí)施方式的半導(dǎo)體器件內(nèi)的鐵順序形成厚度為50nm的IrOj莫、厚度為100nm的IrOy膜、厚度為100nm的Ir膜來構(gòu)成第二上部電極。順序形成厚度為25nm的IrOx膜、厚度為125nm的IrOy膜、厚度為100nm的Ir膜來構(gòu)成第三上部電極。順序形成厚度為25nrn的IrOj莫、厚度為150nrn的IrOy膜、厚度為75nm的Ir膜來構(gòu)成第四上部電極。以上的第二第四上部電極的總膜厚與第一上部電極的總膜厚相同，但是，在形成IrOy膜時(shí)，通過靜電卡盤將襯底保持在晶片載物臺(tái)上，從而使襯底的溫度達(dá)到第二實(shí)施方式的60°C，因此第二第四上部電極的IrOy膜的膜質(zhì)不同于第一上部電極的IrOy膜。即，若使靜電卡盤ON來使用它，則形成IrOy膜時(shí)的成膜溫度的上升會(huì)得以抑制。在形成以上四種上部電極后，與第二實(shí)施方式同樣地實(shí)施從在各晶片上形成金屬膜59到形成5層結(jié)構(gòu)的金屬布線為止的工序，并在工序結(jié)束后進(jìn)行了監(jiān)視器測(cè)定。成為測(cè)定對(duì)象的監(jiān)視器是四種鐵電電容器，在分別不同的晶片上形成有多個(gè)鐵電電容器。第一監(jiān)視器的鐵電電容器具有第一上部電極，第二監(jiān)視器的鐵電電容器具有第二上部電極，第三監(jiān)視器的鐵電電容器具有第三上部電極，第四監(jiān)視器的鐵電電容器具有第四上部電極。這些監(jiān)視器的形狀分別為0.7^imX0.7^im的平面形狀，這些監(jiān)視器是容易發(fā)生工序劣化的單比特監(jiān)視器。圖36A、圖36B、圖36C、圖36D分別表示形成在各晶片的多個(gè)位置上的多個(gè)監(jiān)視器即多個(gè)鐵電電容器的反轉(zhuǎn)電荷量的測(cè)定結(jié)果分布。另外，在圖37示出了這些反轉(zhuǎn)電荷量的各晶片面內(nèi)分布的中心值和中心值士3a(標(biāo)準(zhǔn)偏差)的比較結(jié)果。如圖36A、圖37所示，具有用現(xiàn)有方法形成的第一上部電極的各個(gè)第一監(jiān)視器的單比特反轉(zhuǎn)電荷量Qsw。非常低，Qsw。的晶片面內(nèi)分布的偏移也大。這是因?yàn)?，第一上部電極的耐工序劣化能力低。若耐工序劣化能力低，則在用于形成電容器后的多層布線結(jié)構(gòu)的形成工序中，在層間絕緣膜中所含的水或氫氣會(huì)浸入第一上部電極，進(jìn)而會(huì)破壞其下方的鐵電膜的強(qiáng)介電性。由此，針對(duì)第一監(jiān)視器而言，晶片面內(nèi)的反轉(zhuǎn)電荷量Qsw。整體上較小，而且，在晶片內(nèi)，低于15^iC/cn^的監(jiān)視器占一半左右。另一方面，本實(shí)施方式的多個(gè)第二監(jiān)視器的每一個(gè)的單比特反轉(zhuǎn)電荷量Q,具有圖36B、圖37所示的特性，與現(xiàn)有結(jié)構(gòu)的第一監(jiān)視器的特性相比，有大幅度的提高。然而，若觀察表示單比特反轉(zhuǎn)電荷量的面內(nèi)分布的圖36B，則還存在一些單比特反轉(zhuǎn)電荷量Q^。低于15^C/cm2的小的監(jiān)視器。本實(shí)施方式的多個(gè)第三監(jiān)視器的每一個(gè)的單比特反轉(zhuǎn)電荷量Qsw。具有如圖36C、圖37所示的特性，與第二監(jiān)視器的特性相比，單比特反轉(zhuǎn)電荷量的面內(nèi)分布、中心值都有提高。另外，在圖36C中，單比特反轉(zhuǎn)電荷量Q謂在全部區(qū)域內(nèi)均為20pC/cm2以上，低于25pC/cm2的區(qū)域只有一個(gè)。其原因在于，通過使第三監(jiān)視器的上部電極的IrOj莫比第二監(jiān)視器的上部電極的IrOj莫薄，在形成IrOx膜后進(jìn)行熱處理時(shí)，能夠向IrOj莫和鐵電膜的界面供給大量的氧氣；通過將IrOy膜的膜厚設(shè)為125nm，g卩，使IrOy膜的厚度大于第二監(jiān)視器的IrOx膜的厚度，能夠減小催化劑效果。因此，優(yōu)選盡量使IrOx的第一導(dǎo)電性氧化膜較薄，另外，盡量使IrOy的第二導(dǎo)電性氧化膜較厚。但是，若第二導(dǎo)電性氧化膜過厚，相反容易發(fā)生劣化。通過采用這樣的上部電極的結(jié)構(gòu)，使單比特監(jiān)視器的反轉(zhuǎn)電荷量Q，與通常的單元陣列一樣，幾乎不存在工序劣化。本實(shí)施方式的多個(gè)第四監(jiān)視器的每一個(gè)的單比特反轉(zhuǎn)電荷量Qsw。具有圖36D、圖37所示的特性，晶片上的各單比特反轉(zhuǎn)電荷量Q^。的中心值與第三監(jiān)視器大致相同。但是，從表示單比特反轉(zhuǎn)電荷量的面內(nèi)分布的圖36D可知，反轉(zhuǎn)電荷量Q歸低于25pC/cn^3(^C/cn^的第四監(jiān)視器只有一個(gè)，其他均為30pC/cm2以上且45pC/cm2以下，較大。而且，如圖37所示，第四監(jiān)視器的士3cy比第三監(jiān)視器小。3ct小意味著與第三監(jiān)視器相比，改善了第四監(jiān)視器的單比特反轉(zhuǎn)電荷量Qsw。的晶片面內(nèi)分布的偏移。由此，若使用第四監(jiān)視器，則能夠進(jìn)一步抑制整個(gè)晶片面的電容器特性的劣化，由此劇減裝置的單比特不良問題，能夠大幅提高成品率以及保持特性。因此，第四監(jiān)視器的形成條件及其結(jié)構(gòu)的采用可以說是對(duì)鐵電電容器制造非常有效的方法以及結(jié)構(gòu)。然而，在第四監(jiān)視器中，構(gòu)成第二導(dǎo)電性氧化膜的IrOy的厚度為150nm，若比150nm厚，則在IrOy膜的表面上容易發(fā)生異常生長(zhǎng)。若在IrOy膜的表面上發(fā)生異常生長(zhǎng)，則會(huì)導(dǎo)致耐工序劣化能力的下降。作為對(duì)此進(jìn)行改善的方法，有如下方法通過濺射法，以lkW的成膜功率形成厚度為150nm的IrOy，然后，將成膜功率變更為2kW，從而稍微降低氧化度。由此，使具有耐工序劣化能力的IrOy的第二導(dǎo)電性氧化膜的膜厚的上限變得更厚。但是，若上部電極過厚，則難以進(jìn)行蝕刻，因此，將其膜厚的上限設(shè)為200nm左右，優(yōu)選180nm。根據(jù)以上結(jié)果，可以認(rèn)為在通過靜電卡盤來保持的硅襯底40的上方形成的第二導(dǎo)電性氧化膜58的厚度為50nm200nm，優(yōu)選100nm180nm，更優(yōu)選的條件為125nm150nm。在與第二第四上部電極相同的條件、特別是與第三、第四上部電極相同的條件下形成的上部電極58，能夠比現(xiàn)有技術(shù)更大幅地抑制形成后的各工序中的劣化，能夠大幅提高裝置成品率和保持特性。接著，圖38(a)(d)表示通過金屬顯微鏡來觀察膜厚不同的第二導(dǎo)電性氧化膜58即IrOy膜的表面的圖像的照片。它們的膜厚為125nm、150nm、210nm。圖38(a)、(b)分別表示厚度為125nm、150nm的IrOy膜的表面，不存在特別的異常。另外，圖38(c)表示厚度為160nm的IrOy膜的表面，稍微存在一些異常。圖38(d)表示厚度為210nm的IrOy膜的表面，發(fā)生了異常氧化。從這些實(shí)驗(yàn)結(jié)果可知，選擇125nm150nm作為導(dǎo)電性貴金屬氧化膜的膜厚，對(duì)于得到良好的晶體的第二導(dǎo)電性氧化膜58很有效。以上說明的實(shí)施方式僅是典型例，對(duì)于本領(lǐng)域技術(shù)人員來說，該各實(shí)施方式的構(gòu)成要素的組合、其變形以及變更是顯而易見的，只要是本領(lǐng)域技術(shù)人員，顯然都能夠在不脫離本發(fā)明的原理以及發(fā)明的保護(hù)范圍的情況下進(jìn)行上述實(shí)施方式的各種變形。權(quán)利要求1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底和形成在所述半導(dǎo)體襯底上的鐵電電容器，其特征在于，所述鐵電電容器包括下部電極、形成在所述下部電極上的鐵電膜以及形成在所述鐵電膜上的上部電極，所述上部電極包括第一層，由第一氧化物構(gòu)成，使用組成參數(shù)x1來將該第一氧化物表示為化學(xué)式AOx1，并且，使用組成參數(shù)x2來將該第一氧化物的實(shí)際組成表示為化學(xué)式AOx2，其中，A為金屬元素，O為氧，第二層，由第二氧化物形成在所述第一層上，使用組成參數(shù)y1來將該第二氧化物表示為化學(xué)式BOy1，使用組成參數(shù)y2來將該第二氧化物的實(shí)際組成表示為化學(xué)式BOy2，其中，B為金屬元素，所述第二層由石墻狀或柱狀的晶體構(gòu)成，氧化比例比所述第一層高，并且所述組成參數(shù)x1、x2、y1以及y2之間滿足關(guān)系y2/y1＞x2/x1。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，構(gòu)成所述第一層的所述金屬元素A由與構(gòu)成所述第二層的所述金屬元素B相同的金屬元素構(gòu)成。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，構(gòu)成所述第一層的所述金屬元素A與構(gòu)成所述第二層的所述金屬元素B不同。4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，包括第三層，該第三層形成在所述第二層上，并且由貴金屬膜或含有貴金屬的合金或者它們的氧化物構(gòu)成。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，構(gòu)成所述第一層的所述金屬元素與構(gòu)成所述第三層的金屬元素相同。6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，在所述半導(dǎo)體襯底的上方設(shè)置有多層布線結(jié)構(gòu)以覆蓋所述鐵電電容器，所述第二層經(jīng)由接觸孔而與所述多層布線結(jié)構(gòu)中的布線圖案連接。7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述第一層的膜厚比所述第二層的膜厚薄。8.根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述第二層的膜厚為125nrn以上且150nrn以下。9.一種半導(dǎo)體器件的制造方法，其特征在于，包括在半導(dǎo)體襯底上形成下部電極的工序，在所述下部電極上堆積鐵電膜的工序，在所述鐵電膜上堆積第一導(dǎo)電性氧化膜的工序，在所述第一導(dǎo)電性氧化膜上堆積第二導(dǎo)電性氧化膜的工序；進(jìn)而，在氧氣流量相對(duì)于非活性氣體流量的比例小于所述第二導(dǎo)電性氧化膜的堆積工序中的所述比例的條件下，執(zhí)行堆積所述第一導(dǎo)電性氧化膜的工序，在堆積所述第二導(dǎo)電性氧化膜的工序中，在氧化物被微晶體化為石墻狀或柱狀的范圍內(nèi)控制所述半導(dǎo)體襯底的溫度。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，包括在所述第二導(dǎo)電性氧化膜上堆積第三層的工序，所述第三層由貴金屬膜或含有貴金屬的合金或者它們的氧化物構(gòu)成。11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，在堆積所述鐵電膜的工序之后且堆積所述第一導(dǎo)電性氧化膜的工序之前，還包括以下工序在非活性氣體和氧化性氣體的混合環(huán)境中，以第一溫度對(duì)所述鐵電膜進(jìn)行熱處理的工序；在含有氧氣的環(huán)境中，以比所述第一溫度高的第二溫度進(jìn)行熱處理，以使所述鐵電膜晶體化的工序。12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，在堆積所述鐵電膜的工序之后且堆積所述第一導(dǎo)電性氧化膜的工序之前，還包括以下工序在非活性氣體和氧化性氣體的混合環(huán)境中，以第一溫度對(duì)所述鐵電膜進(jìn)行熱處理的工序；進(jìn)而在堆積所述第一導(dǎo)電性氧化膜的工序之后，還包括以下工序在含有氧氣的環(huán)境中，以比所述第一溫度高的第二溫度對(duì)所述鐵電膜進(jìn)行熱處理，以使所述鐵電膜晶體化的工序。13.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，在堆積所述鐵電膜的工序之后且堆積所述第一導(dǎo)電性氧化膜的工序之前，還包括以下工序在非活性氣體和氧化性氣體的混合環(huán)境中，以第一溫度對(duì)所述鐵電膜進(jìn)行熱處理的工序，在已晶體化的所述鐵電膜上堆積比所述鐵電膜薄的非結(jié)晶鐵電膜的工序；在堆積所述第一導(dǎo)電性氧化膜的工序之后，還包括以下工序在含有氧氣的環(huán)境中，以比所述第一溫度高的第二溫度對(duì)所述鐵電膜進(jìn)行熱處理，以使所述鐵電膜晶體化的工序。14.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，在堆積所述鐵電膜的工序之后且堆積所述第一導(dǎo)電性氧化膜的工序之前，還包括以下工序在含有氧化性氣體的環(huán)境中，以第一溫度對(duì)所述鐵電膜進(jìn)行熱處理的工序，堆積比所述鐵電膜薄的非結(jié)晶鐵電膜的工序；在堆積所述第一導(dǎo)電性氧化膜的工序之后，還包括以下工序在含有氧氣的環(huán)境中，以比所述第一溫度高的第二溫度對(duì)所述鐵電膜進(jìn)行熱處理，以使所述鐵電膜晶體化的工序。15.根據(jù)權(quán)利要求9至14中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在堆積所述第二導(dǎo)電性氧化膜的工序之后，還包括以下工序在含有氧氣的環(huán)境中，以用于提高所述鐵電膜和第一、第二導(dǎo)電性氧化膜之間的緊貼性的第三溫度，對(duì)所述第二導(dǎo)電性氧化膜進(jìn)行熱處理的工序。16.根據(jù)權(quán)利要求9至15中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，形成所述第二導(dǎo)電性氧化物膜的工序包括如下工序?qū)⑹褂昧撕刑囟ㄙF金屬元素的靶的濺射處理，在所述特定貴金屬元素發(fā)生氧化的條件下進(jìn)行，其中，所述特定貴金屬元素是選自由鉑、銥、釕、銠、錸、鋨以及鈀組成的組中的至少一種貴金屬。17.根據(jù)權(quán)利要求9至16中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第二導(dǎo)電性氧化物膜的工序中，通過控制成膜溫度來使所述導(dǎo)電性氧化物膜微晶體化。18.根據(jù)權(quán)利要求9至17中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第二導(dǎo)電性氧化物膜的工序中，成膜溫度為3(TC以上且IO(TC以下。19.根據(jù)權(quán)利要求9至18中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第二導(dǎo)電性氧化物膜的工序中，成膜溫度為5(TC以上且75。C以下。20.根據(jù)權(quán)利要求9至19中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二導(dǎo)電性氧化物膜的膜厚為125nm以上且150nm以下。全文摘要提供一種半導(dǎo)體器件及其制造方法，改善構(gòu)成鐵電電容器的電容器上部電極的結(jié)晶度。電容器上部電極包括第一層57，由第一氧化物構(gòu)成，使用組成參數(shù)x1來將該第一氧化物表示為化學(xué)式AO_x1(A金屬元素)，使用組成參數(shù)x2來將該第一氧化物的實(shí)際組成表示為化學(xué)式AO_x2；第二層58，由第二氧化物形成在第一層57上，使用組成參數(shù)y1來將該第二氧化物表示為化學(xué)式BO_y1，使用組成參數(shù)y2來將該第二氧化物的實(shí)際組成表示為化學(xué)式BO_y2(B金屬元素)，第二層58由石墻狀或柱狀的晶體構(gòu)成，氧化比例比第一層高，并且組成參數(shù)x1、x2、y1及y2之間滿足關(guān)系y2/y1＞x2/x1；第三層59，形成在第二層58上，并且由貴金屬或含有貴金屬的合金或者它們的氧化物構(gòu)成。文檔編號(hào)H01L21/8246GK101641782SQ20088000659公開日2010年2月3日申請(qǐng)日期2008年1月25日優(yōu)先權(quán)日2007年2月28日發(fā)明者王文生申請(qǐng)人:富士通微電子株式會(huì)社