專利名稱：：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體器件及其制造方法，更具體地講，涉及包含由碳化硅(SiC)構(gòu)成的半導(dǎo)體膜的半導(dǎo)體器件以及和制造這樣的半導(dǎo)體器件的方法。
背景技術(shù)：
：具有寬帶隙和比硅(Si)高出大約一個數(shù)量級的最大介質(zhì)場(dielectricfield)的SiC是預(yù)期用于下一代功率半導(dǎo)體器件的有前景的材料。迄今已經(jīng)發(fā)現(xiàn)，通過使用4H-SiC或6H-SiC的單晶晶圓，SiC可用于各種電子器件中，并被認(rèn)為特別適合高溫、高功率器件。以上提到的晶體是ct-相SiC，其具有一個疊在另一個上的纖鋅礦結(jié)構(gòu)和閃鋅礦結(jié)構(gòu)。正在由3C-SiC的p-相SiC晶體來制造其它半導(dǎo)體器件的樣品。最近，肖特基二極管、MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)、晶閘管等等的樣品已被構(gòu)成功率器件。已經(jīng)證實，這樣的器件具有遠(yuǎn)超傳統(tǒng)Si半導(dǎo)體器件的有利性能。在利用SiC的半導(dǎo)體器件中，特別是具有在SiC基板表面形成的溝道的MOSFET中，為所述溝道常規(guī)使用的是通過高溫退火獲得的表面。然而，通過高溫退火獲得的SiC基板的表面具有隨機(jī)不規(guī)則體，這增加了界面態(tài)密度。從而減少了載流子遷移率，導(dǎo)致該半導(dǎo)體器件性能退化?？梢越鉀Q該問題的技術(shù)公開在，例如，日本專利特開No2006-344942(專利文獻(xiàn)1)中。專利文獻(xiàn)1公開的是，在SiC膜的表面處形成兩個溝槽，然后通過向SiC膜表面提供硅(Si)對該SiC膜進(jìn)行熱處理。結(jié)果，在溝槽之間形成一周期長度為IOOnm或者以上的小面(宏臺階(macrostep))。宏臺階的階地(terrace)構(gòu)成MOSFET的溝道。專利文獻(xiàn)1:日本專利特開No2006-344942發(fā)明的公開內(nèi)容發(fā)明要解決的問題但是，在根據(jù)專利文獻(xiàn)1的制造方法中，只在兩個溝槽之間形成宏臺階，而在任何其它位置不能形成宏臺階。因而，雖然可以制造單個的半導(dǎo)體器件，但卻不能在半導(dǎo)體膜的表面周期性形成諸如晶體管的器件。因此，不能充分改善性能。因此，本發(fā)明的目的是提供性能改善的半導(dǎo)體器件，和制造這樣的半導(dǎo)體器件的方法。解決問題的手段根據(jù)本發(fā)明的半導(dǎo)體器件包括由SiC構(gòu)成的半導(dǎo)體膜。該半導(dǎo)體膜在其表面處具有多個等長的宏臺階。多個宏臺階構(gòu)成至少一個溝道。在根據(jù)本發(fā)明的半導(dǎo)體器件中，依靠宏臺階構(gòu)成至少一個溝道，可以減少構(gòu)成該溝道的部分的界面態(tài)密度，這改善了載流子遷移率。從而可以改善半導(dǎo)體器件的性能。此外，由于得到了多個等長的宏臺階，可以在半導(dǎo)體膜的表面周期地形成半導(dǎo)體器件的諸如晶體管的元件。從而可以改善半導(dǎo)體器件的性能。要注意的是，一個溝道可以由多個宏臺階形成，或僅僅由一個宏臺階形成。優(yōu)選的是，在根據(jù)本發(fā)明的半導(dǎo)體器件中，多個宏臺階的至少一個包括{0001}面。{0001}面在〈1-100〉方向中在-30°到+30°的范圍內(nèi)傾斜。因此，可以顯著改善宏臺階的平坦性(線性)。優(yōu)選的是，在根據(jù)本發(fā)明的半導(dǎo)體器件中，半導(dǎo)體膜的表面的面方向以相對于(0001)面大于或等于0.5。并且小于或等于56°的角度傾斜。優(yōu)選的是，在根據(jù)本發(fā)明的半導(dǎo)體器件中，當(dāng)以垂直于多個宏臺階的橫截面觀察時，多個宏臺階的至少一個包括相對于{0001}面形成55°±5°、62°±5°或90°±5°的角度的面。由于上述面全部都是穩(wěn)定的，所以使用任何這些面構(gòu)成宏臺階均可終止宏臺階的生長。根據(jù)本發(fā)明的一個方面，制造半導(dǎo)體器件的方法包括下述步驟形成由SiC構(gòu)成的半導(dǎo)體膜；在半導(dǎo)體膜表面等間隔形成三個或者更多的溝槽；通過對半導(dǎo)體膜表面提供硅對該半導(dǎo)體膜進(jìn)行熱處理；以及通過該熱處理步驟在半導(dǎo)體膜的表面處獲得多個宏臺階以構(gòu)成至少一個溝道。根據(jù)本發(fā)明的一個方面，利用用于制造半導(dǎo)體器件的方法，控制一周期長度和各溝槽的深度，使得可以控制宏臺階的大小。可以得到其中大宏臺階構(gòu)成至少一個溝道并具有所需性能的半導(dǎo)體器件。由于等間隔形成三個以上的溝槽提供了多個等長的宏臺階，所以可以在半導(dǎo)體膜的表面處周期地形成半導(dǎo)體器件的諸如晶體管的元件。從而可以改善半導(dǎo)體器件的性能。根據(jù)本發(fā)明的另一個方面，用于制造半導(dǎo)體器件的方法包括下述步驟形成由SiC構(gòu)成的半導(dǎo)體膜；在半導(dǎo)體膜表面形成溝槽；通過對半導(dǎo)體膜表面提供硅來對該半導(dǎo)體膜進(jìn)行熱處理；以及通過該熱處理步驟在半導(dǎo)體膜的表面處獲得多個宏臺階以構(gòu)成至少一個溝道。取溝槽一周期長度為L和溝槽的深度為h，在一周期長度L和深度h之間保持的關(guān)系式為L-h(cota+cot卩〉(其中，a和p是滿足0。Sa+卩S90。和0.5°Sa<p關(guān)系的變量)。本發(fā)明的發(fā)明人以及其它人己經(jīng)發(fā)現(xiàn)，在溝槽的一個周期長度L和深度h與在熱處理后得到的宏臺階的形狀之間存在著幾何關(guān)系，并保持著上述的表達(dá)式。根據(jù)本發(fā)明的另一個方面，利用用于制造半導(dǎo)體器件的方法，由于溝槽是基于這種幾何關(guān)系形成的，所以可以得到大的宏臺階。因為這些宏臺階構(gòu)成至少一個溝道，所以可以改善半導(dǎo)體器件的性能。優(yōu)選的是，在根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法中，溝槽的一周期長度L大'于或等于1.5]Lim并且小于或等于1152pm，而溝槽的深度h大于或等于O.lpm并小于或等于20pm。更優(yōu)選的是，溝槽的深度h小于或等于15pm。發(fā)明的效果利用本發(fā)明的半導(dǎo)體器件和用于制造這樣的半導(dǎo)體器件的方法，可以得到改善的性能。附圖簡述圖1是根據(jù)本發(fā)明一個實施例的半導(dǎo)體器件結(jié)構(gòu)的截面圖。圖2是圖l所示的兩個宏臺階的放大透視圖。圖3是根據(jù)本發(fā)明一個實施例的半導(dǎo)體器件的截面圖，示出了其制造方法的第一步驟。圖4是根據(jù)本發(fā)明一個實施例的半導(dǎo)體器件的截面圖，示出了其制造方法的第二步驟。圖5是圖4所示部分A的放大截面圖，示出了在SiC膜表面形成宏臺階的第一狀態(tài)。圖6是圖4所示部分A的放大截面圖，示出了在SiC膜表面形成宏臺階的第二狀態(tài)。圖7是圖4所示部分A的放大截面圖，示出了在SiC膜表面形成宏臺階的第三狀態(tài)。圖8是圖4所示部分A的放大截面圖，示出了在SiC膜表面形成宏臺階的第四狀態(tài)。圖9顯示出溝槽的一周期長度和最終得到的宏臺階的長度之間的關(guān)系。圖IO是用于制造根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的方法中第三步驟的截面圖。圖11是用于制造根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的方法中第四步驟的截面圖。圖12是用于制造根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的方法中第五步驟的截面圖。圖n是用于制造根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的方法中第六步驟的截面圖。圖14是當(dāng)形成深度為0.4|im的溝槽時的宏臺階顯微圖。圖15是當(dāng)形成深度為0.1pm的溝槽時的宏臺階顯微圖。圖16(a)顯示了根據(jù)本發(fā)明示例2的SiC膜橫截面的顯微圖，而圖16(b)示意性顯示了在(a)的顯微圖中，B部分的形狀和面方向。圖17(a)放大顯示了圖16(a)中所示的C部分，并在圖17(b)中示意性顯示了圖17(a)中所示的D部分的形狀和面方向。圖18是根據(jù)本發(fā)明的示例2的SiC膜的另一個部分的橫截面的顯微圖。參考符號的說明1、lb、lc宏臺階；la集群(bunching)臺階；2、2a到2c、3、3a到3c晶面；10SiC基板；11SiC膜；12a、12bn-型雜質(zhì)區(qū)；13絕緣膜；14a、14b孔洞；16溝道；17a源電極；17b漏極電極；18柵電極；20溝槽；21臺面(mesa)部分；30、32、33抗蝕劑；31涂覆膜；50MOSFET;90半導(dǎo)體器件。具體實施例方式下面，將參考附圖描述本發(fā)明的實施例。圖1是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件結(jié)構(gòu)的截面圖。參考圖1，根據(jù)該實施例的半導(dǎo)體器件90包括SiC基板10、作為由SiC構(gòu)成的半導(dǎo)體膜的p-型SiC膜11、以及多個MOSET50。SiC膜ll形成在SiC基板IO上，并且每個MOSFET50形成在SiC膜11的表面處。例如，如下形成構(gòu)成SiC基板10的SiC晶體，使得(0001)面或(000-1)面在[1-100]方向中在-30°至+30°的范圍內(nèi)傾斜(即，使得該面具有斜角(off-angle)在-30°至+30°的'范圍內(nèi))?？蛇x地，SiC基板10可以具有相對于(0001)面或(000-1)面傾斜0.5。至56。的面方向。SiC膜11在SiC基板10上均相外延生長，并繼承了SiC基板10的晶體結(jié)構(gòu)。SiC膜11在其表面具有多個宏臺階1。圖2是圖1中所示的兩個宏臺階的放大透視圖。參考圖2,當(dāng)在顯微鏡下觀察時，SiC膜11具有不平坦的不規(guī)則表面，其上以一定周期形成有多個宏臺階l。每個宏臺階1包括晶面2(階崖(riser))和比晶面2大的晶面3(階地)。晶面3是例如，(0001)面或(000-1)面。在圖2橫向方向中的晶面3的傾斜角是SiC膜11的斜角a。當(dāng)例如在垂直于宏臺階的橫截面中觀察時，晶面2包括相對于{0001}面形成55°±5°、62°±5°或卯°±5°的角度的面?？蛇x地，每個宏臺階還可以包括除了晶面2和3以外的晶面。每個宏臺階1具有的長度(一周期長度)L為例如100nm或以上。晶面3具有的長度為例如2|am。在這里，宏臺階的一周期長度是指當(dāng)用肉眼觀察時，宏臺階1在沿著SiC膜ll表面的方向中(圖2的橫向方向中)的長度。類似的，晶面的長度是指當(dāng)用肉眼觀察時，該晶面在沿著SiC膜11表面的方向中的長度。現(xiàn)在將詳細(xì)描述根據(jù)本實施例的MOSFET50的結(jié)構(gòu)。參考圖1，每個MOSFET50包括n-型雜質(zhì)區(qū)12a和12b,絕緣膜13，源電極17a，柵電極18和漏極電極17b。n-型雜質(zhì)區(qū)12a和12b形成在SiC膜11的表面，并具有高于SiC膜11的雜質(zhì)濃度。絕緣膜13形成在SiC膜11上。在絕緣膜13中形成了多個孔洞14A和14b。分別在孔洞14A和14b的底部，在SiC膜11表面形成n-型雜質(zhì)區(qū)12a和12b。源電極17a形成在n-型雜質(zhì)區(qū)12a表面上。漏極電極17b形成在n-型雜質(zhì)區(qū)12b的表面上。在這里，在源電極17a和漏極電極I7b與SiC膜11接觸的位置形成n-型雜質(zhì)區(qū)12a和12b，可以減少在源電極17a、漏極電極17b和SiC膜11之間的接觸電阻。在源電極17a和漏極電極I7b之間的部分，將柵電極18形成在絕緣膜13上。由此，絕緣膜13構(gòu)成MOSFET50的柵極絕緣膜，而直接垂直定位在絕緣膜13之下的SiC膜11的宏臺階1構(gòu)成了MOSFET50的溝道16。在MOSFET50中，通過施加于柵電極18的電壓將電子積聚在溝道16處，使得在源電極17a和漏極電極17b之間流動的電流受到控制。在本實施例中，由于MOSFET50是橫向型的，穿過源電極17a和漏極電極17b的電流基本上平行于SiC膜11的表面而流動。要注意的是，圖1中顯示的半導(dǎo)體器件90的結(jié)構(gòu)是根據(jù)本發(fā)明半導(dǎo)體器件的示例。根據(jù)本發(fā)明的半導(dǎo)體器件可以具有另一種結(jié)構(gòu)，只要宏臺階構(gòu)成溝道即可?，F(xiàn)在將參考圖3至13，描述用于制造根據(jù)本實施例的半導(dǎo)體器件90的方法。首先，參考圖3，SiC膜11外延生長在SiC基板10上。在此階段，SiC膜11在其表面具有許多隨機(jī)不規(guī)則體(臺階)。然后，在SiC膜11上形成具有預(yù)定形狀的抗蝕劑30，利用抗蝕劑30作為掩模來對SiC膜11進(jìn)行刻蝕。由此，在SiC膜11表面等間隔形成深度相等的溝槽20，并且在每兩個溝槽20之間形成臺面部分21。此后，去除抗蝕劑30。形成例如三個或者更多的溝槽20。接下來，參考圖4，形成由Si構(gòu)成的涂覆膜31，以覆蓋SiC膜11。涂覆膜31厚度為例如0.1^ni，以填充溝槽20。這產(chǎn)生了其中已經(jīng)將硅提供到SiC膜11表面的狀態(tài)。隨后，在例如大約1500。的溫度下對SiC膜ll進(jìn)行熱處理。從而重建了SiC膜11的表面，使得在SiC膜ll的表面形成等長的多個宏臺階1,如圖10所示。本實施例說明了形成由Si構(gòu)成的涂覆膜31的情況。然而，代替形成涂覆膜31,通過向SiC膜的表面導(dǎo)入Si基氣體，可以將Si提供給SiC膜11的表面?？蛇x地，可以通過向SiC膜11的表面涂覆包含Si的液體，而將Si提供到SiC膜11的表面?，F(xiàn)在將參考圖5至8，描述在SiC膜11的表面形成宏臺階的狀態(tài)。圖5至8是圖4顯示的A部分的放大圖。參考圖5,在熱處理之前，SiC膜11的表面存在著大量集群臺階la。每個集群臺階la包括晶面2a和3a。晶面3a具有比晶面2a長的平坦部分，其構(gòu)成集群臺階la的階地。在圖的橫向方向中，集群臺階la處晶面3的長度Pl大約為10nm。通過向SiC膜11表面提供Si來熱處理SiC膜11，導(dǎo)致如圖5中實線箭頭所示，SiC膜11從晶面2a開始在沿著晶面3a的方向生長，而沒有在晶面3a的垂直方中生長。同時，圖5中虛線箭頭指示，臺面部分21頂部的Si原子和碳(C)原子擴(kuò)散到溝槽20的底部。結(jié)果，如圖6所示，各個集群臺階la會聚以形成宏臺階lb，每個宏臺階lb具有的晶面3b大于集群臺階la的晶面3a，并且溝槽20和臺面部分21頂端之間的水平差(溝槽20的深度)減少。宏臺階lb還在沿著晶面3b的方向上從晶面2b開始生長。臺面部分21頂端的Si原子和C原子擴(kuò)散到溝槽20的底部。結(jié)果，如圖7所示，各個宏臺階lb會聚以形成宏臺階lc，宏臺階lc每個具有的晶面3c大于宏臺階lb的晶面3b,并消除了溝槽20。宏臺階lc還從晶面2c開始在沿著晶面3c的方向上生長。結(jié)果，如圖8所示，各個宏臺階lc會聚以最終提供的宏臺階1，宏臺階l具有的晶面3大于宏臺階lc的的晶面3c。由于溝槽20是等間隔形成的，生成的每個宏臺階l具有相等的長度(一周期長度)。圖9顯示了溝槽一J^期長度和要最終獲得的宏臺階的長度之間的關(guān)系。參考圖9，在圖9中圖的橫向方向中的溝槽20和臺面部分21的總長度(溝槽20的一周期長度)等于最終獲得的宏臺階1的一周期長度L。相對于圖9中圖的橫向方向，分別取晶面3和2的傾斜角作為a和卩(以下，a可以指示斜角，(3可以指示階崖角)，而臺面部分21的高度(溝槽20的深度)作為h，晶面3的長度11和晶面2的長度12分別通過以下方程式(1)和(2)表示ll=hxcota...(1)12=hxcot{3…(2)由于宏臺階的一周期長度L等于晶面3的長度L1和晶面2的長度L2的總和，長度L通過以下方程式(3)表示L=11+12=h(cota+cotp)...(3)在這里，為了獲得平坦的晶面，晶面3和2優(yōu)選地相對于SiC膜的表面傾斜。優(yōu)選的是，保持0。^oc+[3S90。和0.5°Sa<|3。更優(yōu)選的是，角a落在8。士0.5。的范圍內(nèi)而角p在8S卩《45。的范圍內(nèi)。優(yōu)選的是，溝槽一周期長度L是1.5ium至1152fim，溝槽的深度h是0.1jum至20pm。更優(yōu)選的是，溝槽的深度h是15^xm或更小。當(dāng)臺面部分21的高度h過度大于溝槽20—周期長度L時，SiC膜11表面殘留了微量的溝槽20，導(dǎo)致宏臺階l的階地較小。當(dāng)臺面部分21的深度h和溝槽20的一周期長度L滿足方程式(3)時，溝槽20充滿著構(gòu)成臺面部分21的硅原子和C原子，從而可以獲得大的宏臺階雖然以上說明顯示了以1500。C熱處理SiC膜11的情況，但熱處理SiC膜11的溫度優(yōu)選在以下范圍內(nèi)。為了防止SiC升華而完全分解，優(yōu)選2545。C或者更低的溫度。為了一定程度上防jiSiC以SiC2、Si、Si2C等的狀態(tài)升華，優(yōu)選2000。C或更低的溫度。為了充分防止SiC以SiC2、Si、SbC等的狀態(tài)升華，以便于控制SiC膜11的表面形態(tài)，優(yōu)選180(TC或更低的溫度。為了進(jìn)一步改善SiC膜11的表面形態(tài)，優(yōu)選1600。C或更低的溫度。為了致使SiC生長以促進(jìn)宏臺階的形成，優(yōu)選1300°C或者更高的溫度。為了改善SiC膜11的表面形態(tài)，優(yōu)選1400°C或更高的溫度。SiC膜11的熱處理時間長于0，并優(yōu)選在以下范圍內(nèi)。為了形成相對大的宏臺階，10分鐘或更長時間期限是優(yōu)選的。為了形成一周期長度為0.5(im或者更大的宏臺階，30分鐘或更長的時間期限是優(yōu)選的。考慮到半導(dǎo)體器件的生產(chǎn)力，4小時或更短的時間期限是優(yōu)選的。為了有效形成一周期長度為I.Opm或更大的宏臺階，2小時或更短的時間期限是優(yōu)選的。要注意的是，"熱處理時間"代表SiC膜11保持在預(yù)定溫度期間的時間期限，不包括用于溫度上升和降低所用的時間期限。接下來，參考圖ll，在SiC膜11上形成抗蝕劑32，以覆蓋一部分晶面3從而構(gòu)成溝道。利用抗蝕劑32作為掩膜，注入n-型雜質(zhì)離子，以在SiC膜11的表面形成n-型雜質(zhì)區(qū)12a和12b。n-型雜質(zhì)區(qū)12a和12b是在構(gòu)成溝道的部分的各個側(cè)面上形成的。然后去除抗蝕劑32。雖然沒有加以說明，但可以在SiC膜ll表面的預(yù)定區(qū)域中形成p-型雜質(zhì)區(qū)。此后去除抗蝕劑32，并且對SiC膜11進(jìn)行退火，以激活n-型雜質(zhì)區(qū)12a、12b和p型雜質(zhì)區(qū)。接下來，參考圖12，在SiC膜11的表面上形成犧牲氧化物膜(未顯示)，并通過HC1(氯化氫)或H2(氫)刻蝕，或反應(yīng)離子刻蝕?？蛇x地，SiC膜11的整個表面可以通過CMP(化學(xué)機(jī)械拋光)進(jìn)行拋光。從而消除SiC膜11表面存在的不規(guī)則性和離子注入所引起的對SiC膜ll的損害，使得SiC膜11的表面平面化。隨后，形成絕緣膜13以覆蓋SiC膜ll的表面。然后，在除了n-型雜質(zhì)區(qū)12a和12b直接上方的區(qū)域之外的絕緣膜13上，形成抗蝕劑33。利用抗蝕劑33作3^掩膜對絕緣膜13進(jìn)行刻蝕。從而暴露n-型雜質(zhì)區(qū)12a和12b。然后去除抗蝕劑33。接下來，參考圖13，在暴露的n-型雜質(zhì)區(qū)12a和12b上分別形成源電極17a和漏極電極17b。如下形成源電極17a和漏極電極17b，例如通過在絕緣膜13、n-型雜質(zhì)區(qū)12a和12b上沉積導(dǎo)電膜，然后通過諸如剝離或刻蝕的技術(shù)去除絕緣膜13上的導(dǎo)電膜。此后，對源電極17a和漏極電極17b進(jìn)行合金熱處理，以在絕緣膜13上源電極17a和漏極電極17b之間形成柵電極18。通過以上步驟，完成了圖1所示的根據(jù)本實施例的半導(dǎo)體器件卯。根據(jù)本實施例的半導(dǎo)體器件90包括SiC膜11。SiC膜ll在其表面具有多個等長的宏臺階1。多個宏臺階1構(gòu)成溝道16。利用根據(jù)本實施例的半導(dǎo)體器件90，使用宏臺階1構(gòu)成溝道16使得構(gòu)成溝道16的部分的界面態(tài)密度降低，這改善了載流子遷移率。因此能夠改善半導(dǎo)體器件的性能。此外，提供具有相等的一個周期長度L的多個宏臺階1，可以使得在SiC膜11的表面周期地形成MOSFET50。因此能夠改善半導(dǎo)體器件的性能。用于制造根據(jù)本實施例的半導(dǎo)體器件90的方法包括下述步驟形成SiC膜11;在SiC膜11表面等間隔形成三個或更多溝槽20;通過向SiC膜11表面提供硅來熱處理SiC膜II，并在SiC膜II表面通過熱處理步驟獲得多個宏臺階1以構(gòu)成溝道16。用于制造根據(jù)本實施例的半導(dǎo)體器件90的方法，控制溝槽20的一個周期長度L和深度h，可以使得宏臺階1的大小得到控制。從而能夠獲得其中大宏臺階1構(gòu)成溝道16的半導(dǎo)體器件卯，并能夠獲得具有所需性能的半導(dǎo)體器件。此外，由于通過等間隔形成三個或更多的溝槽20而獲得等長的多個宏臺階1，所以能夠在SiC膜11^J表面處周期地形成MOSFET50。因此能夠改善半導(dǎo)體器件的性能。用于制造根據(jù)本實施例的半導(dǎo)體器件卯的方法包括下述步驟形成SiC膜ll;在SiC膜ll表面形成溝槽20;通過提供Si到SiC膜11表面來熱處理SiC膜11;并在SiC膜11表面通過熱處理步驟獲得多個宏臺階1以構(gòu)成溝道16。取溝槽20的一周期長度作為L和溝槽20的高度作為h，在一周期長度L和高度h之間保持著關(guān)系式L=h(cota+cot(3)(其中a和卩是滿足關(guān)系式0.5?！禷和(3^45。的變量)。利用用于制造根據(jù)本實施例的半導(dǎo)體器件卯的方法，基于溝槽20和宏臺階1之間的幾何關(guān)系形成溝槽20。因此，能夠獲得大宏臺階l。由于宏臺階1構(gòu)成溝道16,能夠改善半導(dǎo)體器件的性能。本發(fā)明的發(fā)明人等通過根據(jù)本發(fā)明的制造方法，在由Si構(gòu)成的涂覆膜部分地覆蓋的SiC膜的表面形成宏臺階，并且對該SiC膜的表面進(jìn)行了觀察。圖14是通過形成深度為0.4pm的溝槽而獲得的宏臺階的顯微圖。圖15是通過形成深度為0.1jam的溝槽而獲得的宏臺階的顯微圖。圖14和15示出的是，圖中的明亮部分是階地，并且在這兩種情況中均已經(jīng)獲得一周期長度為大約2pm的宏臺階。示例1在本示例中，檢查了SiC膜中形成的溝槽的一周期長度和深度對宏臺階形狀的影響。更具體地說，通過在本發(fā)明的上述實施方案中描述的制造方法，將圖1顯示的半導(dǎo)體器件構(gòu)成樣品1至9。當(dāng)如圖3所示形成溝槽20時，對每個樣品改變溝槽20的一周期長度L(圖9)和深度h(圖9)。對于這樣獲得的半導(dǎo)體器件的樣品1至9，測量溝道處的電子遷移率。結(jié)果顯示在表1中。<table>tableseeoriginaldocumentpage17</column></row><table>參考表1，樣品2至8中總體上獲得了周期性宏臺階。特別在樣品2至6和8中，在SiC膜表面沒有觀察到微量的溝槽。以上結(jié)果顯示，通過形成一個周期長度L為1.5pm至1152pm和深度h為O.l至20fim、更特別是深度為15(im或更短的溝槽，能夠獲得適當(dāng)?shù)暮昱_階。示例2在本示例中，檢查SiC膜中的穩(wěn)定面。更具體地說，如圖4所示，形成由Si構(gòu)成的涂覆膜，以覆蓋SiC膜，并且以大約1500。C的溫度對該SiC膜進(jìn)行熱處理。在垂直于宏臺階的面對這樣獲得的SiC膜進(jìn)行切割，通過顯微鏡觀察暴露的橫截面。圖16(a)顯示了根據(jù)本發(fā)明示例2的SiC膜橫截面的顯微圖，而圖16(b)示意顯示了圖16(a)的顯微圖中顯示的B部分的形狀和面方向。參考圖16，在圖16的B部分形'成了大的階地。這些階地被假定包括(000-1)、(1-102)、(1-10—2)和(-1102)面。這些面中，(000-1)面等價于(0001)面。(1-102)、(1-10-2)和(-1102)面的每一個相對于(0001)面形成62。的角度。在這里，圖16中由構(gòu)成階地的面和(0001)面形成的角通過放大顯微圖并測量構(gòu)成階地的面相對于方向形成的角來進(jìn)行測量。在(0001)面和這張圖中，均包含方向?？紤]到這種測量方法造成的誤差(±5°)，圖16中構(gòu)成階地的面相對于(0001)面形成的角度為62°±5°。在圖16(a)的C部分中，存在空隙(黑色區(qū)域)。圖17(a)顯示了圖16(a)顯示的C部分的放大圖，并在圖17(b)中示意顯示了圖17(a)顯示的D部分的形狀和面方向。參考圖17,空隙具有八角形的形狀，并被認(rèn)為包括(OOO-l)、(1—102)、(—1100)、(l-10-2)、(0001)、(-110-2)、(I-IOO)和(-1102)面。這些面中,(000—1)面等價于(0001)面。(1-102)、(1-10-2)、(-110—2)和(-U02)面的每一個相對于(0001)面形成62。的角度。(-1100)和(1-100)面的每一個相對于(0001)面形成卯。的角度。(0001)面的表面原子是Si原子，(000-1)面的表面原子是C原子。此外，圖18是根據(jù)本發(fā)明示例2的SiC膜的另一部分的橫截面顯微圖。參考圖18，圖18的中心處周期性形成了大的階地。這些階地的每一個相對于(0001)面形成55。的角度。上述顯示，當(dāng)在垂直于宏臺階的橫截面中觀察時，相對于{0001}面形成55°±5°、62°±5°或90°±5°的角度的面是穩(wěn)定的。在以上實施方案和實施例中，面和方向有時可以通過諸如(0001)面的單獨的面和諸如[1-100]方向的單獨的方向來表示。但是，就(OOOl)面而言，類似的效果可以利用與諸如^0001}面的單獨的面等效的任何—組面來獲得，而就[1-100]方向而言，可以用與諸如<1-100〉方向的單獨的方向等效的任何一組方向來獲得。應(yīng)該理解，上述公開的實施例和示例在所有方面都是說明性的，而不是限制性的。意圖是，本發(fā)明的范圍由權(quán)利要求進(jìn)行限定，而不是通過上述實施例和示例來限定，并且其包括所有對權(quán)利要求的意義和范圍來說等效的修改和變化。權(quán)利要求1.一種半導(dǎo)體器件(90)，其包含由碳化硅構(gòu)成的半導(dǎo)體膜(11)，其中，所述半導(dǎo)體膜(11)在其表面具有等長的多個宏臺階(1)，所述多個宏臺階(1)構(gòu)成至少一個溝道(16)。2.根據(jù)權(quán)利要求l所述的半導(dǎo)體器件(90)，其中，所述多個宏臺階(1)的至少一個包括{0001}面，所述{0001}面在〈1-100〉方向上在_30°至+30°的范圍內(nèi)傾斜。3.根據(jù)權(quán)利要求l所述的半導(dǎo)體器件(90)，其中，所述半導(dǎo)體膜(11)的表面具有相對于{0001}面傾斜大于或等于0.5°并且小于或等于56°的角度的面方向。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(90),其中，當(dāng)在垂直于所述多個宏臺階(1)的橫截面中觀察時，所述多個宏臺階(1)的至少一個包括相對于{0001}面形成55°±5°、62°±5°或90°±5°的角度的面。5.—種制造半導(dǎo)體器件(90)的方法，包括下述各步驟.-形成由碳化硅構(gòu)成的半導(dǎo)體膜(11):在所述半導(dǎo)體膜(11)的表面等間隔地形成三個或者更多的溝槽(20);通過向所述半導(dǎo)體膜(11)表面提供硅來對所述半導(dǎo)體膜(11)進(jìn)行熱處理；以及在通過所述熱處理步驟的所述半導(dǎo)體膜(11)的表面，獲得多個宏臺階(1)以構(gòu)造至少一個溝道(16)。6.根據(jù)權(quán)利要求5的制造半導(dǎo)體器件(90)的所述方法，其中，所述溝槽(20)的一個周期的長度(L)大于或等于1.5pm并且小于或等于1152(im，并且所述溝槽(20)的深度(h)大于或等于0.1pm并且小于或等于20)Lim。7.根據(jù)權(quán)利要求6的制造半導(dǎo)體器件(90)的所述方法，其中，所述溝槽(20)的所述深度(h)小于或等于15(am。8.—種制造半導(dǎo)體器件(90)的方法，包括下述各步驟形成由碳化硅構(gòu)成的半導(dǎo)體膜(11);在所述半導(dǎo)體膜(11)的表面形成溝槽(20);通過向所述半導(dǎo)體膜(11)表面提供硅來對所述半導(dǎo)體膜(11)進(jìn)行熱處理；以及在通過所述熱處理步驟的所述半導(dǎo)體膜(11)的表面，獲得多個宏臺階(1)以構(gòu)造至少一個溝道(16),其中設(shè)所述溝槽(20)的一個周期的長度為L以及所述溝槽(20)的深度為h,在所述一個周期的長度L和所述深度h之間保持著關(guān)系式L=h(cota+cot(3)(其中，a和p是滿足關(guān)系式0。《a+(3^90。和0.5°《06<卩的變量)。9.根據(jù)權(quán)利要求8的制造半導(dǎo)體器件(90)的所述方法，其中，所述溝槽(20)的一個周期的長度(L)大于或等于1.5^m并且小于或等于1152pm，并且所述溝槽(20)的深度(h)大于或等于O.ljim并且小于或等于20iim。10.根據(jù)權(quán)利要求9的制造半導(dǎo)體器件(90)的所述方法，其中，所述溝槽(20)的深度(h)小于或等于15pm。全文摘要公開了一種用于制造半導(dǎo)體器件的方法，其包括下述步驟形成SiC膜；在SiC膜的表面形成溝槽(20)；通過向SiC膜表面提供Si，對SiC膜進(jìn)行熱處理；以及在通過所述熱處理步驟的SiC膜的表面，獲得多個宏臺階(1)以構(gòu)造溝道。當(dāng)設(shè)溝槽(20)一個周期長度作為L和溝槽(20)的高度作為h時，周期的長度L和高度h滿足以下關(guān)系式L＝h(cotα+cotβ)(其中，α和β分別是滿足關(guān)系式0.5°≤α，β≤45°的變量)。該方法能夠獲得改善性能的半導(dǎo)體器件。文檔編號H01L21/20GK101652833SQ200880011389公開日2010年2月17日申請日期2008年3月10日優(yōu)先權(quán)日2007年4月5日發(fā)明者增田健良申請人:住友電氣工業(yè)株式會社