專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及適用于例如液晶顯示裝置等的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年，已知在包括玻璃基板和石英基板的比Si晶片大的任意的基板上形成包含 非晶硅(非晶Si :a-Si)、多晶Si (P-Si)的薄膜晶體管(TFT =Thin Film Transistor)，進行 液晶顯示面板、有機EL面板等的驅(qū)動的作為半導(dǎo)體裝置的所謂有源矩陣驅(qū)動裝置。此外， 為了將外圍驅(qū)動器、或者進而要求高性能的存儲器、微處理器、圖像處理器和時序控制器等 系統(tǒng)在基板上集成化，對形成更高性能的Si器件進行了研究。其中，特別是使用遷移率較高、高速動作的多晶Si對外圍驅(qū)動器集成化被人們所 關(guān)注。但是，由于多晶Si存在起因于結(jié)晶的不完全性的帶隙內(nèi)的局部能級和晶界附近的缺 陷及局部能級，存在遷移率低下和S系數(shù)(亞閾(Subthreshold)系數(shù))的增大等問題。此外，在加工精度比Si晶片的工藝差的玻璃基板等基板上形成薄膜晶體管的情 況下，存在由上述較低的加工精度形成的器件的細(xì)微化受到限制，難以在玻璃基板上對需 要更高度的器件部的存儲器、微處理器、圖像處理器和時序控制器進行系統(tǒng)的集成的問題。對此，例如在專利文獻1中，公開了將包含形成在硅基板上的單晶Si薄膜晶體管 的器件(device)部轉(zhuǎn)印到玻璃基板等的技術(shù)。對于該專利文獻1的技術(shù)，參照表示制造工 藝的截面圖即圖24 圖27進行說明。首先，在硅基板101上形成構(gòu)成器件部120的單晶Si薄膜晶體管130。S卩，如圖 24所示，在硅基板101的表面形成元件分離膜102和柵極絕緣膜103后，在柵極絕緣膜103 上形成柵極電極104。柵極電極104對在柵極絕緣膜103上沉積的多晶Si通過光刻法進行 圖案形成。接著，將柵極電極104作為掩膜對硅基板101離子注入雜質(zhì)元素，形成低濃度雜質(zhì) 區(qū)域105。進而，在形成側(cè)壁106后，對硅基板101離子注入雜質(zhì)元素，形成高濃度雜質(zhì)區(qū)域 107。之后，如圖25所示，在硅基板101上形成覆蓋柵極電極104等的平坦化膜108，隔 著該平坦化膜108對硅基板101注入氫離子109。由此，在硅基板101形成包含氫離子109 的剝離層110。接著，如圖26所示，在平坦化膜108形成金屬層112，以覆蓋它們的方式形成保護 膜114。之后，如圖27所示，使表面平坦化，隔著作為粘接層的保護膜114，將硅基板101貼 在玻璃基板115上。之后，通過施加加熱處理，使硅基板101上的與玻璃基板115相反的一 側(cè)的部分沿著剝離層110分離除去。之后，通過向玻璃基板115的方向?qū)κＳ嗟墓杌?進 行蝕刻，控制包含單晶Si薄膜晶體管130的器件部120的硅層的厚度，完成轉(zhuǎn)印工藝。通 過該方法，能夠在玻璃基板上進行高度的器件部的集成。專利文獻1 日本特開2004-165600號公報但是，根據(jù)上述專利文獻1的制造方法，由于在硅基板101上，在被柵極電極104覆蓋的區(qū)域和未被柵極電極104覆蓋的區(qū)域，分別疊層了不同種類的層，因此存在如下問 題當(dāng)對上述硅基板101離子注入氫時，與上述各區(qū)域相應(yīng)，氫的注入深度變得不均勻，剝 離層被形成在不同深度的位置。其結(jié)果是，存在如下問題在轉(zhuǎn)印工藝后，硅層的最終膜厚 的控制變得困難。特別是，利用在近年來的晶體管中經(jīng)常使用的硅化物(特別是將由多晶硅構(gòu)成的 柵極電極硅化物化的多晶硅化物(polycide))構(gòu)成柵極電極的情況下，上述問題顯著。進而，在上述專利文獻1的制造方法中，為了在形成覆蓋柵極電極的平坦化膜后 注入氫離子，需要用高能量加速該氫離子。為此，氫離子會擴散并被注入到不必要的范圍。 此外，由于反映平坦化膜的膜厚分布地形成氫離子注入?yún)^(qū)域，因此還存在難以均勻地維持 氫離子的注入深度的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題而完成的，其主要目的在于，減少剝離用物質(zhì)注入基體層 的深度的不均，盡可能地將剝離層形成為平坦的層。為了達到上述目的，本發(fā)明中，在對電極圖案形成之前，形成剝離層。具體而言，本發(fā)明的半導(dǎo)體裝置的制造方法包括器件部形成工序，其在基體層形 成包括元件的至少一部分的器件部，其中，該元件包括電極；剝離層形成工序，其對上述基 體層離子注入剝離用物質(zhì)來形成剝離層；粘貼工序，其將形成有上述器件部的基體層貼在 基板上；和分離工序，其沿著上述剝離層分離除去貼在上述基板上的上述基體層的未形成 上述器件部的一部分，在該半導(dǎo)體裝置的制造方法中，上述器件部形成工序包括在上述基 體層的表面形成絕緣膜的絕緣膜形成工序；在上述絕緣膜的表面均勻(一樣)地形成導(dǎo)電 層的導(dǎo)電層形成工序；和通過對上述導(dǎo)電層進行圖案形成而形成上述電極的電極形成工 序，上述剝離層形成工序在上述電極形成工序之前進行。也可以采用如下方式包括在上述導(dǎo)電層的表面疊層金屬膜的金屬膜形成工序， 在上述電極形成工序，通過對上述導(dǎo)電層和上述金屬膜進行圖案形成，形成上述電極。優(yōu)選在上述導(dǎo)電層形成工序，使上述導(dǎo)電層的表面平坦化。優(yōu)選上述剝離層形成工序在上述導(dǎo)電層形成工序之后進行。上述導(dǎo)電層也可以由多晶硅構(gòu)成。優(yōu)選上述剝離用物質(zhì)為氫或惰性元素。優(yōu)選上述基體層為單晶硅層。上述基板也可以為玻璃基板。上述電極也可以構(gòu)成M0S晶體管的柵極電極的至少一部分。優(yōu)選在上述粘貼工序中，預(yù)先使上述基體層的貼在上述基板上的表面平坦化。此外，本發(fā)明的半導(dǎo)體裝置構(gòu)成為在基板上貼合有基體層，該基體層的一部分沿 著包含剝離用物質(zhì)的剝離層被分離除去，且該基體層形成有包括元件的至少一部分的器件 部，在該半導(dǎo)體裝置中，上述剝離層在構(gòu)成上述元件的電極被圖案形成前，形成在上述基體 層上。上述電極也可以由硅層部和碟層在該硅層部的金屬層部構(gòu)成。優(yōu)選上述剝離用物質(zhì)為氫或惰性元素。
優(yōu)選上述基體層為單晶硅層。上述基板也可以為玻璃基板。作用接著，說明本發(fā)明的作用。在制造上述半導(dǎo)體裝置的情況下，在器件部形成工序中，例如在單晶硅層等基體 層，形成包括元件的至少一部分的器件部，其中，該元件包括電極。在該器件部形成工序，進行絕緣膜形成工序、導(dǎo)電層形成工序和電極形成工序。在 絕緣膜形成工序，在基體層的表面形成絕緣膜。而后，在導(dǎo)電層形成工序，在上述絕緣膜的 表面均勻地形成導(dǎo)電層。導(dǎo)電層例如也可以由多晶硅構(gòu)成。在該導(dǎo)電層形成工序，也可以 使導(dǎo)電層的表面平坦化。由此，在之后的剝離層形成工序，能夠?qū)冸x層形成為平坦的層。接著，在電極形成工序，通過對上述導(dǎo)電層進行圖案形成而形成上述電極。電極例 如也可以由硅層部和在其上疊層的金屬層部構(gòu)成。在電極具有金屬層部的情況下，進行在 導(dǎo)電層的表面疊層金屬膜的金屬膜形成工序之后，在上述電極形成工序中，通過對導(dǎo)電層 和金屬膜進行圖案形成，形成電極。該電極之后構(gòu)成M0S晶體管的柵極電極的至少一部分。此外，在電極形成工序之前進行剝離層形成工序，對基體層離子注入例如氫或惰 性元素等剝離用物質(zhì)，由此在基體層的內(nèi)部形成剝離層。該剝離層形成工序例如優(yōu)選在導(dǎo) 電層形成工序之后進行。這樣，能夠減少在其他工藝中對基體層施加的熱導(dǎo)致的對剝離層 的影響。接著，進行粘貼工序，將形成有器件部的基體層貼在例如玻璃基板等基板上。在該 粘貼工序，也可以預(yù)先將基體層的粘貼到基板的表面平坦化。這樣，通過范德華力(van der Waals force)的自接合，能夠貼合。之后，進行分離工序，將粘貼在基板上的基體層的未形成器件部的一部分沿著剝 離層分離除去。由此，制造上述半導(dǎo)體裝置。發(fā)明的效果根據(jù)本發(fā)明，由于在圖案形成電極前形成剝離層，因此能夠減少因電極自身形狀 導(dǎo)致將剝離用物質(zhì)注入基體層時的注入深度的不均(偏差)，從而能夠在基體層的內(nèi)部將 剝離層形成為平坦的層。進而，由于不需要隔著覆蓋電極的平坦化膜注入剝離用物質(zhì)，因此能夠利用較低 的能量在更淺的位置形成剝離層。其結(jié)果是，能夠抑制基體層的損傷，并且在均勻的深度位 置形成剝離層。此外，特別是在利用例如多晶硅等導(dǎo)電層和金屬膜構(gòu)成電極的情況下，能夠提高 電極的導(dǎo)電性，并且提高剝離層的平坦性。


圖1是示意地表示本實施方式1的半導(dǎo)體裝置的主要部分構(gòu)造的截面圖。圖2是表示本實施方式1中隔著多晶硅層離子注入氫而形成的剝離層的截面圖。圖3是表示本實施方式1中在基體層形成的低濃度雜質(zhì)區(qū)域的截面圖。圖4是表示本實施方式1中在基體層形成的高濃度雜質(zhì)區(qū)域的截面圖。圖5是表示本實施方式1中的保護絕緣膜、源極電極和漏極電極的截面圖。
31平坦化膜
32剝離用物質(zhì)，氫
33剝離層
35接觸孔
37保護絕緣膜
38玻璃基板(基板)
56PM0S晶體管
具體實施例方式以下，基于附圖詳細(xì)說明本發(fā)明的實施方式。此外，本發(fā)明不限于以下的實施方 式?！栋l(fā)明的實施方式1》圖1 圖5表示本發(fā)明的實施方式1。圖1是示意地表示半導(dǎo)體裝置S的主要部分構(gòu)造的截面圖。圖2 圖5是表示本 實施方式1的半導(dǎo)體裝置S的各制造工序的截面圖。半導(dǎo)體裝置S，例如雖然省略其圖示，但是在構(gòu)成液晶顯示裝置的顯示面板的玻璃 基板38上直接被形成，例如作為對顯示面板的多個像素進行驅(qū)動控制的驅(qū)動電路等各種 功能電路使用。此處，液晶顯示裝置，雖然省略其圖示，但是包括形成有多個TFT(晶體管)的 TFT基板、與TFT基板相對設(shè)置的對置基板、以及設(shè)置在TFT基板與對置基板之間的液晶層。 對置基板在玻璃基板上形成有例如由IT0等構(gòu)成的共用電極、彩色濾光片等。另一方面，在 TFT基板上，在上述玻璃基板38上形成有多個TFT、像素電極。如圖1所示，半導(dǎo)體裝置S包括玻璃基板38和在玻璃基板38上的基體層1上高 密度且高精度地形成的器件部D。在器件部D，包含作為元件的晶體管56，晶體管56被保護 絕緣膜37覆蓋。而且，器件部D隔著保護絕緣膜37通過自接合貼在玻璃基板38上。換言 之，基體層1與器件部D —齊貼在玻璃基板38上。另外，在將半導(dǎo)體裝置S用于進行透過顯示的液晶顯示裝置的情況下，優(yōu)選基板 38為玻璃基板38等透明基板，在用于除此之外的顯示裝置的情況下，基板38能夠使用單晶 硅半導(dǎo)體基板等其他基板。如圖1所示，器件部D例如具有作為半導(dǎo)體元件的PM0S晶體管56。此外，作為將各 晶體管56彼此之間電分離的元件分離區(qū)域，如圖1所示，形成有作為元件分離用膜的L0C0S 氧化膜10。另外，在圖1中，表示一個PM0S晶體管56，但形成的器件不限于此。不用說能夠形 成NM0S晶體管，也同樣能夠使用雙極晶體管和二極管等其他元件。此外，其個數(shù)也從1個 至數(shù)百萬個程度，沒有限制。此外，能夠形成為在器件部D包含元件的至少一部分。基體層1具有活性區(qū)域51，活性區(qū)域51具有由在溝道區(qū)域13的左右兩外側(cè)分別 形成的P型的低濃度雜質(zhì)區(qū)域23、和在該低濃度雜質(zhì)區(qū)域23的外側(cè)形成的P型的高濃度雜 質(zhì)區(qū)域30構(gòu)成的LDD(LightlyDoped Drain:輕摻雜漏極)結(jié)構(gòu)。
8
基體層1例如為單晶硅半導(dǎo)體等的半導(dǎo)體層。另外，基體層1除了單晶硅半導(dǎo)體 層之外，還能夠構(gòu)成為包含選自IV族半導(dǎo)體、II-VI族化合物半導(dǎo)體、III-V族化合物半導(dǎo) 體、IV-IV族化合物半導(dǎo)體、包含這些的同族元素的混晶、以及氧化物半導(dǎo)體的至少一種。如后所述，基體層1的一部分，沿著通過離子注入氫等剝離用物質(zhì)而形成的剝離 層被分離除去。由此，基體層1通過其一部分由加熱處理被分離除去而薄膜化。此外，如后 所述，剝離層在圖案形成柵極電極17前，被形成在基體層1。如圖1所示，在玻璃基板38的表面疊層有保護絕緣膜37。在該保護絕緣膜37上 進而疊層有平坦化膜31。在平坦化膜31上形成有柵極氧化膜16和LOCOS氧化膜10。在 柵極氧化膜16上，疊層有形成有上述活性區(qū)域51的基體層1。此外，雖然省略其圖示，但優(yōu) 選基體層1的表面與LOCOS氧化膜10 —起被作為絕緣層的氧化膜覆蓋。此外，在平坦化膜31與柵極氧化膜16之間，形成有例如由多晶硅等構(gòu)成的柵極電 極17和側(cè)壁24。柵極電極17隔著柵極氧化膜16與溝道區(qū)域13相對。另一方面，側(cè)壁24 配置在柵極電極17的側(cè)面，隔著柵極氧化膜16與低濃度雜質(zhì)區(qū)域23相對。在平坦化膜31，在與高濃度雜質(zhì)區(qū)域30上下重疊的位置，貫通形成有接觸孔35。 在接觸孔35，分別形成有作為金屬電極的源極電極36和漏極電極36。-制造方法-接著，說明上述半導(dǎo)體裝置S的制造方法。首先，在器件部形成工序，例如在單晶硅半導(dǎo)體層即基體層1，形成包括元件即 PMOS晶體管56的至少一部分的器件部D。即，在由單晶硅半導(dǎo)體構(gòu)成的硅基板1(相當(dāng)于 基體層1)的晶片上形成器件部D。在器件部形成工序，如后所述，包括絕緣膜形成工序、導(dǎo) 電層形成工序和電極形成工序。例如，通過在氧化氣氛中進行900°C 1000°C左右的熱處理，在硅基板1的表面形 成熱氧化膜。接著，在該熱氧化膜的表面通過CVD等形成氮化硅膜后，進行這些氮化硅膜和 熱氧化膜的圖案形成(patterning)。然后，在殘留有上述氮化硅膜和熱氧化膜的區(qū)域，此后 形成PMOS晶體管56。接著，如圖2所示，通過在氧氣氛中進行900°C 1000°C左右的熱處理形成LOCOS 氧化膜10。LOCOS氧化膜10在硅基板1的從上述氮化硅膜和熱氧化膜露出的區(qū)域形成。接 著，進行絕緣膜形成工序，將氮化硅膜和熱氧化膜暫且除去后，通過在氧氣氛中進行1000°c 左右的熱處理，如圖2所示，在硅基板1的表面形成作為絕緣膜的柵極氧化膜16。接著，進行導(dǎo)電層形成工序，如圖2所示，在柵極氧化膜16的表面均勻(一樣)地 形成作為導(dǎo)電層的多晶硅層14。多晶硅層14通過CVD等形成為300nm左右的厚度。此時， 多晶硅層14的表面以沿著形成為凸出狀的LOCOS氧化膜10的表面的方式，形成為凸面狀。之后，在后述的電極形成工序之前，進行剝離層形成工序。在該剝離層形成工序 中，如圖2所示，對硅基板1離子注入剝離用物質(zhì)32形成剝離層33。剝離用物質(zhì)使用氫。 此外，也能夠代替氫使用He、Ne等惰性元素。此外，還能夠使用氫和惰性元素。于是，如圖2所示，形成的剝離層33反映多晶硅層14的表面形狀，在LOCOS氧化 膜10的下方形成為凸面狀的層。之后，進行電極形成工序，如圖3所示，通過光刻法等對多晶硅層14進行圖案形 成，在相鄰的LOCOS氧化膜10彼此之間形成柵極電極17 (也稱為多晶硅柵極電極)。
之后，如圖3所示，將柵極電極17作為掩膜，離子注入硼等P型雜質(zhì)元素22。由 此，在硅基板1形成P型低濃度雜質(zhì)區(qū)域23。接著，以覆蓋柵極氧化膜16和LOCOS氧化膜10等的方式通過CVD等形成SiO2膜。 之后，通過對上述SiO2膜進行各向異性干蝕刻，如圖4所示，在柵極電極17的左右兩側(cè)形 成由SiO2構(gòu)成的側(cè)壁24。接著，如圖4所示，將柵極電極17和側(cè)壁24作為掩膜，將硼等P型雜質(zhì)元素29離 子注入硅基板1。于是，在P型低濃度雜質(zhì)區(qū)域23的兩外側(cè)形成P型高濃度雜質(zhì)區(qū)域30。之后，如圖5所示，以覆蓋柵極電極17和側(cè)壁24等的方式形成SiO2等絕緣膜后， 通過CMP等使其平坦化而形成平坦化膜31。之后，如圖5所示，在平坦化膜31形成接觸孔35，在接觸孔35的底部使高濃度雜 質(zhì)區(qū)域30露出。之后，在接觸孔35的內(nèi)部填充金屬材料，形成作為金屬電極的源極電極36 和漏極電極36。另外，在圖5中，雖然對利用一層金屬層形成源極電極36和漏極電極36的 例子進行了說明，但也可以由多層金屬層形成。接著，以覆蓋PMOS晶體管56的方式，在平坦化膜31的表面形成保護絕緣膜37。 如上所述，進行在硅基板1即基體層1形成器件部D的器件部形成工序。之后，進行粘貼工序。在粘貼工序中，將形成有器件部D的硅基板1(基體層1)貼 在基板38上?；?8例如使用玻璃基板38。S卩，通過CMP法等研磨硅基板1的貼到玻璃 基板38的表面，預(yù)先使其平坦化。然后，將該保護絕緣膜37的表面和玻璃基板38的表面 分別SCl清洗。之后，將器件部D與玻璃基板38對位，通過范德華力的自接合，在保護絕緣 膜37的表面相互貼合。接著，進行分離工序。在分離工序中，如圖1所示，通過將貼在玻璃基板38上的硅 基板1 (基體層1)加熱至40(TC 60(TC左右，沿著剝離層33分離除去該硅基板1 (基體層 1)的一部分(即，隔著剝離層33與柵極電極17為相反側(cè)的部分，且是未形成器件部D的部 分)。其結(jié)果是，PMOS晶體管56被移至玻璃基板38上。之后，通過蝕刻等除去剝離層33后，通過蝕刻、CMP等使基體層1薄膜化直至 LOCOS氧化膜10露出為止，進行元件分離。之后，進行熱處理，進行雜質(zhì)元素的活性化。由 此，制造半導(dǎo)體裝置S。-實施方式1的效果_因此，根據(jù)該實施方式1，由于在圖案形成柵極電極17之前形成剝離層33，因此在 形成PMOS晶體管56的區(qū)域，能夠減少因柵極電極17自身的形狀導(dǎo)致將氫32注入硅基板 1 (基體層1)的注入深度的不均(偏差)，從而能夠在硅基板1的內(nèi)部將剝離層33形成為 平坦的層。但是，在現(xiàn)有技術(shù)中，由于在形成覆蓋柵極電極17的平坦化膜后離子注入氫32， 因此為了形成剝離層，必須將氫注入距離上述平坦化膜的表面較深的位置。因此，不僅氫離 子擴散并注入到不必要的范圍，并且難以為了反映上述平坦化膜的膜厚分布地形成氫離子 注入?yún)^(qū)域，而均勻地維持氫離子的注入深度。對此，根據(jù)本實施方式1，由于在圖案形成柵極電極17之前離子注入氫，因此不需 要形成上述這樣的平坦化膜。從而，能夠利用較低的能量在距離多晶硅層14的表面較淺的 位置以不會多余地擴散的方式離子注入氫，適當(dāng)?shù)匦纬蓜冸x層。其結(jié)果是，在形成PMOS晶體管56的區(qū)域，能夠抑制硅基板1的損傷，并且能夠在均勻的深度位置將剝離層33形成為 平坦的層。進而，由于在導(dǎo)電層形成工序之后進行剝離層形成工序，能夠減少由于其他工藝 對硅基板1(基體層1)施加的熱而使剝離層33受到的影響，其結(jié)果是，直到分離工序均能 夠充分維持剝離層33的功能?！栋l(fā)明的實施方式2》圖6 圖9表示本發(fā)明的實施方式2。圖6 圖9是表示本實施方式2的半導(dǎo)體裝置S的各制造工序的截面圖。其中， 在之后的各實施方式中，對于與圖1 圖5相同的部分標(biāo)注相同的符號，省略其詳細(xì)說明。在上述實施方式1中，多晶硅層14的表面形成為凸?fàn)睿c此相對，本實施方式2的 不同點在于將多晶硅層14的表面平坦化。S卩，在制造本實施方式2的半導(dǎo)體裝置S的情況下，在器件部形成工序，與上述實 施方式1相同，進行到絕緣膜形成工序為止的工序。之后，在導(dǎo)電層形成工序，首先，如圖2 所示，在柵極氧化膜16的表面均勻地形成作為導(dǎo)電層的多晶硅層14。之后，如圖6所示，通 過CMP等研磨多晶硅層14的凸?fàn)畹谋砻鎭硎蛊淦教够Ｖ?，與上述實施方式1同樣，在電極形成工序前，進行剝離層形成工序。S卩，如圖 6所示，隔著平坦化后的多晶硅層14，對硅基板1離子注入剝離用物質(zhì)32，形成剝離層33。 此時，由于多晶硅層14的表面被平坦化，因此在硅基板1形成的剝離層33也反映該平坦 化，在整面上形成為平坦的層。之后，與上述實施方式1同樣地進行電極形成工序，如圖7所示，圖案形成柵極電 極17，通過將硼等P型雜質(zhì)元素22離子注入硅基板1，形成P型低濃度雜質(zhì)區(qū)域23。接著，與實施方式1同樣，如圖8所示，在形成側(cè)壁24之后，將硼等P型雜質(zhì)元素 29離子注入硅基板1，形成P型高濃度雜質(zhì)區(qū)域30。接著，與實施方式1同樣，如圖9所示，分別形成平坦化膜31、接觸孔35、源極電極 36、漏極電極36和保護絕緣膜37。進而，與實施方式1同樣，進行粘貼工序和分離工序，制 造半導(dǎo)體裝置S。-實施方式2的效果-從而，根據(jù)該實施方式2，由于在圖案形成柵極電極17之前形成剝離層33，因此能 夠獲得與上述實施方式1相同的效果。除此之外，由于在本實施方式2中，在導(dǎo)電層形成工 序?qū)⒍嗑Ч鑼?4的表面平坦化，因此在之后的剝離層形成工序，能夠整體上將剝離層33形 成為平坦的層?！栋l(fā)明的實施方式3》圖10 圖14表示本發(fā)明的實施方式3。圖10是示意地表示本實施方式3的半導(dǎo)體裝置S的主要部分構(gòu)造的截面圖。圖 11 圖14是表示本實施方式3的半導(dǎo)體裝置S的各制造工序的截面圖。在上述實施方式1中，僅由多晶硅構(gòu)成柵極電極17，與此相比，本實施方式3的不 同點在于柵極電極17由多晶硅層和金屬層構(gòu)成。S卩，如圖10所示，本實施方式3的柵極電極17由在柵極氧化膜16上圖案形成的 例如由多晶硅組成的硅層部19、和在硅層部19疊層的金屬層部20構(gòu)成。此外，該柵極電極17在玻璃基板38和基體層1之間形成。在制造本實施方式3的半導(dǎo)體裝置S的情況下，在器件部形成工序，接著絕緣膜形 成工序進行導(dǎo)電層形成工序，如圖11所示，在柵極氧化膜16的表面均勻地形成作為導(dǎo)電層 的多晶硅層14。之后，進行金屬膜形成工序，在多晶硅層14的表面均勻地疊層金屬膜18。 此時，多晶硅層14和金屬膜18的表面沿著形成為凸?fàn)畹腖OCOS氧化膜10的表面形狀分別 形成為凸面狀。優(yōu)選在氫離子注入之前的該階段，通過短時間的高溫的退火而硅化物化。之 后，與上述實施方式1同樣，在電極形成工序之前進行剝離層形成工序。接著，如圖12所示，在電極形成工序，通過對多晶硅層14和金屬膜18同時進行圖 案形成，形成島狀的柵極電極17。接著，通過將硼等P型雜質(zhì)元素22離子注入硅基板1，形 成P型低濃度雜質(zhì)區(qū)域23。之后，與上述實施方式1同樣，如圖13所示，形成側(cè)壁24之后，通過將硼等P型雜 質(zhì)元素29離子注入硅基板1，形成P型高濃度雜質(zhì)區(qū)域30。接著，如圖14所示，分別形成 平坦化膜31、接觸孔35、源極電極36、漏極電極36和保護絕緣膜37。進而，與實施方式1 同樣，進行粘貼工序和分離工序，制造半導(dǎo)體裝置S。-實施方式3的效果-因此，根據(jù)本實施方式3，由于在圖案形成柵極電極17之前形成剝離層33，因此能 夠獲得與上述實施方式1同樣的效果。此外，由于本實施方式3中，由硅層部19和金屬層 部20構(gòu)成柵極電極17并使其硅化物化，因此能夠降低柵極電極17的電阻值。即，能夠提 高柵極電極17的導(dǎo)電性，并且提高剝離層33的平坦性。進而，通過在氫離子注入前進行用 于硅化物化的加熱處理，能夠防止因該加熱處理導(dǎo)致剝離層33的功能下降?！栋l(fā)明的實施方式4》圖15 圖18表示本發(fā)明的實施方式4。圖15 圖18是表示本實施方式4的半導(dǎo)體裝置S的各制造工序的截面圖。在上述實施方式3中，多晶硅層14和金屬膜18的表面形成為凸?fàn)睿c此相比，本 實施方式4的不同點在于，將多晶硅層14和金屬膜18的表面平坦化。S卩，在制造本實施方式4的半導(dǎo)體裝置S的情況下，在器件部形成工序中，與上述 實施方式1 3同樣地進行至絕緣膜形成工序為止的工序。之后，在導(dǎo)電層形成工序，首先， 如圖15所示，在柵極氧化膜16的表面均勻地形成作為導(dǎo)電層的多晶硅層14后，通過CMP 等研磨該多晶硅層14的凸?fàn)畹谋砻媸蛊淦教够＝又?，在平坦化后的多晶硅?4的表面 疊層金屬膜18。金屬膜18的表面反映多晶硅層14的表面被平坦地形成。之后，與上述實施方式3同樣地進行剝離層形成工序。S卩，如圖15所示，隔著平坦 化后的多晶硅層14和金屬膜18，對硅基板1離子注入氫等剝離用物質(zhì)32，形成剝離層33。 此時，由于多晶硅層14和金屬膜18的表面被平坦化，因此在硅基板1形成的剝離層33也 反映其平坦化，在整個面形成為平坦的層。之后，與上述實施方式3同樣地進行電極形成工序，如圖16所示，圖案形成由硅層 部19和金屬層部20構(gòu)成的柵極電極17，將硼等P型雜質(zhì)元素22離子注入硅基板1，由此 形成P型低濃度雜質(zhì)區(qū)域23。接著，與實施方式3同樣，如圖17所示，形成側(cè)壁24后，通過將硼等P型雜質(zhì)元素 29對硅基板1離子注入，形成P型高濃度雜質(zhì)區(qū)域30。
12
之后，與實施方式3相同，如圖18所示，分別形成平坦化膜31、接觸孔35、源極電 極36、漏極電極36和保護絕緣膜37。進而，與實施方式3相同，進行粘貼工序和分離工序， 制造半導(dǎo)體裝置S。-實施方式4的效果-因此，根據(jù)本實施方式4，由于在圖案形成柵極電極17之前形成剝離層33，因此能 夠獲得與上述實施方式1相同的效果。進而，由于柵極電極17由硅層部19和金屬層部20 構(gòu)成，因此能夠獲得與上述實施方式3相同的效果。此外，在本實施方式4中，由于在導(dǎo)電 層形成工序?qū)⒍嗑Ч鑼?4的表面平坦化，并且將在其上疊層的金屬膜18的表面也平坦地 形成，因此在之后的剝離層形成工序，能夠整體上將剝離層33形成為平坦的層?！镀渌麑嵤┓绞健吩谏鲜龈鲗嵤┓绞街?，通過將LOCOS氧化膜10在平坦的硅基板1上形成，將LOCOS 氧化膜10形成為凸?fàn)?，但也可以如圖19所示，將其形成為與柵極氧化膜16為大致相同的尚度。此處，圖19是表示平坦化后的LOCOS氧化膜10的截面圖。圖20 22是表示形 成上述平坦化后的LOCOS氧化膜10的工藝的截面圖。在形成上述平坦化后的LOCOS氧化膜10的情況下，如圖20所示，在硅基板1形成 氧化膜11后，在該氧化膜11的表面形成氮化硅膜9。之后，在氮化硅膜9的表面，在形成上 述PMOS晶體管56的區(qū)域?qū)⒖刮g劑12形成為島狀。接著，如圖21所示，將抗蝕劑12作為掩膜，通過對上述氮化硅膜9、氧化膜11和硅 基板1的一部分進行蝕刻，形成多個槽部15。接著，如圖22所示，通過除去抗蝕劑12，并且對硅基板1施加熱氧化處理，在槽部 15內(nèi)形成LOCOS氧化膜10，將其表面形成為與氧化膜11為大致相同的高度。之后，如圖19所示，利用磷酸(H3PO4)等除去氮化硅膜9，利用氟酸(HF)等除去氧 化膜11。之后，形成柵極氧化膜16。由此，形成平坦化后的LOCOS氧化膜10。這樣，如果將LOCOS氧化膜10平坦化，則在之后的工序中，能夠整體上將剝離層33 形成為更加平坦的層。此外，也可以代替LOCOS氧化膜10，通過所謂STI (Shallow TrenchIsolation 淺 槽隔離)形成元件分離絕緣層。例如，如利用STI形成的元件分離絕緣層26的截面圖即圖 23所示，在硅基板1形成多個槽25，在該槽25的內(nèi)部形成元件分離絕緣層26，并且在相鄰 的元件分離絕緣層26彼此之間形成柵極氧化膜16。這樣，由于也能夠?qū)⒃蛛x絕緣層 26的表面平坦化為與柵極氧化膜16大致相同的高度，因此能夠在整體上將剝離層33形成 為更加平坦的層。此外，在上述實施方式1中，作為元件以MOS晶體管為例進行了說明，但本發(fā)明不 限于此。即，具有局部凸出的結(jié)構(gòu)部分的其他元件也同樣能夠適用本發(fā)明。此外，利用電極形成工序形成的電極，也可以不構(gòu)成柵極電極17的整體，而是構(gòu) 成MOS晶體管的柵極電極的至少一部分。此外，上述各實施方式中，在將器件部D貼合在玻璃基板38上之后使離子注入硅 基板1的雜質(zhì)元素?zé)峄钚曰?，但本發(fā)明不限于此，還可以在將雜質(zhì)元素離子注入高濃度雜 質(zhì)區(qū)域后，接著通過RTA(RapidThermal Annealing 快速熱退火)等進行短時間的加熱處理，使其活性化。產(chǎn)業(yè)上的可利用性如上所述，本發(fā)明對于例如用于液晶顯示裝置等的半導(dǎo)體裝置及其制造方法有 用，特別適合于在基體層將剝離層形成為平坦的層的情況。
權(quán)利要求
一種半導(dǎo)體裝置的制造方法，其包括器件部形成工序，其在基體層形成包括元件的至少一部分的器件部，其中，該元件包括電極；剝離層形成工序，其對所述基體層離子注入剝離用物質(zhì)來形成剝離層；粘貼工序，其將形成有所述器件部的基體層貼在基板上；和分離工序，其將貼在所述基板上的所述基體層的未形成所述器件部的一部分沿著所述剝離層分離除去，該半導(dǎo)體裝置的制造方法的特征在于所述器件部形成工序包括在所述基體層的表面形成絕緣膜的絕緣膜形成工序；在所述絕緣膜的表面均勻地形成導(dǎo)電層的導(dǎo)電層形成工序；和通過對所述導(dǎo)電層進行圖案形成而形成所述電極的電極形成工序，所述剝離層形成工序在所述電極形成工序之前進行。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 包括在所述導(dǎo)電層的表面疊層金屬膜的金屬膜形成工序，在所述電極形成工序中，通過對所述導(dǎo)電層和所述金屬膜進行圖案形成，形成所述電極。
3.如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于 在所述導(dǎo)電層形成工序中，將所述導(dǎo)電層的表面平坦化。
4.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 所述剝離層形成工序在所述導(dǎo)電層形成工序之后進行。
5.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 所述導(dǎo)電層由多晶硅構(gòu)成。
6.如權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于 所述導(dǎo)電層由多晶硅構(gòu)成，在所述金屬膜形成工序之后被硅化物化。
7.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 所述剝離用物質(zhì)為氫或惰性元素。
8.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 所述基體層為單晶硅層。
9.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于 所述基板為玻璃基板。
10.如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于 所述電極構(gòu)成MOS晶體管的柵極電極的至少一部分。
11.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于在所述粘貼工序中，預(yù)先將所述基體層的貼在所述基板上的表面平坦化。
12.—種半導(dǎo)體裝置，構(gòu)成為在基板上貼合有基體層，該基體層的一部分沿著包含剝離 用物質(zhì)的剝離層被分離除去，且該基體層形成有包括元件的至少一部分的器件部，該半導(dǎo) 體裝置的特征在于構(gòu)成所述元件的電極包括硅層部和疊層于該硅層部的金屬層部，且該電極形成在所述 基板表面與所述基體層之間。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于 所述電極被硅化物化。
14.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于所述剝離層在構(gòu)成所述元件的電極被形成圖案前，形成于所述基體層。
15.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于 所述剝離用物質(zhì)為氫或惰性元素。
16.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于 所述基體層為單晶硅層。
17.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于 所述基板為玻璃基板。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。器件部形成工序包括在基體層的表面形成絕緣膜的絕緣膜形成工序、在絕緣膜的表面均勻地形成導(dǎo)電層的導(dǎo)電層形成工序、和通過對導(dǎo)電層進行圖案形成來形成電極的電極形成工序。而且，對基體層離子注入剝離用物質(zhì)來形成剝離層的剝離層形成工序，在電極形成工序之前進行。
文檔編號H01L29/786GK101884096SQ200880119080
公開日2010年11月10日 申請日期2008年11月25日 優(yōu)先權(quán)日2007年12月28日
發(fā)明者中川和男, 多田憲史, 富安一秀, 松本晉, 福島康守, 竹井美智子, 高藤裕 申請人:夏普株式會社