專利名稱：集成電路芯片及集成電路芯片的封環(huán)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于集成電路，特別是關(guān)于在一個芯片上既具有數(shù)字電路又具有
模擬及/或射頻電路的集成電路芯片的封環(huán)結(jié)構(gòu)(seal ring structure)。
背景技術(shù)：
制造技術(shù)的發(fā)展已經(jīng)實現(xiàn)了將完整的功能模塊(entire functional block)整合 在一個單獨的集成電路中，而先前完整的功能模塊是由電路板上的多個芯片來 實現(xiàn)的。最顯著的發(fā)展是混合信號電路(mixed-signal circuit),其可以在一個單獨 的集成電路中結(jié)合模擬電路以及數(shù)字邏輯電路。
然而，實施混合信號電路需要克服的主要技術(shù)問題是集成電路不同部分(例 如，由集成電路數(shù)字部分到模擬部分)之間的噪聲耦合。
通常，集成電路芯片包含一個封環(huán)(sealring)，封環(huán)用于保護集成電路芯片 不會受潮失凌文(moisture degradation)或受到離子污染(ionic contamination)。 一Jl殳來 說，封環(huán)是由 一 疊金屬以及接觸/通孔層(contact/via layers)制成，并且與集成電 路元件的制造結(jié)合在一起，按步驟順序沉積絕緣體以及金屬來制造。
可以發(fā)現(xiàn)，噪聲可以通過封環(huán)傳播并對靈敏的模擬及/或射頻電路的效率有
不利的影響，其中，噪聲可以是來自數(shù)字電力信號線(例如VoD)或數(shù)字電路的信
號接腳(signal pad)的噪聲。

發(fā)明內(nèi)容
為了解決以上技術(shù)問題，本發(fā)明提供了 一種集成電路芯片及集成電路芯片 的封環(huán)結(jié)構(gòu)。
本發(fā)明提供了一種集成電路芯片。集成電路芯片包括模擬A/或射頻電路 模塊，環(huán)繞模擬A/或射頻電路模塊的封環(huán)結(jié)構(gòu)。封環(huán)結(jié)構(gòu)包括連續(xù)的外部封 環(huán)；以及非連續(xù)的內(nèi)部封環(huán)，所述非連續(xù)的內(nèi)部封環(huán)被分為至少第一部分以及 第二部分；其中，第二部分位于模擬及/或射頻電路模塊的外側(cè)，用于屏蔽噪聲， 以使所述模擬及/或射頻電路模塊不受干擾。本發(fā)明提供了一種集成電路芯片的封環(huán)結(jié)構(gòu)。封環(huán)結(jié)構(gòu)包括連續(xù)的外部 封環(huán)；以及非連續(xù)的內(nèi)部封環(huán)。非連續(xù)的內(nèi)部封環(huán)被分為至少第一部分以及第 二部分，其中，第二部分位于集成電路芯片的模擬及/或射頻電路模塊的外側(cè)， 用于屏蔽噪聲以使模擬及/或射頻電路模塊不受干擾。
本發(fā)明提供的集成電路芯片及集成電路芯片的封環(huán)結(jié)構(gòu)，通過內(nèi)部封環(huán)可 以保護模擬及/或射頻電路不受噪聲的影響。同時，通過連續(xù)的外部封環(huán)可以阻
止?jié)駳庖约案g性物質(zhì)進入集成電路。


圖1為依據(jù)本發(fā)明一較佳實施例的具有封環(huán)結(jié)構(gòu)的集成電路芯片的示意圖。 圖2為依據(jù)本發(fā)明另一較佳實施例的具有封環(huán)結(jié)構(gòu)的集成電路芯片的示意圖。
具體實施例方式
本發(fā)明是關(guān)于具有封環(huán)結(jié)構(gòu)的集成電^^芯片。封環(huán)結(jié)構(gòu)包括外部封環(huán)(outer seal ring)以及內(nèi)部封環(huán)(inner seal ring)。外部封環(huán)是一個連續(xù)的環(huán)，而內(nèi)部封環(huán) 則被分為至少兩個單獨的部分，其中，包括一個位于集成電路芯片的靈敏的模 擬A/或射頻電路模塊外側(cè)的導(dǎo)電壁壘(conductive rampart)。
內(nèi)部封環(huán)的導(dǎo)電壁壘保護模擬;5J或射頻電路不受噪聲的影響，因此可減少 噪聲耦合影響，其中，噪聲是通過外部封環(huán)傳播。連續(xù)的外部封環(huán)可以阻止?jié)?氣以及腐蝕性物質(zhì)進入集成電路。
請參考圖1。圖1為依據(jù)本發(fā)明一較佳實施例的具有封環(huán)結(jié)構(gòu)12的集成電 路芯片IO的示意圖。如圖l所示，集成電路芯片10包括至少一模擬A/或射頻 電路模塊14,數(shù)字電路16以及封環(huán)結(jié)構(gòu)12，封環(huán)結(jié)構(gòu)12環(huán)繞并且保護模擬及 /或射頻電路模塊14以及數(shù)字電路16。
集成電路芯片10可進一步包括多個輸入/輸出接腳(input/outputpad,以下簡 稱1/0接腳)20。如前所述，噪聲可來源于數(shù)字電力V。D信號線或數(shù)字電路16的 信號輸出接腳20a，例如，噪聲可以通過封環(huán)傳播，并對靈敏的模擬A/或射頻 電路14的效率有不利影響。圖1顯示了一種可能的噪聲傳插J各徑30。本發(fā)明的 目的之一為解決此問題。
根據(jù)本發(fā)明，封環(huán)結(jié)構(gòu)12包括連續(xù)的外部封環(huán)122以及非連續(xù)的內(nèi)部封環(huán)124，其沿著芯片的外圍布置。內(nèi)部封環(huán)124被分為兩個部分，包括第一部分124a 以及第二部分124b。雖然本實施例是將內(nèi)部封環(huán)124分為兩個部分，但是其并 非用以限定本發(fā)明，內(nèi)部封環(huán)124可根據(jù)設(shè)計需要被分為更多的部分。
第一部分124a以及第二部分124b可以具有相同的結(jié)構(gòu)，其可由一疊金屬 以及接觸/通孔層制成，并且與集成電路元件的制造結(jié)合在一起，按步驟順序沉 積絕緣體以及金屬來制造。
第二部分124b作為一個獨立的導(dǎo)電壁壘位于模擬及/或射頻電路模塊14的 外側(cè)，用于屏蔽通過連續(xù)的外部封環(huán)122傳播的噪聲。較佳情況下，第二部分 124b的長度等于或大于被屏蔽的模擬及/或射頻電路模塊14的長度。
圖2為依據(jù)本發(fā)明另一較佳實施例的具有封環(huán)結(jié)構(gòu)12的集成電路芯片10a 的示意圖，其中，類似的數(shù)字符號是指示類似的區(qū)域、層或元件。如圖2所示， 同樣的，集成電路芯片10a包括至少一個模擬及/或射頻電路模塊14，數(shù)字電路 16，以及環(huán)繞并保護模擬及/或射頻電路才莫塊14以及l(fā)t字電路16的封環(huán)結(jié)構(gòu)12。
集成電路芯片10a更可包括多個I/O接腳20。噪聲可來源于數(shù)字電力VDD 信號線或數(shù)字電路16的信號輸出接腳20a,噪聲可以通過封環(huán)傳播并對靈敏的 模擬;S7或射頻電路14的效率有不利影響。
封環(huán)結(jié)構(gòu)12包括連續(xù)的外部封環(huán)122以及非連續(xù)的內(nèi)部封環(huán)124。內(nèi)部封 環(huán)124被分為兩個部分，包括第一部分124a以及第二部分124b。雖然本實施例 是將內(nèi)部封環(huán)124分為兩個部分，但是其并非用以限定本發(fā)明，內(nèi)部封環(huán)124 可才艮據(jù)設(shè)計需要被分為更多的部分。
第一部分124a以及第二部分124b可以具有相同的環(huán)結(jié)構(gòu)，其可由一疊金 屬以及接觸/通孔層制成，并且與集成電路元件的制造結(jié)合在一起，按步驟順序 沉積絕緣體以及金屬來制造。
第二部分124b作為一個獨立的導(dǎo)電壁壘用于屏蔽通過連續(xù)的外部封環(huán)122 傳播的噪聲。較佳情況下，第二部分124b的長度等于或大于被屏蔽的模擬A/ 或射頻電路模塊14的長度。
根據(jù)本發(fā)明，第二部分124b可以耦接于獨立的接地電壓或供應(yīng)電壓。根據(jù) 本發(fā)明，第二部分124b可以通過一個獨立的接腳20b以及內(nèi)部連接路徑 (interconnection trace) 124c來耦接于獨立的接地電壓。在此處，"獨立"一詞是指 接地電壓、接腳、或供應(yīng)電壓不與模擬電路，射頻電路或數(shù)字電路共享。
第二部分124b可以通過內(nèi)部連接路徑124c電耦接于獨立的接腳20b。內(nèi)部
6連接路徑124c可以由集成電路芯片10a的頂金屬層以及鋁層(圖中未示)組成。 通過此作法，第二部分124b可以耦接于獨立的接地電壓(圖中未示)或獨立的供 應(yīng)電壓(例如Vss)，且噪聲耦合將明顯減少。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所 屬技術(shù)領(lǐng)域中的技術(shù)人員，在不脫離本發(fā)明的范圍內(nèi)，可以做一些改動，因此 本發(fā)明的保護范圍應(yīng)與權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種集成電路芯片，包括模擬及/或射頻電路模塊；以及封環(huán)結(jié)構(gòu)，環(huán)繞所述模擬及/或射頻電路模塊，所述封環(huán)結(jié)構(gòu)包括連續(xù)的外部封環(huán)；以及非連續(xù)的內(nèi)部封環(huán)，所述非連續(xù)的內(nèi)部封環(huán)被分為至少第一部分以及第二部分，其中，所述第二部分位于所述模擬及/或射頻電路模塊的外側(cè)，用于屏蔽噪聲，以使所述模擬及/或射頻電路模塊不受干擾。
2. 根據(jù)權(quán)利要求1所述的集成電路芯片，其特征在于，所述噪聲來源于所 述集成電路芯片中的數(shù)字電路。
3. 根據(jù)權(quán)利要求1所述的集成電路芯片，其特征在于，所述第二部分耦接 于獨立的接地電壓。
4. 根據(jù)權(quán)利要求3所述的集成電路芯片，其特征在于，所述第二部分通過 接腳以及內(nèi)部連接路徑耦接于所述獨立的接地電壓。
5. 根據(jù)權(quán)利要求4所述的集成電路芯片，其特征在于，所述內(nèi)部連接路徑 包含所述集成電路芯片的頂金屬層以及鋁層。
6. 根據(jù)權(quán)利要求1所述的集成電路芯片，其特征在于，所述第二部分耦接 于獨立的供應(yīng)電壓。
7. 根據(jù)權(quán)利要求1所述的集成電路芯片，其特征在于，所述第二部分的長 度等于或大于所述模擬A/或射頻電路模塊的長度。
8. —種集成電路芯片的封環(huán)結(jié)構(gòu)，包括 連續(xù)的外部封環(huán)；以及非連續(xù)的內(nèi)部封環(huán)，所述非連續(xù)的內(nèi)部封環(huán)被分為至少第一部分以及第二 部分，其中，所述第二部分位于所述集成電路芯片的模擬及/或射頻電路模塊的 外側(cè)，用于屏蔽噪聲，以使所述模擬及/或射頻電路模塊不受干擾。
9. 根據(jù)權(quán)利要求8所述的集成電路芯片的封環(huán)結(jié)構(gòu)，其特征在于，所述噪 聲來源于所述集成電路芯片的數(shù)字電路。
10. 才艮據(jù)權(quán)利要求8所述的集成電路芯片的封環(huán)結(jié)構(gòu)，其特征在于，所述第 二部分耦接于獨立的接地電壓。
11. 根據(jù)權(quán)利要求10所述的集成電路芯片的封環(huán)結(jié)構(gòu)，其特征在于，所 述第二部分通過接腳以及內(nèi)部連接路徑耦接于所述獨立的接地電壓。
12. 根據(jù)權(quán)利要求11所述的集成電路芯片的封環(huán)結(jié)構(gòu)，其特征在于，所述內(nèi)部連接路徑由所述集成電路芯片的頂金屬層以及鋁層組成。
13. 根據(jù)權(quán)利要求8所述的集成電路芯片的封環(huán)結(jié)構(gòu)，其特征在于，所述 第二部分耦接于獨立的供應(yīng)電壓。
14. 根據(jù)權(quán)利要求8所述的集成電路芯片的封環(huán)結(jié)構(gòu)，其特征在于，所述 第二部分的長度等于或大于所述模擬及/或射頻電鴻4莫塊的長度。
全文摘要
本發(fā)明提供了一種集成電路芯片及集成電路芯片的封環(huán)結(jié)構(gòu)。集成電路芯片包括模擬及/或射頻電路模塊，數(shù)字電路，以及封環(huán)結(jié)構(gòu)。封環(huán)結(jié)構(gòu)環(huán)繞并保護模擬及/或射頻電路模塊。封環(huán)結(jié)構(gòu)包括連續(xù)的外部封環(huán)，以及非連續(xù)的內(nèi)部封環(huán)，非連續(xù)的內(nèi)部封環(huán)被分為至少第一部分以及第二部分。第二部分位于模擬及/或射頻電路模塊的外側(cè)，用于屏蔽噪聲，以使模擬及/或射頻電路模塊不受干擾。本發(fā)明提供的集成電路芯片及集成電路芯片的封環(huán)結(jié)構(gòu)，通過內(nèi)部封環(huán)可以保護模擬及/或射頻電路不受噪聲的影響。同時，通過連續(xù)的外部封環(huán)可以阻止?jié)駳庖约案g性物質(zhì)進入集成電路。
文檔編號H01L23/00GK101673733SQ20091000021
公開日2010年3月17日 申請日期2009年1月13日 優(yōu)先權(quán)日2008年9月9日
發(fā)明者張?zhí)聿? 道 鄭, 陳晞白 申請人:聯(lián)發(fā)科技股份有限公司