專利名稱：線路板及其制備工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種線路板及其制備工藝，且特別是有關(guān)于一種在同一線路層中
具有兩種不同厚度區(qū)域的線路板及其制備工藝。
背景技術(shù)：
打線技術(shù)(wire bonding technology)是一種常見的芯片封裝技術(shù)，用以將芯片電性連接至承載器(carrier)，其中承載器例如是一線路板。 一般而言，打線技術(shù)是利用打線機(stud bump machine)形成一焊線凸塊于承載器的打線焊墊區(qū)，并將打線向上延伸一段距離，然后再轉(zhuǎn)向下拉線到芯片焊墊區(qū)后扯線(stitch)抽離。通過打線技術(shù)，芯片與承載器得以藉由焊線彼此電性連接，而訊號才能由焊線在芯片與承載器之間傳遞。
圖1A為公知一正常打線接合結(jié)構(gòu)于一線路板的俯視示意圖，圖IB為圖1A的線路板沿I-I線的剖視圖。請同時參考圖1A與圖1B，公知的線路板IO包括一介電層12、一線路層14以及一焊罩層16。線路層14配置于介電層12上，且線路層14具有一走線區(qū)14a與一打線焊墊區(qū)14b。焊罩層16配置于線路層14上，且絕緣層14覆蓋走線區(qū)14a。
當(dāng)進(jìn)行一打線接合制備工藝時，于打線焊墊區(qū)14b上形成一焊線凸塊b，且焊線凸塊b由打線焊墊區(qū)14b電性連接至線路層14。由于圖IA與圖IB的焊線凸塊b在正常情況下是位于打線焊墊區(qū)14b的正中央，因此在打線接合制備工藝的過程中，打線焊墊區(qū)14b所受到的壓力與拉力可均勻分散于線路板10上。 圖2A為公知一異常打線接合結(jié)構(gòu)于一線路板的俯視示意圖，圖2B為圖2A的線路
板沿II-II線的剖視圖。請同時參考圖2A與圖2B，圖2A的線路板20與圖1A的線路板10
相似，其不同之處在于于打線接合制備工藝的過程中，由于制備工藝上的誤差，使得焊線
凸塊b是位于打線焊墊區(qū)24b的邊緣而非位于打線焊墊區(qū)24b的中間。 詳細(xì)而言，由于在公知技術(shù)中，走線區(qū)24a與打線焊墊區(qū)24b的厚度相同，其厚度
約為20微米(micro meter)，因此當(dāng)焊線凸塊b位于打線焊墊區(qū)24b的邊緣時，焊線凸塊b
相對于介電層22的支撐力較小。也就是說，打線焊墊區(qū)24b所受到的壓力與拉力無法均勻
分散于線路板20上，使焊線凸塊b與打線焊墊區(qū)24b會發(fā)生焊不黏的現(xiàn)象。 然而，為了改善焊線凸塊b與打線焊墊24b焊不黏的現(xiàn)象，將原來走線區(qū)24a與打
線焊墊區(qū)24b的厚度縮減，使走線區(qū)24a與打線焊墊區(qū)24b的厚度從原來的20微米薄化到
10微米時，打線區(qū)24a則會因為抗應(yīng)力的能力不足產(chǎn)生破裂的情形。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種線路板，用以作為打線封裝技術(shù)的承載器。 本發(fā)明的又一目的在于提供一種線路板的制備工藝，用以制作一線路板來作為打
線封裝技術(shù)的承載器。 為實現(xiàn)上述目的，本發(fā)明提供的線路板，包括一介電層、一線路層以及一絕緣層。線路層配置于介電層上，且線路層具有一焊墊區(qū)與一走線區(qū)。絕緣層配置于線路層上，且絕緣層覆蓋走線區(qū)。焊墊區(qū)的厚度小于走線區(qū)的厚度。 在本發(fā)明的一實施例中，上述線路板還包括一 電性連接層。電性連接層配置于線 路層上，且電性連接層覆蓋焊墊區(qū)。 在本發(fā)明的一實施例中，上述電性連接層的厚度加上焊墊區(qū)的厚度小于走線區(qū)的 厚度的一半。 在本發(fā)明的一實施例中，上述電性連接層為一鎳金復(fù)合層或一鈀層。 在本發(fā)明的一實施例中，上述焊墊區(qū)為一打線焊墊區(qū)。 在本發(fā)明的一實施例中，上述焊墊區(qū)的厚度小于走線區(qū)的厚度的一半。 本發(fā)明提供的線路板的制備工藝，首先，提供一線路基板。線路基板包括一介電
層、一第一圖案化線路層、一第二圖案化線路層以及一第一金屬層。介電層具有至少一貫
孔。貫孔貫穿線路基板而分別連接至介電層的二相對表面。第一圖案化線路層配置于介電
層的一表面。第二圖案化線路層配置于介電層的另一表面。第一金屬層覆蓋貫孔的孔壁、
第一圖案化線路層與第二圖案化線路層。 接著，形成一圖案化罩幕于第一金屬層上。接著，形成一第二金屬層。第二金屬層 包覆部分暴露于圖案化罩幕與介電層的外的第一金屬層、第一圖案化線路層、第二圖案化 線路層，其中第二金屬層、第一金屬層與第一圖案化線路層定義出一走線區(qū)。接著，移除圖 案化罩幕以暴露出部分第一金屬層，其中所暴露出部分第一金屬層及其下的部分第一圖案 化線路層定義出一焊墊區(qū)。焊墊區(qū)的厚度小于走線區(qū)的厚度。之后，形成一絕緣層填滿貫 孔且覆蓋走線區(qū)與部分介電層。 在本發(fā)明的一實施例中，上述線路板的制備工藝，還包括在形成絕緣層的后，形成 一電性連接層于焊墊區(qū)。電性連接層覆蓋所暴露出的第一金屬層。 本發(fā)明還提供一種線路板的制備工藝，首先，提供一線路基板。線路基板包括一介 電層、一第一圖案化線路層、一第二圖案化線路層以及一第一金屬層。介電層具有至少一貫 孔。貫孔貫穿線路基板而分別連接至介電層的二相對表面。第一圖案化線路層配置于介電 層的一表面。第二圖案化線路層配置于介電層的另一表面。第一金屬層覆蓋貫孔的孔壁、 第一圖案化線路層與第二圖案化線路層。 接著，形成一第二金屬層。第二金屬層包覆部分暴露于介電層之外的第一金屬層、 第一圖案化線路層、第二圖案化線路層，其中第二金屬層、第一金屬層與第一圖案化線路層 定義出一走線區(qū)。接著，形成一圖案化罩幕于第二金屬層上。接著，以一圖案化罩幕為蝕刻 罩幕，蝕刻部分暴露于圖案化罩幕的外的第二金屬層，以暴露出部分第一金屬層，其中所暴 露出部分第一金屬層及其下的部分第一圖案化線路層定義出一焊墊區(qū)。焊墊區(qū)的厚度小于 走線區(qū)的厚度。接著，移除圖案化罩幕。之后，形成一絕緣層填滿貫孔且覆蓋走線區(qū)與部分 介電層。 在本發(fā)明的一實施例中，上述線路板的制備工藝還包括在形成絕緣層之后，形成 一電性連接層于焊墊區(qū)。電性連接層覆蓋所暴露出的第一金屬層。 基于上述，由于本發(fā)明的線路板的焊墊區(qū)的厚度小于走線區(qū)的厚度，因此當(dāng)線路 板在進(jìn)行打線接合制備工藝時，介電層可提供焊線凸塊較大的支撐力，故可降低焊線凸塊 與焊墊區(qū)發(fā)生焊不黏的現(xiàn)象，且可避免打線區(qū)因應(yīng)力而產(chǎn)生破裂的情形。


圖1A為公知一正常打線接合結(jié)構(gòu)于一線路板的俯視示意圖。 圖IB為圖1A的線路板沿I-I線的剖視圖。 圖2A為公知一異常打線接合結(jié)構(gòu)于一線路板的俯視示意圖。 圖2B為圖2A的線路板沿II-II線的剖視圖。 圖3A為本發(fā)明的一實施例的一種線路板的示意圖。 圖3B為圖3A的線路板沿III-III線的俯視示意圖。 圖3C為圖3B的線路板的剖視圖。 圖4A至圖4F繪示本發(fā)明的一實施例的一種線路板的制備工藝。 圖5A至圖5G繪示本發(fā)明的另一實施例的一種線路板的制備工藝。 圖6A為本發(fā)明的另一實施例的一種線路板的示意圖。 圖6B為本發(fā)明的另一實施例的一種線路板的示意圖。 附圖中主要組件符號說明 10 、20 :線路板 12、22:介電層 14、24 :線路層 14a、24a:走線區(qū) 14b、24b :打線焊墊區(qū) 16、26 :焊罩層 18、28:焊線凸塊 100a、100b、100c :線路板 110、210、310 :介電層 120 :線路層 122、T、T':焊墊區(qū) 124、P、P，:走線區(qū) 130、270、370、370':絕緣層 140、280、380、380':電性連接層 200 、300 :線路基板 212、312 :貫孔 220、320 :第一圖案化線路層 230、330 :第二圖案化線路層 240、340 :第一金屬層 250、350、350，圖案化罩幕 260、360 :第二金屬層 D1、D2、D3:厚度 b、b':焊線凸塊
具體實施例方式
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，以文特舉實施例，并配合附圖作詳細(xì)說明如下。 圖3A為本發(fā)明的一實施例的一種線路板的示意圖。請參考圖3A，在本實施例中， 線路板100a包括一介電層110、一線路層120以及一絕緣層130。線路層100a配置于介電 層110上，且線路層120具有一焊墊區(qū)122與一走線區(qū)124。絕緣層130配置于線路層120 上，且絕緣層130覆蓋走線區(qū)124，其中焊墊區(qū)122的厚度D2小于走線區(qū)124的厚度D1。特 別是，在本實施例中，焊墊區(qū)122的厚度D2小于走線區(qū)124的厚度D1的一半，焊墊區(qū)122 為一打線焊墊區(qū)，用以接合一打線接合制備工藝中所形成的一焊線凸塊b'。絕緣層130為 一焊罩層，用以保護(hù)走線區(qū)124內(nèi)的線路。 值得一提的是，線路板100a的結(jié)構(gòu)可以僅具有單一線路層120，或是具有多層線 路層。也就是說，線路板100a可以是單層線路板(single layercircuit board)、雙層線路 板(double layer circuit board)或多層線路板(multi-layer circuit board)。在本實 施例中，圖3A僅以線路板100a為一單層線路板進(jìn)行說明。 此外，在本實施例中，線路板100a還包括一電性連接層140。電性連接層140例如 是一鎳金復(fù)合層或一鈀層，其配置于線路層120上且覆蓋焊墊區(qū)122，其中電性連接層140 的厚度D3加上焊墊區(qū)122的厚度D2小于走線區(qū)124的厚度Dl的一半，也就是說，走線區(qū) 124相對于焊墊區(qū)122具有較大的厚度，能夠提供足夠的抗應(yīng)力能力。 圖3B為圖3A的線路板沿III-III線的俯視示意圖，圖3C為圖3B的線路板的剖 視圖。為了方便說明起見，圖3B與圖3C省略繪示部分結(jié)構(gòu)。請同時參考圖3A、圖3B與圖 3C，在后續(xù)的制備工藝中，由于焊墊區(qū)122的厚度D2加上電性連接層140的厚度D3小于走 線區(qū)124的厚度D1的一半，因此當(dāng)線路板100a經(jīng)由打線接合制備工藝，而形成焊線凸塊b' 于電性連接層140上時，介電層110能提供焊線凸塊b'較大的支撐力，使焊線凸塊b'與焊 墊區(qū)122不易產(chǎn)生焊不黏的情形。 詳細(xì)而言，由于焊墊區(qū)122相對于走線區(qū)124具有較小的厚度，使介電層110能提 供焊線凸塊b'較大的支撐力，因此，若是焊線凸塊b'是位于焊墊區(qū)122的邊緣而非位于焊 墊區(qū)122的中間時，介電層110仍然可以支撐位于焊墊區(qū)122的外的部分焊線凸塊b'，以將 部分的壓力分散于介電層110上，使焊線凸塊b'與焊墊區(qū)122不易發(fā)生焊不黏的現(xiàn)象。簡 言之，本實施例的線路板100a可以避免焊線凸塊b'與焊墊區(qū)122發(fā)生焊不黏的現(xiàn)象。此 外，本實施例的走線區(qū)124相對于焊墊區(qū)122具有較大的厚度，因此走線區(qū)124具有足夠的 抗應(yīng)力能力，以避免打線區(qū)124因應(yīng)力而產(chǎn)生破裂的情形。 簡言之，本實施例的線路板100a，其焊墊區(qū)122的厚度D2小于走線區(qū)124的厚度 Dl的一半，因此當(dāng)線路板100a在進(jìn)行打線接合制備工藝時，介電層110可提供較大的支撐 力給焊線凸塊b'，故可降低焊線凸塊b'與焊墊區(qū)122發(fā)生焊不黏的現(xiàn)象，且可避免打線區(qū) 124因應(yīng)力而產(chǎn)生破裂的情形。 以上僅介紹本發(fā)明的線路板100a的結(jié)構(gòu)，并未介紹本發(fā)明的線路板100a的制備 工藝。對此，以下將以兩個不同的實施例來說明線路板100b、100c的制備工藝，且兩實施例 中分別皆以一雙面線路板為例，并配合圖4A至圖4F與圖5A至圖5G對線路板100b、100c 的制備工藝進(jìn)行詳細(xì)的說明。 圖4A至圖4F繪示本發(fā)明的一實施例的一種線路板的制備工藝。請先參考圖4A， 依照本實施例的線路板100b的制備工藝，首先，提供一線路基板200。線路基板200包括一介電層210、一第一圖案化線路層220、一第二圖案化線路層230以及一第一金屬層240。
詳細(xì)而言，介電層210具有至少一貫孔212 (圖4A中僅示意地繪示一個)，其中貫 孔212貫穿線路基板200而分別連接至介電層210的二相對表面。第一圖案化線路層220 配置于介電層210的一表面，且第二圖案化線路層230配置于介電層210的另一表面。第 一金屬層240覆蓋貫孔212的孔壁、第一圖案化線路層220與第二圖案化線路層230。
請參考圖4B，接著，形成一圖案化罩幕250于第一金屬層240上。
請參考圖4C，接著，形成一第二金屬層260。第二金屬層260包覆部分暴露于圖案 化罩幕250與介電層210之外的第一金屬層240、第一圖案化線路層220、第二圖案化線路 層230，其中第二金屬層260、第一金屬層240與第一圖案化線路層220定義出一走線區(qū)T。
請參考圖4D，接著，移除圖案化罩幕250以暴露出部分第一金屬層240，其中所暴 露出部分第一金屬層240及其下的部分第一圖案化線路層220定義出一焊墊區(qū)P，其中焊墊 區(qū)P的厚度小于走線區(qū)T的厚度。特別是，在本實施例中，焊墊區(qū)P的厚度小于走線區(qū)T的 厚度的一半，焊墊區(qū)P為一打線焊墊區(qū)。 請參考圖4E，接著，形成一絕緣層270填滿貫孔212且覆蓋走線區(qū)T與部分介電層 210。換句話說，焊墊區(qū)P暴露于絕緣層270外。 之后，請參考圖4F，在形成絕緣層270后，形成一電性連接層280于焊墊區(qū)P，其中 電性連接層280例如為一鎳金復(fù)合層或一鈀層，用以保護(hù)焊墊區(qū)P以避免產(chǎn)生氧化。
詳細(xì)而言，電性連接層280覆蓋所暴露出的第一金屬層240，且電性連接層280的 厚度加上焊墊區(qū)P的厚度小于走線區(qū)T的厚度的一半，也就是說，走線區(qū)T相較于焊墊區(qū)P 與電性連接層280具有較大的厚度。至此，線路板100b的制備工藝已大致完成。
簡言之，本實施例的線路板100b的制備工藝，是利用半加成法(semi-additive process)于圖案化罩幕250與部分第一金屬層240之間增加一第二金屬層260，然后，于制 作完第二金屬層260之后，移除圖案化罩幕250，而構(gòu)成不同厚度的焊墊區(qū)P與走線區(qū)T。由 于本實施例所形成的焊墊區(qū)P的厚度小于走線區(qū)T的厚度的一半，因此當(dāng)線路板100b在進(jìn) 行后續(xù)的打線接合制備工藝時，可降低打線與焊墊區(qū)P發(fā)生焊不黏的現(xiàn)象，且可避免打線 區(qū)T因應(yīng)力而產(chǎn)生破裂的情形。 圖5A至圖5G繪示本發(fā)明的另一實施例的一種線路板的制備工藝。請先參考圖5A， 依照本實施例的線路板100c的制備工藝，首先，提供一線路基板300。線路基板300包括一 介電層310、一第一圖案化線路層320、一第二圖案化線路層330以及一第一金屬層340。
詳細(xì)而言，介電層310具有至少一貫孔312 (圖5A中僅示意地繪示一個)，其中貫 孔312貫穿線路基板300而分別連接至介電層310的二相對表面。第一圖案化線路層320 配置于介電層310的一表面。第二圖案化線路層330配置于介電層310的另一表面。第一 金屬層340覆蓋貫孔312的孔壁、第一圖案化線路層320與第二圖案化線路層330。
請參考圖5B，接著，形成一第二金屬層360。詳細(xì)而言，第二金屬層360包覆部分 暴露于介電層310之外的第一金屬層340、第一圖案化線路層320、第二圖案化線路層330， 其中第二金屬層360、第一金屬層340與第一圖案化線路層320定義出一走線區(qū)T'。
請同時參考圖5C與圖5D，接著，形成二圖案化罩幕350、350'于第二金屬層360 上。接著，以一圖案化罩幕350為蝕刻罩幕，蝕刻部分暴露于圖案化罩幕350之外的第二金 屬層360，以暴露出部分第一金屬層340，其中所暴露出部分第一金屬層340及其下的部分第一圖案化線路層320定義出一焊墊區(qū)P'，其中焊墊區(qū)P'的厚度小于走線區(qū)T'的厚度。 特別是，在本實施例中，焊墊區(qū)P'的厚度小于走線區(qū)T'的厚度的一半，焊墊區(qū)P'為一打線 焊墊區(qū)。 請參考圖5E，接著，移除圖案化罩幕350、350'，以暴露出未被蝕刻的部分第二金 屬層360與部分的介電層310。 請參考圖5F，接著，形成一絕緣層370填滿貫孔312且覆蓋走線區(qū)T'與部分介電 層310。換句話說，焊墊區(qū)P'暴露于絕緣層370外。 之后，請參考圖5G，在形成絕緣層370之后，形成一電性連接層380于焊墊區(qū)P'， 其中電性連接層380例如為一鎳金復(fù)合層或一鈀層，用以保護(hù)焊墊區(qū)P'以避免產(chǎn)生氧化。
詳細(xì)而言，電性連接層380覆蓋所暴露出的第一金屬層340，且電性連接層380的 厚度加上焊墊區(qū)P'的厚度小于走線區(qū)T'的厚度的一半，也就是說，走線區(qū)T'相較于焊墊 區(qū)P'與電性連接層380具有較大的厚度。至此，線路板100c的制備工藝已大致完成。
簡言之，本實施例的線路板100c是利用減成法(subtractiv印rocess)所制作，線 路板100c是以圖案化罩幕350為蝕刻罩幕，蝕刻部分的第二金屬層360，以暴露出部分的第 一金屬層340，然后，在移除圖案化罩幕350，而構(gòu)成不同厚度的焊墊區(qū)P'與走線區(qū)T'。由 于本實施例所形成的焊墊區(qū)P'的厚度小于走線區(qū)T'的厚度的一半，因此當(dāng)線路板100c在 進(jìn)行后續(xù)的打線接合制備工藝時，可降低打線與焊墊區(qū)P'發(fā)生焊不黏的現(xiàn)象，且可避免打 線區(qū)T'因應(yīng)力而產(chǎn)生破裂的情形。 在此必須說明的是，線路板100b與線路板100c于制作過程中通常會受到制備工 藝公差的影響，舉例而言，若是線路板100c于形成電性連接層380的制作過程中受到制備 工藝公差的影響，可能會導(dǎo)致制作出的電性連接層380'覆蓋于第一金屬層340以及位于此 第一金屬層340交接處的第二金屬層360與絕緣層370，請參考圖6A。當(dāng)然，若是在絕緣層 370的制作過程中會受到制備工藝公差的影響，可能會導(dǎo)致制作出的絕緣層370'填滿貫孔 312且覆蓋走線區(qū)T'、部分介電層310以及位于焊墊區(qū)P'與第二金屬層360的交接處，請 參考圖6B。 綜上所述，本發(fā)明的線路板的焊墊區(qū)的厚度小于走線區(qū)的厚度的一半，因此當(dāng)線 路板在進(jìn)行打線接合制備工藝時，介電層可提供焊線凸塊較大的支撐力，故可降低焊線凸 塊與焊墊區(qū)發(fā)生焊不黏的現(xiàn)象。同時，由于走線區(qū)相對于焊墊區(qū)具有較大的厚度，因此可避 免打線區(qū)因應(yīng)力而產(chǎn)生破裂的情形。 雖然本發(fā)明已以實施例描述如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在 不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視申請 的權(quán)利要求范圍所界定的內(nèi)容為準(zhǔn)。
9
權(quán)利要求
一種線路板，包括一介電層；一線路層，配置于該介電層上，具有一焊墊區(qū)與一走線區(qū)；以及一絕緣層，配置于該線路層上，且覆蓋該走線區(qū)，其中該焊墊區(qū)的厚度小于該走線區(qū)的厚度。
2. 如權(quán)利要求1所述的線路板，其中，包括一電性連接層，配置于該線路層上，且覆蓋 該焊墊區(qū)。
3. 如權(quán)利要求2所述的線路板，其中，該電性連接層的厚度加上該焊墊區(qū)的厚度小于 該走線區(qū)的厚度的一半。
4. 如權(quán)利要求2所述的線路板，其中，該電性連接層為一鎳金復(fù)合層或一鈀層。
5. 如權(quán)利要求1所述的線路板，其中，該焊墊區(qū)為一打線焊墊區(qū)。
6. 如權(quán)利要求1所述的線路板，其中，該焊墊區(qū)的厚度小于該走線區(qū)的厚度的一半。
7. —種線路板的制備工藝，包括 提供一線路基板，該線路基板包括一介電層，具有至少一貫孔，該貫孔貫穿該線路基板而分別連接至該介電層的二相對 表面；一第一圖案化線路層，配置于該介電層的一表面； 一第二圖案化線路層，配置于該介電層的另一表面；一第一金屬層，覆蓋該貫孔的孔壁、該第一圖案化線路層與該第二圖案化線路層； 形成一圖案化罩幕于該第一金屬層上；形成一第二金屬層，包覆部分暴露于該圖案化罩幕與該介電層之外的該第一金屬層、 該第一圖案化線路層、該第二圖案化線路層，其中該第二金屬層、該第一金屬層與該第一圖 案化線路層定義出一走線區(qū)；以及移除該圖案化罩幕以暴露出部分該第一金屬層，其中所暴露出部分該第一金屬層及其 下的部分該第一圖案化線路層定義出一焊墊區(qū)，該焊墊區(qū)的厚度小于該走線區(qū)的厚度；以 及形成一絕緣層填滿該貫孔且覆蓋該走線區(qū)與部分該介電層。
8. 如權(quán)利要求7所述的線路板的制備工藝，其中，包括在形成該絕緣層之后，形成一 電性連接層于該焊墊區(qū)，該電性連接層覆蓋所暴露出的該第一金屬層。
9. 一種線路板的制備工藝，包括 提供一線路基板，該線路基板包括一介電層，具有至少一貫孔，該貫孔貫穿該線路基板而分別連接至該介電層的二相對 表面；一第一圖案化線路層，配置于該介電層的一表面； 一第二圖案化線路層，配置于該介電層的另一表面；一第一金屬層，覆蓋該貫孔的孔壁、該第一圖案化線路層與該第二圖案化線路層； 形成一第二金屬層，包覆部分暴露于該介電層的外的該第一金屬層、該第一圖案化線路層、該第二圖案化線路層，其中該第二金屬層、該第一金屬層與該第一圖案化線路層定義出一走線區(qū)；形成一圖案化罩幕于該第二金屬層上；以一圖案化罩幕為蝕刻罩幕，蝕刻部分暴露于該圖案化罩幕之外的該第二金屬層，以暴露出部分該第一金屬層，其中所暴露出部分該第一金屬層及其下的部分該第一圖案化線路層定義出一焊墊區(qū)，該焊墊區(qū)的厚度小于該走線區(qū)的厚度；移除該圖案化罩幕；以及形成一絕緣層填滿該貫孔且覆蓋該走線區(qū)與部分該介電層。
10.如權(quán)利要求9所述的線路板的制備工藝，其中，包括在形成該絕緣層之后，形成一電性連接層于該焊墊區(qū)，該電性連接層覆蓋所暴露出的該第一金屬層。
全文摘要
一種線路板，包括一介電層、一線路層以及一絕緣層。線路層配置于介電層上，具有一焊墊區(qū)與一走線區(qū)。絕緣層配置于線路層上且覆蓋走線區(qū)，其中焊墊區(qū)的厚度小于走線區(qū)的厚度。
文檔編號H01L21/48GK101783332SQ20091000251
公開日2010年7月21日 申請日期2009年1月16日 優(yōu)先權(quán)日2009年1月16日
發(fā)明者呂明龍, 李俊哲, 李士璋, 陳昆進(jìn) 申請人:日月光半導(dǎo)體制造股份有限公司