專利名稱：半導(dǎo)體芯片及具有該半導(dǎo)體芯片的疊層半導(dǎo)體封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片及具有該半導(dǎo)體芯片的疊層半導(dǎo)體封裝，更
具體地涉及一種具有芯片選擇結(jié)構(gòu)(chip selecting structure )的半導(dǎo)體芯片以 及具有該半導(dǎo)體芯片的疊層半導(dǎo)體封裝(stacked semiconductor package )。
背景技術(shù)：
近來對于半導(dǎo)體制造技術(shù)的發(fā)展，已經(jīng)導(dǎo)致具有適于在較短時間內(nèi)處理 更多數(shù)據(jù)的半導(dǎo)體裝置的各種類型的半導(dǎo)體封裝。
這些發(fā)展之一是疊層半導(dǎo)體封裝，在該疊層半導(dǎo)體封裝中半導(dǎo)體芯片被 堆疊并彼此連接。該疊層半導(dǎo)體封裝可以提高數(shù)據(jù)存儲能力和數(shù)據(jù)處理速度。
為了實現(xiàn)此疊層半導(dǎo)體封裝，控制信號、數(shù)據(jù)信號、電源信號以及地址 信號施加到多個疊層半導(dǎo)體芯片之中的特定半導(dǎo)體芯片。然而，由于不同的 圖案或通孔必須形成在疊層半導(dǎo)體封裝的各個半導(dǎo)體芯片的不同位置，以選 擇多個疊層半導(dǎo)體芯片的相應(yīng)的特定半導(dǎo)體芯片，困難隨之產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明的實施例涉及一種具有適于疊層半導(dǎo)體封裝的芯片選擇結(jié)構(gòu)的 半導(dǎo)體芯片。
此外，本發(fā)明的實施例涉及一種包括該半導(dǎo)體芯片的半導(dǎo)體封裝。 在一個實施例中，具有半導(dǎo)體芯片體(semiconductor chip body)的半導(dǎo) 體芯片包括芯片選擇結(jié)構(gòu)，該芯片選擇結(jié)構(gòu)具有芯片選擇焊墊(chip selection pad), i殳置在半導(dǎo)體芯片體上；主貫通電才及(main through electrode), 與芯片選擇焊墊電連接；以及次貫通電極(sub through electrode )，插設(shè)在主 貫通電極與芯片選擇焊墊之間。
芯片選擇焊墊、次貫通電極以及主貫通電極設(shè)置在一直線上。 芯片選擇焊墊設(shè)置為鄰近半導(dǎo)體芯片體的邊緣，芯片選擇焊墊、次貫通電極以及主貫通電極對齊Uign)在垂直于半導(dǎo)體芯片體的邊緣的方向上。
該半導(dǎo)體芯片還可以包括設(shè)置在主貫通電極和次貫通電極的端部(end) 的連接構(gòu)件。
芯片選擇焊墊和主貫通電極通過設(shè)置于半導(dǎo)體芯片體上的芯片選擇重 分布4勾"f牛(chip selection redistribution )而4皮it匕電連才妄。
可選地，主貫通電極可以貫穿(pass through )芯片選擇焊墊。 該半導(dǎo)體芯片還可以包括數(shù)據(jù)焊墊結(jié)構(gòu)，沿半導(dǎo)體芯片體的邊緣設(shè)置
并具有數(shù)據(jù)焊墊；第一數(shù)據(jù)貫通電極，與數(shù)據(jù)焊墊電連接；以及第二數(shù)據(jù)貫 通電極，電連接到第一數(shù)據(jù)貫通電極。
第 一數(shù)據(jù)貫通電極可以貫穿數(shù)據(jù)焊墊。
數(shù)據(jù)焊墊結(jié)構(gòu)可以平行于芯片選擇結(jié)構(gòu)設(shè)置。
主貫通電極與次貫通電極之間的距離跟第一數(shù)據(jù)貫通電極與第二數(shù)據(jù) 貫通電極之間的距離基本相同。
該半導(dǎo)體芯片還可以包括多個設(shè)置于第 一數(shù)據(jù)貫通電極和第二數(shù)據(jù)貫 通電極的端部的連接構(gòu)件。
數(shù)據(jù)焊墊、第一數(shù)據(jù)貫通電極以及第二數(shù)據(jù)貫通電極通過設(shè)置于半導(dǎo)體 芯片體上的數(shù)據(jù)重分布構(gòu)件而電連接。
在另一實施例中，具有半導(dǎo)體芯片體的半導(dǎo)體芯片包括第一芯片選擇結(jié) 構(gòu)和第二芯片選擇結(jié)構(gòu)，其中第一芯片選擇結(jié)構(gòu)具有第一芯片選擇焊墊， 設(shè)置在半導(dǎo)體芯片體上；第一主貫通電極，電連接到第一芯片選擇焊墊；第 一次貫通電極，插設(shè)在第一主貫通電極與第一芯片選擇焊墊之間；以及第二 次貫通電極，設(shè)置在第一主貫通電極的外面。所述第二芯片選擇結(jié)構(gòu)具有 第三次貫通電極和第四次貫通電極，鄰近半導(dǎo)體芯片體上的第一芯片選擇焊 墊設(shè)置；第二主貫通電極和第三主貫通電極，設(shè)置在第三次貫通電極和第四 次貫通電極的外面；以及第二芯片選擇焊墊，設(shè)置在第二主貫通電極和第三 主貫通電極的外面并且電連接到第二主貫通電極和第三主貫通電極。
第一主貫通電極與第一次貫通電極之間的距離和第一主貫通電極與第 二次貫通電極之間的距離跟第二主貫通電極與第三主貫通電極、第二主貫通 電極與第四次貫通電極以及第三次貫通電極與第四次貫通電極之間的距離
基本相同。
第 一芯片選擇結(jié)構(gòu)和第二芯片選擇結(jié)構(gòu)可以彼此平行地設(shè)置?？蛇x地，第一芯片選擇結(jié)構(gòu)和第二芯片選擇結(jié)構(gòu)相對于半導(dǎo)體芯片體的
邊緣串行地(serially)設(shè)置。
該半導(dǎo)體芯片還可以包括用于將第 一芯片選擇焊墊電連接到第 一主貫 通電極的第 一 芯片選擇重分布構(gòu)件。
該半導(dǎo)體芯片還可以包括用于將第二芯片選擇焊墊電連接到第二主貫 通電極和第三主貫通電極的第二芯片選擇重分布構(gòu)件。
該半導(dǎo)體芯片還可以包括連接構(gòu)件，該連接構(gòu)件設(shè)置在第一主貫通電 極、第一次貫通電極和第二次貫通電極、第二主貫通電極和第三主貫通電極 以及第三次貫通電極和第四次貫通電極的端部。
該半導(dǎo)體芯片還可以包括設(shè)置于半導(dǎo)體芯片體上并且具有數(shù)據(jù)焊墊的 數(shù)據(jù)焊墊結(jié)構(gòu)、電連接到數(shù)據(jù)焊墊的第一數(shù)據(jù)貫通電極以及電連接到第一數(shù) 據(jù)貫通電極的第二數(shù)據(jù)貫通電極。
在另一實施例中，疊層半導(dǎo)體封裝包括第一半導(dǎo)體芯片，具有設(shè)置于 第 一半導(dǎo)體芯片體上的第一芯片選擇焊墊、電連接到第一芯片選擇焊墊的第
一主貫通電極以及插設(shè)在第 一主貫通電極與第 一芯片選擇焊墊之間的第一 次貫通電極；以及第二半導(dǎo)體芯片，具有設(shè)置于第二半導(dǎo)體芯片體上的第二 芯片選擇焊墊、電連接到第二芯片選擇焊墊的第二主貫通電極以及插設(shè)在第 二主貫通電極與第二芯片選擇焊墊之間的第二次貫通電極，其中第二半導(dǎo)體 芯片設(shè)置在第一半導(dǎo)體芯片上，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片偏移 (offset )，從而第一次貫通電極電連接到第二主貫通電極。
該疊層半導(dǎo)體封裝還可以包括用于將第一次貫通電極電連接到第二主 貫通電極的連接構(gòu)件。


圖l是示出根據(jù)本發(fā)明實施例的半導(dǎo)體芯片的平面圖。 圖2是沿圖1的I-I，線截取的剖面圖。
圖3是示出根據(jù)本發(fā)明實施例的具有數(shù)據(jù)焊墊結(jié)構(gòu)的半導(dǎo)體芯片的平面圖。
圖4是沿圖3的n-n，線截取的剖面圖。
圖5是示出根據(jù)本發(fā)明另 一 實施例的半導(dǎo)體芯片的平面圖。
圖6是沿圖5的in-iir線截取的剖面圖。圖7是示出圖5中示出的半導(dǎo)體芯片的數(shù)據(jù)焊墊結(jié)構(gòu)的平面圖。
圖8是示出根據(jù)本發(fā)明實施例的疊層半導(dǎo)體封裝的剖面圖。
圖9是示出根據(jù)本發(fā)明另一實施例的疊層半導(dǎo)體封裝的示意圖。
具體實施例方式
圖l是示出根據(jù)本發(fā)明實施例的半導(dǎo)體芯片的平面圖。圖2是沿圖1的
i-r線截取的剖面圖。
參照圖1和2，半導(dǎo)體芯片300包括半導(dǎo)體芯片體100和芯片選擇結(jié)構(gòu)
200。
半導(dǎo)體芯片體100具有例如矩形平行六面體的形狀(rectangular parallelepiped shape ),并包括電路部份(未示出)。該電路部份可以包括用于 存儲數(shù)據(jù)的數(shù)據(jù)存儲部份(未示出)和用于處理數(shù)據(jù)的數(shù)據(jù)處理部份(未示 出)。在圖l中，附圖標(biāo)記115指代半導(dǎo)體芯片體100的邊緣。
如圖2所示，具有矩形平行六面體的形狀的半導(dǎo)體芯片體100包括第一 表面IIO以及與第一表面IIO相對的第二表面120。
芯片選擇結(jié)構(gòu)200包括芯片選擇焊墊210、主貫通電極220和次貫通電 極230。此外，芯片選擇結(jié)構(gòu)200包括芯片選擇重分布構(gòu)件240。
芯片選擇焊墊210例如設(shè)置在半導(dǎo)體芯片體IOO的上表面110上。具體 地，芯片選擇焊墊210電連接到半導(dǎo)體芯片的電路部份，并設(shè)置為鄰近上表 面110的邊緣115。
主貫通電極220設(shè)置為鄰近芯片選擇焊墊210。當(dāng)從半導(dǎo)體芯片300的 上方看時，主貫通電極220相對于芯片選擇焊墊210設(shè)置在圖1的第二方向 SD上，從而芯片選擇焊墊210和主貫通電極220設(shè)置在基本一直線上。
主貫通電極220貫通半導(dǎo)體芯片體100的上表面IIO和下表面120。適 于主貫通電極220的材料的示例包括銅及類似物。此外，主貫通電極220可 以包括形成于主貫通電極220的表面上的金屬籽晶層(未示出)。
在本實施例中，主貫通電極220電連接到芯片選擇焊墊210。主貫通電 極220和芯片選擇焊墊210通過例如設(shè)置在半導(dǎo)體芯片體100的第一表面 110上的芯片選擇重分布構(gòu)件240而電連接。適于芯片選擇重分布構(gòu)件240 的材料的示例包括銅及類似物。
雖然主貫通電極220和芯片選擇焊墊210使用芯片選擇重分布構(gòu)件240而電連接；可選地，主貫通電極220可以貫穿芯片選擇焊墊210。再參照圖 1 ，次貫通電極230設(shè)置在例如芯片選擇焊墊210與主貫通電極220之間。
在本實施例中，當(dāng)從半導(dǎo)體芯片上方看時，芯片選擇焊墊210、次貫通 電極230和主貫通電極220設(shè)置在圖1的第二方向SD上，從而芯片選擇焊 墊210、次貫通電極230和主貫通電極220設(shè)置在基本一直線上。
因此，具有芯片選擇焊墊210、次貫通電極230和主貫通電極220 (它 們在上面描述)的芯片選擇結(jié)構(gòu)200設(shè)置在例如基本垂直于第一表面110的 邊緣115的方向上。
在本實施例中，芯片選"f奪焊墊210和主貫通電極220與次貫通電極230 間隔開基本相同的距離D。
再參照圖2，為了堆疊多個圖1中示出的半導(dǎo)體芯片300并電連接疊層 的每個半導(dǎo)體芯片300，連接構(gòu)件250可以設(shè)置在芯片選擇結(jié)構(gòu)200的主貫 通電極220和次貫通電極230的端部，每個端部從半導(dǎo)體芯片體100的第一 表面110暴露。連接構(gòu)件250可以包括具有比主貫通電極220和次貫通電極 230的熔化溫度更低的焊錫?？蛇x地，除了焊錫之外，連接構(gòu)件250可以包 括各種低熔點金屬。
圖3是示出根據(jù)本發(fā)明實施例的具有數(shù)據(jù)焊墊結(jié)構(gòu)的半導(dǎo)體芯片的平面 圖。圖4是沿圖3的n-n，線截取的剖面圖。
參照圖3和4,除了圖1和2中示出的半導(dǎo)體芯片體IOO和芯片選擇結(jié) 構(gòu)200之外，半導(dǎo)體芯片300包括數(shù)據(jù)焊墊結(jié)構(gòu)290。
圖3中示出的半導(dǎo)體芯片300包括多個數(shù)據(jù)焊墊結(jié)構(gòu)290，每個數(shù)據(jù)焊 墊結(jié)構(gòu)2卯包括數(shù)據(jù)焊墊250、第一數(shù)據(jù)貫通電極260和第二數(shù)據(jù)貫通電極 270。此外，凄t據(jù)焊墊結(jié)構(gòu)290包括數(shù)據(jù)重分布構(gòu)件280。
在半導(dǎo)體芯片300中，地址信號、電源信號、數(shù)據(jù)信號及控制信號施加 到數(shù)據(jù)焊墊結(jié)構(gòu)290的數(shù)據(jù)焊墊250。
在本實施例中，多個數(shù)據(jù)焊墊結(jié)構(gòu)290沿半導(dǎo)體芯片體100的第一表面 110的邊緣115設(shè)置。
數(shù)據(jù)焊墊結(jié)構(gòu)2卯的各個數(shù)據(jù)焊墊250沿半導(dǎo)體芯片體100的第一表面 110的邊緣115設(shè)置，數(shù)據(jù)焊墊250電連接到該半導(dǎo)體芯片的電路部份。在 本實施例中，當(dāng)從如圖3所示的半導(dǎo)體芯片300的上方看時，數(shù)據(jù)焊墊250 和芯片選擇焊墊210設(shè)置在基本上沿第一方向FD的直線上。第一數(shù)據(jù)貫通電極260設(shè)置為離數(shù)據(jù)焊墊250預(yù)定的距離。第一數(shù)據(jù)貫 通電極260貫穿半導(dǎo)體芯片體100的第一表面IIO和第二表面120。在本實 施例中，當(dāng)從半導(dǎo)體芯片的上方看時，第一數(shù)據(jù)貫通電極260和次貫通電極 230設(shè)置在基本上沿第一方向FD的直線上。
因此，數(shù)據(jù)焊墊250與第一數(shù)據(jù)貫通電極260之間的距離跟芯片選擇焊 墊210與次貫通電極230之間的距離基本相同。此外，連接構(gòu)件285例如焊 錫可以設(shè)置在第一數(shù)據(jù)貫通電極260的端部，該端部從半導(dǎo)體芯片體100的 第一表面110暴露。在本實施例中，連接到第一數(shù)據(jù)貫通電極260的連接構(gòu) 件285還可以包括除了焊錫以外的各種低熔點金屬。
第二數(shù)據(jù)貫通電極270設(shè)置為離第一數(shù)據(jù)貫通電極260預(yù)定的距離。第 二數(shù)據(jù)貫通電極270貫穿半導(dǎo)體芯片體100的第一表面IIO和第二表面120。 在本實施例中，當(dāng)從半導(dǎo)體芯片的上方看時，第二凄t據(jù)貫通電極270和主貫 通電極220設(shè)置在沿第一方向FD的直線上。因此，第一數(shù)據(jù)貫通電極260 與第二數(shù)據(jù)貫通電極270之間的距離跟次貫通電極230與主貫通電極220之 間的距離基本相同。
連接構(gòu)件285例如焊錫可以設(shè)置在第二數(shù)據(jù)貫通電極270的端部，該端 部從半導(dǎo)體芯片體IOO的第一表面IIO暴露。在本實施例中，連接到第二數(shù) 據(jù)貫通電極270的連接構(gòu)件285可以包括除焊錫之外的各種低熔點金屬。
在本實施例中，包括數(shù)據(jù)焊墊250、第一數(shù)據(jù)貫通電極260以及第二數(shù) 據(jù)貫通電極270的數(shù)據(jù)焊墊結(jié)構(gòu)290平行于芯片選擇結(jié)構(gòu)200設(shè)置。
數(shù)據(jù)重分布構(gòu)件280設(shè)置在半導(dǎo)體芯片體IOO的第一表面IIO上。數(shù)據(jù) 重分布構(gòu)件280電連接數(shù)據(jù)焊墊250、第一數(shù)據(jù)貫通電極260以及第二數(shù)據(jù) 貫通電極270。適于數(shù)據(jù)重分布構(gòu)件280的材料的示例包括銅及類似物。
雖然第 一數(shù)據(jù)貫通電極260和第二數(shù)據(jù)貫通電才及270使用數(shù)據(jù)重分布構(gòu) 件280電連接；可選地，第二數(shù)據(jù)貫通電極270可以貫穿數(shù)據(jù)焊墊250,以 電連接數(shù)據(jù)焊墊250和第二數(shù)據(jù)貫通電極270。
如以上詳細(xì)的描述，芯片選擇結(jié)構(gòu)200 (其具有電連接到芯片選擇焊墊 210的主貫通電極220和鄰近主貫通電極22(H殳置的次貫通電極230)可以 應(yīng)用到各種疊層半導(dǎo)體封裝，在該疊層半導(dǎo)體封裝中至少兩個半導(dǎo)體芯片彼 此堆疊。
圖5是示出根據(jù)本發(fā)明實施例的半導(dǎo)體芯片的平面圖。圖6是示出沿圖5的in-m，線截取的剖面圖。
參照圖5和6，半導(dǎo)體芯片700包括半導(dǎo)體芯片體400、第一芯片選擇 結(jié)構(gòu)500和第二芯片選擇結(jié)構(gòu)600。
半導(dǎo)體芯片體400可以例如具有矩形平行六面體的形狀，并包括具有數(shù) 據(jù)存儲部份(未示出)和數(shù)據(jù)處理部份(未示出)的電路部份(未示出)。 該數(shù)據(jù)存儲部份存儲數(shù)據(jù)，該數(shù)據(jù)處理部份處理存儲在數(shù)據(jù)存儲部份中的數(shù) 據(jù)。
如圖6所示，具有矩形平行六面體的形狀的半導(dǎo)體芯片體400包括第一 表面410以及與第一表面410相對的第二表面420。在圖5中，附圖標(biāo)記415 指代半導(dǎo)體芯片體400的邊緣。
第一芯片選擇結(jié)構(gòu)500包括第一芯片選擇焊墊510、第一主貫通電極 520、第一次貫通電極530以及第二次貫通電極540。此外，第一芯片選擇結(jié) 構(gòu)500包括第一芯片選擇重分布構(gòu)件550。
第 一芯片選擇焊墊510例如設(shè)置在半導(dǎo)體芯片體400的第 一表面410上， 并且電連接到半導(dǎo)體芯片700的電路部份。
第一主貫通電極520設(shè)置為鄰近第一芯片選擇焊墊510,第一主貫通電 極520和第一芯片選擇焊墊510以預(yù)定的距離分隔開。當(dāng)從半導(dǎo)體芯片700 的上方看時，第一主貫通電極520相對于第一芯片選擇焊墊510設(shè)置在沿圖 5的第二方向SD上，從而第一芯片選擇焊墊510和第一主貫通電極5加設(shè)
置在基本一直線上。
在圖5中示出的本實施例中，第一主貫通電極520設(shè)置為比第一芯片選 擇焊墊510更靠近第一半導(dǎo)體芯片體400的第一表面410的邊緣415?？蛇x 地，第一主貫通電極520的位置和第一芯片選擇焊墊510的位置可以交換。
第一主貫通電極520貫通第一半導(dǎo)體芯片體400的上表面410和下表面 420。適于第一主貫通電極520的材料的示例包括銅及類似物。第一主貫通 電極520還可以包括形成在第一主貫通電極520的表面上的金屬籽晶層(未 示出)。
在本實施例中，第一主貫通電極520電連接到第一芯片選擇焊墊510。 第 一主貫通電極520和第 一芯片選擇焊墊510通過例如設(shè)置在第 一半導(dǎo)體芯 片體400的第一表面410上的第一芯片選擇重分布構(gòu)件550而電連接。適于 第一芯片選擇重分布構(gòu)件550的材料的示例包括銅及類似物。雖然在圖5-6中，第一主貫通電極520和第一芯片選擇焊墊510彼此間 隔預(yù)定的距離，第一主貫通電極520和第一芯片選擇焊墊510使用第一芯片 選擇重分布構(gòu)件550電連接。在本實施例中，可選地，第一主貫通電極520 可以貫穿第一芯片選擇焊墊510，從而第一主貫通電極520和第一芯片選擇 焊墊510被電連接。
再參照圖5,第一次貫通電極530設(shè)置在例如第一芯片選擇焊墊510與 第一主貫通電極520之間。第一次貫通電極530貫穿第一半導(dǎo)體芯片體400 的第一表面410和第二表面420。
第二次貫通電極540插設(shè)在第一半導(dǎo)體芯片體400的第一表面410的邊 緣415與第一主貫通電極520之間。第二次貫通電極540貫穿第一半導(dǎo)體芯 片體400的第一表面410和第二表面420。
在本實施例中，當(dāng)從半導(dǎo)體芯片上方看時，第二次貫通電極540、第一 芯片選擇焊墊510、第一次貫通電極530以及第一主貫通電極520設(shè)置在圖 5的第二方向SD上。
因此，第二次貫通電極540、第一芯片選擇焊墊510、第一次貫通電極 530以及第一主貫通電極520設(shè)置在例如基本一直線上。
因此，第一芯片選擇結(jié)構(gòu)500 (具有第一芯片選擇焊墊510、第一次貫 通電極530和第二次貫通電極540以及第一主貫通電極520 )設(shè)置在例如與 第一表面410的邊緣415垂直的第二方向SD上。
在本實施例中，第二次貫通電極540與第 一主貫通電極520之間的距離、 第 一主貫通電極520與第一次貫通電極530之間的距離以及第 一次貫通電極 530與第一芯片選擇焊墊510之間的距離可以基本相同。
參照圖6,連接構(gòu)件560分別設(shè)置在第一芯片選擇結(jié)構(gòu)500的第一主貫 通電極520、第一次貫通電極530和第二次貫通電極540的端部。如圖6所 示，多個連接構(gòu)件560形成在該端部上，該端部從第一半導(dǎo)體芯片體400的 第一表面410暴露。
連接構(gòu)件560可以包括具有比第一主貫通電極520以及第一次貫通電極 530和第二次貫通電極540更低的熔化溫度的焊錫。可選地，連接構(gòu)件560 可以包括除了焊錫之外的各種具有低熔化溫度的金屬。
再參照圖5和6,第二芯片選擇結(jié)構(gòu)600包括第三次貫通電極610、第 四次貫通電極620、第二主貫通電極630、第三主貫通電極640以及第二芯片選擇焊墊650。
第二芯片選擇結(jié)構(gòu)600和上述第一芯片選擇結(jié)構(gòu)500可以相對于半導(dǎo)體 芯片體400的第一表面410的邊緣415串行地設(shè)置。盡管在圖5-6中示出的 本實施例中，第二芯片選擇結(jié)構(gòu)600和第一芯片選擇結(jié)構(gòu)500串行地設(shè)置； 可選地，第二芯片選擇結(jié)構(gòu)600和第一芯片選^奪結(jié)構(gòu)500可以平行地設(shè)置。
在本實施例中，第二芯片選^t奪結(jié)構(gòu)600的第三次貫通電極610設(shè)置為鄰 近第 一芯片選擇結(jié)構(gòu)500的第 一芯片選擇焊墊510。第四次貫通電極620設(shè) 置為鄰近第三次貫通電極610。
在本實施例中，第一芯片選擇焊墊510與第三次貫通電極610之間的距 離跟第三次貫通電極610與第四次貫通電極620之間的距離基本相同。
第二主貫通電極630設(shè)置為鄰近第四次貫通電極620，第三主貫通電極 640設(shè)置為鄰近第二主貫通電極630,第二芯片選擇焊墊650設(shè)置為鄰近第 三主貫通電才及640。
在本實施例中，第四次貫通電極620與第二主貫通電極630之間的距離、 第二主貫通電極630與第三主貫通電極640之間的距離以及第三主貫通電極 640與第二芯片選擇焊墊650之間的距離基本相同。
在本實施例中，第二芯片選擇重分布構(gòu)件660電連接第二主貫通電極 630、第三主貫通電極640以及第二芯片選4奪焊墊650。
連接構(gòu)件665分別設(shè)置在第二芯片選擇結(jié)構(gòu)600的第三次貫通電極 610、第四次貫通電極620、第二主貫通電4及630以及第三主貫通電極640 的端部。在本實施例中，連接構(gòu)件665可以包括焊錫，或者可選地各種其他 的具有低熔化溫度的金屬。
圖7是示出包括于圖5中示出的半導(dǎo)體芯片中的數(shù)據(jù)焊墊結(jié)構(gòu)的平面圖。
參照圖7，除了半導(dǎo)體芯片體400、第一芯片選擇結(jié)構(gòu)500和第二芯片 選擇結(jié)構(gòu)600之外，半導(dǎo)體芯片700包括教:據(jù)焊墊結(jié)構(gòu)679。在本實施例中， 多個數(shù)據(jù)焊墊結(jié)構(gòu)679沿半導(dǎo)體芯片體400的第一表面410的邊緣415設(shè)置。
每個數(shù)據(jù)焊墊結(jié)構(gòu)679包括數(shù)據(jù)焊墊672、第一數(shù)據(jù)貫通電極674以及 第二數(shù)據(jù)貫通電極676。此外，數(shù)據(jù)焊墊結(jié)構(gòu)679可以包括數(shù)據(jù)重分布構(gòu)件 678。
在半導(dǎo)體芯片300中，地址信號、電源信號、數(shù)據(jù)信號以及控制信號可以施加到數(shù)據(jù)焊墊結(jié)構(gòu)679的數(shù)據(jù)焊墊672。
在本實施例中，多個數(shù)據(jù)焊墊結(jié)構(gòu)679沿半導(dǎo)體芯片體400的第一表面 410的邊緣415設(shè)置。
數(shù)據(jù)焊墊結(jié)構(gòu)679的各個數(shù)據(jù)焊墊672沿半導(dǎo)體芯片體400的第一表面 410的邊緣415設(shè)置，數(shù)據(jù)焊墊672電連接到電路部份。
第一數(shù)據(jù)貫通電極674設(shè)置為離數(shù)據(jù)焊墊672預(yù)定的距離。第一數(shù)據(jù)貫 通電極674貫穿半導(dǎo)體芯片體400的第一表面410和第二表面420。在本實 施例中，數(shù)據(jù)焊墊672與第一數(shù)據(jù)貫通電極674之間的距離跟第一主貫通電 極520與第二次貫通電極540之間的距離基本相同。連接構(gòu)件665例如焊錫 設(shè)置在第一數(shù)據(jù)貫通電極674的端部，該端部從半導(dǎo)體芯片體400的第一表 面410暴露。除了焊錫之外，各種具有低熔化溫度的金屬可以用作連接構(gòu)件 665。
第二數(shù)據(jù)貫通電極676設(shè)置為離第一數(shù)據(jù)貫通電極674預(yù)定的距離。第 二數(shù)據(jù)貫通電極676貫穿半導(dǎo)體芯片體400的第一表面410和第二表面420。 在本實施例中，第一數(shù)據(jù)貫通電極674與第二數(shù)據(jù)貫通電極676之間的距離 跟第 一主貫通電極520與第 一次貫通電極530之間的距離基本相同。連接構(gòu) 件665例如焊錫設(shè)置在第二數(shù)據(jù)貫通電極676的端部，該端部從半導(dǎo)體芯片 體400的第一表面410暴露。除了焊錫之外，各種具有低熔化溫度的金屬可 以用作連接構(gòu)件665。
在本實施例中，數(shù)據(jù)焊墊結(jié)構(gòu)679 (包括數(shù)據(jù)焊墊672、第一數(shù)據(jù)貫通 電極674以及第二數(shù)據(jù)貫通電極676)平行于第一芯片選擇結(jié)構(gòu)500設(shè)置。
同時，數(shù)據(jù)重分布構(gòu)件678設(shè)置在半導(dǎo)體芯片體400的第一表面410上。 數(shù)據(jù)重分布構(gòu)件678電連接數(shù)據(jù)焊墊672、第一數(shù)據(jù)貫通電極674以及第二 數(shù)據(jù)貫通電極676。適于數(shù)據(jù)重分布構(gòu)件678的材料的示例包括銅及類似物。
參照圖5到圖7詳細(xì)描述的半導(dǎo)體芯片可以應(yīng)用于各種疊層半導(dǎo)體封 裝，其中至少兩個半導(dǎo)體芯片彼此堆疊。
圖8是示出根據(jù)本發(fā)明實施例的疊層半導(dǎo)體封裝的剖面圖。
參照圖8，疊層半導(dǎo)體封裝330包括第一半導(dǎo)體芯片310和第二半導(dǎo)體
芯片320。在本實施例中，第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片320具有
基本相同的結(jié)構(gòu)。
圖8中示出的第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片320的每個具有與圖3中示出的半導(dǎo)體芯片300相同的結(jié)構(gòu)。因此，將省略形成疊層半導(dǎo)體封 裝330的第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片320的重復(fù)描述，圖3中示 出的半導(dǎo)體芯片的元件的名稱和附圖標(biāo)記將賦予圖8中的相同的元件。
參照圖3和8，為了將地址信號、數(shù)據(jù)信號、電源信號以及控制信號施 加到第一半導(dǎo)體芯片310的數(shù)據(jù)焊墊結(jié)構(gòu)290或第二半導(dǎo)體芯片320的數(shù)據(jù) 焊墊結(jié)構(gòu)290，第一半導(dǎo)體芯片310的芯片選擇結(jié)構(gòu)200和第二半導(dǎo)體芯片 320的芯片選擇結(jié)構(gòu)200電連接；第一半導(dǎo)體芯片310的數(shù)據(jù)焊墊結(jié)構(gòu)290 和第二半導(dǎo)體芯片320的數(shù)據(jù)焊墊結(jié)構(gòu)290電連接。
為此目的，第一半導(dǎo)體芯片310和第二半導(dǎo)體芯片320設(shè)置為彼此偏移， 由此設(shè)置在第一半導(dǎo)體芯片310的次貫通電極260上的連接構(gòu)件285電連接 到第二半導(dǎo)體芯片320的主貫通電極270。
當(dāng)?shù)谝恍酒x擇信號CS1施加到第一半導(dǎo)體芯片310的主貫通電極270 時，第一芯片選擇信號CS1通過第一半導(dǎo)體芯片310的芯片選擇重分布構(gòu)件 280施加到第 一半導(dǎo)體芯片310的芯片選擇焊墊250。
此外，第二芯片選擇信號CS2施加到第一半導(dǎo)體芯片310的次貫通電極 260。然后，通過第二半導(dǎo)體芯片320的主貫通電極270和芯片選擇重分布 構(gòu)件280，第二芯片選擇信號CS2施加到第二半導(dǎo)體芯片3凹的芯片選擇焊 墊250。
圖9是示出根據(jù)本發(fā)明另 一實施例的疊層半導(dǎo)體封裝的示意圖。
參照圖9,疊層半導(dǎo)體封裝390包括例如第一半導(dǎo)體芯片340、第二半 導(dǎo)體芯片350、第三半導(dǎo)體芯片370以及第四半導(dǎo)體芯片380。僅為了說明 的目的，第一到第四半導(dǎo)體芯片340、 350、 370、 380在圖9中的平面圖中 示出。第一到第四半導(dǎo)體芯片340、 350、 370、 380實際上;f皮此堆疊。
在本實施例中，第二半導(dǎo)體芯片350設(shè)置在第一半導(dǎo)體芯片340上面， 第三半導(dǎo)體芯片370設(shè)置在第二半導(dǎo)體芯片350上面，第四半導(dǎo)體芯片3S0 設(shè)置在第三半導(dǎo)體芯片370上面。
附圖標(biāo)記360可以是虛擬半導(dǎo)體芯片或虛擬印刷電路板(PCB),虛擬 半導(dǎo)體芯片360插設(shè)在第二半導(dǎo)體芯片350與第三半導(dǎo)體芯片370之間。
圖9中示出的第一到第四半導(dǎo)體芯片340、 350、 370、 3S0具有與圖7 中示出的半導(dǎo)體芯片700基本相同的結(jié)構(gòu)。因此，將省略形成疊層半導(dǎo)體封 裝390的第一到第四半導(dǎo)體芯片340、 350、 370、 380的重復(fù)描述；圖7中示出的半導(dǎo)體芯片的元件的名稱和附圖標(biāo)記將賦予圖9中的相同的元件。
第一半導(dǎo)體芯片340和第二半導(dǎo)體芯片350設(shè)置為彼此偏移，由此第一 半導(dǎo)體芯片340的第一主貫通電極520電連接到第二半導(dǎo)體芯片350的第二 次貫通電極540。
第一半導(dǎo)體芯片340的第一次貫通電極530電連接到第二半導(dǎo)體芯片 350的第一主貫通電極520。
第一半導(dǎo)體芯片340的第四次貫通電極620電連接到第二半導(dǎo)體芯片 350的第三次貫通電極610。
第一半導(dǎo)體芯片340的第二主貫通電極630和第三主貫通電極640電連 接到第二半導(dǎo)體芯片350的第二主貫通電極630和第三主貫通電極640。
第三半導(dǎo)體芯片370和第四半導(dǎo)體芯片380設(shè)置為彼此偏移，由此第三 半導(dǎo)體芯片370的第一主貫通電極520電連接到第四半導(dǎo)體芯片380的第二 次貫通電4及540。
第三半導(dǎo)體芯片370的第一次貫通電極530電連接到第四半導(dǎo)體芯片 380的第一主貫通電極520。
第三半導(dǎo)體芯片370的第四次貫通電極620電連接到第四半導(dǎo)體芯片 380的第三次貫通電極610。
第三半導(dǎo)體芯片370的第二主貫通電極630和第三主貫通電極640電連 接到第四半導(dǎo)體芯片380的第二主貫通電極630和第三主貫通電極640。
插設(shè)在第二半導(dǎo)體芯片350與第三半導(dǎo)體芯片370之間的虛擬半導(dǎo)體芯 片360具有四個貫通電極。在下文中，設(shè)置于虛擬半導(dǎo)體芯片360中的四個 貫通電極將被稱為第一貫通電極362、第二貫通電極364、第三貫通電極366 和第四貫通電極368。此外，虛擬半導(dǎo)體芯片360還包括電連接第三貫通電 極366和第四貫通電極368的重分布構(gòu)件。
第一貫通電極362將第二半導(dǎo)體芯片350的第二次貫通電極540電連接 到第三半導(dǎo)體芯片370的第一主貫通電極520。
第二貫通電極364將第二半導(dǎo)體芯片350的第 一主貫通電極520電連接 到第三半導(dǎo)體芯片370的第一次貫通電極530。
第三貫通電極366電連接到第二半導(dǎo)體芯片350的第三次貫通電極610， 第四貫通電極368電連接到第三半導(dǎo)體芯片370的第二主貫通電極630。第 三貫通電極366和第四貫通電極368通過重分布構(gòu)件369電連接。在本實施例中，接地信號Vss施加到第一半導(dǎo)體芯片340的第一主貫通 電極520,電源信號Vdd施加到第一半導(dǎo)體芯片340的第一次貫通電極530。 接地信號Vss施加到第一半導(dǎo)體芯片340的第四次貫通電極620,電源信號 Vdd施加到第一半導(dǎo)體芯片340的第二主貫通電極630。
以下的表1示出用于選擇四個半導(dǎo)體芯片的相應(yīng)一個的每個芯片選擇信 號的組合。
第一半導(dǎo)體 芯片第二半導(dǎo)體 芯片第三半導(dǎo)體 芯片第四半導(dǎo)體 芯片
第一芯片選擇焊墊VssVddVssVdd
第二芯片選擇焊墊VddVddVssVss
參照表l，為了選^^第一半導(dǎo)體芯片340，接地信號Vss通過第一半導(dǎo) 體芯片340的第一主貫通電極520施加到第一半導(dǎo)體芯片340的第一芯片選 擇焊墊510。此外，電源信號Vdd通過第一半導(dǎo)體芯片340的第二主貫通電 極630施加到第二芯片選^^旱墊650。
為了選擇第二半導(dǎo)體芯片350，電源信號Vdd通過第一半導(dǎo)體芯片340 的第一次貫通電極530施加到第二半導(dǎo)體芯片350的第一芯片選擇焊墊 510。此外，電源信號Vdd通過第一半導(dǎo)體芯片340的第二主貫通電極630 和第三主貫通電極640施加到第二半導(dǎo)體芯片350的第二芯片選擇焊墊650。
為了選擇第三半導(dǎo)體芯片370，接地信號Vss通過第三半導(dǎo)體芯片370 的第一主貫通電極520施加到第三半導(dǎo)體芯片370的第一芯片選擇焊墊 510。也就是，接地信號Vss施加到第一半導(dǎo)體芯片的第一主貫通電極520 (其電連接到第三半導(dǎo)體芯片370的第一主貫通電極)。此外，接地信號Vss 通過第三半導(dǎo)體芯片370的第二主貫通電極630和第三主貫通電極640施加 到第三半導(dǎo)體芯片370的第二芯片選擇焊墊650。也就是，接地信號Vss施 加到第一半導(dǎo)體芯片340的第四次貫通電極620 (其電連接到第三半導(dǎo)體芯 片的第二主貫通電極630和第三主貫通電極640 )。
為了選擇第四半導(dǎo)體芯片380,電源信號Vdd通過第四半導(dǎo)體芯片380 的第一主貫通電極520施加到第四半導(dǎo)體芯片380的第一芯片選擇焊墊510。 也就是，電源信號Vdd施加到第 一半導(dǎo)體芯片340的第 一次貫通電極530(其 電連接到第四半導(dǎo)體芯片380的第一主貫通電極520)。此外，接地信號Vss通過第四半導(dǎo)體芯片380的第二主貫通電才及630和第三主貫通電極640施加 到第四半導(dǎo)體芯片380的第二芯片選擇焊墊650。也就是，接地信號Vss施 加到第一半導(dǎo)體芯片340的第四次貫通電極620 (其電連接到第四半導(dǎo)體芯 片380的第二主貫通電極630和第三主貫通電極640)。
從以上描述變得明顯，在本發(fā)明中，通過堆疊具有相同形狀的芯片選擇 結(jié)構(gòu)的多個半導(dǎo)體芯片以使該堆疊的半導(dǎo)體芯片偏移，可以實現(xiàn)疊層半導(dǎo)體 封裝。
雖然為了說明的目的已經(jīng)描述了本發(fā)明的特定實施例，但本領(lǐng)域技術(shù)人 員應(yīng)當(dāng)理解，可以有各種修改、添加及替換而不背離本發(fā)明的如附加的權(quán)利 要求所公開的范圍和精神。
權(quán)利要求
1.一種具有半導(dǎo)體芯片體的半導(dǎo)體芯片，所述半導(dǎo)體芯片包括芯片選擇結(jié)構(gòu)，包括芯片選擇焊墊，設(shè)置在所述半導(dǎo)體芯片體上；主貫通電極，電連接到所述芯片選擇焊墊；以及次貫通電極，設(shè)置為鄰近所述芯片選擇焊墊。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述次貫通電極插設(shè)在所述 主貫通電極與所述芯片選擇焊墊之間。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中當(dāng)從所述半導(dǎo)體芯片的上方 看時，所述芯片選擇焊墊、所述次貫通電極以及所述主貫通電極設(shè)置在一直 線上。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述芯片選擇焊墊設(shè)置為鄰 近所述半導(dǎo)體芯片體的邊緣，所述芯片選擇焊墊、所述次貫通電極以及所述 主貫通電極對齊在基本垂直于所迷邊緣的方向上。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，還包括設(shè)置在所述主貫通電極的 端部和所述次貫通電極的端部的連接構(gòu)件。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體芯片，其中所述芯片選擇焊墊和所述主 貫通電極通過設(shè)置在所述半導(dǎo)體芯片體上的芯片選擇重分布構(gòu)件而彼此電 連接。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述主貫通電極貫穿所述芯 片選擇焊墊，使得所述主貫通電極和所述芯片選擇焊墊電連接。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，還包括數(shù)據(jù)焊墊結(jié)構(gòu)，沿所述半導(dǎo)體芯片體的邊緣設(shè)置，所述數(shù)據(jù)焊墊結(jié)構(gòu)包括數(shù)據(jù)焊墊；第一數(shù)據(jù)貫通電極，電連接到所述數(shù)據(jù)焊墊；以及 第二數(shù)據(jù)貫通電極，電連接到所述第一數(shù)據(jù)貫通電極。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，其中所述第一數(shù)據(jù)貫通電極貫穿 所述數(shù)據(jù)焊墊。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，其中所述數(shù)據(jù)焊墊結(jié)構(gòu)平行于所述芯片選擇結(jié)構(gòu)設(shè)置。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，其中所述數(shù)據(jù)焊墊、所述第一數(shù)據(jù)貫通電極和第二數(shù)據(jù)貫通電極對齊在基本 垂直于所述邊緣的方向上；所述芯片選擇焊墊、所述次貫通電極和所述主貫通電極對齊在基本垂直 于所述邊緣的方向上；以及所述主貫通電極與所述次貫通電極之間的距離跟所述第一數(shù)據(jù)貫通電 極與所述第二數(shù)據(jù)貫通電極之間的距離基本相同。
12. 根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，還包括連接構(gòu)件，該連接構(gòu)件 設(shè)置在所述第一數(shù)據(jù)貫通電極的端部和所述第二數(shù)據(jù)貫通電極的端部。
13. 根據(jù)權(quán)利要求8所述的半導(dǎo)體芯片，其中所述數(shù)據(jù)焊墊、所述第一 數(shù)據(jù)貫通電極以及第二數(shù)據(jù)貫通電極通過設(shè)置于所述半導(dǎo)體芯片體上的數(shù) 據(jù)重分布構(gòu)件而彼此電連接。
14. 一種具有半導(dǎo)體芯片體的半導(dǎo)體芯片，所述半導(dǎo)體芯片包括 第一芯片選擇結(jié)構(gòu)，包括第一芯片選擇焊墊，設(shè)置在所述半導(dǎo)體芯片體上； 第一主貫通電極，電連接到所述第一芯片選擇焊墊； 第一次貫通電極，插設(shè)在所述第一主貫通電極與所述第一芯片選擇 焊墊之間；與第二次貫通電極，設(shè)置在所述第一主貫通電極的外面；以及 第二芯片選擇結(jié)構(gòu)，包括第三次貫通電極和第四次貫通電極，鄰近所述第一芯片選擇焊墊設(shè)置； 第二主貫通電極和第三主貫通電極，設(shè)置在所述第三次貫通電極和所述第四次貫通電極的外面；以及第二芯片選擇焊墊，設(shè)置在所述第二主貫通電極和所述第三主貫通電極的外面，并且電連接到所述第二主貫通電極和所述第三主貫通電極。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，其中所述第一主貫通電極與所 述第一次貫通電極之間的距離以及所述第一主貫通電極與所述第二次貫通 電極之間的距離，跟所述第二主貫通電極與所述第三主貫通電極之間的距 離、所迷第二主貫通電極與所述第四次貫通電極之間的距離以及所述第三次 貫通電極與所述第四次貫通電極之間的距離基本相同。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，其中所述第一芯片選擇結(jié)構(gòu)和 所述第二芯片選擇結(jié)構(gòu)平行于彼此設(shè)置。
17. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，其中所述第 一芯片選擇結(jié)構(gòu)和 所述第二芯片選擇結(jié)構(gòu)相對于所述半導(dǎo)體芯片體的邊緣垂直地對齊。
18. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，還包括第一芯片選擇重分布構(gòu) 件，用于將所迷第一芯片選擇焊墊電連接到所述第一主貫通電極。
19. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，還包括第二芯片選擇重分布構(gòu) 件，用于將所述第二芯片選擇焊墊電連接到所述第二主貫通電極和所述第三 主貫通電極。
20. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，還包括連接構(gòu)件，該連接構(gòu)件 設(shè)置在所述第一主貫通電極、所述第一次貫通電極和所述第二次貫通電極、 所述第二主貫通電極和所迷第三主貫通電極以及所述第三次貫通電極和所 述第四次貫通電極的每個的端部。
21. 根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，還包括設(shè)置在所述半導(dǎo)體芯片 體上面的數(shù)據(jù)焊墊結(jié)構(gòu)，所述數(shù)據(jù)焊墊結(jié)構(gòu)包括數(shù)據(jù)焊墊、電連接到所述數(shù) 據(jù)焊墊的第一數(shù)據(jù)貫通電極以及電連接到所述第一數(shù)據(jù)貫通電極的第二數(shù) 據(jù)貫通電極。
22. —種疊層半導(dǎo)體封裝，包括第一半導(dǎo)體芯片，具有第一半導(dǎo)體芯片體，所述第一半導(dǎo)體芯片包括 第一芯片選擇焊墊，設(shè)置在所述第一半導(dǎo)體芯片體上； 第一主貫通電極，電連接到所述第一芯片選擇焊墊；和 第一次貫通電極，鄰近所述第一芯片選擇焊墊設(shè)置；以及第二半導(dǎo)體芯片，具有第二半導(dǎo)體芯片體，所述第二半導(dǎo)體芯片包括第二芯片選擇焊墊，設(shè)置在所述第二半導(dǎo)體芯片體上； 第二主貫通電極，電連接到所述第二芯片選擇焊墊；和 第二次貫通電極，鄰近所述第二芯片選擇焊墊設(shè)置； 其中所述第二半導(dǎo)體芯片設(shè)置在所述第 一半導(dǎo)體芯片上，所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片設(shè)置為彼此偏移，所述第一次貫通電極電連接到所述第二主貫通電極。
23. 根據(jù)權(quán)利要求22所述的疊層半導(dǎo)體封裝，還包括用于將所述第一次 貫通電極電連接到所述第二主貫通電極的連接構(gòu)件。
全文摘要
本發(fā)明公開了一種半導(dǎo)體芯片及具有該半導(dǎo)體芯片的疊層半導(dǎo)體封裝。一種適用于疊層半導(dǎo)體芯片并具有芯片選擇結(jié)構(gòu)的半導(dǎo)體芯片包括半導(dǎo)體芯片體和芯片選擇結(jié)構(gòu)。該芯片選擇結(jié)構(gòu)包括設(shè)置在半導(dǎo)體芯片體上的芯片選擇焊墊、電連接到芯片選擇焊墊的主貫通電極以及插設(shè)在主貫通電極與芯片選擇焊墊之間的次貫通電極。多個半導(dǎo)體芯片可以通過使疊層半導(dǎo)體芯片偏移而堆疊，每個半導(dǎo)體芯片具有相同的芯片選擇結(jié)構(gòu)。
文檔編號H01L23/482GK101494207SQ200910003379
公開日2009年7月29日 申請日期2009年1月22日 優(yōu)先權(quán)日2008年1月25日
發(fā)明者樸昌濬, 李荷娜, 金圣哲, 金圣敏, 韓權(quán)煥 申請人:海力士半導(dǎo)體有限公司